JPH1175180A - 画像処理装置および画像処理方法、並びに伝送媒体および伝送方法 - Google Patents
画像処理装置および画像処理方法、並びに伝送媒体および伝送方法Info
- Publication number
- JPH1175180A JPH1175180A JP16785698A JP16785698A JPH1175180A JP H1175180 A JPH1175180 A JP H1175180A JP 16785698 A JP16785698 A JP 16785698A JP 16785698 A JP16785698 A JP 16785698A JP H1175180 A JPH1175180 A JP H1175180A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data
- pixels
- thinned
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims description 89
- 230000005540 biological transmission Effects 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 37
- 230000002123 temporal effect Effects 0.000 claims description 27
- 238000003672 processing method Methods 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 2
- 230000006866 deterioration Effects 0.000 abstract description 11
- 230000015654 memory Effects 0.000 description 126
- 230000000903 blocking effect Effects 0.000 description 45
- 238000012937 correction Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 19
- 238000005070 sampling Methods 0.000 description 17
- 230000033001 locomotion Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/98—Adaptive-dynamic-range coding [ADRC]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 間引きによる画質の劣化を低減する。
【解決手段】 動画像を構成する各フレームの画素が、
図２に示すように、空間方向および時間方向の両方向
に、五の目格子状に間引かれることにより圧縮される。
即ち、図２において、●印が、間引かれる画素を示して
おり、○印が、その間引きにより残った画素を示してい
る。
図２に示すように、空間方向および時間方向の両方向
に、五の目格子状に間引かれることにより圧縮される。
即ち、図２において、●印が、間引かれる画素を示して
おり、○印が、その間引きにより残った画素を示してい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理装置およ
び画像処理方法、並びに伝送媒体および伝送方法に関
し、特に、動画像の画質等の劣化を低減することができ
るようにする画像処理装置および画像処理方法、並びに
伝送媒体および伝送方法に関する。
び画像処理方法、並びに伝送媒体および伝送方法に関
し、特に、動画像の画質等の劣化を低減することができ
るようにする画像処理装置および画像処理方法、並びに
伝送媒体および伝送方法に関する。
【０００２】
【従来の技術】従来より、動画像を表示するときの走査
方法の１つとして、インターレース走査がある。
方法の１つとして、インターレース走査がある。
【０００３】即ち、例えば、ビデオカメラなどで画像を
撮影した場合に、本来ならば、図１８に示すように、そ
の内蔵するＣＣＤ（Charge Coupled Device）などの光
電変換素子が有する画素と同一配置の画素（同図におい
て、○印で示す）で、各フレームを構成し、伝送や記録
を行うのが、画質や解像度などの面からは理想的であ
る。
撮影した場合に、本来ならば、図１８に示すように、そ
の内蔵するＣＣＤ（Charge Coupled Device）などの光
電変換素子が有する画素と同一配置の画素（同図におい
て、○印で示す）で、各フレームを構成し、伝送や記録
を行うのが、画質や解像度などの面からは理想的であ
る。
【０００４】しかしながら、これでは、伝送や記録等す
る情報量が多くなる。そこで、情報量の低減のために、
図１９に示すように、最初の画面（インターレース走査
では、フィールド）は、奇数ラインの画素（同図におい
て●印で示す）を間引いて、偶数ラインの画素（同図に
おいて○印で示す）だけで構成され、次の画面は、偶数
ラインの画素（同図において●印で示す）を間引いて、
奇数ラインの画素（同図において○印で示す）だけで構
成され、さらに次の画面は、最初の画面と同様に構成さ
れ、以下、同様にして、画面が構成される。
る情報量が多くなる。そこで、情報量の低減のために、
図１９に示すように、最初の画面（インターレース走査
では、フィールド）は、奇数ラインの画素（同図におい
て●印で示す）を間引いて、偶数ラインの画素（同図に
おいて○印で示す）だけで構成され、次の画面は、偶数
ラインの画素（同図において●印で示す）を間引いて、
奇数ラインの画素（同図において○印で示す）だけで構
成され、さらに次の画面は、最初の画面と同様に構成さ
れ、以下、同様にして、画面が構成される。
【０００５】ここで、インターレース走査は、上述した
ことから、情報量を低減するための画素を間引く手法の
１つと考えることができるので、このような間引きの手
法を、以下、適宜、インターレース間引きという。
ことから、情報量を低減するための画素を間引く手法の
１つと考えることができるので、このような間引きの手
法を、以下、適宜、インターレース間引きという。
【０００６】
【発明が解決しようとする課題】ところで、画像の垂直
方向の解像度は、そのライン数に依存する。従って、イ
ンターレース間引きを行うと、その間引き後の画像の垂
直方向の解像度は、間引き前の画像の垂直方向の解像度
の１／２になる。その結果、垂直方向の速い変化を表現
するのが困難となり、そのような動きがあると、画質が
劣化する課題があった。
方向の解像度は、そのライン数に依存する。従って、イ
ンターレース間引きを行うと、その間引き後の画像の垂
直方向の解像度は、間引き前の画像の垂直方向の解像度
の１／２になる。その結果、垂直方向の速い変化を表現
するのが困難となり、そのような動きがあると、画質が
劣化する課題があった。
【０００７】本発明は、このような状況に鑑みてなされ
たものであり、間引きによる画質の劣化を低減すること
ができるようにするものである。
たものであり、間引きによる画質の劣化を低減すること
ができるようにするものである。
【０００８】
【課題を解決するための手段】請求項１に記載の画像処
理装置は、動画像を構成する各フレームの画素が、空間
方向及び時間方向の両方向に五の目格子状に配置される
ように、各フレーム毎に画素を間引くことにより間引き
画像データを生成する画素間引き手段を備えることを特
徴とする。
理装置は、動画像を構成する各フレームの画素が、空間
方向及び時間方向の両方向に五の目格子状に配置される
ように、各フレーム毎に画素を間引くことにより間引き
画像データを生成する画素間引き手段を備えることを特
徴とする。
【０００９】請求項３に記載の画像処理方法は、動画像
を構成する各フレームの画素が、空間方向及び時間方向
の両方向に五の目格子状に配置されるように、各フレー
ム毎に画素を間引くことにより間引き画像データを生成
することを特徴とする。
を構成する各フレームの画素が、空間方向及び時間方向
の両方向に五の目格子状に配置されるように、各フレー
ム毎に画素を間引くことにより間引き画像データを生成
することを特徴とする。
【００１０】請求項５に記載の伝送媒体は、動画像を構
成する各フレームの画素に対して空間方向及び時間方向
の両方向に五の目格子状に配置されるように、各フレー
ム毎に画素を間引くことにより生成された間引き画像デ
ータを伝送することを特徴とする。
成する各フレームの画素に対して空間方向及び時間方向
の両方向に五の目格子状に配置されるように、各フレー
ム毎に画素を間引くことにより生成された間引き画像デ
ータを伝送することを特徴とする。
【００１１】請求項７に記載の伝送方法は、動画像を構
成する各フレームの画素が、空間方向及び時間方向の両
方向に五の目格子状に配置されるように、各フレーム毎
に画素を間引くことにより生成された間引き画像データ
を伝送することを特徴とする。
成する各フレームの画素が、空間方向及び時間方向の両
方向に五の目格子状に配置されるように、各フレーム毎
に画素を間引くことにより生成された間引き画像データ
を伝送することを特徴とする。
【００１２】請求項９に記載の画像処理装置は、動画像
を構成する各フレームの画素が、空間方向及び時間方向
の両方向に五の目格子状に配置されるように、各フレー
ム毎に画素を間引くことにより生成された間引き画像デ
ータを用いて、間引かれた画素を生成し、元の画像デー
タを復元する復元手段を備えることを特徴とする。
を構成する各フレームの画素が、空間方向及び時間方向
の両方向に五の目格子状に配置されるように、各フレー
ム毎に画素を間引くことにより生成された間引き画像デ
ータを用いて、間引かれた画素を生成し、元の画像デー
タを復元する復元手段を備えることを特徴とする。
【００１３】請求項１５に記載の画像処理装置は、動画
像を構成する各フレームの画素が、空間方向及び時間方
向の両方向に五の目格子状に配置されるように、各フレ
ーム毎に画素を間引くことにより生成された間引き画像
データの各画素を、さらにその画素のレベル方向のビッ
ト間引きすることより得られた修正間引き画像データの
各画素のレベルを元の画素値に戻すことにより間引き画
像データを生成し、その間引き画像データを用いて、間
引かれた画素を生成し、元の画像データを復元する復元
手段を備えることを特徴とする。
像を構成する各フレームの画素が、空間方向及び時間方
向の両方向に五の目格子状に配置されるように、各フレ
ーム毎に画素を間引くことにより生成された間引き画像
データの各画素を、さらにその画素のレベル方向のビッ
ト間引きすることより得られた修正間引き画像データの
各画素のレベルを元の画素値に戻すことにより間引き画
像データを生成し、その間引き画像データを用いて、間
引かれた画素を生成し、元の画像データを復元する復元
手段を備えることを特徴とする。
【００１４】請求項１に記載の画像処理装置において
は、画素間引き手段が、動画像を構成する各フレームの
画素が、空間方向及び時間方向の両方向に五の目格子状
に配置されるように、各フレーム毎に画素を間引くこと
により間引き画像データを生成するようになされてい
る。
は、画素間引き手段が、動画像を構成する各フレームの
画素が、空間方向及び時間方向の両方向に五の目格子状
に配置されるように、各フレーム毎に画素を間引くこと
により間引き画像データを生成するようになされてい
る。
【００１５】請求項３に記載の画像処理方法において
は、動画像を構成する各フレームの画素が、空間方向及
び時間方向の両方向に五の目格子状に配置されるよう
に、各フレーム毎に画素を間引くことにより間引き画像
データを生成するようになされている。
は、動画像を構成する各フレームの画素が、空間方向及
び時間方向の両方向に五の目格子状に配置されるよう
に、各フレーム毎に画素を間引くことにより間引き画像
データを生成するようになされている。
【００１６】請求項５に記載の伝送媒体においては、動
画像を構成する各フレームの画素に対して空間方向及び
時間方向の両方向に五の目格子状に配置されるように、
各フレーム毎に画素を間引くことにより生成された間引
き画像データを伝送するようになされている。
画像を構成する各フレームの画素に対して空間方向及び
時間方向の両方向に五の目格子状に配置されるように、
各フレーム毎に画素を間引くことにより生成された間引
き画像データを伝送するようになされている。
【００１７】請求項７に記載の伝送方法においては、動
画像を構成する各フレームの画素が、空間方向及び時間
方向の両方向に五の目格子状に配置されるように、各フ
レーム毎に画素を間引くことにより生成された間引き画
像データを伝送するようになされている。
画像を構成する各フレームの画素が、空間方向及び時間
方向の両方向に五の目格子状に配置されるように、各フ
レーム毎に画素を間引くことにより生成された間引き画
像データを伝送するようになされている。
【００１８】請求項９に記載の画像処理装置において
は、復元手段が、動画像を構成する各フレームの画素
が、空間方向及び時間方向の両方向に五の目格子状に配
置されるように、各フレーム毎に画素を間引くことによ
り生成された間引き画像データを用いて、間引かれた画
素を生成し、元の画像データを復元するようになされて
いる。
は、復元手段が、動画像を構成する各フレームの画素
が、空間方向及び時間方向の両方向に五の目格子状に配
置されるように、各フレーム毎に画素を間引くことによ
り生成された間引き画像データを用いて、間引かれた画
素を生成し、元の画像データを復元するようになされて
いる。
【００１９】請求項１５に記載の画像処理装置において
は、復元手段が、動画像を構成する各フレームの画素
が、空間方向及び時間方向の両方向に五の目格子状に配
置されるように、各フレーム毎に画素を間引くことによ
り生成された間引き画像データの各画素を、さらにその
画素のレベル方向のビット間引きすることより得られた
修正間引き画像データの各画素のレベルを元の画素値に
戻すことにより間引き画像データを生成し、その間引き
画像データを用いて、間引かれた画素を生成し、元の画
像データを復元するようになされている。
は、復元手段が、動画像を構成する各フレームの画素
が、空間方向及び時間方向の両方向に五の目格子状に配
置されるように、各フレーム毎に画素を間引くことによ
り生成された間引き画像データの各画素を、さらにその
画素のレベル方向のビット間引きすることより得られた
修正間引き画像データの各画素のレベルを元の画素値に
戻すことにより間引き画像データを生成し、その間引き
画像データを用いて、間引かれた画素を生成し、元の画
像データを復元するようになされている。
【００２０】
【発明の実施の形態】以下に、本発明の実施の形態を説
明するが、その前に、特許請求の範囲に記載の発明の各
手段と以下の実施の形態との対応関係を明らかにするた
めに、各手段の後の括弧内に、対応する実施の形態（但
し、一例）を付加して、本発明の特徴を記述すると、次
のようになる。
明するが、その前に、特許請求の範囲に記載の発明の各
手段と以下の実施の形態との対応関係を明らかにするた
めに、各手段の後の括弧内に、対応する実施の形態（但
し、一例）を付加して、本発明の特徴を記述すると、次
のようになる。
【００２１】即ち、請求項１に記載の画像処理装置は、
動画像を構成する画像データを処理する画像処理装置に
おいて、動画像を構成する各フレームの画素が、空間方
向及び時間方向の両方向に五の目格子状に配置されるよ
うに、各フレーム毎に画素を間引くことにより間引き画
像データを生成する画素間引き手段（例えば、図１に示
すサブサンプリング回路２など）と、間引き画像データ
を出力する出力手段（例えば、図１に示す送信処理回路
４など）とを備えることを特徴とする。
動画像を構成する画像データを処理する画像処理装置に
おいて、動画像を構成する各フレームの画素が、空間方
向及び時間方向の両方向に五の目格子状に配置されるよ
うに、各フレーム毎に画素を間引くことにより間引き画
像データを生成する画素間引き手段（例えば、図１に示
すサブサンプリング回路２など）と、間引き画像データ
を出力する出力手段（例えば、図１に示す送信処理回路
４など）とを備えることを特徴とする。
【００２２】請求項２に記載の画像処理装置は、間引き
画像データを構成する各画素に対して、その画素のレベ
ル方向のビット間引きを施すことにより修正間引き画像
データを生成するビット間引き手段（例えば、図１４に
示すビット落とし回路５１など）をさらに備え、出力手
段が、修正間引き画像データを出力することを特徴とす
る。
画像データを構成する各画素に対して、その画素のレベ
ル方向のビット間引きを施すことにより修正間引き画像
データを生成するビット間引き手段（例えば、図１４に
示すビット落とし回路５１など）をさらに備え、出力手
段が、修正間引き画像データを出力することを特徴とす
る。
【００２３】請求項９に記載の画像処理装置は、動画像
を構成する画像データの画素を間引くことによって生成
された間引きデータを処理する画像処理装置において、
動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データを受信する受信手段（例えば、図１に示す受
信処理回路８など）と、間引き画像データを用いて、間
引かれた画素を生成し、元の画像データを復元する復元
手段（例えば、図１に示す合成回路１０、ブロック化回
路１１、クラスタリング回路１２、メモリ１３、および
補間データ作成回路１４など）とを備えることを特徴と
する。
を構成する画像データの画素を間引くことによって生成
された間引きデータを処理する画像処理装置において、
動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データを受信する受信手段（例えば、図１に示す受
信処理回路８など）と、間引き画像データを用いて、間
引かれた画素を生成し、元の画像データを復元する復元
手段（例えば、図１に示す合成回路１０、ブロック化回
路１１、クラスタリング回路１２、メモリ１３、および
補間データ作成回路１４など）とを備えることを特徴と
する。
【００２４】請求項１０に記載の画像処理装置は、復元
手段が、画像データから間引かれた画素に対して、その
間引かれた画素の性質を表す所定のクラスを決定する決
定手段（例えば、図１に示すクラスタリング回路１２な
ど）と、決定手段が出力するクラスに応じて間引かれた
画素を予測し、その画素データを発生する発生手段（例
えば、図１に示すメモリ１３および補間データ作成回路
１４など）とを有することを特徴とする。
手段が、画像データから間引かれた画素に対して、その
間引かれた画素の性質を表す所定のクラスを決定する決
定手段（例えば、図１に示すクラスタリング回路１２な
ど）と、決定手段が出力するクラスに応じて間引かれた
画素を予測し、その画素データを発生する発生手段（例
えば、図１に示すメモリ１３および補間データ作成回路
１４など）とを有することを特徴とする。
【００２５】請求項１１に記載の画像処理装置は、発生
手段が、学習用の画像データを用いてクラス毎に予め学
習を行うことによって生成された所定の予測データをク
ラス毎に記憶している記憶手段（例えば、図１に示すメ
モリ１３など）を有し、決定手段が出力するクラスに対
応する予測データを、記憶手段から読み出し、その読み
出された予測データに基いて間引かれた画素の画素デー
タを発生することを特徴とする。
手段が、学習用の画像データを用いてクラス毎に予め学
習を行うことによって生成された所定の予測データをク
ラス毎に記憶している記憶手段（例えば、図１に示すメ
モリ１３など）を有し、決定手段が出力するクラスに対
応する予測データを、記憶手段から読み出し、その読み
出された予測データに基いて間引かれた画素の画素デー
タを発生することを特徴とする。
【００２６】請求項１２に記載の画像処理装置は、記憶
手段が、予測データとして、クラス毎の所定の予測係数
のセットを記憶しており、発生手段が、決定手段が出力
するクラスに対応する予測係数のセットを読み出し、そ
の読み出された予測係数のセットと、間引かれた画素の
周辺に位置する、間引き画像データの複数の画素とに基
いて、間引かれた画素の画素データを算出する演算手段
（例えば、図１に示す補間データ作成回路１４など）を
さらに有することを特徴とする。
手段が、予測データとして、クラス毎の所定の予測係数
のセットを記憶しており、発生手段が、決定手段が出力
するクラスに対応する予測係数のセットを読み出し、そ
の読み出された予測係数のセットと、間引かれた画素の
周辺に位置する、間引き画像データの複数の画素とに基
いて、間引かれた画素の画素データを算出する演算手段
（例えば、図１に示す補間データ作成回路１４など）を
さらに有することを特徴とする。
【００２７】請求項１５に記載の画像処理装置は、動画
像を構成する画像データの画素を間引くことによって生
成された間引きデータを処理する画像処理装置におい
て、動画像を構成する各フレームの画素が、空間方向及
び時間方向の両方向に五の目格子状に配置されるよう
に、各フレーム毎に画素を間引くことにより生成された
間引き画像データの各画素を、さらにその画素のレベル
方向のビット間引きすることより得られた修正間引き画
像データを受信する受信手段（例えば、図１４に示す受
信処理回路８など）と、修正間引き画像データの各画素
のレベルを元の画素値に戻すことにより間引き画像デー
タを生成し、その間引き画像データを用いて、間引かれ
た画素を生成し、元の画像データを復元する復元手段
（例えば、図１４に示すブロック化回路５２、クラスタ
リング回路５３、メモリ５４、画素データ作成回路５
５、ブロック化回路１１、クラスタリング回路１２、メ
モリ１３、補間データ作成回路１４、および合成回路１
０など）とを備えることを特徴とする。
像を構成する画像データの画素を間引くことによって生
成された間引きデータを処理する画像処理装置におい
て、動画像を構成する各フレームの画素が、空間方向及
び時間方向の両方向に五の目格子状に配置されるよう
に、各フレーム毎に画素を間引くことにより生成された
間引き画像データの各画素を、さらにその画素のレベル
方向のビット間引きすることより得られた修正間引き画
像データを受信する受信手段（例えば、図１４に示す受
信処理回路８など）と、修正間引き画像データの各画素
のレベルを元の画素値に戻すことにより間引き画像デー
タを生成し、その間引き画像データを用いて、間引かれ
た画素を生成し、元の画像データを復元する復元手段
（例えば、図１４に示すブロック化回路５２、クラスタ
リング回路５３、メモリ５４、画素データ作成回路５
５、ブロック化回路１１、クラスタリング回路１２、メ
モリ１３、補間データ作成回路１４、および合成回路１
０など）とを備えることを特徴とする。
【００２８】請求項１６に記載の画像処理装置は、復元
手段が、修正間引き画像データの画素に対して、その画
素の性質を表す所定の第１のクラスを決定する第１の決
定手段（例えば、図１４に示すクラスタリング回路５３
など）と、第１の決定手段が出力する第１のクラスに応
じて間引き画像データの画素を予測し、その画素データ
を発生する第１の発生手段（例えば、図１４に示すメモ
リ５４および画素データ作成回路５５など）と、第１の
発生手段によって発生された画素データからなる間引き
画像データから間引かれた画素に対して、その間引かれ
た画素の性質を表す所定の第２のクラスを決定する第２
の決定手段（例えば、図１４に示すクラスタリング回路
１２など）と、第２の決定手段が出力する第２のクラス
に応じて間引かれた画素を予測し、その画素データを発
生する第２の発生手段（例えば、図１４に示すメモリ１
３および補間データ作成回路１４など）とを有すること
を特徴とする。
手段が、修正間引き画像データの画素に対して、その画
素の性質を表す所定の第１のクラスを決定する第１の決
定手段（例えば、図１４に示すクラスタリング回路５３
など）と、第１の決定手段が出力する第１のクラスに応
じて間引き画像データの画素を予測し、その画素データ
を発生する第１の発生手段（例えば、図１４に示すメモ
リ５４および画素データ作成回路５５など）と、第１の
発生手段によって発生された画素データからなる間引き
画像データから間引かれた画素に対して、その間引かれ
た画素の性質を表す所定の第２のクラスを決定する第２
の決定手段（例えば、図１４に示すクラスタリング回路
１２など）と、第２の決定手段が出力する第２のクラス
に応じて間引かれた画素を予測し、その画素データを発
生する第２の発生手段（例えば、図１４に示すメモリ１
３および補間データ作成回路１４など）とを有すること
を特徴とする。
【００２９】請求項１７に記載の画像処理装置は、第１
の発生手段が、学習用の画像データを用いて第１のクラ
ス毎に予め学習を行うことによって生成された所定の予
測データを第１のクラス毎に記憶している記憶手段（例
えば、図１４に示すメモリ５４など）を有し、第１の決
定手段が出力する第１のクラスに対応する予測データ
を、記憶手段から読み出し、その読み出された予測デー
タに基いて、間引き画像データを発生することを特徴と
する。
の発生手段が、学習用の画像データを用いて第１のクラ
ス毎に予め学習を行うことによって生成された所定の予
測データを第１のクラス毎に記憶している記憶手段（例
えば、図１４に示すメモリ５４など）を有し、第１の決
定手段が出力する第１のクラスに対応する予測データ
を、記憶手段から読み出し、その読み出された予測デー
タに基いて、間引き画像データを発生することを特徴と
する。
【００３０】請求項１８に記載の画像処理装置は、第２
の発生手段が、学習用の画像データを用いて第２のクラ
ス毎に予め学習を行うことによって生成された所定の予
測データを第２のクラス毎に記憶している記憶手段（例
えば、図１４に示すメモリ１３など）を有し、第２の決
定手段が出力する第２のクラスに対応する予測データを
読み出し、その読み出された予測データに基いて、間引
かれた画素の画素データを発生することを特徴とする。
の発生手段が、学習用の画像データを用いて第２のクラ
ス毎に予め学習を行うことによって生成された所定の予
測データを第２のクラス毎に記憶している記憶手段（例
えば、図１４に示すメモリ１３など）を有し、第２の決
定手段が出力する第２のクラスに対応する予測データを
読み出し、その読み出された予測データに基いて、間引
かれた画素の画素データを発生することを特徴とする。
【００３１】請求項１９に記載の画像処理装置は、記憶
手段が、予測データとして、第１のクラス毎の所定の予
測係数のセットを記憶しており、第１の発生手段が、第
１の決定手段が出力する第１のクラスに対応する予測係
数のセットを読み出し、その読み出された予測係数のセ
ットと、修正間引き画像データの、注目している画素の
周辺に位置する複数の画素とに基いて、間引き画像デー
タを算出する演算手段（例えば、図１４に示す画素デー
タ作成回路５５など）をさらに有することを特徴とす
る。
手段が、予測データとして、第１のクラス毎の所定の予
測係数のセットを記憶しており、第１の発生手段が、第
１の決定手段が出力する第１のクラスに対応する予測係
数のセットを読み出し、その読み出された予測係数のセ
ットと、修正間引き画像データの、注目している画素の
周辺に位置する複数の画素とに基いて、間引き画像デー
タを算出する演算手段（例えば、図１４に示す画素デー
タ作成回路５５など）をさらに有することを特徴とす
る。
【００３２】請求項２０に記載の画像処理装置は、記憶
手段が、予測データとして、第２のクラス毎の所定の予
測係数のセットを記憶しており、第２の発生手段が、第
２の決定手段が出力する第２のクラスに対応する予測係
数のセットを読み出し、その読み出された予測のセット
と、間引かれた画素の周辺に位置する、間引き画像デー
タの複数の画素とに基いて、間引かれた画素の画素デー
タを算出する演算手段（例えば、図１４に示す補間デー
タ作成回路１４など）をさらに有することを特徴とす
る。
手段が、予測データとして、第２のクラス毎の所定の予
測係数のセットを記憶しており、第２の発生手段が、第
２の決定手段が出力する第２のクラスに対応する予測係
数のセットを読み出し、その読み出された予測のセット
と、間引かれた画素の周辺に位置する、間引き画像デー
タの複数の画素とに基いて、間引かれた画素の画素デー
タを算出する演算手段（例えば、図１４に示す補間デー
タ作成回路１４など）をさらに有することを特徴とす
る。
【００３３】なお、勿論この記載は、各手段を上記した
ものに限定することを意味するものではない。
ものに限定することを意味するものではない。
【００３４】図１は、本発明を適用した送受信システム
（システムとは、複数の装置が論理的に集合したものを
いい、各構成の装置が同一筐体中にあるか否かは問わな
い）の第１の実施の形態の構成例を示している。
（システムとは、複数の装置が論理的に集合したものを
いい、各構成の装置が同一筐体中にあるか否かは問わな
い）の第１の実施の形態の構成例を示している。
【００３５】この送受信システムは、送信装置１００と
受信装置２００とで構成されている。そして、送信装置
１００は、入力端子１、サブサンプリング回路２、エン
コーダ３、送信処理回路４、および出力端子５で構成さ
れ、画像データの画素を間引くことにより圧縮して送信
するようになされている。また、受信装置２００は、入
力端子７、受信処理回路８、デコーダ９、合成回路１
０、ブロック化回路１１、クラスタリング回路１２、メ
モリ１３、補間データ作成回路１４、および出力端子１
５で構成され、送信装置１００からの圧縮された画像デ
ータを伸張するようになされている。
受信装置２００とで構成されている。そして、送信装置
１００は、入力端子１、サブサンプリング回路２、エン
コーダ３、送信処理回路４、および出力端子５で構成さ
れ、画像データの画素を間引くことにより圧縮して送信
するようになされている。また、受信装置２００は、入
力端子７、受信処理回路８、デコーダ９、合成回路１
０、ブロック化回路１１、クラスタリング回路１２、メ
モリ１３、補間データ作成回路１４、および出力端子１
５で構成され、送信装置１００からの圧縮された画像デ
ータを伸張するようになされている。
【００３６】即ち、送信装置１００には、例えば、図示
せぬビデオカメラなどで撮影され、その内蔵するＣＣＤ
などの光電変換素子が有する画素と同一配置の画素で、
各フレームが構成される動画像（以下、適宜、全画素動
画像という）のディジタル画像データが供給される。こ
こで、このような全画素動画像は、いわゆるプログレッ
シブカメラ（光電変換素子上の画素すべてを、いわゆる
ラスタスキャン順に走査して、１フレームの画像信号と
して出力するビデオカメラ）や、全画素カメラ（光電変
換素子上の画素すべてにおける信号を、一度に、１フレ
ームの画像信号として出力するビデオカメラ）などによ
って得ることができる。
せぬビデオカメラなどで撮影され、その内蔵するＣＣＤ
などの光電変換素子が有する画素と同一配置の画素で、
各フレームが構成される動画像（以下、適宜、全画素動
画像という）のディジタル画像データが供給される。こ
こで、このような全画素動画像は、いわゆるプログレッ
シブカメラ（光電変換素子上の画素すべてを、いわゆる
ラスタスキャン順に走査して、１フレームの画像信号と
して出力するビデオカメラ）や、全画素カメラ（光電変
換素子上の画素すべてにおける信号を、一度に、１フレ
ームの画像信号として出力するビデオカメラ）などによ
って得ることができる。
【００３７】このディジタル画像データは、入力端子１
を介して、サブサンプリング回路２に供給される。サブ
サンプリング回路２では、そのディジタル画像データと
しての動画像を構成する各フレームの画素が、例えば、
図２に示すように、空間方向および時間方向の両方向
に、五の目格子状に間引かれることにより圧縮される。
を介して、サブサンプリング回路２に供給される。サブ
サンプリング回路２では、そのディジタル画像データと
しての動画像を構成する各フレームの画素が、例えば、
図２に示すように、空間方向および時間方向の両方向
に、五の目格子状に間引かれることにより圧縮される。
【００３８】ここで、図２において（後述する図３、図
４、図７、図１２、および図１５においても同様）、●
印および○印の両方が、全画素動画像を構成するフレー
ムの画素を示している。そして、そのうちの●印が、サ
ブサンプリング回路２において間引かれた画素（以下、
適宜、間引き画素（画素データ）という）を示してお
り、○印が、サブサンプリング回路２において間引きが
行われることにより残った画素（以下、適宜、間引き後
画素（画素データ）という）を示している。
４、図７、図１２、および図１５においても同様）、●
印および○印の両方が、全画素動画像を構成するフレー
ムの画素を示している。そして、そのうちの●印が、サ
ブサンプリング回路２において間引かれた画素（以下、
適宜、間引き画素（画素データ）という）を示してお
り、○印が、サブサンプリング回路２において間引きが
行われることにより残った画素（以下、適宜、間引き後
画素（画素データ）という）を示している。
【００３９】即ち、サブサンプリング回路２では、全画
素動画像の第１フレームについては、例えば、図３
（Ａ）に示すように、その１ライン目の２列目、４列
目、６列目、８列目、・・・，２ライン目の１列目、３
列目、５列目、７列目、・・・の画素（同図（Ａ）に●
印で示す）が間引かれ、以下、同様にして、奇数フレー
ムについては、空間方向に、五の目格子状に間引きが行
われる。また、第２フレームについては、例えば、図３
（Ｂ）に示すように、その１ライン目の１列目、３列
目、５列目、７列目、・・・，２ライン目の２列目、４
列目、６列目、８列目、・・・の画素（同図（Ｂ）に●
印で示す）が間引かれ、以下、同様にして、偶数フレー
ムについても、空間方向に、五の目格子状に間引きが行
われる。
素動画像の第１フレームについては、例えば、図３
（Ａ）に示すように、その１ライン目の２列目、４列
目、６列目、８列目、・・・，２ライン目の１列目、３
列目、５列目、７列目、・・・の画素（同図（Ａ）に●
印で示す）が間引かれ、以下、同様にして、奇数フレー
ムについては、空間方向に、五の目格子状に間引きが行
われる。また、第２フレームについては、例えば、図３
（Ｂ）に示すように、その１ライン目の１列目、３列
目、５列目、７列目、・・・，２ライン目の２列目、４
列目、６列目、８列目、・・・の画素（同図（Ｂ）に●
印で示す）が間引かれ、以下、同様にして、偶数フレー
ムについても、空間方向に、五の目格子状に間引きが行
われる。
【００４０】さらに、この場合、ある１ラインまたは１
列に注目すれば、例えば、図４に示すように、第１フレ
ームでは、その注目ラインまたは注目列を構成する２番
目，４番目，６番目，８番目，・・・の画素（同図にお
いて●印で示す）が間引かれ、第２フレームでは、注目
ラインまたは注目列を構成する１番目，３番目，５番
目，７番目，・・・の画素（同図において●印で示す）
が間引かれる。そして、第３フレームでは、再び、注目
ラインまたは注目列を構成する２番目，４番目，６番
目，８番目，・・・の画素（同図において●印で示す）
が間引かれ、以下、同様にして、間引きが行われること
により、サブサンプリング回路２では、時間方向にも、
五の目格子状に間引きが行われる。
列に注目すれば、例えば、図４に示すように、第１フレ
ームでは、その注目ラインまたは注目列を構成する２番
目，４番目，６番目，８番目，・・・の画素（同図にお
いて●印で示す）が間引かれ、第２フレームでは、注目
ラインまたは注目列を構成する１番目，３番目，５番
目，７番目，・・・の画素（同図において●印で示す）
が間引かれる。そして、第３フレームでは、再び、注目
ラインまたは注目列を構成する２番目，４番目，６番
目，８番目，・・・の画素（同図において●印で示す）
が間引かれ、以下、同様にして、間引きが行われること
により、サブサンプリング回路２では、時間方向にも、
五の目格子状に間引きが行われる。
【００４１】全画素動画像の各フレームについて、以上
のように、空間方向および時間方向の両方向に、五の目
格子状に間引き（以下、適宜、空間／時間五の目間引き
という）が行われることにより、空間方向および時間方
向のいずれの方向にも、画素が１つおきに存在するよう
になる。従って、空間／時間五の目間引き後の情報量
は、単純には、前述のインターレース間引きを行った場
合と同様に、元の情報量の１／２になる。
のように、空間方向および時間方向の両方向に、五の目
格子状に間引き（以下、適宜、空間／時間五の目間引き
という）が行われることにより、空間方向および時間方
向のいずれの方向にも、画素が１つおきに存在するよう
になる。従って、空間／時間五の目間引き後の情報量
は、単純には、前述のインターレース間引きを行った場
合と同様に、元の情報量の１／２になる。
【００４２】ここで、図５は、空間／時間五の目間引き
後の画像の空間周波数帯域（同図において斜線を付して
ある部分）を示している。空間／時間五の目間引き後の
画像の空間周波数帯域は、同図に示すように長方形状に
なり、その結果、水平方向および垂直方向の解像度は勿
論、斜め方向の解像度も、ある程度保たれる。
後の画像の空間周波数帯域（同図において斜線を付して
ある部分）を示している。空間／時間五の目間引き後の
画像の空間周波数帯域は、同図に示すように長方形状に
なり、その結果、水平方向および垂直方向の解像度は勿
論、斜め方向の解像度も、ある程度保たれる。
【００４３】なお、これに対して、図６は、空間方向に
のみ五の目格子状に間引き（隣接するフレームにおい
て、間引かれる画素の変わらない五の目間引き）を行っ
た場合の、その間引き後の画像の空間周波数帯域（同図
において斜線を付してある部分）を示している。この場
合、その空間周波数帯域は、ひし形状になり、その結
果、水平方向および垂直方向の解像度は、元の解像度に
維持されるが、斜め方向の解像度は、元の１／２に低下
する。
のみ五の目格子状に間引き（隣接するフレームにおい
て、間引かれる画素の変わらない五の目間引き）を行っ
た場合の、その間引き後の画像の空間周波数帯域（同図
において斜線を付してある部分）を示している。この場
合、その空間周波数帯域は、ひし形状になり、その結
果、水平方向および垂直方向の解像度は、元の解像度に
維持されるが、斜め方向の解像度は、元の１／２に低下
する。
【００４４】従って、空間／時間五の目間引きを行うこ
とにより、情報量を低減することができる他、水平方
向、垂直方向、および斜め方向のいずれの解像度も維持
することができる。その結果、これらのいずれの方向の
速い変化をも表現することが可能となり、そのような動
きがある場合の画質の劣化を低減（防止）することが可
能となる。但し、ある１フレームだけに注目すれば、空
間／時間五の目間引きであっても、斜め方向の解像度は
低下する。
とにより、情報量を低減することができる他、水平方
向、垂直方向、および斜め方向のいずれの解像度も維持
することができる。その結果、これらのいずれの方向の
速い変化をも表現することが可能となり、そのような動
きがある場合の画質の劣化を低減（防止）することが可
能となる。但し、ある１フレームだけに注目すれば、空
間／時間五の目間引きであっても、斜め方向の解像度は
低下する。
【００４５】図１に戻り、サブサンプリング回路２にお
いて空間／時間五の目間引きの施された間引き後画素
（画素データ）からなる間引き画像データが、エンコー
ダ３に供給される。エンコーダ３では、サブサンプリン
グ回路２からのデータ（間引き後画素（画素データ）で
構成される画像データ）が高能率符号化される。ここ
で、高能率符号化方式としては、例えば、ＤＣＴ（Disc
rete Cosine Transform）などの直交変換と動き補償を
用いたハイブリッド方式や、ＤＣＴと量子化を用いたハ
イブリッド方式、ＡＤＲＣ（Adaptive Dynamic Range C
oding）を用いるものなどがある。なお、ＡＤＲＣにつ
いては、例えば、本件出願人が先に出願した特開昭６１
−１４４９８９号公報などに、その詳細が開示されてい
る。
いて空間／時間五の目間引きの施された間引き後画素
（画素データ）からなる間引き画像データが、エンコー
ダ３に供給される。エンコーダ３では、サブサンプリン
グ回路２からのデータ（間引き後画素（画素データ）で
構成される画像データ）が高能率符号化される。ここ
で、高能率符号化方式としては、例えば、ＤＣＴ（Disc
rete Cosine Transform）などの直交変換と動き補償を
用いたハイブリッド方式や、ＤＣＴと量子化を用いたハ
イブリッド方式、ＡＤＲＣ（Adaptive Dynamic Range C
oding）を用いるものなどがある。なお、ＡＤＲＣにつ
いては、例えば、本件出願人が先に出願した特開昭６１
−１４４９８９号公報などに、その詳細が開示されてい
る。
【００４６】エンコーダ３において、間引き画像データ
が高能率符号化されることにより得られる符号化データ
は、送信処理回路４に供給される。送信処理回路４で
は、エンコーダ３からの符号化データに対して、例え
ば、エラー訂正、パケット化、チャネル符号化などの必
要な信号処理が施され、その結果得られる伝送データ
が、出力端子５を介して出力される。この伝送データ
は、所定の伝送路６を介して送信される。なお、伝送路
６には、例えば、衛星回線や、地上波、ＣＡＴＶ網、公
衆網、インターネットなどの通信回線の他、例えば、磁
気記録／再生のプロセス、さらには、磁気ディスク、光
ディスク、磁気テープ、光磁気ディスク、相変化ディス
クその他の記録媒体も含まれる。
が高能率符号化されることにより得られる符号化データ
は、送信処理回路４に供給される。送信処理回路４で
は、エンコーダ３からの符号化データに対して、例え
ば、エラー訂正、パケット化、チャネル符号化などの必
要な信号処理が施され、その結果得られる伝送データ
が、出力端子５を介して出力される。この伝送データ
は、所定の伝送路６を介して送信される。なお、伝送路
６には、例えば、衛星回線や、地上波、ＣＡＴＶ網、公
衆網、インターネットなどの通信回線の他、例えば、磁
気記録／再生のプロセス、さらには、磁気ディスク、光
ディスク、磁気テープ、光磁気ディスク、相変化ディス
クその他の記録媒体も含まれる。
【００４７】伝送路６からの伝送データは、受信装置２
００の入力端子７を介して、受信処理回路８で受信され
る。受信処理回路８では、伝送データに対して、チャネ
ル復号化、アンパケット化、エラー訂正などの必要な信
号処理が施され、その結果得られる符号化データが、デ
コーダ９に供給される。デコーダ９では、送信装置の１
００のエンコーダ３の符号化処理と対応する復号処理で
その符号化データがデコードされることにより、間引き
後画素（画素データ）で構成される間引き画像データと
され、合成回路１０およびブロック化回路１１に供給さ
れる。
００の入力端子７を介して、受信処理回路８で受信され
る。受信処理回路８では、伝送データに対して、チャネ
ル復号化、アンパケット化、エラー訂正などの必要な信
号処理が施され、その結果得られる符号化データが、デ
コーダ９に供給される。デコーダ９では、送信装置の１
００のエンコーダ３の符号化処理と対応する復号処理で
その符号化データがデコードされることにより、間引き
後画素（画素データ）で構成される間引き画像データと
され、合成回路１０およびブロック化回路１１に供給さ
れる。
【００４８】ブロック化回路１１は、例えば、図７に示
すように、所定の位置（補間すべき位置）に対する注目
間引き画素ｘの空間方向の上下左右に隣接する４つの間
引き後画素（画素データ）ａ，ｂ，ｃ，ｄを１つのブロ
ックにしてクラスタップ及び予測タップを生成し、クラ
スタップをクラスタリング回路１２に、予測タップを補
間データ作成回路１４にそれぞれ供給する。なお、ブロ
ック化回路１１は、すべての間引き画素について、その
上下左右に隣接する間引き後画素（画素データ）でなる
ブロックを構成し、そのブロックを構成する間引き後画
素を、クラスタップとしてクラスタリング回路１２に供
給するとともに、予測タップとして補間データ作成回路
１４に供給する。なお、ここでは、クラスタップ及び予
測タップとは同一の間引き後画素から構成することとし
たが、クラスタップと予測タップとは、異なる間引き後
画素から構成することも可能である。
すように、所定の位置（補間すべき位置）に対する注目
間引き画素ｘの空間方向の上下左右に隣接する４つの間
引き後画素（画素データ）ａ，ｂ，ｃ，ｄを１つのブロ
ックにしてクラスタップ及び予測タップを生成し、クラ
スタップをクラスタリング回路１２に、予測タップを補
間データ作成回路１４にそれぞれ供給する。なお、ブロ
ック化回路１１は、すべての間引き画素について、その
上下左右に隣接する間引き後画素（画素データ）でなる
ブロックを構成し、そのブロックを構成する間引き後画
素を、クラスタップとしてクラスタリング回路１２に供
給するとともに、予測タップとして補間データ作成回路
１４に供給する。なお、ここでは、クラスタップ及び予
測タップとは同一の間引き後画素から構成することとし
たが、クラスタップと予測タップとは、異なる間引き後
画素から構成することも可能である。
【００４９】クラスタリング回路１２は、ブロック化回
路１１からのブロック、即ち、クラスタップを、それを
構成する間引き後画素の性質に応じて所定のクラスにク
ラスタリングする。
路１１からのブロック、即ち、クラスタップを、それを
構成する間引き後画素の性質に応じて所定のクラスにク
ラスタリングする。
【００５０】ここで、クラスタリングについて簡単に説
明する。
明する。
【００５１】いま、例えば、図８（Ａ）に示すように、
２×２画素でなるブロック（クラスタップ）を考え、各
画素が、１ビットで表現される（０または１のうちのい
ずれかのレベルをとる）ものとすると、この２×２の４
画素のブロック（クラスタップ）は、各画素のレベル分
布により、図８（Ｂ）に示すように、１６（＝
（２1）4）パターンにクラス分けすることができる。こ
のようなクラス分けが、クラスタリングであり、クラス
タリング回路１２において行われる。
２×２画素でなるブロック（クラスタップ）を考え、各
画素が、１ビットで表現される（０または１のうちのい
ずれかのレベルをとる）ものとすると、この２×２の４
画素のブロック（クラスタップ）は、各画素のレベル分
布により、図８（Ｂ）に示すように、１６（＝
（２1）4）パターンにクラス分けすることができる。こ
のようなクラス分けが、クラスタリングであり、クラス
タリング回路１２において行われる。
【００５２】ここで、通常、各画素には、例えば８ビッ
ト程度が（その画素値を表現するために）割り当てられ
る。また、本実施の形態においては、上述したように、
ブロック（クラスタップ）は４画素で構成される。従っ
て、このようなブロック（クラスタップ）を対象にクラ
スタリングを行ったのでは、（２8）4という膨大な数の
クラスが生じることになる。
ト程度が（その画素値を表現するために）割り当てられ
る。また、本実施の形態においては、上述したように、
ブロック（クラスタップ）は４画素で構成される。従っ
て、このようなブロック（クラスタップ）を対象にクラ
スタリングを行ったのでは、（２8）4という膨大な数の
クラスが生じることになる。
【００５３】そこで、クラスタリング回路１２では、ブ
ロック（クラスタップ）に対して、例えば、ＡＤＲＣ処
理を施し、これにより、ブロックを構成する画素のビッ
ト数を少なくし、クラス数を削減するようになされてい
る。
ロック（クラスタップ）に対して、例えば、ＡＤＲＣ処
理を施し、これにより、ブロックを構成する画素のビッ
ト数を少なくし、クラス数を削減するようになされてい
る。
【００５４】即ち、例えば、いま、説明を簡単にするた
め、図９（Ａ）に示すように、直線上に並んだ４画素で
構成されるブロックを考えると、ＡＤＲＣ処理において
は、その画素値の最大値ＭＡＸと最小値ＭＩＮが検出さ
れる。そして、ＤＲ＝ＭＡＸ−ＭＩＮを、ブロックの局
所的なダイナミックレンジとし、このダイナミックレン
ジＤＲに基づいて、ブロックを構成する画素の画素値が
Ｋビットに再量子化される。
め、図９（Ａ）に示すように、直線上に並んだ４画素で
構成されるブロックを考えると、ＡＤＲＣ処理において
は、その画素値の最大値ＭＡＸと最小値ＭＩＮが検出さ
れる。そして、ＤＲ＝ＭＡＸ−ＭＩＮを、ブロックの局
所的なダイナミックレンジとし、このダイナミックレン
ジＤＲに基づいて、ブロックを構成する画素の画素値が
Ｋビットに再量子化される。
【００５５】即ち、ブロック内の各画素値から、最小値
ＭＩＮを減算し、その減算値をＤＲ／２Kで除算する。
そして、その結果得られる除算値に対応するコード（Ａ
ＤＲＣコード）に変換される。具体的には、例えば、Ｋ
＝２とした場合、図９（Ｂ）に示すように、除算値が、
ダイナミックレンジＤＲを４（＝２2）等分して得られ
るいずれの範囲に属するかが判定され、除算値が、例え
ば、最も下のレベルの範囲、下から２番目のレベルの範
囲、下から３番目のレベルの範囲、または最も上のレベ
ルの範囲に属する場合には、それぞれ、例えば、００
Ｂ，０１Ｂ，１０Ｂ、または１１Ｂなどの２ビットにコ
ード化される（Ｂは２進数であることを表す）。
ＭＩＮを減算し、その減算値をＤＲ／２Kで除算する。
そして、その結果得られる除算値に対応するコード（Ａ
ＤＲＣコード）に変換される。具体的には、例えば、Ｋ
＝２とした場合、図９（Ｂ）に示すように、除算値が、
ダイナミックレンジＤＲを４（＝２2）等分して得られ
るいずれの範囲に属するかが判定され、除算値が、例え
ば、最も下のレベルの範囲、下から２番目のレベルの範
囲、下から３番目のレベルの範囲、または最も上のレベ
ルの範囲に属する場合には、それぞれ、例えば、００
Ｂ，０１Ｂ，１０Ｂ、または１１Ｂなどの２ビットにコ
ード化される（Ｂは２進数であることを表す）。
【００５６】なお、その復号は、ＡＤＲＣコード００
Ｂ，０１Ｂ，１０Ｂ、または１１Ｂを、例えば、ダイナ
ミックレンジＤＲを４等分して得られる最も下のレベル
の範囲の中心値Ｌ00、下から２番目のレベルの範囲の中
心値Ｌ01、下から３番目のレベルの範囲の中心値Ｌ10、
または最も上のレベルの範囲の中心値Ｌ11に変換し、そ
の値に、最小値ＭＩＮを加算することで行うことができ
る。
Ｂ，０１Ｂ，１０Ｂ、または１１Ｂを、例えば、ダイナ
ミックレンジＤＲを４等分して得られる最も下のレベル
の範囲の中心値Ｌ00、下から２番目のレベルの範囲の中
心値Ｌ01、下から３番目のレベルの範囲の中心値Ｌ10、
または最も上のレベルの範囲の中心値Ｌ11に変換し、そ
の値に、最小値ＭＩＮを加算することで行うことができ
る。
【００５７】また、クラスタリングは、上述したよう
に、ブロック（クラスタップ）を構成する各画素のレベ
ルそのものに基づいて行う他、例えば、ブロック（クラ
スタップ）を構成する画素のレベルの傾向（例えば、す
べての画素のレベルがほぼ揃っているとか、右にある画
素のレベルが他の画素のレベルよりも高いまたは低いと
かなど）など基づいて行うことも可能である。
に、ブロック（クラスタップ）を構成する各画素のレベ
ルそのものに基づいて行う他、例えば、ブロック（クラ
スタップ）を構成する画素のレベルの傾向（例えば、す
べての画素のレベルがほぼ揃っているとか、右にある画
素のレベルが他の画素のレベルよりも高いまたは低いと
かなど）など基づいて行うことも可能である。
【００５８】ここで、図９は、２ビットＡＤＲＣを示し
ているが、クラスタリング回路１２では、例えば、１ビ
ットＡＤＲＣ（Ｋ＝１のＡＤＲＣ）が行われるようにな
されている。
ているが、クラスタリング回路１２では、例えば、１ビ
ットＡＤＲＣ（Ｋ＝１のＡＤＲＣ）が行われるようにな
されている。
【００５９】再び、図１に戻り、以上のようなクラスタ
リングにより得られたクラスは、メモリ１３に対して、
アドレスとして与えられる。メモリ１３は、全画素動画
像を構成する画素から間引かれた間引き画素ｘを予測す
るための予測データを、クラスごとに記憶しており、ク
ラスタリング回路１２からアドレスとしてのクラスが与
えられると、そのクラスに対応する予測データを読み出
し、補間データ作成回路１４に供給する。
リングにより得られたクラスは、メモリ１３に対して、
アドレスとして与えられる。メモリ１３は、全画素動画
像を構成する画素から間引かれた間引き画素ｘを予測す
るための予測データを、クラスごとに記憶しており、ク
ラスタリング回路１２からアドレスとしてのクラスが与
えられると、そのクラスに対応する予測データを読み出
し、補間データ作成回路１４に供給する。
【００６０】ここで、いまの場合、メモリ１３において
は、例えば、所定の位置（補間すべき位置）に対する注
目間引き画素ｘを、その上下左右に隣接する間引き後画
素（画素データ）ａ乃至ｄ（図７）（予測タップ）を用
いた線形一次式により予測するための、その線形一次式
の係数のセットｗ1，ｗ2，ｗ3，ｗ4が、予測データとし
て記憶されている。従って、メモリ１３から補間データ
作成回路１４には、注目間引き画素に対するクラスに対
応する係数のセットｗ1乃至ｗ4が、予測データとして供
給される。
は、例えば、所定の位置（補間すべき位置）に対する注
目間引き画素ｘを、その上下左右に隣接する間引き後画
素（画素データ）ａ乃至ｄ（図７）（予測タップ）を用
いた線形一次式により予測するための、その線形一次式
の係数のセットｗ1，ｗ2，ｗ3，ｗ4が、予測データとし
て記憶されている。従って、メモリ１３から補間データ
作成回路１４には、注目間引き画素に対するクラスに対
応する係数のセットｗ1乃至ｗ4が、予測データとして供
給される。
【００６１】補間データ作成回路１４は、予測データと
しての係数のセットｗ1乃至ｗ4を受信すると、その予測
データとしての係数のセットｗ1乃至ｗ4と、ブロック化
回路１１から供給されたブロック（予測タップ）を構成
する間引き後画素（画素データ）の画素値ａ乃至ｄとを
用いて、次の線形一次式を演算することにより、注目間
引き画素（画素データ）ｘを生成（予測）する。 ｘ＝ｗ1ａ＋ｗ2ｂ＋ｗ3ｃ＋ｗ4ｄ ・・・（１）
しての係数のセットｗ1乃至ｗ4を受信すると、その予測
データとしての係数のセットｗ1乃至ｗ4と、ブロック化
回路１１から供給されたブロック（予測タップ）を構成
する間引き後画素（画素データ）の画素値ａ乃至ｄとを
用いて、次の線形一次式を演算することにより、注目間
引き画素（画素データ）ｘを生成（予測）する。 ｘ＝ｗ1ａ＋ｗ2ｂ＋ｗ3ｃ＋ｗ4ｄ ・・・（１）
【００６２】補間データ作成回路１４で求められた注目
間引き画素（画素データ）ｘは、合成回路１０に出力さ
れる。合成回路１０は、間引き後画素を出力するタイミ
ングでは、デコーダ９から供給される間引き後画素（画
素データ）を選択し、また、間引き画素を出力するタイ
ミングでは、補間データ作成回路１４から供給される間
引き画素（画素データ）（式（１）により得られるｘ）
を選択して、出力端子１５から出力する。この結果、出
力端子１５からは、全画素動画像を構成するフレームの
データが出力される。
間引き画素（画素データ）ｘは、合成回路１０に出力さ
れる。合成回路１０は、間引き後画素を出力するタイミ
ングでは、デコーダ９から供給される間引き後画素（画
素データ）を選択し、また、間引き画素を出力するタイ
ミングでは、補間データ作成回路１４から供給される間
引き画素（画素データ）（式（１）により得られるｘ）
を選択して、出力端子１５から出力する。この結果、出
力端子１５からは、全画素動画像を構成するフレームの
データが出力される。
【００６３】次に、間引き画素（画素データ）ｘを求め
るのに、式（１）の線形一次式を構成するための予測デ
ータとしての係数のセットｗ1，ｗ2，ｗ3，ｗ4は、学習
により求められるようになされている。
るのに、式（１）の線形一次式を構成するための予測デ
ータとしての係数のセットｗ1，ｗ2，ｗ3，ｗ4は、学習
により求められるようになされている。
【００６４】図１０は、予測データとしての係数のセッ
トｗ1，ｗ2，ｗ3，ｗ4を求めるための学習を行う学習装
置の一実施の形態の構成例を示している。
トｗ1，ｗ2，ｗ3，ｗ4を求めるための学習を行う学習装
置の一実施の形態の構成例を示している。
【００６５】入力端子２１には、学習用の全画素動画像
が、例えば、フレーム単位で入力される。ここで、学習
用の全画素動画像は、予測データの係数のセットｗ1，
ｗ2，ｗ3，ｗ4の作成を考慮した標準的なものであるの
が望ましい。
が、例えば、フレーム単位で入力される。ここで、学習
用の全画素動画像は、予測データの係数のセットｗ1，
ｗ2，ｗ3，ｗ4の作成を考慮した標準的なものであるの
が望ましい。
【００６６】入力端子２１に入力された全画素動画像の
フレームは、ブロック化回路２２に供給される。ブロッ
ク化回路２２は、そこに供給されたフレームを構成する
画素（画素データ）から、図７に示した注目間引き画素
ｘとなる画素（画素データ）を注目画素（画素データ）
として、その注目画素（画素データ）に対して間引き後
画素ａ乃至ｄとなる画素（画素データ）を選択し、その
４つの画素（画素データ）でブロック（クラスタップ及
び予測タップ）を構成して、クラスタリング回路２４に
供給する。さらに、ブロック化回路２２は、そのブロッ
クを構成する４つの画素（画素データ）に、注目画素
（画素データ）を加えた合計５画素（画素データ）を、
データメモリ２３の入力端子ＩＮに供給する。
フレームは、ブロック化回路２２に供給される。ブロッ
ク化回路２２は、そこに供給されたフレームを構成する
画素（画素データ）から、図７に示した注目間引き画素
ｘとなる画素（画素データ）を注目画素（画素データ）
として、その注目画素（画素データ）に対して間引き後
画素ａ乃至ｄとなる画素（画素データ）を選択し、その
４つの画素（画素データ）でブロック（クラスタップ及
び予測タップ）を構成して、クラスタリング回路２４に
供給する。さらに、ブロック化回路２２は、そのブロッ
クを構成する４つの画素（画素データ）に、注目画素
（画素データ）を加えた合計５画素（画素データ）を、
データメモリ２３の入力端子ＩＮに供給する。
【００６７】クラスタリング回路２４は、図１のクラス
タリング回路１２と同様に、そこに供給されるブロック
（クラスタップ）をクラスタリングし、その結果得られ
るクラスを、スイッチ２５の端子２５ａに供給する。こ
こで、スイッチ２５は、学習用の全画素動画像から得ら
れるすべてのブロックについてのクラスタリングが終了
するまでは、端子２５ａを選択しており、従って、クラ
スタリング回路２４が出力する各注目間引き画素に対す
るクラスは、スイッチ２５を介して、データメモリ２３
のアドレス端子ＡＤに供給される。
タリング回路１２と同様に、そこに供給されるブロック
（クラスタップ）をクラスタリングし、その結果得られ
るクラスを、スイッチ２５の端子２５ａに供給する。こ
こで、スイッチ２５は、学習用の全画素動画像から得ら
れるすべてのブロックについてのクラスタリングが終了
するまでは、端子２５ａを選択しており、従って、クラ
スタリング回路２４が出力する各注目間引き画素に対す
るクラスは、スイッチ２５を介して、データメモリ２３
のアドレス端子ＡＤに供給される。
【００６８】データメモリ２３は、そのアドレス端子Ａ
Ｄに供給されるクラスに対応するアドレスに、その入力
端子ＩＮに供給される画像データを記憶する。
Ｄに供給されるクラスに対応するアドレスに、その入力
端子ＩＮに供給される画像データを記憶する。
【００６９】ここで、例えば、学習用の全画素動画像か
ら得られるすべてのブロック（クラスタップ）のうち、
所定のクラスＣｌａｓｓに分類されるものについての注
目画素（画素データ）をｘ1，ｘ2，・・・，ｘnとす
る。また、注目画素（画素データ）ｘ1の上下左右に隣
接する画素（画素データ）をａ1，ｂ1，ｃ1，ｄ1と、注
目画素（画素データ）ｘ2の上下左右に隣接する画素
（画素データ）をａ2，ｂ2，ｃ2，ｄ2と、・・・、注目
画素（画素データ）ｘnの上下左右に隣接する画素（画
素データ）をａn，ｂn，ｃn，ｄnと、それぞれする。こ
の場合、上述の処理により、メモリ２３の、クラスＣｌ
ａｓｓに対応するアドレスには、ｘ1，ｘ2，・・・，ｘ
n，ａ1，ａ2，・・・，ａn，ｂ1，ｂ2，・・・，ｂn，
ｃ1，ｃ2，・・・，ｃn，ｄ1，ｄ2，・・・，ｄnの各画
素データが記憶される。
ら得られるすべてのブロック（クラスタップ）のうち、
所定のクラスＣｌａｓｓに分類されるものについての注
目画素（画素データ）をｘ1，ｘ2，・・・，ｘnとす
る。また、注目画素（画素データ）ｘ1の上下左右に隣
接する画素（画素データ）をａ1，ｂ1，ｃ1，ｄ1と、注
目画素（画素データ）ｘ2の上下左右に隣接する画素
（画素データ）をａ2，ｂ2，ｃ2，ｄ2と、・・・、注目
画素（画素データ）ｘnの上下左右に隣接する画素（画
素データ）をａn，ｂn，ｃn，ｄnと、それぞれする。こ
の場合、上述の処理により、メモリ２３の、クラスＣｌ
ａｓｓに対応するアドレスには、ｘ1，ｘ2，・・・，ｘ
n，ａ1，ａ2，・・・，ａn，ｂ1，ｂ2，・・・，ｂn，
ｃ1，ｃ2，・・・，ｃn，ｄ1，ｄ2，・・・，ｄnの各画
素データが記憶される。
【００７０】学習用の全画素動画像から得られるすべて
のブロック（クラスタップ）についてのクラスタリング
が終了すると、スイッチ２５は端子２５ｂを選択する。
端子２５ｂには、カウンタ２６の出力が供給されるよう
になされており、カウンタ２６は、所定のクロックＣＫ
をカウントすることにより、順次変化するアドレスを発
生するようになされている。従って、カウンタ２６が発
生するアドレスは、スイッチ２５を介して出力される。
のブロック（クラスタップ）についてのクラスタリング
が終了すると、スイッチ２５は端子２５ｂを選択する。
端子２５ｂには、カウンタ２６の出力が供給されるよう
になされており、カウンタ２６は、所定のクロックＣＫ
をカウントすることにより、順次変化するアドレスを発
生するようになされている。従って、カウンタ２６が発
生するアドレスは、スイッチ２５を介して出力される。
【００７１】カウンタ２６からスイッチ２５を介して出
力されるアドレスは、データメモリ２３のアドレス端子
ＡＤと、メモリ２８のアドレス端子ＡＤとに供給され
る。
力されるアドレスは、データメモリ２３のアドレス端子
ＡＤと、メモリ２８のアドレス端子ＡＤとに供給され
る。
【００７２】データメモリ２３においては、そのアドレ
ス端子ＡＤに供給される、カウンタ２６からのアドレス
にしたがって、その記憶内容（注目画素（画素データ）
とそれに隣接する４つの画素（画素データ））が読み出
され、最小自乗法演算回路２７に供給される。最小自乗
法演算回路２７では、データメモリ２３から供給される
データに基づいて、方程式がたてられ、これが、例え
ば、最小自乗法によって解かれることにより、予測デー
タとしての係数のセットｗ1乃至ｗ4が求められる。
ス端子ＡＤに供給される、カウンタ２６からのアドレス
にしたがって、その記憶内容（注目画素（画素データ）
とそれに隣接する４つの画素（画素データ））が読み出
され、最小自乗法演算回路２７に供給される。最小自乗
法演算回路２７では、データメモリ２３から供給される
データに基づいて、方程式がたてられ、これが、例え
ば、最小自乗法によって解かれることにより、予測デー
タとしての係数のセットｗ1乃至ｗ4が求められる。
【００７３】即ち、上述のクラスＣｌａｓｓに注目した
場合、最小自乗法演算回路２７では、データメモリ２３
の、クラスＣｌａｓｓに対応するアドレスに記憶された
データｘ1，ｘ2，・・・，ｘn，ａ1，ａ2，・・・，
ａn，ｂ1，ｂ2，・・・，ｂn，ｃ1，ｃ2，・・・，
ｃn，ｄ1，ｄ2，・・・，ｄnを用いて、式（１）に対応
する、以下のような連立方程式がたてられる。 ｘ1＝ｗ1ａ1＋ｗ2ｂ1＋ｗ3ｃ1＋ｗ4ｄ1 ｘ2＝ｗ1ａ2＋ｗ2ｂ2＋ｗ3ｃ2＋ｗ4ｄ2 ・ ・ ・ ｘn＝ｗ1ａn＋ｗ2ｂn＋ｗ3ｃn＋ｗ4ｄn ・・・（２）
場合、最小自乗法演算回路２７では、データメモリ２３
の、クラスＣｌａｓｓに対応するアドレスに記憶された
データｘ1，ｘ2，・・・，ｘn，ａ1，ａ2，・・・，
ａn，ｂ1，ｂ2，・・・，ｂn，ｃ1，ｃ2，・・・，
ｃn，ｄ1，ｄ2，・・・，ｄnを用いて、式（１）に対応
する、以下のような連立方程式がたてられる。 ｘ1＝ｗ1ａ1＋ｗ2ｂ1＋ｗ3ｃ1＋ｗ4ｄ1 ｘ2＝ｗ1ａ2＋ｗ2ｂ2＋ｗ3ｃ2＋ｗ4ｄ2 ・ ・ ・ ｘn＝ｗ1ａn＋ｗ2ｂn＋ｗ3ｃn＋ｗ4ｄn ・・・（２）
【００７４】そして、最小自乗法演算回路２７は、式
（２）の連立方程式を、最小自乗法によって解くことに
より、クラスＣｌａｓｓについての予測データとしての
係数のセットｗ1乃至ｗ4を求める。他のクラスについて
の予測データも同様にして求められる。
（２）の連立方程式を、最小自乗法によって解くことに
より、クラスＣｌａｓｓについての予測データとしての
係数のセットｗ1乃至ｗ4を求める。他のクラスについて
の予測データも同様にして求められる。
【００７５】最小自乗法演算回路２７で求められた予測
データとしての係数のセットｗ1乃至ｗ4は、メモリ２８
に供給される。従って、クラスＣｌａｓｓについての予
測データとしての係数のセットｗ1乃至ｗ4は、メモリ２
３において、データｘ1，ｘ2，・・・，ｘn，ａ1，
ａ2，・・・，ａn，ｂ1，ｂ2，・・・，ｂn，ｃ1，
ｃ2，・・・，ｃn，ｄ1，ｄ2，・・・，ｄnが記憶され
ていたアドレスと同一のメモリ２８のアドレスに記憶さ
れる。他のクラスについての予測データとしての係数の
セットも、同様にして、メモリ２８に記憶される。
データとしての係数のセットｗ1乃至ｗ4は、メモリ２８
に供給される。従って、クラスＣｌａｓｓについての予
測データとしての係数のセットｗ1乃至ｗ4は、メモリ２
３において、データｘ1，ｘ2，・・・，ｘn，ａ1，
ａ2，・・・，ａn，ｂ1，ｂ2，・・・，ｂn，ｃ1，
ｃ2，・・・，ｃn，ｄ1，ｄ2，・・・，ｄnが記憶され
ていたアドレスと同一のメモリ２８のアドレスに記憶さ
れる。他のクラスについての予測データとしての係数の
セットも、同様にして、メモリ２８に記憶される。
【００７６】図１のメモリ１３には、以上のようにして
メモリ２８に記憶された予測データが記憶されている。
メモリ２８に記憶された予測データが記憶されている。
【００７７】次に、図１のメモリ１３には、予測データ
として、式（１）に示した線形一次式を計算するための
係数のセットではなく、画素値そのものを記憶させてお
くようにすることができる。
として、式（１）に示した線形一次式を計算するための
係数のセットではなく、画素値そのものを記憶させてお
くようにすることができる。
【００７８】図１１は、画素値を予測データとしてメモ
リ１３に記憶させる場合の、その予測データを求める学
習装置の第２の実施の形態の構成例を示している。な
お、図中、図１０における場合と対応する部分について
は、同一の符号を付してある。
リ１３に記憶させる場合の、その予測データを求める学
習装置の第２の実施の形態の構成例を示している。な
お、図中、図１０における場合と対応する部分について
は、同一の符号を付してある。
【００７９】入力端子２１には、学習用の全画素動画像
が入力され、その全画素動画像のフレームは、ブロック
化回路２２に供給される。ブロック化回路２２は、そこ
に供給されたフレームを構成する画素から、図１０にお
ける場合と同様にブロック（クラスタップ）を構成し、
クラスタリング回路２４に供給する。さらに、ブロック
化回路２２は、注目間引き画素ｘとなる注目画素（画素
データ）だけを演算器３４に供給する。
が入力され、その全画素動画像のフレームは、ブロック
化回路２２に供給される。ブロック化回路２２は、そこ
に供給されたフレームを構成する画素から、図１０にお
ける場合と同様にブロック（クラスタップ）を構成し、
クラスタリング回路２４に供給する。さらに、ブロック
化回路２２は、注目間引き画素ｘとなる注目画素（画素
データ）だけを演算器３４に供給する。
【００８０】クラスタリング回路２４は、図１のクラス
タリング回路１２と同様に、そこに供給されるブロック
（クラスタップ）をクラスタリングし、その結果得られ
るクラスを、データメモリ３０のアドレス端子ＡＤと、
度数メモリ３１のアドレス端子ＡＤとに供給する。
タリング回路１２と同様に、そこに供給されるブロック
（クラスタップ）をクラスタリングし、その結果得られ
るクラスを、データメモリ３０のアドレス端子ＡＤと、
度数メモリ３１のアドレス端子ＡＤとに供給する。
【００８１】ここで、データメモリ３０および度数メモ
リ３１は、学習を開始する前に、その記憶内容が０にク
リアされるようになされている。
リ３１は、学習を開始する前に、その記憶内容が０にク
リアされるようになされている。
【００８２】度数メモリ３１では、そのアドレス端子Ａ
Ｄに、アドレスとしてのクラスが供給されると、そのア
ドレスの記憶内容としての度数が読み出され、その出力
端子ＯＵＴから出力される。度数メモリ３１から出力さ
れた度数は、演算器３２に供給され、１だけインクリメ
ントされる。このインクリメント結果は、度数メモリ３
１の入力端子ＩＮに供給され、インクリメント前の度数
が記憶されていたアドレスに記憶される（上書きされ
る）。
Ｄに、アドレスとしてのクラスが供給されると、そのア
ドレスの記憶内容としての度数が読み出され、その出力
端子ＯＵＴから出力される。度数メモリ３１から出力さ
れた度数は、演算器３２に供給され、１だけインクリメ
ントされる。このインクリメント結果は、度数メモリ３
１の入力端子ＩＮに供給され、インクリメント前の度数
が記憶されていたアドレスに記憶される（上書きされ
る）。
【００８３】一方、データメモリ３０では、そのアドレ
ス端子ＡＤに、アドレスとしてのクラスが供給される
と、やはり、そのアドレスの記憶内容が読み出され、そ
の出力端子ＯＵＴから出力される。データメモリ３０の
出力は、演算器３３に供給される。演算器３３には、さ
らに、度数メモリ３１が出力する度数も供給されてお
り、そこでは、この度数と、データメモリ３０の出力と
が乗算される。この乗算結果は、演算器３４に供給され
る。
ス端子ＡＤに、アドレスとしてのクラスが供給される
と、やはり、そのアドレスの記憶内容が読み出され、そ
の出力端子ＯＵＴから出力される。データメモリ３０の
出力は、演算器３３に供給される。演算器３３には、さ
らに、度数メモリ３１が出力する度数も供給されてお
り、そこでは、この度数と、データメモリ３０の出力と
が乗算される。この乗算結果は、演算器３４に供給され
る。
【００８４】演算器３４では、演算器３３における乗算
結果と、ブロック化回路２２からの注目画素（画素デー
タ）の画素値とが加算され、その加算値は、演算器３５
に供給される。演算器３５には、さらに、演算器３２に
よる度数のインクリメント結果も供給されており、そこ
では、演算器３４の加算結果を被除数とするとともに、
加算器３２のインクリメント結果を除数として、除算が
行われる。この除算結果は、データメモリ３０の入力端
子ＩＮに供給され、クラスタリング回路２４が出力する
クラスに対応するアドレスに記憶される（上書きされ
る）。
結果と、ブロック化回路２２からの注目画素（画素デー
タ）の画素値とが加算され、その加算値は、演算器３５
に供給される。演算器３５には、さらに、演算器３２に
よる度数のインクリメント結果も供給されており、そこ
では、演算器３４の加算結果を被除数とするとともに、
加算器３２のインクリメント結果を除数として、除算が
行われる。この除算結果は、データメモリ３０の入力端
子ＩＮに供給され、クラスタリング回路２４が出力する
クラスに対応するアドレスに記憶される（上書きされ
る）。
【００８５】図１１の学習装置において、データメモリ
３０および度数メモリ３１のあるアドレスａｄへのアク
セスが最初に行われる場合には、ブロック化回路２２か
ら演算器３４に供給されるデータｘ１がそのまま、デー
タメモリ３０のアドレスａｄに書き込まれ、また、度数
メモリ３１のアドレスａｄには、１が書き込まれる。そ
の後、再度、アドレスａｄへのアクセスが行われ、この
ときにブロック化回路２２から演算器３４に供給される
データがｘ２であったとすると、演算器３２の出力は２
となり、また、演算器３４の出力はｘ１＋ｘ２となるか
ら、演算器３５の出力は（ｘ１＋ｘ２）／２となり、こ
れが、データメモリ３０のアドレスａｄに書き込まれ
る。そして、度数メモリ３１のアドレスａｄには、演算
器３２の出力である２が書き込まれる。さらに、再び、
アドレスａｄへのアクセスが行われ、このときにブロッ
ク化回路２２から演算器３４に供給されるデータがｘ３
であったとすると、同様の処理により、データメモリ３
０のアドレスａｄには、（ｘ１＋ｘ２＋ｘ３）／３が書
き込まれ、度数メモリ３１のアドレスａｄには、３が書
き込まれる。
３０および度数メモリ３１のあるアドレスａｄへのアク
セスが最初に行われる場合には、ブロック化回路２２か
ら演算器３４に供給されるデータｘ１がそのまま、デー
タメモリ３０のアドレスａｄに書き込まれ、また、度数
メモリ３１のアドレスａｄには、１が書き込まれる。そ
の後、再度、アドレスａｄへのアクセスが行われ、この
ときにブロック化回路２２から演算器３４に供給される
データがｘ２であったとすると、演算器３２の出力は２
となり、また、演算器３４の出力はｘ１＋ｘ２となるか
ら、演算器３５の出力は（ｘ１＋ｘ２）／２となり、こ
れが、データメモリ３０のアドレスａｄに書き込まれ
る。そして、度数メモリ３１のアドレスａｄには、演算
器３２の出力である２が書き込まれる。さらに、再び、
アドレスａｄへのアクセスが行われ、このときにブロッ
ク化回路２２から演算器３４に供給されるデータがｘ３
であったとすると、同様の処理により、データメモリ３
０のアドレスａｄには、（ｘ１＋ｘ２＋ｘ３）／３が書
き込まれ、度数メモリ３１のアドレスａｄには、３が書
き込まれる。
【００８６】以上のようにして、データメモリ３０に
は、各クラスに分類される注目画素（画素データ）の画
素値の平均値が記憶される。
は、各クラスに分類される注目画素（画素データ）の画
素値の平均値が記憶される。
【００８７】なお、図１のメモリ１３に、データメモリ
３０に記憶された画素値を、予測用データとして記憶さ
せる場合には、その予測用データとしての画素値を、メ
モリ１３から読み出すことが、間引き画素を予測するこ
とになるから、補間データ作成回路１４は設ける必要が
なくなる。
３０に記憶された画素値を、予測用データとして記憶さ
せる場合には、その予測用データとしての画素値を、メ
モリ１３から読み出すことが、間引き画素を予測するこ
とになるから、補間データ作成回路１４は設ける必要が
なくなる。
【００８８】ところで、上述の場合には、図１のブロッ
ク化回路１１において、図７に示したように、注目間引
き画素ｘの空間方向の上下左右に隣接する４つの間引き
後画素（画素データ）ａ，ｂ，ｃ，ｄで１つのブロック
（クラスタップ及び予測タップ）を構成するようにした
が、ブロックは、注目間引き画素ｘの時間方向に隣接す
る間引き後画素も含めて構成することが可能である。
ク化回路１１において、図７に示したように、注目間引
き画素ｘの空間方向の上下左右に隣接する４つの間引き
後画素（画素データ）ａ，ｂ，ｃ，ｄで１つのブロック
（クラスタップ及び予測タップ）を構成するようにした
が、ブロックは、注目間引き画素ｘの時間方向に隣接す
る間引き後画素も含めて構成することが可能である。
【００８９】即ち、例えば、図１２に示すように、第ｎ
フレームのある注目間引き画素ｘについてブロックを構
成する場合においては、同一フレーム内の上下左右に隣
接する４つの間引き後画素（画素データ）ａ，ｂ，ｃ，
ｄ、並びに第ｎ−１フレームの、注目間引き画素ｘと同
一位置にある間引き後画素（画素データ）ｅ、および第
ｎ＋１フレームの、注目間引き画素ｘと同一位置にある
間引き後画素（画素データ）ｆの合計６画素（画素デー
タ）でブロック（クラスタップ及び予測タップ）を構成
することが可能である。
フレームのある注目間引き画素ｘについてブロックを構
成する場合においては、同一フレーム内の上下左右に隣
接する４つの間引き後画素（画素データ）ａ，ｂ，ｃ，
ｄ、並びに第ｎ−１フレームの、注目間引き画素ｘと同
一位置にある間引き後画素（画素データ）ｅ、および第
ｎ＋１フレームの、注目間引き画素ｘと同一位置にある
間引き後画素（画素データ）ｆの合計６画素（画素デー
タ）でブロック（クラスタップ及び予測タップ）を構成
することが可能である。
【００９０】この場合、時間方向の間引き後画素（画素
データ）ｅ，ｆをも考慮してクラスタリングや、式
（１）の演算が行われるので、間引き画素ｘを、より元
のものに近いものに復元することが可能となる。なお、
この場合、学習時においても、同様にブロックを構成す
る必要がある。また、ブロック（クラスタップや予測タ
ップ）は、注目間引き画素ｘの時間方向にある間引き後
画素だけで構成することも可能である。
データ）ｅ，ｆをも考慮してクラスタリングや、式
（１）の演算が行われるので、間引き画素ｘを、より元
のものに近いものに復元することが可能となる。なお、
この場合、学習時においても、同様にブロックを構成す
る必要がある。また、ブロック（クラスタップや予測タ
ップ）は、注目間引き画素ｘの時間方向にある間引き後
画素だけで構成することも可能である。
【００９１】また、本実施の形態では、ある間引き画素
に注目した場合において、クラスタリングに用いる間引
き後画素と、式（１）に示した線形一次式を計算するの
に用いる間引き後画素（予測タップ）とを同一のものと
したが、これらは、同一である必要はない。即ち、クラ
スタリングと式（１）の演算とには、それぞれ別々の間
引き後画素の集合を用いることができる。さらに、画像
の空間的な特徴（アクティビティ）や動き等に応じてク
ラスタップや予測タップの構成の仕方を適応的に変える
ことも可能である。
に注目した場合において、クラスタリングに用いる間引
き後画素と、式（１）に示した線形一次式を計算するの
に用いる間引き後画素（予測タップ）とを同一のものと
したが、これらは、同一である必要はない。即ち、クラ
スタリングと式（１）の演算とには、それぞれ別々の間
引き後画素の集合を用いることができる。さらに、画像
の空間的な特徴（アクティビティ）や動き等に応じてク
ラスタップや予測タップの構成の仕方を適応的に変える
ことも可能である。
【００９２】また、クラスタリングに用いる間引き後画
素（クラスタップ）や、式（１）に示した線形一次式を
計算するのに用いる間引き後画素（予測タップ）は、間
引き画素に対して、空間的または時間的に隣接している
必要はない。但し、間引き画素の周辺にある間引き後画
素を用いるのが望ましい。
素（クラスタップ）や、式（１）に示した線形一次式を
計算するのに用いる間引き後画素（予測タップ）は、間
引き画素に対して、空間的または時間的に隣接している
必要はない。但し、間引き画素の周辺にある間引き後画
素を用いるのが望ましい。
【００９３】また、図１のクラスタリング回路１２で
は、ＡＤＲＣ処理を用い、その結果得られる空間的なア
クティビティに基いてクラスを決定するようにしたが、
その他、例えば、ブロックの動きを検出し、その動きを
クラスに用いたり、ＡＤＲＣ処理と動き検出の組み合せ
に基いてクラスを決定することも可能である。
は、ＡＤＲＣ処理を用い、その結果得られる空間的なア
クティビティに基いてクラスを決定するようにしたが、
その他、例えば、ブロックの動きを検出し、その動きを
クラスに用いたり、ＡＤＲＣ処理と動き検出の組み合せ
に基いてクラスを決定することも可能である。
【００９４】さらに、本実施の形態では、受信装置２０
０において、間引き画素のみを生成することとしたが、
同様の手法で、間引き後画素をも新たに生成することが
可能である。この場合、合成回路１０は必要なくなる。
０において、間引き画素のみを生成することとしたが、
同様の手法で、間引き後画素をも新たに生成することが
可能である。この場合、合成回路１０は必要なくなる。
【００９５】また、本実施の形態において、動画像を構
成する各フレームの各画素が８ビットであるとしたが、
画素のビット数は８ビットに限定されるものではなく、
１０ビット、１２ビットなどの８ビットより多いビット
でもよいし、もちろん、８ビットより少ないビットでも
いい。
成する各フレームの各画素が８ビットであるとしたが、
画素のビット数は８ビットに限定されるものではなく、
１０ビット、１２ビットなどの８ビットより多いビット
でもよいし、もちろん、８ビットより少ないビットでも
いい。
【００９６】次に、以上では、受信装置２００におい
て、学習を行うことにより得られた予測用データを用い
て、間引き画素を予測するようにしたので、間引き後画
素で構成される画像に含まれていない高周波成分も復元
することができるが、間引き画素の復元は、単純な補間
によって行うことも可能である。
て、学習を行うことにより得られた予測用データを用い
て、間引き画素を予測するようにしたので、間引き後画
素で構成される画像に含まれていない高周波成分も復元
することができるが、間引き画素の復元は、単純な補間
によって行うことも可能である。
【００９７】図１３は、そのような送受信システムの第
２の実施の形態の構成例を示している。なお、図中、図
１における場合と対応する部分については、同一の符号
を付してある。即ち、この送受信システムは、ブロック
化回路１１、クラスタリング回路１２、メモリ１３、お
よび補間データ作成回路１４に代えて、補間フィルタ４
０が設けられている他は、図１の送受信システムと同様
に構成されている。
２の実施の形態の構成例を示している。なお、図中、図
１における場合と対応する部分については、同一の符号
を付してある。即ち、この送受信システムは、ブロック
化回路１１、クラスタリング回路１２、メモリ１３、お
よび補間データ作成回路１４に代えて、補間フィルタ４
０が設けられている他は、図１の送受信システムと同様
に構成されている。
【００９８】補間フィルタ４０では、デコーダ９からの
間引き後画素（画素データ）のうち、間引き画素の周辺
にある間引き後画素（画素データ）の平均値などが求め
られ、これが、その間引き画素（画素データ）の補間値
として、合成回路１０に出力される。
間引き後画素（画素データ）のうち、間引き画素の周辺
にある間引き後画素（画素データ）の平均値などが求め
られ、これが、その間引き画素（画素データ）の補間値
として、合成回路１０に出力される。
【００９９】なお、この場合、図１における場合のよう
に、間引き後画素（画素データ）で構成される画像デー
タに含まれていない高周波成分を復元することはできな
いが、受信装置２００の構成を簡単化することができ
る。
に、間引き後画素（画素データ）で構成される画像デー
タに含まれていない高周波成分を復元することはできな
いが、受信装置２００の構成を簡単化することができ
る。
【０１００】次に、図１４は、本発明を適用した送受信
システムの第３の実施の形態の構成例を示している。な
お、図中、図１における場合と対応する部分について
は、同一の符号を付してある。
システムの第３の実施の形態の構成例を示している。な
お、図中、図１における場合と対応する部分について
は、同一の符号を付してある。
【０１０１】この第３の実施の形態の送受信システム
は、送信装置１００と受信装置２００とで構成されてい
る。送信装置１００は、入力端子１、サブサンプリング
回路２、ビット落とし回路５１、エンコーダ３、送信処
理回路４、および出力端子５で構成され、画像データの
画素を間引き、さらに間引き後の画素のレベル方向のビ
ットを減らすことにより圧縮して送信するようになされ
ている。受信装置２００は、入力端子７、受信処理回路
８、デコーダ９、ブロック化回路５２、クラスタリング
回路５３、メモリ５４、画素データ作成回路５５、画像
メモリ５６、合成回路１０、ブロック化回路１１、クラ
スタリング回路１２、メモリ１３、補間データ作成回路
１４、および出力端子１５で構成され、送信装置１００
からの圧縮された画像データを伸張するようになされて
いる。
は、送信装置１００と受信装置２００とで構成されてい
る。送信装置１００は、入力端子１、サブサンプリング
回路２、ビット落とし回路５１、エンコーダ３、送信処
理回路４、および出力端子５で構成され、画像データの
画素を間引き、さらに間引き後の画素のレベル方向のビ
ットを減らすことにより圧縮して送信するようになされ
ている。受信装置２００は、入力端子７、受信処理回路
８、デコーダ９、ブロック化回路５２、クラスタリング
回路５３、メモリ５４、画素データ作成回路５５、画像
メモリ５６、合成回路１０、ブロック化回路１１、クラ
スタリング回路１２、メモリ１３、補間データ作成回路
１４、および出力端子１５で構成され、送信装置１００
からの圧縮された画像データを伸張するようになされて
いる。
【０１０２】即ち、送信装置１００には、例えば、第１
の実施の形態における場合と同様に、各フレームが構成
される動画像（全画素動画像）のディジタル画像データ
が供給される。なお、このディジタル画像データを構成
する各画素は、例えば１２ビットである（１２ビットで
表される）とする。このディジタル画像データは、入力
端子１を介して、サブサンプリング回路２に供給され
る。サブサンプリング回路２では、図１で示される第１
の実施の形態における場合と同様に、そこに供給される
ディジタル画像データとしての動画像を構成する各フレ
ームの画素が、例えば、図２に示したように、空間方向
および時間方向の両方向に、五の目格子状に間引かれる
ことにより圧縮される。つまり、全画素動画像の各フレ
ームについて、空間方向および時間方向の両方向に、五
の目格子状に間引き（空間／時間五の目間引き）が行わ
れることにより、空間方向および時間方向のいずれの方
向にも、画素が１つおきに存在する間引き画像データが
生成される。サブサンプリング回路２において空間／時
間五の目間引きの施された間引き後画素（画素データ）
からなる間引き画像データは、ビット落とし回路５１に
供給される。
の実施の形態における場合と同様に、各フレームが構成
される動画像（全画素動画像）のディジタル画像データ
が供給される。なお、このディジタル画像データを構成
する各画素は、例えば１２ビットである（１２ビットで
表される）とする。このディジタル画像データは、入力
端子１を介して、サブサンプリング回路２に供給され
る。サブサンプリング回路２では、図１で示される第１
の実施の形態における場合と同様に、そこに供給される
ディジタル画像データとしての動画像を構成する各フレ
ームの画素が、例えば、図２に示したように、空間方向
および時間方向の両方向に、五の目格子状に間引かれる
ことにより圧縮される。つまり、全画素動画像の各フレ
ームについて、空間方向および時間方向の両方向に、五
の目格子状に間引き（空間／時間五の目間引き）が行わ
れることにより、空間方向および時間方向のいずれの方
向にも、画素が１つおきに存在する間引き画像データが
生成される。サブサンプリング回路２において空間／時
間五の目間引きの施された間引き後画素（画素データ）
からなる間引き画像データは、ビット落とし回路５１に
供給される。
【０１０３】ビット落とし回路５１は、サブサンプリン
グ回路２から供給された間引き画像データの各画素（画
素データ）の１２ビットのうち、例えば、ＬＳＢ（Leas
t Significant Bit）から４ビット分のビット（下位４
ビット）を削除して、８ビットのビット修正画素（画素
データ）を生成する。そして、この各ビット修正画素
(画素データ)からなる修正間引き画像データが、エンコ
ーダ３に供給される。
グ回路２から供給された間引き画像データの各画素（画
素データ）の１２ビットのうち、例えば、ＬＳＢ（Leas
t Significant Bit）から４ビット分のビット（下位４
ビット）を削除して、８ビットのビット修正画素（画素
データ）を生成する。そして、この各ビット修正画素
(画素データ)からなる修正間引き画像データが、エンコ
ーダ３に供給される。
【０１０４】エンコーダ３では、図３に示される第１の
実施の形態と同様に、修正間引き画像データが高能率符
号化され、符号化データとして送信処理回路４に供給さ
れる。送信処理回路４では、図３に示される第１の実施
の形態と同様に、符号化データに対して、例えば、エラ
ー訂正、パケット化、チャネル符号化などの必要な信号
処理が施され、その結果得られる伝送データが、出力端
子５を介して出力される。この伝送データは、同様に、
所定の伝送路６を介して送信される。
実施の形態と同様に、修正間引き画像データが高能率符
号化され、符号化データとして送信処理回路４に供給さ
れる。送信処理回路４では、図３に示される第１の実施
の形態と同様に、符号化データに対して、例えば、エラ
ー訂正、パケット化、チャネル符号化などの必要な信号
処理が施され、その結果得られる伝送データが、出力端
子５を介して出力される。この伝送データは、同様に、
所定の伝送路６を介して送信される。
【０１０５】伝送路６からの伝送データは、受信装置２
００の入力端子７を介して、受信処理回路８で受信され
る。受信処理回路８では、伝送データに対して、チャネ
ル復号化、アンパケット化、エラー訂正などの必要な信
号処理が施され、その結果得られる符号化データが、デ
コーダ９に供給される。デコーダ９では、送信装置の１
００のエンコーダ３の符号化処理と対応する復号処理で
その符号化データがデコードされることにより、ビット
修正画素（画素データ）で構成される修正間引き画像デ
ータとされ、ブロック化回路５２に供給される。
００の入力端子７を介して、受信処理回路８で受信され
る。受信処理回路８では、伝送データに対して、チャネ
ル復号化、アンパケット化、エラー訂正などの必要な信
号処理が施され、その結果得られる符号化データが、デ
コーダ９に供給される。デコーダ９では、送信装置の１
００のエンコーダ３の符号化処理と対応する復号処理で
その符号化データがデコードされることにより、ビット
修正画素（画素データ）で構成される修正間引き画像デ
ータとされ、ブロック化回路５２に供給される。
【０１０６】ブロック化回路５２は、例えば、図１５に
示すように、注目すべきビット修正画素ｘ’と、その空
間方向の上下左右及び斜めに隣接する８つのビット修正
画素（画素データ）Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈと
を１つのブロックにし、このブロックを、クラスタップ
および予測タップとする。クラスタップはクラスタリン
グ回路５３に、予測タップは画素データ作成回路５５
に、それぞれ供給される。なお、ブロック化回路５２
は、すべてのビット修正画素について、その上下左右及
び斜めに隣接するビット修正画素（画素データ）でなる
ブロックを構成し、そのブロックを、クラスタップとし
てクラスタリング回路５３に供給するとともに、予測タ
ップとして補間データ作成回路５５にも供給する。な
お、ここでは、クラスタップと予測タップは同一のもの
としているが、異なるものとすることも可能である。
示すように、注目すべきビット修正画素ｘ’と、その空
間方向の上下左右及び斜めに隣接する８つのビット修正
画素（画素データ）Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈと
を１つのブロックにし、このブロックを、クラスタップ
および予測タップとする。クラスタップはクラスタリン
グ回路５３に、予測タップは画素データ作成回路５５
に、それぞれ供給される。なお、ブロック化回路５２
は、すべてのビット修正画素について、その上下左右及
び斜めに隣接するビット修正画素（画素データ）でなる
ブロックを構成し、そのブロックを、クラスタップとし
てクラスタリング回路５３に供給するとともに、予測タ
ップとして補間データ作成回路５５にも供給する。な
お、ここでは、クラスタップと予測タップは同一のもの
としているが、異なるものとすることも可能である。
【０１０７】クラスタリング回路５３は、ブロック化回
路５２からのクラスタップを、それを構成するビット修
正画素の性質に応じて所定のクラスにクラスタリングす
る。クラスタリングについては、第１の実施の形態を説
明する際に図８及び図９を用いて説明したため、ここで
はその説明は省略する。
路５２からのクラスタップを、それを構成するビット修
正画素の性質に応じて所定のクラスにクラスタリングす
る。クラスタリングについては、第１の実施の形態を説
明する際に図８及び図９を用いて説明したため、ここで
はその説明は省略する。
【０１０８】クラスタリング回路５３は、ブロック（ク
ラスタップ）を構成する９つのビット修正画素(画素デ
ータ)ｘ’およびＡ乃至Ｈに対して、例えば、１ビット
ＡＤＲＣ処理を施し、注目ビット修正画素ｘ’に対する
クラスを表す９ビット（＝log2（２1）9のクラスコード
を発生する。
ラスタップ）を構成する９つのビット修正画素(画素デ
ータ)ｘ’およびＡ乃至Ｈに対して、例えば、１ビット
ＡＤＲＣ処理を施し、注目ビット修正画素ｘ’に対する
クラスを表す９ビット（＝log2（２1）9のクラスコード
を発生する。
【０１０９】クラスタリング回路５３のクラスタリング
により得られるクラスは、メモリ５４に対して、アドレ
スとして与えられる。メモリ５４は、８ビットに修正さ
れたビット修正画素ｘ’から元の１２ビットの画素を予
測するための予測データを、クラスごとに記憶してお
り、クラスタリング回路５３からアドレスとしてのクラ
スが与えられると、そのクラスに対応する予測データを
読み出し、画素データ作成回路５５に供給する。
により得られるクラスは、メモリ５４に対して、アドレ
スとして与えられる。メモリ５４は、８ビットに修正さ
れたビット修正画素ｘ’から元の１２ビットの画素を予
測するための予測データを、クラスごとに記憶してお
り、クラスタリング回路５３からアドレスとしてのクラ
スが与えられると、そのクラスに対応する予測データを
読み出し、画素データ作成回路５５に供給する。
【０１１０】ここで、いまの場合、メモリ５４において
は、例えば、所定の位置の注目ビット修正画素ｘ’を、
その上下左右に隣接するビット修正画素（画素データ）
Ａ乃至Ｈ（図１５）（予測タップ）を用いた線形一次式
により予測するための、その線形一次式の係数のセット
ｗ1，ｗ2，ｗ3，ｗ4，ｗ5，ｗ6，ｗ7，ｗ8，ｗ9が、予
測データとして記憶されている。従って、メモリ５５か
ら画素データ作成回路５５には、注目ビット修正画素
ｘ’に対するクラスに対応する係数のセットｗ１乃至ｗ
９が、予測データとして供給される。
は、例えば、所定の位置の注目ビット修正画素ｘ’を、
その上下左右に隣接するビット修正画素（画素データ）
Ａ乃至Ｈ（図１５）（予測タップ）を用いた線形一次式
により予測するための、その線形一次式の係数のセット
ｗ1，ｗ2，ｗ3，ｗ4，ｗ5，ｗ6，ｗ7，ｗ8，ｗ9が、予
測データとして記憶されている。従って、メモリ５５か
ら画素データ作成回路５５には、注目ビット修正画素
ｘ’に対するクラスに対応する係数のセットｗ１乃至ｗ
９が、予測データとして供給される。
【０１１１】画素データ作成回路５５は、予測データと
しての係数のセットｗ1乃至ｗ9を受信すると、その予測
データとしての係数のセットｗ1乃至ｗ9と、ブロック化
回路１１から供給されたブロック（予測タップ）を構成
するビット修正画素（画素データ）の画素値ｘ’および
Ａ乃至Ｈとを用いて、次の線形一次式を演算することに
より、８ビットの注目ビット修正画素ｘ’とする前の、
元の１２ビットの画素（画素データ）ｘを生成（予測）
する。 ｘ＝ｗ1Ａ＋ｗ2Ｂ＋ｗ3Ｃ…＋ｗ8Ｈ＋ｗ9ｘ’ ・・・（３）
しての係数のセットｗ1乃至ｗ9を受信すると、その予測
データとしての係数のセットｗ1乃至ｗ9と、ブロック化
回路１１から供給されたブロック（予測タップ）を構成
するビット修正画素（画素データ）の画素値ｘ’および
Ａ乃至Ｈとを用いて、次の線形一次式を演算することに
より、８ビットの注目ビット修正画素ｘ’とする前の、
元の１２ビットの画素（画素データ）ｘを生成（予測）
する。 ｘ＝ｗ1Ａ＋ｗ2Ｂ＋ｗ3Ｃ…＋ｗ8Ｈ＋ｗ9ｘ’ ・・・（３）
【０１１２】画素データ作成回路５５で求められた画素
ｘは、画像メモリ５６に供給されて記憶される。以上の
処理が、例えば１フレームにおいて行われて、ぞれぞれ
生成された画素データが画像メモリに記憶される。この
画像メモリ５６に記憶された画素からなる画像データ
は、送信装置１００のサブサンプリング回路２の出力で
ある間引き画像データとほぼ同一の間引き画像データと
して復元される。
ｘは、画像メモリ５６に供給されて記憶される。以上の
処理が、例えば１フレームにおいて行われて、ぞれぞれ
生成された画素データが画像メモリに記憶される。この
画像メモリ５６に記憶された画素からなる画像データ
は、送信装置１００のサブサンプリング回路２の出力で
ある間引き画像データとほぼ同一の間引き画像データと
して復元される。
【０１１３】また、画像メモリ５６に記憶された間引き
画像データは、図１に示される第１の実施の形態の受信
装置２００のデコーダ９から出力された間引き画像デー
タと同様のものであり、第３の実施の形態においても、
画像メモリ５６に記憶された間引き画像データは、図１
に示される第１の実施の形態と同様に、間引き画素が生
成され、画像データが復元される。この結果、出力端子
１５からは、全画素動画像を構成するフレームのデータ
が出力される。なお、図１４に示される第３の実施の形
態の受信装置２００の合成回路１０、ブロック化回路１
１、クラスタリング回路１２、メモリ１３、補間データ
作成回路１４の構成及び動作は、第１の実施の形態と同
様であるため、ここではその説明を省略する。
画像データは、図１に示される第１の実施の形態の受信
装置２００のデコーダ９から出力された間引き画像デー
タと同様のものであり、第３の実施の形態においても、
画像メモリ５６に記憶された間引き画像データは、図１
に示される第１の実施の形態と同様に、間引き画素が生
成され、画像データが復元される。この結果、出力端子
１５からは、全画素動画像を構成するフレームのデータ
が出力される。なお、図１４に示される第３の実施の形
態の受信装置２００の合成回路１０、ブロック化回路１
１、クラスタリング回路１２、メモリ１３、補間データ
作成回路１４の構成及び動作は、第１の実施の形態と同
様であるため、ここではその説明を省略する。
【０１１４】次に、８ビットのビット修正画素（画素デ
ータ）ｘ’から１２ビットの復元画素（画素データ）ｘ
を求めるのに、式（３）の線形一次式を構成する予測デ
ータとしての係数のセットｗ1乃至ｗ9は、学習により求
められるようになされている。
ータ）ｘ’から１２ビットの復元画素（画素データ）ｘ
を求めるのに、式（３）の線形一次式を構成する予測デ
ータとしての係数のセットｗ1乃至ｗ9は、学習により求
められるようになされている。
【０１１５】図１６は、８ビットのビット修正画素（画
素データ）ｘ’から１２ビットの復元画素（画素デー
タ）ｘを求めるための予測データとしての係数のセット
ｗ1乃至ｗ9を求めるための学習を行う学習装置の一実施
の形態の構成例を示している。
素データ）ｘ’から１２ビットの復元画素（画素デー
タ）ｘを求めるための予測データとしての係数のセット
ｗ1乃至ｗ9を求めるための学習を行う学習装置の一実施
の形態の構成例を示している。
【０１１６】入力端子２１には、各画素が１２ビットで
ある学習用の全画素動画像が、例えば、フレーム単位で
入力される。ここで、学習用の全画素動画像は、予測デ
ータの係数のセットｗ1乃至ｗ9の作成を考慮した標準的
なものであるのが望ましい。
ある学習用の全画素動画像が、例えば、フレーム単位で
入力される。ここで、学習用の全画素動画像は、予測デ
ータの係数のセットｗ1乃至ｗ9の作成を考慮した標準的
なものであるのが望ましい。
【０１１７】入力端子６１に入力された全画素動画像の
フレームは、ブロック化及びビット落とし回路６２に供
給される。ブロック化及びビット落とし回路６２は、そ
こに供給されたフレームを構成する画素から、図１５に
示した所定の注目ビット修正画素ｘ’に対応する１２ビ
ットの画素ｘを注目画素（画素データ）として、注目画
素ｘと、ビット修正画素（画素データ）Ａ乃至Ｈに対応
する１２ビットの画素（画素データ）との合計９画素を
選択する。さらに、ブロック化及びビット落とし回路６
２は、この選択された９つの画素（画素データ）の各画
素の１２ビットのうち、ＬＳＢから４ビット分、即ち、
下位４ビットを削除して、８ビットのビット修正画素
（画素データ）を生成する。そして、ブロック化及びビ
ット落とし回路６２は、その生成された８つのビット修
正画素（画素データ）でブロックを構成し、クラスタッ
プとして、クラスタリング回路６４に供給する。さら
に、ブロック化及びビット落とし回路６２は、そのブロ
ックを構成する９つのビット修正画素（画素データ）
に、注目画素（画素データ）ｘを加えた合計１０画素
（画素データ）を、データメモリ２３の入力端子ＩＮに
供給する。
フレームは、ブロック化及びビット落とし回路６２に供
給される。ブロック化及びビット落とし回路６２は、そ
こに供給されたフレームを構成する画素から、図１５に
示した所定の注目ビット修正画素ｘ’に対応する１２ビ
ットの画素ｘを注目画素（画素データ）として、注目画
素ｘと、ビット修正画素（画素データ）Ａ乃至Ｈに対応
する１２ビットの画素（画素データ）との合計９画素を
選択する。さらに、ブロック化及びビット落とし回路６
２は、この選択された９つの画素（画素データ）の各画
素の１２ビットのうち、ＬＳＢから４ビット分、即ち、
下位４ビットを削除して、８ビットのビット修正画素
（画素データ）を生成する。そして、ブロック化及びビ
ット落とし回路６２は、その生成された８つのビット修
正画素（画素データ）でブロックを構成し、クラスタッ
プとして、クラスタリング回路６４に供給する。さら
に、ブロック化及びビット落とし回路６２は、そのブロ
ックを構成する９つのビット修正画素（画素データ）
に、注目画素（画素データ）ｘを加えた合計１０画素
（画素データ）を、データメモリ２３の入力端子ＩＮに
供給する。
【０１１８】クラスタリング回路６４は、図１４のクラ
スタリング回路５３と同様に、そこに供給されるブロッ
ク（クラスタップ）を用いてクラスタリングを行い、そ
の結果得られるクラスを、スイッチ６５の端子６５ａに
供給する。ここで、スイッチ６５は、学習用の全画素動
画像から得られるすべてのブロックについてのクラスタ
リングが終了するまでは、端子６５ａを選択しており、
従って、クラスタリング回路６４が出力する各注目ビッ
ト修正画素に対するクラスは、スイッチ６５を介して、
データメモリ６３のアドレス端子ＡＤに供給される。
スタリング回路５３と同様に、そこに供給されるブロッ
ク（クラスタップ）を用いてクラスタリングを行い、そ
の結果得られるクラスを、スイッチ６５の端子６５ａに
供給する。ここで、スイッチ６５は、学習用の全画素動
画像から得られるすべてのブロックについてのクラスタ
リングが終了するまでは、端子６５ａを選択しており、
従って、クラスタリング回路６４が出力する各注目ビッ
ト修正画素に対するクラスは、スイッチ６５を介して、
データメモリ６３のアドレス端子ＡＤに供給される。
【０１１９】データメモリ６３は、そのアドレス端子Ａ
Ｄに供給されるクラスに対応するアドレスに、その入力
端子ＩＮに供給される画像データを記憶する。
Ｄに供給されるクラスに対応するアドレスに、その入力
端子ＩＮに供給される画像データを記憶する。
【０１２０】ここで、例えば、学習用の全画素動画像か
ら得られるすべてのブロック（クラスタップ）のうち、
所定のクラスＣｌａｓｓに分類されるものについての注
目ビット修正画素（画素データ）をｘ1’，ｘ2’，・・
・，ｘn’とする。また、注目ビット修正画素ｘ1の上下
左右及び斜めに隣接するビット修正画素（画素データ）
をＡ1，Ｂ1，Ｃ1，Ｄ1，Ｅ1，Ｆ1，Ｇ1，Ｈ1と、注目ビ
ット修正画素（画素データ）ｘ2の上下左右及び斜めに
隣接するビット修正画素（画素データ）をＡ2，Ｂ2，Ｃ
2，Ｄ2，Ｅ2，Ｆ2，Ｇ2，Ｈ2と、・・・、注目ビット修
正画素（画素データ）ｘnの上下左右及び斜めに隣接す
るビット修正画素（画素データ）をＡn，Ｂn，Ｃn，
Ｄn，Ｅn，Ｆn，Ｇn，Ｈnと、それぞれする。また、８
ビットの注目ビット修正画素ｘ1’，ｘ2’，・・・，ｘ
n’とする前の、元の１２ビットの画素を、ｘ1，ｘ2，
・・・，ｘnとする。この場合、上述の処理により、メ
モリ６３の、クラスＣｌａｓｓに対応するアドレスに
は、ｘ1，ｘ2，・・・，ｘn，ｘ1’，ｘ2’，・・・，
ｘn’，Ａ1，Ａ2，・・・，Ａn，Ｂ1，Ｂ2，・・・，Ｂ
n，Ｃ1，Ｃ2，・・・，Ｃn，Ｄ1，Ｄ2，・・・，Ｄn，
Ｅ1，Ｅ2，・・・，Ｅn，Ｆ1，Ｆ2，・・・，Ｆn，
Ｇ1，Ｇ2，・・・，Ｇn，Ｈ1，Ｈ2，・・・，Ｈnの各画
素データが記憶される。
ら得られるすべてのブロック（クラスタップ）のうち、
所定のクラスＣｌａｓｓに分類されるものについての注
目ビット修正画素（画素データ）をｘ1’，ｘ2’，・・
・，ｘn’とする。また、注目ビット修正画素ｘ1の上下
左右及び斜めに隣接するビット修正画素（画素データ）
をＡ1，Ｂ1，Ｃ1，Ｄ1，Ｅ1，Ｆ1，Ｇ1，Ｈ1と、注目ビ
ット修正画素（画素データ）ｘ2の上下左右及び斜めに
隣接するビット修正画素（画素データ）をＡ2，Ｂ2，Ｃ
2，Ｄ2，Ｅ2，Ｆ2，Ｇ2，Ｈ2と、・・・、注目ビット修
正画素（画素データ）ｘnの上下左右及び斜めに隣接す
るビット修正画素（画素データ）をＡn，Ｂn，Ｃn，
Ｄn，Ｅn，Ｆn，Ｇn，Ｈnと、それぞれする。また、８
ビットの注目ビット修正画素ｘ1’，ｘ2’，・・・，ｘ
n’とする前の、元の１２ビットの画素を、ｘ1，ｘ2，
・・・，ｘnとする。この場合、上述の処理により、メ
モリ６３の、クラスＣｌａｓｓに対応するアドレスに
は、ｘ1，ｘ2，・・・，ｘn，ｘ1’，ｘ2’，・・・，
ｘn’，Ａ1，Ａ2，・・・，Ａn，Ｂ1，Ｂ2，・・・，Ｂ
n，Ｃ1，Ｃ2，・・・，Ｃn，Ｄ1，Ｄ2，・・・，Ｄn，
Ｅ1，Ｅ2，・・・，Ｅn，Ｆ1，Ｆ2，・・・，Ｆn，
Ｇ1，Ｇ2，・・・，Ｇn，Ｈ1，Ｈ2，・・・，Ｈnの各画
素データが記憶される。
【０１２１】学習用の全画素動画像から得られるすべて
のブロック（クラスタップ）についてのクラスタリング
が終了すると、スイッチ６５は端子６５ｂを選択する。
端子６５ｂには、カウンタ６６の出力が供給されるよう
になされており、カウンタ６６は、所定のクロックＣＫ
をカウントすることにより、順次変化するアドレスを発
生するようになされている。従って、カウンタ６６が発
生するアドレスは、スイッチ６５を介して出力される。
のブロック（クラスタップ）についてのクラスタリング
が終了すると、スイッチ６５は端子６５ｂを選択する。
端子６５ｂには、カウンタ６６の出力が供給されるよう
になされており、カウンタ６６は、所定のクロックＣＫ
をカウントすることにより、順次変化するアドレスを発
生するようになされている。従って、カウンタ６６が発
生するアドレスは、スイッチ６５を介して出力される。
【０１２２】カウンタ６６からスイッチ６５を介して出
力されるアドレスは、データメモリ６３のアドレス端子
ＡＤと、メモリ６８のアドレス端子ＡＤとに供給され
る。
力されるアドレスは、データメモリ６３のアドレス端子
ＡＤと、メモリ６８のアドレス端子ＡＤとに供給され
る。
【０１２３】データメモリ６３においては、そのアドレ
ス端子ＡＤに供給される、カウンタ６６からのアドレス
にしたがって、その記憶内容（注目画素ｘ、その注目ビ
ット修正画素ｘ’、及びそれに隣接するビット修正画素
Ａ乃至Ｈ）が読み出され、最小自乗法演算回路６７に供
給される。最小自乗法演算回路６７では、データメモリ
６３から供給されるデータに基づいて、方程式がたてら
れ、これが、例えば、最小自乗法によって解かれること
により、予測データとしての係数のセットｗ1乃至ｗ9が
求められる。
ス端子ＡＤに供給される、カウンタ６６からのアドレス
にしたがって、その記憶内容（注目画素ｘ、その注目ビ
ット修正画素ｘ’、及びそれに隣接するビット修正画素
Ａ乃至Ｈ）が読み出され、最小自乗法演算回路６７に供
給される。最小自乗法演算回路６７では、データメモリ
６３から供給されるデータに基づいて、方程式がたてら
れ、これが、例えば、最小自乗法によって解かれること
により、予測データとしての係数のセットｗ1乃至ｗ9が
求められる。
【０１２４】即ち、上述のクラスＣｌａｓｓに注目した
場合、最小自乗法演算回路６７では、データメモリ６３
の、クラスＣｌａｓｓに対応するアドレスに記憶された
データｘ1，ｘ2，・・・，ｘn，ｘ1’，ｘ2’，・・
・，ｘn’，Ａ1，Ａ2，・・・，Ａn，Ｂ1，Ｂ2，・・
・，Ｂn，Ｃ1，Ｃ2，・・・，Ｃn，Ｄ1，Ｄ2，・・・，
Ｄn，Ｅ1，Ｅ2，・・・，Ｅn，Ｆ1，Ｆ2，・・・，
Ｆn，Ｇ1，Ｇ2，・・・，Ｇn，Ｈ1，Ｈ2，・・・，Ｈn
を用いて、式（１）に対応する、以下のような連立方程
式がたてられる。 ｘ1＝ｗ1Ａ1＋ｗ2Ｂ1＋ｗ3Ｃ1＋ｗ4Ｄ1 ＋ｗ5Ｅ1＋ｗ6Ｆ1＋ｗ7Ｇ1＋ｗ8Ｈ1＋ｗ9ｘ1’ ｘ2＝ｗ1Ａ2＋ｗ2Ｂ2＋ｗ3Ｃ2＋ｗ4Ｄ2 ＋ｗ5Ｅ2＋ｗ6Ｆ2＋ｗ7Ｇ2＋ｗ8Ｈ2＋ｗ9ｘ2’ ・ ・ ・ ｘn＝ｗ1Ａn＋ｗ2Ｂn＋ｗ3Ｃn＋ｗ4Ｄn ＋ｗ5Ｅn＋ｗ6Ｆn＋ｗ7Ｇn＋ｗ8Ｈn＋ｗ9ｘn’ ・・・（４）
場合、最小自乗法演算回路６７では、データメモリ６３
の、クラスＣｌａｓｓに対応するアドレスに記憶された
データｘ1，ｘ2，・・・，ｘn，ｘ1’，ｘ2’，・・
・，ｘn’，Ａ1，Ａ2，・・・，Ａn，Ｂ1，Ｂ2，・・
・，Ｂn，Ｃ1，Ｃ2，・・・，Ｃn，Ｄ1，Ｄ2，・・・，
Ｄn，Ｅ1，Ｅ2，・・・，Ｅn，Ｆ1，Ｆ2，・・・，
Ｆn，Ｇ1，Ｇ2，・・・，Ｇn，Ｈ1，Ｈ2，・・・，Ｈn
を用いて、式（１）に対応する、以下のような連立方程
式がたてられる。 ｘ1＝ｗ1Ａ1＋ｗ2Ｂ1＋ｗ3Ｃ1＋ｗ4Ｄ1 ＋ｗ5Ｅ1＋ｗ6Ｆ1＋ｗ7Ｇ1＋ｗ8Ｈ1＋ｗ9ｘ1’ ｘ2＝ｗ1Ａ2＋ｗ2Ｂ2＋ｗ3Ｃ2＋ｗ4Ｄ2 ＋ｗ5Ｅ2＋ｗ6Ｆ2＋ｗ7Ｇ2＋ｗ8Ｈ2＋ｗ9ｘ2’ ・ ・ ・ ｘn＝ｗ1Ａn＋ｗ2Ｂn＋ｗ3Ｃn＋ｗ4Ｄn ＋ｗ5Ｅn＋ｗ6Ｆn＋ｗ7Ｇn＋ｗ8Ｈn＋ｗ9ｘn’ ・・・（４）
【０１２５】そして、最小自乗法演算回路６７は、式
（４）の連立方程式を、最小自乗法によって解くことに
より、クラスＣｌａｓｓについての予測データとしての
係数のセットｗ1乃至ｗ9を求める。他のクラスについて
の予測データも同様にして求められる。
（４）の連立方程式を、最小自乗法によって解くことに
より、クラスＣｌａｓｓについての予測データとしての
係数のセットｗ1乃至ｗ9を求める。他のクラスについて
の予測データも同様にして求められる。
【０１２６】最小自乗法演算回路６７で求められた予測
データとしての係数のセットｗ1乃至ｗ9は、メモリ６８
に供給される。従って、クラスＣｌａｓｓについての予
測データとしての係数のセットｗ1乃至ｗ9は、メモリ６
３において、データｘ1，ｘ2，・・・，ｘn，ｘ1’，ｘ
2’，・・・，ｘn’，Ａ1，Ａ2，・・・，Ａn，Ｂ1，Ｂ
2，・・・，Ｂn，Ｃ1，Ｃ2，・・・，Ｃn，Ｄ1，Ｄ2，
・・・，Ｄn，Ｅ1，Ｅ2，・・・，Ｅn，Ｆ1，Ｆ2，・・
・，Ｆn，Ｇ1，Ｇ2，・・・，Ｇn，Ｈ1，Ｈ2，・・・，
Ｈnが記憶されていたアドレスと同一のメモリ６８のア
ドレスに記憶される。他のクラスについての予測データ
としての係数のセットも、同様にして、メモリ６８に記
憶される。
データとしての係数のセットｗ1乃至ｗ9は、メモリ６８
に供給される。従って、クラスＣｌａｓｓについての予
測データとしての係数のセットｗ1乃至ｗ9は、メモリ６
３において、データｘ1，ｘ2，・・・，ｘn，ｘ1’，ｘ
2’，・・・，ｘn’，Ａ1，Ａ2，・・・，Ａn，Ｂ1，Ｂ
2，・・・，Ｂn，Ｃ1，Ｃ2，・・・，Ｃn，Ｄ1，Ｄ2，
・・・，Ｄn，Ｅ1，Ｅ2，・・・，Ｅn，Ｆ1，Ｆ2，・・
・，Ｆn，Ｇ1，Ｇ2，・・・，Ｇn，Ｈ1，Ｈ2，・・・，
Ｈnが記憶されていたアドレスと同一のメモリ６８のア
ドレスに記憶される。他のクラスについての予測データ
としての係数のセットも、同様にして、メモリ６８に記
憶される。
【０１２７】図１４のメモリ５４には、以上のようにし
てメモリ６８に記憶された予測データが記憶されてい
る。なお、図１４のメモリ１３には、図１０の学習装置
によって、各画素が１２ビットの学習用の全画素動画像
を用いて学習が行われることにより得られる予測データ
としての係数のセットが記憶されている。
てメモリ６８に記憶された予測データが記憶されてい
る。なお、図１４のメモリ１３には、図１０の学習装置
によって、各画素が１２ビットの学習用の全画素動画像
を用いて学習が行われることにより得られる予測データ
としての係数のセットが記憶されている。
【０１２８】次に、図１４のメモリ５４には、図１のメ
モリ１３と同様に、予測データとして、式（３）に示し
た線形一次式を計算するための係数のセットではなく、
画素値そのものを記憶させておくようにすることができ
る。
モリ１３と同様に、予測データとして、式（３）に示し
た線形一次式を計算するための係数のセットではなく、
画素値そのものを記憶させておくようにすることができ
る。
【０１２９】図１７は、画素値を予測データとしてメモ
リ５４に記憶させる場合の、その予測データを求める学
習装置の一実施の形態の構成例を示している。なお、図
中、図１６における場合と対応する部分については、同
一の符号を付してある。
リ５４に記憶させる場合の、その予測データを求める学
習装置の一実施の形態の構成例を示している。なお、図
中、図１６における場合と対応する部分については、同
一の符号を付してある。
【０１３０】入力端子６１に入力された全画素動画像の
フレームは、ブロック化及びビット落とし回路回路６２
に供給される。ブロック化及びビット落とし回路６２
は、そこに供給されたフレームを構成する画素から、図
１６における場合と同様に、注目ビット修正画素ｘ’及
びそれに隣接するビット修正画素Ａ乃至Ｈからなるブロ
ック（クラスタップ）を構成し、クラスタリング回路６
４に供給する。さらに、ブロック化及びビット落とし回
路６２は、注目ビット修正画素ｘ’に対応する元の１２
ビットの注目画素（画素データ）ｘだけを演算器７４に
供給する。
フレームは、ブロック化及びビット落とし回路回路６２
に供給される。ブロック化及びビット落とし回路６２
は、そこに供給されたフレームを構成する画素から、図
１６における場合と同様に、注目ビット修正画素ｘ’及
びそれに隣接するビット修正画素Ａ乃至Ｈからなるブロ
ック（クラスタップ）を構成し、クラスタリング回路６
４に供給する。さらに、ブロック化及びビット落とし回
路６２は、注目ビット修正画素ｘ’に対応する元の１２
ビットの注目画素（画素データ）ｘだけを演算器７４に
供給する。
【０１３１】クラスタリング回路６４は、図１６におけ
る場合６２と同様に、ブロック化及びビット落とし回路
６２から供給されるブロック（クラスタップ）をクラス
タリングし、その結果得られるクラスを、データメモリ
７０のアドレス端子ＡＤと、度数メモリ７１のアドレス
端子ＡＤとに供給する。
る場合６２と同様に、ブロック化及びビット落とし回路
６２から供給されるブロック（クラスタップ）をクラス
タリングし、その結果得られるクラスを、データメモリ
７０のアドレス端子ＡＤと、度数メモリ７１のアドレス
端子ＡＤとに供給する。
【０１３２】ここで、データメモリ７０および度数メモ
リ７１は、学習を開始する前に、その記憶内容が０にク
リアされるようになされている。
リ７１は、学習を開始する前に、その記憶内容が０にク
リアされるようになされている。
【０１３３】度数メモリ７１では、そのアドレス端子Ａ
Ｄに、アドレスとしてのクラスが供給されると、そのア
ドレスの記憶内容としての度数が読み出され、その出力
端子ＯＵＴから出力される。度数メモリ７１から出力さ
れた度数は、演算器７２に供給され、１だけインクリメ
ントされる。このインクリメント結果は、度数メモリ７
１の入力端子ＩＮに供給され、インクリメント前の度数
が記憶されていたアドレスに記憶される（上書きされ
る）。
Ｄに、アドレスとしてのクラスが供給されると、そのア
ドレスの記憶内容としての度数が読み出され、その出力
端子ＯＵＴから出力される。度数メモリ７１から出力さ
れた度数は、演算器７２に供給され、１だけインクリメ
ントされる。このインクリメント結果は、度数メモリ７
１の入力端子ＩＮに供給され、インクリメント前の度数
が記憶されていたアドレスに記憶される（上書きされ
る）。
【０１３４】一方、データメモリ７０では、そのアドレ
ス端子ＡＤに、アドレスとしてのクラスが供給される
と、やはり、そのアドレスの記憶内容が読み出され、そ
の出力端子ＯＵＴから出力される。データメモリ７０の
出力は、演算器７３に供給される。演算器７３には、さ
らに、度数メモリ７１が出力する度数も供給されてお
り、そこでは、この度数と、データメモリ７０の出力と
が乗算される。この乗算結果は、演算器７４に供給され
る。
ス端子ＡＤに、アドレスとしてのクラスが供給される
と、やはり、そのアドレスの記憶内容が読み出され、そ
の出力端子ＯＵＴから出力される。データメモリ７０の
出力は、演算器７３に供給される。演算器７３には、さ
らに、度数メモリ７１が出力する度数も供給されてお
り、そこでは、この度数と、データメモリ７０の出力と
が乗算される。この乗算結果は、演算器７４に供給され
る。
【０１３５】演算器７４では、演算器７３における乗算
結果と、ブロック化及びビット落とし回路６２からの注
目画素（画素データ）ｘの画素値とが加算され、その加
算値は、演算器７５に供給される。演算器７５には、さ
らに、演算器７２による度数のインクリメント結果も供
給されており、そこでは、演算器７４の加算結果を被除
数とするとともに、加算器７２のインクリメント結果を
除数として、除算が行われる。この除算結果は、データ
メモリ７０の入力端子ＩＮに供給され、クラスタリング
回路６４が出力するクラスに対応するアドレスに記憶さ
れる（上書きされる）。
結果と、ブロック化及びビット落とし回路６２からの注
目画素（画素データ）ｘの画素値とが加算され、その加
算値は、演算器７５に供給される。演算器７５には、さ
らに、演算器７２による度数のインクリメント結果も供
給されており、そこでは、演算器７４の加算結果を被除
数とするとともに、加算器７２のインクリメント結果を
除数として、除算が行われる。この除算結果は、データ
メモリ７０の入力端子ＩＮに供給され、クラスタリング
回路６４が出力するクラスに対応するアドレスに記憶さ
れる（上書きされる）。
【０１３６】図１７の学習装置において、データメモリ
７０および度数メモリ７１のあるアドレスａｄへのアク
セスが最初に行われる場合には、ブロック化及びビット
落とし回路６２から演算器７４に供給されるデータｘ１
がそのまま、データメモリ６０のアドレスａｄに書き込
まれ、また、度数メモリ７１のアドレスａｄには、１が
書き込まれる。その後、再度、アドレスａｄへのアクセ
スが行われ、このときにブロック化及びビット落とし回
路６２から演算器７４に供給されるデータがｘ２であっ
たとすると、演算器７２の出力は２となり、また、演算
器７４の出力はｘ１＋ｘ２となるから、演算器７５の出
力は（ｘ１＋ｘ２）／２となり、これが、データメモリ
７０のアドレスａｄに書き込まれる。そして、度数メモ
リ７１のアドレスａｄには、演算器７２の出力である２
が書き込まれる。さらに、再び、アドレスａｄへのアク
セスが行われ、このときにブロック化及びビット落とし
回路６２から演算器７４に供給されるデータがｘ３であ
ったとすると、同様の処理により、データメモリ７０の
アドレスａｄには、（ｘ１＋ｘ２＋ｘ３）／３が書き込
まれ、度数メモリ７１のアドレスａｄには、３が書き込
まれる。
７０および度数メモリ７１のあるアドレスａｄへのアク
セスが最初に行われる場合には、ブロック化及びビット
落とし回路６２から演算器７４に供給されるデータｘ１
がそのまま、データメモリ６０のアドレスａｄに書き込
まれ、また、度数メモリ７１のアドレスａｄには、１が
書き込まれる。その後、再度、アドレスａｄへのアクセ
スが行われ、このときにブロック化及びビット落とし回
路６２から演算器７４に供給されるデータがｘ２であっ
たとすると、演算器７２の出力は２となり、また、演算
器７４の出力はｘ１＋ｘ２となるから、演算器７５の出
力は（ｘ１＋ｘ２）／２となり、これが、データメモリ
７０のアドレスａｄに書き込まれる。そして、度数メモ
リ７１のアドレスａｄには、演算器７２の出力である２
が書き込まれる。さらに、再び、アドレスａｄへのアク
セスが行われ、このときにブロック化及びビット落とし
回路６２から演算器７４に供給されるデータがｘ３であ
ったとすると、同様の処理により、データメモリ７０の
アドレスａｄには、（ｘ１＋ｘ２＋ｘ３）／３が書き込
まれ、度数メモリ７１のアドレスａｄには、３が書き込
まれる。
【０１３７】以上のようにして、データメモリ７０に
は、各クラスに分類される注目ビット修正画素に対応す
る元の１２ビットの画素値の平均値が記憶される。
は、各クラスに分類される注目ビット修正画素に対応す
る元の１２ビットの画素値の平均値が記憶される。
【０１３８】なお、図１４のメモリ５４に、データメモ
リ７０に記憶された画素値を、予測用データとして記憶
させる場合には、その予測用データとしての画素値を、
メモリ５４から読み出すことが、注目ビット修正画素の
元の１２ビットの画素値を予測することになるから、画
素データ作成回路５５は設ける必要がなくなる。
リ７０に記憶された画素値を、予測用データとして記憶
させる場合には、その予測用データとしての画素値を、
メモリ５４から読み出すことが、注目ビット修正画素の
元の１２ビットの画素値を予測することになるから、画
素データ作成回路５５は設ける必要がなくなる。
【０１３９】ところで、上述の場合には、図１４のブロ
ック化回路５２や、図１６、図１７のブロック化及びビ
ット落とし回路６２において、図１５に示したように、
注目ビット修正画素ｘ’と、その空間方向の上下左右及
び斜めに隣接する８つのビット修正画素（画素データ）
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈとで１つのブロック
（クラスタップ、予測タップ）を構成するようにした
が、ブロックは、注目ビット修正画素ｘ’の時間方向に
隣接するビット修正画素も含めて構成することが可能で
ある。この場合、時間方向のビット修正画素（画素デー
タ）をも考慮してクラスタリングや、式（３）の演算が
行われるので、注目ビット修正画素ｘ’を、より元の値
に近い１２ビットの画素値に復元することが可能とな
る。なお、この場合、学習時においても、同様にブロッ
クを構成する必要がある。また、ブロック（クラスタッ
プや予測タップ）は、注目ビット修正画素ｘの時間方向
にあるビット修正画素だけで構成することも可能であ
る。
ック化回路５２や、図１６、図１７のブロック化及びビ
ット落とし回路６２において、図１５に示したように、
注目ビット修正画素ｘ’と、その空間方向の上下左右及
び斜めに隣接する８つのビット修正画素（画素データ）
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈとで１つのブロック
（クラスタップ、予測タップ）を構成するようにした
が、ブロックは、注目ビット修正画素ｘ’の時間方向に
隣接するビット修正画素も含めて構成することが可能で
ある。この場合、時間方向のビット修正画素（画素デー
タ）をも考慮してクラスタリングや、式（３）の演算が
行われるので、注目ビット修正画素ｘ’を、より元の値
に近い１２ビットの画素値に復元することが可能とな
る。なお、この場合、学習時においても、同様にブロッ
クを構成する必要がある。また、ブロック（クラスタッ
プや予測タップ）は、注目ビット修正画素ｘの時間方向
にあるビット修正画素だけで構成することも可能であ
る。
【０１４０】さらに、上述の場合には、ある注目ビット
修正画素について、クラスタリングに用いるビット修正
画素（クラスタップ）と、式（３）に示した線形一次式
を計算するのに用いるビット修正画素（予測タップ）と
を同一のものとしたが、これらは、同一である必要はな
い。即ち、クラスタリングと式（３）の演算とには、そ
れぞれ別々のビット修正画素の集合を用いることができ
る。なお、画像の空間的な特徴（アクティビティ）や動
き等に応じてクラスタップや予測タップの構成の仕方を
適応的に変えてもよい。
修正画素について、クラスタリングに用いるビット修正
画素（クラスタップ）と、式（３）に示した線形一次式
を計算するのに用いるビット修正画素（予測タップ）と
を同一のものとしたが、これらは、同一である必要はな
い。即ち、クラスタリングと式（３）の演算とには、そ
れぞれ別々のビット修正画素の集合を用いることができ
る。なお、画像の空間的な特徴（アクティビティ）や動
き等に応じてクラスタップや予測タップの構成の仕方を
適応的に変えてもよい。
【０１４１】また、クラスタリングに用いるビット修正
画素や、式（３）に示した線形一次式を計算するのに用
いるビット修正画素は、注目ビット修正画素に対して、
空間的または時間的に隣接している必要はない。但し、
注目ビット修正画素の周辺にあるビット修正画素を用い
るのが望ましい。
画素や、式（３）に示した線形一次式を計算するのに用
いるビット修正画素は、注目ビット修正画素に対して、
空間的または時間的に隣接している必要はない。但し、
注目ビット修正画素の周辺にあるビット修正画素を用い
るのが望ましい。
【０１４２】さらに、注目ビット修正画素のクラスは、
ＡＤＲＣ処理を用いて空間的なアクティビティに基いて
決定する他、例えば、ブロックの動きを検出してその動
きに対応して決めてもよいし、ＡＤＲＣ処理と動き検出
の組み合せに基いて決定するようにしてもよい。
ＡＤＲＣ処理を用いて空間的なアクティビティに基いて
決定する他、例えば、ブロックの動きを検出してその動
きに対応して決めてもよいし、ＡＤＲＣ処理と動き検出
の組み合せに基いて決定するようにしてもよい。
【０１４３】また、ビット修正画素を対象とする場合に
おいて、動画像を構成する各フレームの各画素のビット
数は１２ビットに限定されるものではなく、例えば、８
ビット、１０ビット、１６ビットなどの別のビットでも
いい。
おいて、動画像を構成する各フレームの各画素のビット
数は１２ビットに限定されるものではなく、例えば、８
ビット、１０ビット、１６ビットなどの別のビットでも
いい。
【０１４４】なお、画像メモリ５６からの画像データを
処理する後続する回路（ブロック化回路１１、クラスタ
リング回路１２、メモリ１３、補間データ作成回路１
４、合成回路１０）に対する変形例は図１における場合
と同様であるため、ここでの記載は省略する。
処理する後続する回路（ブロック化回路１１、クラスタ
リング回路１２、メモリ１３、補間データ作成回路１
４、合成回路１０）に対する変形例は図１における場合
と同様であるため、ここでの記載は省略する。
【０１４５】以上のように、動画像を構成する各フレー
ムの画素が、空間方向および時間方向の両方向に、五の
目格子状に間引かれるので、動画像の水平、垂直、およ
び斜め方向の解像度を維持しながら、その情報量を低減
することが可能となる。
ムの画素が、空間方向および時間方向の両方向に、五の
目格子状に間引かれるので、動画像の水平、垂直、およ
び斜め方向の解像度を維持しながら、その情報量を低減
することが可能となる。
【０１４６】また、動画像を構成する各フレームの画素
を、空間方向および時間方向の両方向に、五の目格子状
に間引くことにより得られる間引き後画素から元の画像
が生成されるので、画質の劣化の少ない画像を得ること
が可能となる。
を、空間方向および時間方向の両方向に、五の目格子状
に間引くことにより得られる間引き後画素から元の画像
が生成されるので、画質の劣化の少ない画像を得ること
が可能となる。
【０１４７】さらに、動画像を構成する各フレームの画
素が、空間方向および時間方向の両方向に、五の目格子
状に間引かれ、間引き画素の各画素のビットがさらにビ
ット間引きされる場合においては、動画像の水平、垂
直、および斜め方向の解像度を維持しながら、その情報
量を、より低減することが可能となる。
素が、空間方向および時間方向の両方向に、五の目格子
状に間引かれ、間引き画素の各画素のビットがさらにビ
ット間引きされる場合においては、動画像の水平、垂
直、および斜め方向の解像度を維持しながら、その情報
量を、より低減することが可能となる。
【０１４８】また、動画像を構成する各フレームの画素
を、空間方向および時間方向の両方向に、五の目格子状
に間引き、間引き後画素の各画素のビットをさらにビッ
ト間引きすることにより得られる間引き後画素から元の
画像が生成される場合には、画質の劣化の少ない画像を
得ることが可能となる。
を、空間方向および時間方向の両方向に、五の目格子状
に間引き、間引き後画素の各画素のビットをさらにビッ
ト間引きすることにより得られる間引き後画素から元の
画像が生成される場合には、画質の劣化の少ない画像を
得ることが可能となる。
【０１４９】従って、ディジタル画像データを伝送し、
そのディジタル画像データを復元する際に、画質劣化が
少ない新しい画像フォーマットを提供することができ
る。
そのディジタル画像データを復元する際に、画質劣化が
少ない新しい画像フォーマットを提供することができ
る。
【０１５０】以上、本発明を適用した送受信システムに
ついて説明したが、このような送受信システムは、テレ
ビジョン放送は勿論、画像を記録／再生する場合などに
も用いることができる。
ついて説明したが、このような送受信システムは、テレ
ビジョン放送は勿論、画像を記録／再生する場合などに
も用いることができる。
【０１５１】
【発明の効果】請求項１に記載の画像処理装置および請
求項３に記載の画像処理方法によれば、動画像を構成す
る各フレームの画素が、空間方向及び時間方向の両方向
に五の目格子状に配置されるように、各フレーム毎に画
素を間引くことにより間引き画像データが生成される。
従って、動画像の水平、垂直、および斜め方向の解像度
を維持しながら、その情報量を低減することが可能とな
る。
求項３に記載の画像処理方法によれば、動画像を構成す
る各フレームの画素が、空間方向及び時間方向の両方向
に五の目格子状に配置されるように、各フレーム毎に画
素を間引くことにより間引き画像データが生成される。
従って、動画像の水平、垂直、および斜め方向の解像度
を維持しながら、その情報量を低減することが可能とな
る。
【０１５２】請求項５に記載の伝送媒体および請求項７
に記載の伝送方法によれば、動画像を構成する各フレー
ムの画素が、空間方向及び時間方向の両方向に五の目格
子状に配置されるように、各フレーム毎に画素を間引く
ことにより生成された間引き画像データが伝送される。
従って、その間引き画像データから、画質の劣化の少な
い画像を得ることが可能となる。
に記載の伝送方法によれば、動画像を構成する各フレー
ムの画素が、空間方向及び時間方向の両方向に五の目格
子状に配置されるように、各フレーム毎に画素を間引く
ことにより生成された間引き画像データが伝送される。
従って、その間引き画像データから、画質の劣化の少な
い画像を得ることが可能となる。
【０１５３】請求項９に記載の画像処理装置によれば、
動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データを用いて、間引かれた画素が生成され、元の
画像データが復元される。従って、画質の劣化の少ない
画像を得ることが可能となる。
動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データを用いて、間引かれた画素が生成され、元の
画像データが復元される。従って、画質の劣化の少ない
画像を得ることが可能となる。
【０１５４】請求項１５に記載の画像処理装置によれ
ば、動画像を構成する各フレームの画素が、空間方向及
び時間方向の両方向に五の目格子状に配置されるよう
に、各フレーム毎に画素を間引くことにより生成された
間引き画像データの各画素を、さらにその画素のレベル
方向のビット間引きすることより得られた修正間引き画
像データの各画素のレベルを元の画素値に戻すことによ
り間引き画像データが生成される。さらに、その間引き
画像データを用いて、間引かれた画素が生成され、元の
画像データが復元される。従って、画質の劣化の少ない
画像を得ることが可能となる。
ば、動画像を構成する各フレームの画素が、空間方向及
び時間方向の両方向に五の目格子状に配置されるよう
に、各フレーム毎に画素を間引くことにより生成された
間引き画像データの各画素を、さらにその画素のレベル
方向のビット間引きすることより得られた修正間引き画
像データの各画素のレベルを元の画素値に戻すことによ
り間引き画像データが生成される。さらに、その間引き
画像データを用いて、間引かれた画素が生成され、元の
画像データが復元される。従って、画質の劣化の少ない
画像を得ることが可能となる。
【図１】本発明を適用した送受信システムの第１実施の
形態の構成例を示すブロック図である。
形態の構成例を示すブロック図である。
【図２】図１のサブサンプリング回路２の処理を説明す
るための図である。
るための図である。
【図３】図１のサブサンプリング回路２の処理を説明す
るための図である。
るための図である。
【図４】図１のサブサンプリング回路２の処理を説明す
るための図である。
るための図である。
【図５】図１のサブサンプリング回路２が出力する画像
の空間周波数帯域を示す図である。
の空間周波数帯域を示す図である。
【図６】単純な五の目間引きを行って得られる画像の空
間周波数帯域を示す図である。
間周波数帯域を示す図である。
【図７】図１のブロック化回路１１の処理を説明するた
めの図である。
めの図である。
【図８】図１のクラスタリング回路１２の処理を説明す
るための図である。
るための図である。
【図９】クラスタリングに利用するＡＤＲＣを説明する
ための図である。
ための図である。
【図１０】図１のメモリ１３に記憶させる予測データを
求める学習装置の第１実施の形態の構成例を示すブロッ
ク図である。
求める学習装置の第１実施の形態の構成例を示すブロッ
ク図である。
【図１１】図１のメモリ１３に記憶させる予測データを
求める学習装置の第２実施の形態の構成例を示すブロッ
ク図である。
求める学習装置の第２実施の形態の構成例を示すブロッ
ク図である。
【図１２】図１のブロック化回路１１の処理を説明する
ための図である。
ための図である。
【図１３】本発明を適用した送受信システムの第２実施
の形態の構成例を示すブロック図である。
の形態の構成例を示すブロック図である。
【図１４】本発明を適用した送受信システムの第３実施
の形態の構成例を示すブロック図である。
の形態の構成例を示すブロック図である。
【図１５】図１４のクラスタリング回路５３の処理を説
明するための図である。
明するための図である。
【図１６】図１４のメモリ５４に記憶させる予測データ
を求める学習装置の第１実施の形態の構成例を示すブロ
ック図である。
を求める学習装置の第１実施の形態の構成例を示すブロ
ック図である。
【図１７】図１４のメモリ５４に記憶させる予測データ
を求める学習装置の第２実施の形態の構成例を示すブロ
ック図である。
を求める学習装置の第２実施の形態の構成例を示すブロ
ック図である。
【図１８】インターレース間引きがされる前の画像を示
す図である。
す図である。
【図１９】インターレース間引きがされる後の画像を示
す図である。
す図である。
１ 入力端子， ２ サブサンプリング回路， ３ エ
ンコーダ， ４ 送信処理装置， ５ 出力端子， ６
伝送路， ７ 入力端子， ８ 受信処理回路， ９
デコーダ， １０ 合成回路， １１ ブロック化回
路， １２ クラスタリング回路， １３ メモリ，
１４ 補間データ作成回路， １５ 出力端子， ２１
入力端子， ２２ ブロック化回路， ２３ データ
メモリ，２４ クラスタリング回路， ２５ スイッ
チ， ２５ａ，２５ｂ 端子，２６ カウンタ， ２７
最小自乗法演算回路， ２８ メモリ， ３０ デー
タメモリ， ３１ 度数メモリ， ３２乃至３５ 演算
器， ４０ 補間フィルタ， ５１ ビット落とし回
路，５２ ブロック化回路， ５３ クラスタリング回
路， ５４ メモリ， ５５ 画素データ作成回路，
５６ 画像メモリ，１００ 送信装置， ２００ 受信
装置， ６２ ブロック化及びビット落とし回路， ６
３ データメモリ， ６４ クラスタリング回路， ６
５ スイッチ， ６５ａ，６５ｂ 端子， ６６ カウ
ンタ， ６７ 最小自乗法演算回路， ６８ メモリ，
７０ データメモリ， ７１ 度数メモリ， ７２乃至
７５演算器， １００ 送信装置， ２００ 受信装置
ンコーダ， ４ 送信処理装置， ５ 出力端子， ６
伝送路， ７ 入力端子， ８ 受信処理回路， ９
デコーダ， １０ 合成回路， １１ ブロック化回
路， １２ クラスタリング回路， １３ メモリ，
１４ 補間データ作成回路， １５ 出力端子， ２１
入力端子， ２２ ブロック化回路， ２３ データ
メモリ，２４ クラスタリング回路， ２５ スイッ
チ， ２５ａ，２５ｂ 端子，２６ カウンタ， ２７
最小自乗法演算回路， ２８ メモリ， ３０ デー
タメモリ， ３１ 度数メモリ， ３２乃至３５ 演算
器， ４０ 補間フィルタ， ５１ ビット落とし回
路，５２ ブロック化回路， ５３ クラスタリング回
路， ５４ メモリ， ５５ 画素データ作成回路，
５６ 画像メモリ，１００ 送信装置， ２００ 受信
装置， ６２ ブロック化及びビット落とし回路， ６
３ データメモリ， ６４ クラスタリング回路， ６
５ スイッチ， ６５ａ，６５ｂ 端子， ６６ カウ
ンタ， ６７ 最小自乗法演算回路， ６８ メモリ，
７０ データメモリ， ７１ 度数メモリ， ７２乃至
７５演算器， １００ 送信装置， ２００ 受信装置
Claims (24)
- 【請求項１】 動画像を構成する画像データを処理する
画像処理装置において、 動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより間引き画像データ
を生成する間引き手段と、 上記間引き画像データを出力する出力手段とを備えるこ
とを特徴とする画像処理装置。 - 【請求項２】 上記間引き画像データを構成する各画素
に対して、その画素のレベル方向のビット間引きを施す
ことにより修正間引き画像データを生成するビット間引
き手段をさらに備え、 上記出力手段は、上記修正間引き画像データを出力する
ことを特徴とする請求項１に記載の画像処理装置。 - 【請求項３】 動画像を構成する画像データを処理する
画像処理方法において、 動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより間引き画像データ
を生成し、 上記間引き画像データを出力することを特徴とする画像
処理方法。 - 【請求項４】 上記間引き画像データを構成する各画素
に対して、その画素のレベル方向のビット間引きを施す
ことにより修正間引き画像データを生成し、 上記修正間引き画像データを出力することを特徴とする
請求項３に記載の画像処理方法。 - 【請求項５】 動画像を構成する画像データの画素を間
引くことにより生成されたデータを伝送する伝送方法に
おいて、 動画像を構成する各フレームの画素に対して空間方向及
び時間方向の両方向に五の目格子状のフォーマットとな
るように、各フレーム毎に画素を間引くことにより間引
き画像データを生成することにより得られる上記間引き
画像データを伝送することを特徴とする伝送方法。 - 【請求項６】 上記間引き画像データを構成する各画素
に対して、さらに、その画素のレベル方向のビット間引
きを施すことにより修正間引き画像データを生成するこ
とにより得られる上記修正間引き画像データを伝送する
ことを特徴とする請求項５に記載の伝送方法。 - 【請求項７】 動画像を構成する画像データの画素を間
引くことにより生成されたデータを伝送する伝送媒体に
おいて、 動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データを伝送することを特徴とする伝送媒体。 - 【請求項８】 上記間引き画像データを構成する各画素
に対して、さらに、その画素のレベル方向のビット間引
きを施すことにより生成された修正間引き画像データを
伝送することを特徴とする請求項７に記載の伝送媒体。 - 【請求項９】 動画像を構成する画像データの画素を間
引くことによって生成された間引きデータを処理する画
像処理装置において、 動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データを受信する受信手段と、 上記間引き画像データを用いて、間引かれた画素を生成
し、元の画像データを復元する復元手段とを備えること
を特徴とする画像処理装置。 - 【請求項１０】 上記復元手段は、 上記画像データから間引かれた画素に対して、その間引
かれた画素の性質を表す所定のクラスを決定する決定手
段と、 上記決定手段が出力するクラスに応じて上記間引かれた
画素を予測し、その画素データを発生する発生手段とを
有することを特徴とする請求項９に記載の画像処理装
置。 - 【請求項１１】 上記発生手段は、 学習用の画像データを用いて上記クラス毎に予め学習を
行うことによって生成された予測データを上記クラス毎
に記憶している記憶手段を有し、 上記決定手段が出力するクラスに対応する予測データ
を、上記記憶手段から読み出し、その読み出された予測
データに基いて上記間引かれた画素の画素データを発生
することを特徴とする請求項１０に記載の画像処理装
置。 - 【請求項１２】 上記記憶手段は、上記予測データとし
て、クラス毎の予測係数のセットを記憶しており、 上記発生手段は、上記決定手段が出力するクラスに対応
する予測係数のセットを読み出し、その読み出された予
測のセットと、上記間引かれた画素の周辺に位置する、
上記間引き画像データの複数の画素とに基いて、上記間
引かれた画素の画素データを算出する演算手段をさらに
有することを特徴とする請求項１１に記載の画像処理装
置。 - 【請求項１３】 上記記憶手段は、上記予測データとし
て、クラス毎の画素値を記憶しており、 上記発生手段は、上記決定手段が出力するクラスに対応
する画素値を読み出し、その画素値を、上記間引かれた
画素の画素データとして出力することを特徴とする請求
項１１に記載の画像処理装置。 - 【請求項１４】 上記決定手段は、上記間引かれた画素
に対して、空間方向若しくは時間方向のうちのいずれか
一方、または両方に位置する上記間引き画像データの画
素を用いてクラスを決定することを特徴とする請求項１
０に記載の画像処理装置。 - 【請求項１５】 動画像を構成する画像データの画素を
間引くことによって生成された間引きデータを処理する
画像処理装置において、 動画像を構成する各フレームの画素が、空間方向及び時
間方向の両方向に五の目格子状に配置されるように、各
フレーム毎に画素を間引くことにより生成された間引き
画像データの各画素を、さらにその画素のレベル方向の
ビット間引きすることより得られた修正間引き画像デー
タを受信する受信手段と、 上記修正間引き画像データの各画素のレベルを元の画素
値に戻すことにより上記間引き画像データを生成し、上
記間引き画像データを用いて、間引かれた画素を生成
し、元の画像データを復元する復元手段とを備えること
を特徴とする画像処理装置。 - 【請求項１６】 上記復元手段は、 上記修正間引き画像データの画素に対して、その画素の
性質を表す所定の第１のクラスを決定する第１の決定手
段と、 上記第１の決定手段が出力する第１のクラスに応じて上
記間引き画像データの画素を予測し、その画素データを
発生する第１の発生手段と上記第１の発生手段によって
発生された画素データからなる上記間引き画像データか
ら間引かれた画素に対して、その間引かれた画素の性質
を表す所定の第２のクラスを決定する第２の決定手段
と、 上記第２の決定手段が出力する第２のクラスに応じて上
記間引かれた画素を予測し、その画素データを発生する
第２の発生手段とを有することを特徴とする請求項１５
に記載の画像処理装置。 - 【請求項１７】 上記第１の発生手段は、 学習用の画像データを用いて上記第１のクラス毎に予め
学習を行うことによって生成された予測データを上記第
１のクラス毎に記憶している記憶手段を有し、 上記第１の決定手段が出力する第１のクラスに対応する
予測データを、上記記憶手段から読み出し、その読み出
された予測データに基いて上記間引き画像データを発生
することを特徴とする請求項１６に記載の画像処理装
置。 - 【請求項１８】 上記第２の発生手段は、 学習用の画像データを用いて上記第２のクラス毎に予め
学習を行うことによって生成された予測データを上記第
２のクラス毎に記憶している記憶手段を有し、 上記第２の決定手段が出力する第２のクラスに対応する
予測データを読み出し、その読み出された予測データに
基いて上記間引かれた画素の画素データを発生すること
を特徴とする請求項１６に記載の画像処理装置。 - 【請求項１９】 上記記憶手段は、上記予測データとし
て、上記第１のクラス毎の予測係数のセットを記憶して
おり、 上記第１の発生手段は、上記第１の決定手段が出力する
第１のクラスに対応する予測係数のセットを読み出し、
その読み出された予測のセットと、上記修正間引き画像
データの、注目している画素の周辺に位置する複数の画
素とに基いて上記間引き画像データを算出する演算手段
をさらに有することを特徴とする請求項１７に記載の画
像処理装置。 - 【請求項２０】 上記記憶手段は、上記予測データとし
て、上記第２のクラス毎の予測係数のセットを記憶して
おり、 上記第２の発生手段は、上記第２の決定手段が出力する
第２のクラスに対応する予測係数のセットを読み出し、
その読み出された予測のセットと、上記間引かれた画素
の周辺に位置する、上記間引き画像データの複数の画素
とに基いて、上記間引かれた画素の画素データを算出す
る演算手段をさらに有することを特徴とする請求項１８
に記載の画像処理装置。 - 【請求項２１】 上記記憶手段は、上記予測データとし
て、第１のクラス毎の画素値を記憶しており、 上記第１の発生手段は、上記第１の決定手段が出力する
第１のクラスに対応する画素値を読み出し、その画素値
を、上記間引き画像データの画素の画素データとして出
力することを特徴とする請求項１７に記載の画像処理装
置。 - 【請求項２２】 上記記憶手段は、上記予測データとし
て、第２のクラス毎の画素値を記憶しており、 上記第２の発生手段は、上記第２の決定手段が出力する
第２のクラスに対応する画素値を読み出し、その画素値
を、上記間引かれた画素の画素データとして出力するこ
とを特徴とする請求項１８に記載の画像処理装置。 - 【請求項２３】 上記第１の決定手段は、上記修正間引
き画像データの、注目している画素に対して、空間方向
若しくは時間方向のうちのいずれか一方、または両方に
位置する上記修正間引き画像データの画素を用いて上記
第１のクラスを決定することを特徴とする請求項１６に
記載の画像処理装置。 - 【請求項２４】 上記第２の決定手段は、上記間引かれ
た画素に対して、空間方向若しくは時間方向のうちのい
ずれか一方、または両方に位置する上記間引き画像デー
タの画素を用いて上記第２のクラスを決定することを特
徴とする請求項１６に記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16785698A JP4126709B2 (ja) | 1997-06-16 | 1998-06-16 | 画像処理装置および画像処理方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15831897 | 1997-06-16 | ||
| JP9-158318 | 1997-06-16 | ||
| JP16785698A JP4126709B2 (ja) | 1997-06-16 | 1998-06-16 | 画像処理装置および画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1175180A true JPH1175180A (ja) | 1999-03-16 |
| JP4126709B2 JP4126709B2 (ja) | 2008-07-30 |
Family
ID=15669022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16785698A Expired - Fee Related JP4126709B2 (ja) | 1997-06-16 | 1998-06-16 | 画像処理装置および画像処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6463178B1 (ja) |
| EP (1) | EP0920215A4 (ja) |
| JP (1) | JP4126709B2 (ja) |
| KR (1) | KR100601743B1 (ja) |
| IL (1) | IL128423A (ja) |
| WO (1) | WO1998058497A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001285870A (ja) * | 2000-04-03 | 2001-10-12 | Sony Corp | ディジタル信号処理装置および方法、並びにディジタル画像信号処理装置および方法 |
| JP2001285881A (ja) * | 2000-04-03 | 2001-10-12 | Sony Corp | ディジタル情報変換装置および方法、並びに画像情報変換装置および方法 |
| JP2001285864A (ja) * | 2000-04-03 | 2001-10-12 | Sony Corp | エラー修整装置および方法 |
| JP2010016908A (ja) * | 2009-10-21 | 2010-01-21 | Sony Corp | 画像処理装置および画像処理方法、並びに、学習装置および学習方法 |
| KR20110062448A (ko) * | 2009-12-03 | 2011-06-10 | 삼성전자주식회사 | 프리뷰 영상의 화질을 개선하기 위한 장치 및 방법 |
| WO2021241266A1 (ja) * | 2020-05-29 | 2021-12-02 | ソニーグループ株式会社 | 画像処理装置および方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625319B1 (en) * | 1999-03-30 | 2003-09-23 | Koninklijke Philips Electronics N.V. | Image compression using content-based image similarity |
| WO2001065847A1 (en) * | 2000-02-29 | 2001-09-07 | Sony Corporation | Data processing device and method, and recording medium and program |
| KR100731708B1 (ko) * | 2000-05-09 | 2007-06-25 | 소니 가부시끼 가이샤 | 데이터 처리 장치와 데이터 처리 방법, 및 기록 매체 |
| EP1176807A1 (en) * | 2000-07-24 | 2002-01-30 | Agilent Technologies, Inc. (a Delaware corporation) | Skewed pixel pattern sub-sampling for image sensor |
| US7171059B1 (en) * | 2002-05-23 | 2007-01-30 | Pixelworks, Inc. | Method and apparatus for two-dimensional image scaling |
| US7324709B1 (en) * | 2001-07-13 | 2008-01-29 | Pixelworks, Inc. | Method and apparatus for two-dimensional image scaling |
| GB2392793A (en) * | 2002-07-31 | 2004-03-10 | Blip X Ltd | Video compression by removing complementary sets of pixels |
| US7805024B2 (en) * | 2004-05-05 | 2010-09-28 | Nokia Corporation | Method and apparatus to provide efficient multimedia content storage |
| US20060008154A1 (en) * | 2004-07-01 | 2006-01-12 | Belle Ronny V | Video compression and decompression to virtually quadruple image resolution |
| JP4735063B2 (ja) * | 2005-06-10 | 2011-07-27 | ソニー株式会社 | 動画像変換装置、動画像変換方法、及びコンピュータ・プログラム |
| US8077990B2 (en) | 2006-04-28 | 2011-12-13 | Pixsense Inc. | Efficient content compression and decompression system and method |
| JP5188080B2 (ja) * | 2007-03-06 | 2013-04-24 | キヤノン株式会社 | 撮像装置、撮像装置の駆動方法、及び読み出し装置 |
| CN102378991B (zh) * | 2008-06-23 | 2014-12-17 | 辛诺瓦媒体公司 | 用于编码的数据中的压缩增益的压缩域系统和方法 |
| US10136118B2 (en) * | 2008-07-20 | 2018-11-20 | Dolby Laboratories Licensing Corporation | Compatible stereoscopic video delivery |
| US8639057B1 (en) | 2012-03-19 | 2014-01-28 | The Modern Video Company | Artifact removal method and system for contoured images and video |
| US10015506B2 (en) | 2013-05-20 | 2018-07-03 | Cinova Media | Frequency reduction and restoration system and method in video and image compression |
| US10462477B2 (en) | 2015-02-25 | 2019-10-29 | Cinova Media | Partial evaluator system and method |
| US10460700B1 (en) | 2015-10-12 | 2019-10-29 | Cinova Media | Method and apparatus for improving quality of experience and bandwidth in virtual reality streaming systems |
| AU2016347539B2 (en) * | 2015-10-30 | 2021-05-06 | Paris Michaels | Mobile satellite communication system |
| US10944971B1 (en) | 2017-05-22 | 2021-03-09 | Cinova Media | Method and apparatus for frame accurate field of view switching for virtual reality |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5193003A (en) * | 1989-08-15 | 1993-03-09 | Sony Corporation | Apparatus for decoding digital video data with small memory requirement |
| JPH04365278A (ja) * | 1991-06-13 | 1992-12-17 | Matsushita Electric Ind Co Ltd | 多画面表示回路 |
| US5335298A (en) * | 1991-08-19 | 1994-08-02 | The United States Of America As Represented By The Secretary Of The Army | Automated extraction of airport runway patterns from radar imagery |
| JP3438233B2 (ja) * | 1992-05-22 | 2003-08-18 | ソニー株式会社 | 画像変換装置および方法 |
| JP3104439B2 (ja) * | 1992-11-13 | 2000-10-30 | ソニー株式会社 | 高能率符号化及び／又は復号化装置 |
| KR100360206B1 (ko) | 1992-12-10 | 2003-02-11 | 소니 가부시끼 가이샤 | 화상신호변환장치 |
| JP3271096B2 (ja) * | 1993-07-27 | 2002-04-02 | ソニー株式会社 | ディジタル画像信号処理装置 |
| JP3470373B2 (ja) * | 1994-01-18 | 2003-11-25 | ソニー株式会社 | ディジタル画像信号の処理装置および方法 |
| JP3470380B2 (ja) * | 1994-02-25 | 2003-11-25 | ソニー株式会社 | ディジタル画像信号の処理装置および方法 |
| US5946044A (en) * | 1995-06-30 | 1999-08-31 | Sony Corporation | Image signal converting method and image signal converting apparatus |
| JPH09101765A (ja) * | 1995-07-31 | 1997-04-15 | Canon Inc | 画像処理装置 |
| JP3294071B2 (ja) * | 1995-08-01 | 2002-06-17 | 京セラ株式会社 | 画像形成方法及び画像形成装置 |
| JP2776409B2 (ja) * | 1995-08-02 | 1998-07-16 | 日本電気株式会社 | 皮膚紋様並びに指紋紋様の分類装置 |
| JPH09322165A (ja) * | 1996-05-31 | 1997-12-12 | Sony Corp | 画像復号化装置とその方法、および、画像再生装置 |
| US5912708A (en) | 1996-12-26 | 1999-06-15 | Sony Corporation | Picture signal encoding device, picture signal encoding method, picture signal decoding device, picture signal decoding method, and recording medium |
-
1998
- 1998-06-16 US US09/242,348 patent/US6463178B1/en not_active Expired - Fee Related
- 1998-06-16 JP JP16785698A patent/JP4126709B2/ja not_active Expired - Fee Related
- 1998-06-16 KR KR1019997001310A patent/KR100601743B1/ko not_active IP Right Cessation
- 1998-06-16 IL IL12842398A patent/IL128423A/xx not_active IP Right Cessation
- 1998-06-16 WO PCT/JP1998/002646 patent/WO1998058497A1/ja active IP Right Grant
- 1998-06-16 EP EP98924641A patent/EP0920215A4/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001285870A (ja) * | 2000-04-03 | 2001-10-12 | Sony Corp | ディジタル信号処理装置および方法、並びにディジタル画像信号処理装置および方法 |
| JP2001285881A (ja) * | 2000-04-03 | 2001-10-12 | Sony Corp | ディジタル情報変換装置および方法、並びに画像情報変換装置および方法 |
| JP2001285864A (ja) * | 2000-04-03 | 2001-10-12 | Sony Corp | エラー修整装置および方法 |
| JP4552261B2 (ja) * | 2000-04-03 | 2010-09-29 | ソニー株式会社 | ディジタル情報変換装置および方法、並びに画像情報変換装置および方法 |
| JP4552264B2 (ja) * | 2000-04-03 | 2010-09-29 | ソニー株式会社 | エラー修整装置および方法 |
| JP4552263B2 (ja) * | 2000-04-03 | 2010-09-29 | ソニー株式会社 | ディジタル信号処理装置および方法、並びにディジタル画像信号処理装置および方法 |
| JP2010016908A (ja) * | 2009-10-21 | 2010-01-21 | Sony Corp | 画像処理装置および画像処理方法、並びに、学習装置および学習方法 |
| KR20110062448A (ko) * | 2009-12-03 | 2011-06-10 | 삼성전자주식회사 | 프리뷰 영상의 화질을 개선하기 위한 장치 및 방법 |
| WO2021241266A1 (ja) * | 2020-05-29 | 2021-12-02 | ソニーグループ株式会社 | 画像処理装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4126709B2 (ja) | 2008-07-30 |
| EP0920215A4 (en) | 2005-09-21 |
| IL128423A0 (en) | 2000-01-31 |
| KR20000068192A (ko) | 2000-11-25 |
| KR100601743B1 (ko) | 2006-07-19 |
| WO1998058497A1 (en) | 1998-12-23 |
| IL128423A (en) | 2003-07-31 |
| US6463178B1 (en) | 2002-10-08 |
| EP0920215A1 (en) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4126709B2 (ja) | 画像処理装置および画像処理方法 | |
| JP3590996B2 (ja) | ディジタル画像信号の階層符号化および復号装置 | |
| JPH05328185A (ja) | ディジタルデータ変換装置および方法 | |
| JP3912627B2 (ja) | 画像符号化装置および画像符号化方法、並びに伝送方法 | |
| JP3915855B2 (ja) | 画像符号化装置および画像符号化方法、並びに学習装置および学習方法 | |
| JPH11178011A (ja) | 画像符号化装置および画像符号化方法、画像復号装置および画像復号方法、画像処理装置および画像処理方法、並びに記録媒体 | |
| JP3348318B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
| JPH0795591A (ja) | ディジタル画像信号処理装置 | |
| JP3946781B2 (ja) | 画像情報変換装置及び方法 | |
| JPH10136381A (ja) | 動画像符号化復号化装置及びその方法 | |
| JP3758211B2 (ja) | ディジタル画像信号の階層符号化装置および方法、並びに復号装置および方法 | |
| JP3747970B2 (ja) | 画像符号化装置および画像符号化方法、画像復号化装置および画像復号化方法 | |
| JP3271095B2 (ja) | ディジタル画像信号の高能率符号化装置および復号装置 | |
| KR100238829B1 (ko) | 화상신호 처리장치 및 화상신호 처리방법 | |
| JP3912558B2 (ja) | 画像符号化装置および画像符号化方法、並びに記録媒体 | |
| JPH07193789A (ja) | 画像情報変換装置 | |
| JP4123452B2 (ja) | 画像処理装置および画像処理方法 | |
| JPH0888849A (ja) | 画像信号処理方法及び画像信号伝送装置 | |
| JP3480015B2 (ja) | 画像データの生成装置および生成方法 | |
| JP3784086B2 (ja) | 映像信号符号化・復号化装置及び符号化・復号化方法 | |
| JP3271109B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
| JP3480461B2 (ja) | ディジタル画像信号処理装置および処理方法 | |
| JPH0746548A (ja) | ディジタル画像信号処理装置 | |
| JP3907623B2 (ja) | 映像信号符号化・復号化装置及び符号化・復号化方法 | |
| JP3988738B2 (ja) | 画像変換装置および画像変換方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080504 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |