JPH1172904A - 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 - Google Patents
位相シフトマスクおよびこのマスクを用いた電子装置の製造方法Info
- Publication number
- JPH1172904A JPH1172904A JP17240298A JP17240298A JPH1172904A JP H1172904 A JPH1172904 A JP H1172904A JP 17240298 A JP17240298 A JP 17240298A JP 17240298 A JP17240298 A JP 17240298A JP H1172904 A JPH1172904 A JP H1172904A
- Authority
- JP
- Japan
- Prior art keywords
- light
- transmitting
- region
- phase shift
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 レベンソン型位相シフトマスクで形成できな
い不規則なコンタクトホールパターンを形成する。 【解決手段】 位相シフトマスクの透光部分には、第１
の方向および前記第１の方向とは異なる第２の方向に沿
って周期的に配列された複数の第１透光領域以外に、複
数の第１透光領域のうちの隣接する４個の第１透光領域
に囲まれた領域内に設けられた第２透光領域が形成され
ている。第１透光領域は、露光光に対して相互に実質的
に１８０゜の位相差を形成するように基板を彫り込むこ
とによって形成されている。第２透光領域は露光光に対
して第１透光領域との間で実質的に９０゜の位相差を形
成する。こうして、第１透光領域および第２透光領域に
対応して高密度に配列された孤立パターンを形成するこ
とができる。
い不規則なコンタクトホールパターンを形成する。 【解決手段】 位相シフトマスクの透光部分には、第１
の方向および前記第１の方向とは異なる第２の方向に沿
って周期的に配列された複数の第１透光領域以外に、複
数の第１透光領域のうちの隣接する４個の第１透光領域
に囲まれた領域内に設けられた第２透光領域が形成され
ている。第１透光領域は、露光光に対して相互に実質的
に１８０゜の位相差を形成するように基板を彫り込むこ
とによって形成されている。第２透光領域は露光光に対
して第１透光領域との間で実質的に９０゜の位相差を形
成する。こうして、第１透光領域および第２透光領域に
対応して高密度に配列された孤立パターンを形成するこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、位相シフトマスク
およびこのマスクを用いた電子装置の製造方法に関す
る。本発明は、特に、半導体集積回路装置において高密
度に配列されたコンタクトホールの形成に適している。
およびこのマスクを用いた電子装置の製造方法に関す
る。本発明は、特に、半導体集積回路装置において高密
度に配列されたコンタクトホールの形成に適している。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリー（ｄｙｎａｍｉｃ ｒａｎｄａｍ ａｃｃｅｓｓ
ｍｅｍｏｒｙ、以下、ＤＲＡＭと記す）は、半導体集積
回路装置のテクノロジードライバーとして機能し、半導
体集積回路装置の素子の微細化および高集積化の推進役
としての役割を果たしてきた。現在では、０．２５μｍ
ルールに従った設計された６４メガビット（Ｍｂｉｔ）
ＤＲＡＭが量産されるにいたっている。さらに、０．１
８μｍルールに従って設計された１ギガビット（Ｇｂｉ
ｔ）ＤＲＡＭの生産が予定されている。
モリー（ｄｙｎａｍｉｃ ｒａｎｄａｍ ａｃｃｅｓｓ
ｍｅｍｏｒｙ、以下、ＤＲＡＭと記す）は、半導体集積
回路装置のテクノロジードライバーとして機能し、半導
体集積回路装置の素子の微細化および高集積化の推進役
としての役割を果たしてきた。現在では、０．２５μｍ
ルールに従った設計された６４メガビット（Ｍｂｉｔ）
ＤＲＡＭが量産されるにいたっている。さらに、０．１
８μｍルールに従って設計された１ギガビット（Ｇｂｉ
ｔ）ＤＲＡＭの生産が予定されている。
【０００３】１ＧｂｉｔＤＲＡＭでは、０．３μｍ2程
度のエリアに各メモリーセルを形成することが必要とさ
れるため、０．４μｍ以下のセルピッチの実現が要求さ
れている。汎用メモリである８Ｆ2構成のメモリーセル
は、１つのセル内に１つのストレージノードコンタクト
を含む。このため、０．４μｍ以下のピッチで０．２μ
ｍ径程度のコンタクトホールを形成する技術が必要とな
る。
度のエリアに各メモリーセルを形成することが必要とさ
れるため、０．４μｍ以下のセルピッチの実現が要求さ
れている。汎用メモリである８Ｆ2構成のメモリーセル
は、１つのセル内に１つのストレージノードコンタクト
を含む。このため、０．４μｍ以下のピッチで０．２μ
ｍ径程度のコンタクトホールを形成する技術が必要とな
る。
【０００４】コンタクトホールの露光によるパターニン
グの解像度をあげる技術として、露光基板のフィールド
領域に半透光性の膜を形成し、その位相を、透光ホール
領域と１８０°ずらすことにより、両領域の透過光を干
渉させ、パターンエッジ強調を行うハーフトーン（ｈａ
ｌｆ−ｔｏｎｅ）位相シフトマスクが提案されている。
この技術を用いることにより、０．２μｍ径程度の孤立
コンタクトホールの形成が可能となっている。しかしな
がら、この技術によれば、コンタクトピッチが０．５μ
ｍ程度以下になると、各コンタクトを分離することが困
難になる。
グの解像度をあげる技術として、露光基板のフィールド
領域に半透光性の膜を形成し、その位相を、透光ホール
領域と１８０°ずらすことにより、両領域の透過光を干
渉させ、パターンエッジ強調を行うハーフトーン（ｈａ
ｌｆ−ｔｏｎｅ）位相シフトマスクが提案されている。
この技術を用いることにより、０．２μｍ径程度の孤立
コンタクトホールの形成が可能となっている。しかしな
がら、この技術によれば、コンタクトピッチが０．５μ
ｍ程度以下になると、各コンタクトを分離することが困
難になる。
【０００５】そこで、さらに干渉度の高いレベンソン型
位相シフトマスクを用いて、狭ピッチのコンタクトを形
成することが提案されている（特開昭６２−５０８１１
号公報）。レベンソン型位相シフトマスクは、隣接する
パターンを透過する光の位相が互いに１８０°異なるよ
うに、形成するコンタクトホールを規定する透光領域１
つおきに位相シフターを設けたマスクである。この位相
シフターは通常マスク基板をエッチングすることによっ
て形成される。この技術を用いることによって０．３μ
ｍピッチ程度のコンタクトホールを形成することが可能
にある。
位相シフトマスクを用いて、狭ピッチのコンタクトを形
成することが提案されている（特開昭６２−５０８１１
号公報）。レベンソン型位相シフトマスクは、隣接する
パターンを透過する光の位相が互いに１８０°異なるよ
うに、形成するコンタクトホールを規定する透光領域１
つおきに位相シフターを設けたマスクである。この位相
シフターは通常マスク基板をエッチングすることによっ
て形成される。この技術を用いることによって０．３μ
ｍピッチ程度のコンタクトホールを形成することが可能
にある。
【０００６】
【発明が解決しようとする課題】前述した位相シフトマ
スクは、２次元的に行列状に規則正しく配列されたコン
タクトホールアレーの形成には有効である。しかし、こ
の行列状の配置位置からシフトした位置にコンタクトホ
ールを形成する必要がある場合、位相シフターを規則正
しく配置することがが困難となる。
スクは、２次元的に行列状に規則正しく配列されたコン
タクトホールアレーの形成には有効である。しかし、こ
の行列状の配置位置からシフトした位置にコンタクトホ
ールを形成する必要がある場合、位相シフターを規則正
しく配置することがが困難となる。
【０００７】０．３μｍ2以下のＤＲＡＭメモリーセル
を形成する場合、例えば、アイ イー ディー エム
’９６ テクニカル ダイジェスト（ＩＥＤＭ ’９
６ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ）、ｐ．５９３に
開示されるように、ストレージノードコンタクトホール
とビットラインコンタクトホールとに金属プラグを形成
することが好ましい。両コンタクトホールを同時に形成
する場合、ストレージノードコンタクトホールは行列状
に規則正しく配列されているのに対し、ビットラインコ
ンタクトホールは、１／２ピッチずれた位置に配置され
る。このため、レベンソン型位相シフトマスクを用い
て、両コンタクトホールを一括形成することは困難であ
る。従って、ストレージノードコンタクトホールはレベ
ンソン型位相シフトマスクを用いて形成した後、ビット
ラインコンタクトホールはハーフトーン位相シフトマス
ク等を用いて別途形成しなければならない。このため、
両コンタクトホール間の位置合せずれを避けることがで
きず、このことが微細なメモリーセルの開発の大きな障
害となっている。
を形成する場合、例えば、アイ イー ディー エム
’９６ テクニカル ダイジェスト（ＩＥＤＭ ’９
６ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ）、ｐ．５９３に
開示されるように、ストレージノードコンタクトホール
とビットラインコンタクトホールとに金属プラグを形成
することが好ましい。両コンタクトホールを同時に形成
する場合、ストレージノードコンタクトホールは行列状
に規則正しく配列されているのに対し、ビットラインコ
ンタクトホールは、１／２ピッチずれた位置に配置され
る。このため、レベンソン型位相シフトマスクを用い
て、両コンタクトホールを一括形成することは困難であ
る。従って、ストレージノードコンタクトホールはレベ
ンソン型位相シフトマスクを用いて形成した後、ビット
ラインコンタクトホールはハーフトーン位相シフトマス
ク等を用いて別途形成しなければならない。このため、
両コンタクトホール間の位置合せずれを避けることがで
きず、このことが微細なメモリーセルの開発の大きな障
害となっている。
【０００８】
【課題を解決するための手段】本発明による位相シフト
マスクは、透光性マスク基板と、前記透光性マスク基板
に形成された遮光部分と、前記透光性マスク基板に形成
された透光部分とを備えた位相シフトマスクであって、
前記透光部分は、第１の方向および前記第１の方向とは
異なる第２の方向に沿って周期的に配列された複数の第
１透光領域と、前記複数の第１透光領域のうちの隣接す
る４個の第１透光領域に囲まれた領域内に設けられた少
なくともひとつの第２透光領域とを有し、前記複数の第
１透光領域のうちの隣接する２個の第１透光領域は、露
光光に対して相互に実質的に１８０゜の位相差を形成
し、前記第２透光領域は、前記露光光に対して、前記第
２透光領域を囲む前記４個の第１透光領域との間で実質
的に９０゜の位相差を形成する。
マスクは、透光性マスク基板と、前記透光性マスク基板
に形成された遮光部分と、前記透光性マスク基板に形成
された透光部分とを備えた位相シフトマスクであって、
前記透光部分は、第１の方向および前記第１の方向とは
異なる第２の方向に沿って周期的に配列された複数の第
１透光領域と、前記複数の第１透光領域のうちの隣接す
る４個の第１透光領域に囲まれた領域内に設けられた少
なくともひとつの第２透光領域とを有し、前記複数の第
１透光領域のうちの隣接する２個の第１透光領域は、露
光光に対して相互に実質的に１８０゜の位相差を形成
し、前記第２透光領域は、前記露光光に対して、前記第
２透光領域を囲む前記４個の第１透光領域との間で実質
的に９０゜の位相差を形成する。
【０００９】前記複数の第１透光領域の少なくとも一部
の表面は、前記透光性マスク基板の主面とは異なるレベ
ルに位置していることが好ましい。
の表面は、前記透光性マスク基板の主面とは異なるレベ
ルに位置していることが好ましい。
【００１０】前記複数の第１透光領域の前記少なくとも
一部の表面は、前記透光性マスク基板の主面から内部に
彫り込まれてることが好ましい。
一部の表面は、前記透光性マスク基板の主面から内部に
彫り込まれてることが好ましい。
【００１１】前記第２透光領域の表面は、前記複数の第
１透光領域の表面とは異なるレベルに位置していること
が好ましい。
１透光領域の表面とは異なるレベルに位置していること
が好ましい。
【００１２】前記第２透光領域の表面は、前記透光性マ
スク基板の主面と同一レベルに位置していることが好ま
しい。
スク基板の主面と同一レベルに位置していることが好ま
しい。
【００１３】前記複数の第１透光領域のうちの隣接する
２個の第１透光領域の間に形成される位相差は、１６０
゜以上２００゜以下の範囲内に含まれていることが好ま
しい。
２個の第１透光領域の間に形成される位相差は、１６０
゜以上２００゜以下の範囲内に含まれていることが好ま
しい。
【００１４】前記第２透光領域と前記第１透光領域との
間に形成される位相差は、７０゜以上１１０゜以下の範
囲内に含まれていることが好ましい。
間に形成される位相差は、７０゜以上１１０゜以下の範
囲内に含まれていることが好ましい。
【００１５】前記第１の方向と前記第２の方向とは垂直
であってもよい。
であってもよい。
【００１６】好ましい実施形態では、前記複数の第１透
光領域の各々はホール形状を有している。
光領域の各々はホール形状を有している。
【００１７】前記第２透光領域のサイズは前記第１透光
領域のサイズよりも大きいことが好ましい。
領域のサイズよりも大きいことが好ましい。
【００１８】前記第１の方向に沿って計測した前記第１
透光領域の配列間隔は、前記第２の方向に沿って計測し
た前記第１透光領域の配列間隔の約２倍であってもよ
い。
透光領域の配列間隔は、前記第２の方向に沿って計測し
た前記第１透光領域の配列間隔の約２倍であってもよ
い。
【００１９】前記第２の方向に沿って計測した前記第１
透光領域のサイズは、前記第１の方向に沿って計測した
前記第１透光領域のサイズよりも小さいことが好まし
い。
透光領域のサイズは、前記第１の方向に沿って計測した
前記第１透光領域のサイズよりも小さいことが好まし
い。
【００２０】本発明による電子装置の製造方法は、透光
性マスク基板と、前記透光性マスク基板に形成された遮
光部分と、前記透光性マスク基板に形成された透光部分
とを備えた位相シフトマスクを用いる電子装置の製造方
法であって、前記位相シフトマスクの前記透光部分は、
第１の方向および前記第１の方向とは異なる第２の方向
に沿って周期的に配列された複数の第１透光領域と、前
記複数の第１透光領域のうちの隣接する４個の第１透光
領域に囲まれた領域内に設けられた少なくともひとつの
第２透光領域とを有し、前記複数の第１透光領域のうち
の隣接する２個の第１透光領域は、露光光に対して相互
に実質的に１８０゜の位相差を形成し、前記第２透光領
域は、前記露光光に対して、前記第２透光領域を囲む前
記４個の第１透光領域との間で実質的に９０゜の位相差
を形成し、前記電子装置の製造方法は、前記電子装置の
一部を形成するために使用される膜の上にレジスト層を
形成する工程と、前記レジスト層に対して前記位相シフ
トマスクを介して露光光を照射する工程と、前記レジス
ト層を現像する工程と、前記レジスト層で部分的に覆わ
れた前記膜をパターニングする工程とを包含する。
性マスク基板と、前記透光性マスク基板に形成された遮
光部分と、前記透光性マスク基板に形成された透光部分
とを備えた位相シフトマスクを用いる電子装置の製造方
法であって、前記位相シフトマスクの前記透光部分は、
第１の方向および前記第１の方向とは異なる第２の方向
に沿って周期的に配列された複数の第１透光領域と、前
記複数の第１透光領域のうちの隣接する４個の第１透光
領域に囲まれた領域内に設けられた少なくともひとつの
第２透光領域とを有し、前記複数の第１透光領域のうち
の隣接する２個の第１透光領域は、露光光に対して相互
に実質的に１８０゜の位相差を形成し、前記第２透光領
域は、前記露光光に対して、前記第２透光領域を囲む前
記４個の第１透光領域との間で実質的に９０゜の位相差
を形成し、前記電子装置の製造方法は、前記電子装置の
一部を形成するために使用される膜の上にレジスト層を
形成する工程と、前記レジスト層に対して前記位相シフ
トマスクを介して露光光を照射する工程と、前記レジス
ト層を現像する工程と、前記レジスト層で部分的に覆わ
れた前記膜をパターニングする工程とを包含する。
【００２１】前記電子装置は半導体集積回路装置装置で
あり、前記第１透光領域および前記第２透光領域は、前
記膜に形成される開口部を規定するようにしてもよい。
あり、前記第１透光領域および前記第２透光領域は、前
記膜に形成される開口部を規定するようにしてもよい。
【００２２】前記半導体集積回路装置はダイナミックラ
ムメモリであり、前記第１透光領域は、メモリセルとス
トレージ部とを接続するためのストレージノードコンタ
クトホールを規定し、前記第２透光領域は、前記メモリ
セルとビットラインとを接続するためのビットラインコ
ンタクトホールを規定するようにしてもよい。
ムメモリであり、前記第１透光領域は、メモリセルとス
トレージ部とを接続するためのストレージノードコンタ
クトホールを規定し、前記第２透光領域は、前記メモリ
セルとビットラインとを接続するためのビットラインコ
ンタクトホールを規定するようにしてもよい。
【００２３】前記レジスト層に対して前記位相シフトマ
スクを介して前記露光光を照射する工程において、変形
照明法を用いてもよい。
スクを介して前記露光光を照射する工程において、変形
照明法を用いてもよい。
【００２４】本発明による他の位相シフトマスクは、透
光性マスク基板と、前記透光性マスク基板に形成された
遮光部分と、前記透光性マスク基板に形成された透光部
分とを備えた位相シフトマスクであって、前記透光部分
は、少なくとも４個の第１透光領域と、前記第１透光領
域のうちの隣接する４個の第１透光領域に囲まれた領域
内に設けられた少なくともひとつの第２透光領域とを有
し、前記隣接する４個の第１透光領域のうちの隣接する
２個の第１透光領域は、露光光に対して相互に実質的に
１８０゜の位相差を形成し、前記第２透光領域は、前記
露光光に対して、前記第２透光領域を囲む前記４個の第
１透光領域との間で実質的に９０゜の位相差を形成し、
それによって前記第１透光領域および前記第２透光領域
に対応するパターンを分離して結像することができる。
光性マスク基板と、前記透光性マスク基板に形成された
遮光部分と、前記透光性マスク基板に形成された透光部
分とを備えた位相シフトマスクであって、前記透光部分
は、少なくとも４個の第１透光領域と、前記第１透光領
域のうちの隣接する４個の第１透光領域に囲まれた領域
内に設けられた少なくともひとつの第２透光領域とを有
し、前記隣接する４個の第１透光領域のうちの隣接する
２個の第１透光領域は、露光光に対して相互に実質的に
１８０゜の位相差を形成し、前記第２透光領域は、前記
露光光に対して、前記第２透光領域を囲む前記４個の第
１透光領域との間で実質的に９０゜の位相差を形成し、
それによって前記第１透光領域および前記第２透光領域
に対応するパターンを分離して結像することができる。
【００２５】本発明による他の電子装置の製造方法は、
透光性マスク基板と、前記透光性マスク基板に形成され
た遮光部分と、前記透光性マスク基板に形成された透光
部分とを備えた位相シフトマスクを用いる電子装置の製
造方法であって、前記透光部分は、少なくとも４個の第
１透光領域と、前記第１透光領域のうちの隣接する４個
の第１透光領域に囲まれた領域内に設けられた少なくと
もひとつの第２透光領域とを有し、前記隣接する４個の
第１透光領域のうちの隣接する２個の第１透光領域は、
露光光に対して相互に実質的に１８０゜の位相差を形成
し、前記第２透光領域は、前記露光光に対して、前記第
２透光領域を囲む前記４個の第１透光領域との間で実質
的に９０゜の位相差を形成し、それによって前記第１透
光領域および前記第２透光領域に対応するパターンを分
離して結像することができ、前記電子装置の製造方法
は、前記位相シフトマスクを用いた露光工程を包含す
る。
透光性マスク基板と、前記透光性マスク基板に形成され
た遮光部分と、前記透光性マスク基板に形成された透光
部分とを備えた位相シフトマスクを用いる電子装置の製
造方法であって、前記透光部分は、少なくとも４個の第
１透光領域と、前記第１透光領域のうちの隣接する４個
の第１透光領域に囲まれた領域内に設けられた少なくと
もひとつの第２透光領域とを有し、前記隣接する４個の
第１透光領域のうちの隣接する２個の第１透光領域は、
露光光に対して相互に実質的に１８０゜の位相差を形成
し、前記第２透光領域は、前記露光光に対して、前記第
２透光領域を囲む前記４個の第１透光領域との間で実質
的に９０゜の位相差を形成し、それによって前記第１透
光領域および前記第２透光領域に対応するパターンを分
離して結像することができ、前記電子装置の製造方法
は、前記位相シフトマスクを用いた露光工程を包含す
る。
【００２６】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （第１の実施形態）図１は、本発明による位相シフトマ
スクの第１の実施形態を示す。図１に示されるように、
この位相シフトマスクは、例えばガラス等から形成され
た透光性マスク基板（厚さ：０．２５インチ）と、透光
性マスク基板に形成された遮光部分と、透光性マスク基
板に形成された透光部分とを備えている。遮光部分は、
透光性マスク基板上の遮光膜から形成されている。遮光
膜はクロム（Ｃｒ）などの金属薄膜をパターニングする
ことよって形成される。遮光膜の開口部として形成され
た透光部分は、第１の方向（Ｘ軸方向）および第２の方
向（Ｙ軸方向）に沿って周期的かつ二次元的に配列され
た複数の第１透光領域１１および１２を有している。第
１透光領域１１および１２は、何れも、ほぼ矩形の形状
を有している。
基づいて説明する。 （第１の実施形態）図１は、本発明による位相シフトマ
スクの第１の実施形態を示す。図１に示されるように、
この位相シフトマスクは、例えばガラス等から形成され
た透光性マスク基板（厚さ：０．２５インチ）と、透光
性マスク基板に形成された遮光部分と、透光性マスク基
板に形成された透光部分とを備えている。遮光部分は、
透光性マスク基板上の遮光膜から形成されている。遮光
膜はクロム（Ｃｒ）などの金属薄膜をパターニングする
ことよって形成される。遮光膜の開口部として形成され
た透光部分は、第１の方向（Ｘ軸方向）および第２の方
向（Ｙ軸方向）に沿って周期的かつ二次元的に配列され
た複数の第１透光領域１１および１２を有している。第
１透光領域１１および１２は、何れも、ほぼ矩形の形状
を有している。
【００２７】より詳細には、第１透光領域１１と第１透
光領域１２とは、Ｘ軸方向およびＹ軸方向に沿って、交
互に等間隔で配列されている。言いかえると、第１透光
領域１１および１２は、Ｘ軸方向に平行な「行（ロウ：
ｒｏｗ）」と、Ｙ軸方向に平行な「列（カラム：ｃｏｌ
ｕｍｎ）」とが形成する行列状に規則正しく周期的に配
列されている。
光領域１２とは、Ｘ軸方向およびＹ軸方向に沿って、交
互に等間隔で配列されている。言いかえると、第１透光
領域１１および１２は、Ｘ軸方向に平行な「行（ロウ：
ｒｏｗ）」と、Ｙ軸方向に平行な「列（カラム：ｃｏｌ
ｕｍｎ）」とが形成する行列状に規則正しく周期的に配
列されている。
【００２８】Ｘ軸方向に沿って計測した第１透光領域１
１の配列間隔（ピッチ）は、Ｘ軸方向に沿って計測した
第１透光領域１２の配列間隔に等しい。Ｘ軸方向に沿っ
て隣接する第１透光領域１１と第１透光領域１２との配
列間隔は、Ｘ軸方向に沿って隣接する列の配列間隔に等
しい。一方、Ｙ軸方向に沿って計測した第１透光領域１
１の配列間隔は、Ｙ軸方向に沿って計測した第１透光領
域１２の配列間隔に等しい。Ｙ軸方向に沿って隣接する
第１透光領域１１と第１透光領域１２との配列間隔は、
隣接する行の配列間隔に等しい。
１の配列間隔（ピッチ）は、Ｘ軸方向に沿って計測した
第１透光領域１２の配列間隔に等しい。Ｘ軸方向に沿っ
て隣接する第１透光領域１１と第１透光領域１２との配
列間隔は、Ｘ軸方向に沿って隣接する列の配列間隔に等
しい。一方、Ｙ軸方向に沿って計測した第１透光領域１
１の配列間隔は、Ｙ軸方向に沿って計測した第１透光領
域１２の配列間隔に等しい。Ｙ軸方向に沿って隣接する
第１透光領域１１と第１透光領域１２との配列間隔は、
隣接する行の配列間隔に等しい。
【００２９】第１透光領域１１および第１透光領域１２
を透過する光の位相が相互に異なるように、位相シフテ
ィング構造（位相シフター）がマスクに設けられてい
る。本実施形態では、位相シフトを生じさせるために、
第１の透光領域１１の表面のレベルと、第１の透光領域
１２の表面のレベルとが異なる位置にくるように、透光
性マスク基板の主面の一部をエッチングし、主面に凹凸
を形成している。詳細は後述する。
を透過する光の位相が相互に異なるように、位相シフテ
ィング構造（位相シフター）がマスクに設けられてい
る。本実施形態では、位相シフトを生じさせるために、
第１の透光領域１１の表面のレベルと、第１の透光領域
１２の表面のレベルとが異なる位置にくるように、透光
性マスク基板の主面の一部をエッチングし、主面に凹凸
を形成している。詳細は後述する。
【００３０】前記透光部分は、更に、隣接する４個の第
１透光領域１１および１２に囲まれた領域内に第２透光
領域１３を有している。第２の透光領域１３も、第１の
透光領域１１および１２と同様に、遮光膜に開口部を形
成した領域に位置している。第２の遮光領域１３の表面
のレベルは、第１の透光領域１１の表面のレベルや第１
の透光領域１２の表面のレベルとは異なる位置にあり、
それによって第２の透光領域１３と第１の透光領域１１
および１２との間には位相差が形成される。透光領域１
１〜１３の表面のレベル差は、露光に用いる光の波長と
透光性マスク基板の屈折率とを考慮して決定される。透
光領域１１〜１３の表面のレベル差の形成は、マスク基
板の主面をエッチング等によって掘り下げる方法以外
に、マスク基板の主面の所定領域上に位相シフト用薄膜
を堆積する方法によっても実現される。透光領域１１〜
１３の表面にレベル差が形成されると、露光光が透光性
マスク基板を透過するときに、その光が透過する光路に
差が生じ、結果として光の干渉が生じる。この光の干渉
が本発明による位相シフトマスクによるパターンの形成
に重要な働きを果たす。
１透光領域１１および１２に囲まれた領域内に第２透光
領域１３を有している。第２の透光領域１３も、第１の
透光領域１１および１２と同様に、遮光膜に開口部を形
成した領域に位置している。第２の遮光領域１３の表面
のレベルは、第１の透光領域１１の表面のレベルや第１
の透光領域１２の表面のレベルとは異なる位置にあり、
それによって第２の透光領域１３と第１の透光領域１１
および１２との間には位相差が形成される。透光領域１
１〜１３の表面のレベル差は、露光に用いる光の波長と
透光性マスク基板の屈折率とを考慮して決定される。透
光領域１１〜１３の表面のレベル差の形成は、マスク基
板の主面をエッチング等によって掘り下げる方法以外
に、マスク基板の主面の所定領域上に位相シフト用薄膜
を堆積する方法によっても実現される。透光領域１１〜
１３の表面にレベル差が形成されると、露光光が透光性
マスク基板を透過するときに、その光が透過する光路に
差が生じ、結果として光の干渉が生じる。この光の干渉
が本発明による位相シフトマスクによるパターンの形成
に重要な働きを果たす。
【００３１】上述の透光領域１１、１２および１３の平
面配置レイアウトは、本実施形態位相シフトマスクを用
いて行う露光工程において、コンタクトホールのパター
ンを形成するように設計されている。透光性マスク基板
に設けた位相シフティング構造により、第１の透光領域
１１と第２の透光領域１３との間に９０゜の位相差が形
成されるとともに、第１の透光領域１２と第２の透光領
域１３との間にも９０゜の位相差が形成されている。一
方、第１の透光領域１１と第１の透光領域１２との間に
１８０゜の位相差が形成されている。
面配置レイアウトは、本実施形態位相シフトマスクを用
いて行う露光工程において、コンタクトホールのパター
ンを形成するように設計されている。透光性マスク基板
に設けた位相シフティング構造により、第１の透光領域
１１と第２の透光領域１３との間に９０゜の位相差が形
成されるとともに、第１の透光領域１２と第２の透光領
域１３との間にも９０゜の位相差が形成されている。一
方、第１の透光領域１１と第１の透光領域１２との間に
１８０゜の位相差が形成されている。
【００３２】本実施形態の透光領域１１〜１３は、各々
が一辺０．２３μｍの正方形（以下、０、２３μｍ角と
記す）の形状を有している。また、Ｘ軸方向に沿って隣
接する第１の透光領域１１と第１の透光領域１２との配
列間隔は０．６８μｍであり、Ｙ軸方向に沿って隣接す
る第１の透光領域１１と第１の透光領域１２との配列間
隔は０．３４ｍに設定されている。第２の透過領域１３
は、近接する４つの第１の透光ル領域１１および１２に
囲まれた領域の中央部に配置されている。ここでは、露
光光の光源として波長２４８ｎｍのＫｒＦレーザーを使
用できるように位相シフト構造のデザインがなされてい
る。なお、本実施形態の位相シフトマスクでは、５分の
１縮小投影露光を行うために、マスク基板上の各パター
ンの寸法がレジストマスクに転写すべきパターンの寸法
の５倍になるようにしている。従って、透光領域１１〜
１３の実際のサイズは、０．２３μｍ×５であるが、本
願明細書では、混乱を避けるため、投影露光によって形
成されるパターンのサイズを使って位相シフトマスク上
のパターンのサイズを説明する。
が一辺０．２３μｍの正方形（以下、０、２３μｍ角と
記す）の形状を有している。また、Ｘ軸方向に沿って隣
接する第１の透光領域１１と第１の透光領域１２との配
列間隔は０．６８μｍであり、Ｙ軸方向に沿って隣接す
る第１の透光領域１１と第１の透光領域１２との配列間
隔は０．３４ｍに設定されている。第２の透過領域１３
は、近接する４つの第１の透光ル領域１１および１２に
囲まれた領域の中央部に配置されている。ここでは、露
光光の光源として波長２４８ｎｍのＫｒＦレーザーを使
用できるように位相シフト構造のデザインがなされてい
る。なお、本実施形態の位相シフトマスクでは、５分の
１縮小投影露光を行うために、マスク基板上の各パター
ンの寸法がレジストマスクに転写すべきパターンの寸法
の５倍になるようにしている。従って、透光領域１１〜
１３の実際のサイズは、０．２３μｍ×５であるが、本
願明細書では、混乱を避けるため、投影露光によって形
成されるパターンのサイズを使って位相シフトマスク上
のパターンのサイズを説明する。
【００３３】図２は、図１の位相シフトマスクを通過し
た光に関して、光強度シミュレータを用いて求めた強度
分布を示している。図２の実線は、図１中のａ−ａ’線
に対応した位置における光強度を示し、破線は、図１の
ｂ−ｂ’線に対応した位置における光強度を示してい
る。図２から明らかなように、第１透光領域１１と第１
透光領域１２には、レベンソン型位相シフトマスクの原
理により、コントラストの強い光強度のピークが現れ
る。また、第２透光領域１３にも比較的コントラストの
強い光強度ピークが現れていることが確認される。
た光に関して、光強度シミュレータを用いて求めた強度
分布を示している。図２の実線は、図１中のａ−ａ’線
に対応した位置における光強度を示し、破線は、図１の
ｂ−ｂ’線に対応した位置における光強度を示してい
る。図２から明らかなように、第１透光領域１１と第１
透光領域１２には、レベンソン型位相シフトマスクの原
理により、コントラストの強い光強度のピークが現れ
る。また、第２透光領域１３にも比較的コントラストの
強い光強度ピークが現れていることが確認される。
【００３４】図３（ａ）は、図１の位相シフトマスクを
用いてネガレジストを露光した場合の露光パターンを示
す。露光のしきい値強度は０．３５に設定している。行
列状に規則正しく配列された開口部とともに、ずれた位
置においても開口部を形成することが可能になってい
る。図３（ｂ）は、図１の位相シフトマスクをＤＲＡＭ
の製造方法に使用する場合に、ＤＲＡＭのメモリセルア
レイ部の活性領域と、コンタクトホールとの関係の一例
を模式的に示す平面レイアウト図である。各活性領域１
１０には２つのトランジスタが形成され、各活性領域１
１０に対しては、図３（ｂ）に示されるように、３つの
コンタクトホールが配置される。コンタクトホール１１
１は、図１の第１の透光領域１１を透過した光によって
形成され、コンタクトホール１１２は、図１の第１の透
光領域１２を透過した光によって形成される。これらの
コンタクトホール１１１および１１２は、活性領域１１
０のソースとストレージ電極（不図示）とを接続するた
めに使用される。また、コンタクトホール１１３は、図
１の第２の透光領域１３を透過した光によって形成さ
れ、活性領域１１０中央部に位置するドレインとビット
ライン（不図示）とを接続するために使用される。各活
性領域１１１は素子分離領域１００によって分離されて
いる。
用いてネガレジストを露光した場合の露光パターンを示
す。露光のしきい値強度は０．３５に設定している。行
列状に規則正しく配列された開口部とともに、ずれた位
置においても開口部を形成することが可能になってい
る。図３（ｂ）は、図１の位相シフトマスクをＤＲＡＭ
の製造方法に使用する場合に、ＤＲＡＭのメモリセルア
レイ部の活性領域と、コンタクトホールとの関係の一例
を模式的に示す平面レイアウト図である。各活性領域１
１０には２つのトランジスタが形成され、各活性領域１
１０に対しては、図３（ｂ）に示されるように、３つの
コンタクトホールが配置される。コンタクトホール１１
１は、図１の第１の透光領域１１を透過した光によって
形成され、コンタクトホール１１２は、図１の第１の透
光領域１２を透過した光によって形成される。これらの
コンタクトホール１１１および１１２は、活性領域１１
０のソースとストレージ電極（不図示）とを接続するた
めに使用される。また、コンタクトホール１１３は、図
１の第２の透光領域１３を透過した光によって形成さ
れ、活性領域１１０中央部に位置するドレインとビット
ライン（不図示）とを接続するために使用される。各活
性領域１１１は素子分離領域１００によって分離されて
いる。
【００３５】以上のように、本実施形態の位相シフトマ
スクによれば、レベンソン型の位相シフティング構造を
形成するように行列状に規則正しく配列した第１の透光
領域と、第１の透光領域に囲まれた領域内に周囲の第１
ま透光領域に対して９０゜の位相差を形成する第２の透
光領域とによって、０．４μｍ以下の狭ピッチで０．２
μｍ程度の小さな径の開口アレイパターンを形成するこ
とが可能になる。
スクによれば、レベンソン型の位相シフティング構造を
形成するように行列状に規則正しく配列した第１の透光
領域と、第１の透光領域に囲まれた領域内に周囲の第１
ま透光領域に対して９０゜の位相差を形成する第２の透
光領域とによって、０．４μｍ以下の狭ピッチで０．２
μｍ程度の小さな径の開口アレイパターンを形成するこ
とが可能になる。
【００３６】なお、本願明細書において、「１８０゜の
位相差」とは３６０゜×Ｎ±１８０゜の位相差を意味
し、「９０゜の位相差」とは３６０゜×Ｍ±９０゜の位
相差を意味する（ＮおよびＭは任意の整数）。また、
「実質的に１８０゜の位相差」とは、位相差が無ければ
解像できないパターンがレベンソン位相シフトマスクの
原理によって解像できるような位相差を広く含むものと
する。また、「実質的に９０゜の位相差」とは、前述の
第２の透光領域を透過した光が結像しうるような位相差
を広く含むものとする。シミュレーションによれば、第
１透光領域のうちの隣接する２個の第１の透光領域の間
に形成される位相差は、１６０゜以上２００゜以下の範
囲内に含まれていることが好ましい。また、第２の透光
領域とその周囲の第１の透光領域との間の位相差は、７
０゜以上１１０゜以下の範囲内にあることが好ましい。
位相差」とは３６０゜×Ｎ±１８０゜の位相差を意味
し、「９０゜の位相差」とは３６０゜×Ｍ±９０゜の位
相差を意味する（ＮおよびＭは任意の整数）。また、
「実質的に１８０゜の位相差」とは、位相差が無ければ
解像できないパターンがレベンソン位相シフトマスクの
原理によって解像できるような位相差を広く含むものと
する。また、「実質的に９０゜の位相差」とは、前述の
第２の透光領域を透過した光が結像しうるような位相差
を広く含むものとする。シミュレーションによれば、第
１透光領域のうちの隣接する２個の第１の透光領域の間
に形成される位相差は、１６０゜以上２００゜以下の範
囲内に含まれていることが好ましい。また、第２の透光
領域とその周囲の第１の透光領域との間の位相差は、７
０゜以上１１０゜以下の範囲内にあることが好ましい。
【００３７】（第２の実施形態）図４から図６を参照し
ながら、本発明による位相シフトマスクの第２の実施形
態を説明する。
ながら、本発明による位相シフトマスクの第２の実施形
態を説明する。
【００３８】図４の位相シフトマスクは、図１の位相シ
フトマスクと同様に、透光性マスク基板と、透光性マス
ク基板に形成された遮光部分２４と、透光性マスク基板
に形成された透光部分とを備えている。遮光膜の開口部
として形成された透光部分は、第１の方向（Ｘ軸方向）
および第２の方向（Ｙ軸方向）に沿って周期的かつ二次
元的に配列された複数の第１透光領域２１および２２を
有している。第１透光領域２１および２２は、何れも、
ほぼ矩形の形状を有している。
フトマスクと同様に、透光性マスク基板と、透光性マス
ク基板に形成された遮光部分２４と、透光性マスク基板
に形成された透光部分とを備えている。遮光膜の開口部
として形成された透光部分は、第１の方向（Ｘ軸方向）
および第２の方向（Ｙ軸方向）に沿って周期的かつ二次
元的に配列された複数の第１透光領域２１および２２を
有している。第１透光領域２１および２２は、何れも、
ほぼ矩形の形状を有している。
【００３９】第１透光領域２１および第１透光領域２２
のサイズや配列は、図１の位相シフトマスクの第１透光
領域１１および第１透光領域１２のサイズや配列と同様
である。本実施形態が前述の実施形態と異なる点は、図
４と図１との比較から明らかなように、第２の透光領域
２３のサイズ（０．２７μｍ角）が第１の透光領域２１
および２２のサイズ（０．２３μｍ角）よりも大きく設
定されている点にある。
のサイズや配列は、図１の位相シフトマスクの第１透光
領域１１および第１透光領域１２のサイズや配列と同様
である。本実施形態が前述の実施形態と異なる点は、図
４と図１との比較から明らかなように、第２の透光領域
２３のサイズ（０．２７μｍ角）が第１の透光領域２１
および２２のサイズ（０．２３μｍ角）よりも大きく設
定されている点にある。
【００４０】図５は、光強度シミュレータを用いて求め
た、図４の位相シフトマスクを通過した光の強度分布を
示している。図５の実線は、図４のｃ−ｃ’線に対応し
た位置における光強度を示し、破線は、図４のｄ−ｄ’
線に対応した位置における光強度を示している。図５か
ら明らかなように、第１透光領域２１と第１透光領域２
２には、レベンソン型位相シフトマスクの原理により、
コントラストの強い光強度のピークが現れる。また、第
２透光領域２３にも比較的コントラストの強い光強度ピ
ークが現れていることが確認される。本実施形態によれ
ば、第２の透光領域２３のサイズを大きくすることによ
って、その光強度ピーク値を、第１の透光領域２１およ
び２２の光強度ピーク値とほぼ同じにすることができ
る。
た、図４の位相シフトマスクを通過した光の強度分布を
示している。図５の実線は、図４のｃ−ｃ’線に対応し
た位置における光強度を示し、破線は、図４のｄ−ｄ’
線に対応した位置における光強度を示している。図５か
ら明らかなように、第１透光領域２１と第１透光領域２
２には、レベンソン型位相シフトマスクの原理により、
コントラストの強い光強度のピークが現れる。また、第
２透光領域２３にも比較的コントラストの強い光強度ピ
ークが現れていることが確認される。本実施形態によれ
ば、第２の透光領域２３のサイズを大きくすることによ
って、その光強度ピーク値を、第１の透光領域２１およ
び２２の光強度ピーク値とほぼ同じにすることができ
る。
【００４１】図６は、図４の位相シフトマスクを用いて
ネガレジストを露光した場合の露光パターンを示す。露
光のしきい値強度は０．３５に設定している。行列状に
規則正しく配列された開口部とともに、ずれた位置にお
いても、ほぼ同じ大きさの開口部を形成することができ
ている。
ネガレジストを露光した場合の露光パターンを示す。露
光のしきい値強度は０．３５に設定している。行列状に
規則正しく配列された開口部とともに、ずれた位置にお
いても、ほぼ同じ大きさの開口部を形成することができ
ている。
【００４２】以上のように、本実施形態の位相シフトマ
スクによれば、レベンソン型の位相シフティング構造を
形成するように行列状に規則正しく配列した第１の透光
領域と、第１の透光領域に囲まれた領域内に周囲の第１
ま透光領域に対して９０゜の位相差を形成する第２の透
光領域と、を配置することによって、０．４μｍ以下の
狭ピッチで０．２μｍ程度の小さな径の開口パターンを
ほぼ同じ大きさで形成することが可能になる。
スクによれば、レベンソン型の位相シフティング構造を
形成するように行列状に規則正しく配列した第１の透光
領域と、第１の透光領域に囲まれた領域内に周囲の第１
ま透光領域に対して９０゜の位相差を形成する第２の透
光領域と、を配置することによって、０．４μｍ以下の
狭ピッチで０．２μｍ程度の小さな径の開口パターンを
ほぼ同じ大きさで形成することが可能になる。
【００４３】（第３の実施形態）図７から図９を参照し
ながら、本発明による位相シフトマスクの第３の実施形
態を説明する。
ながら、本発明による位相シフトマスクの第３の実施形
態を説明する。
【００４４】図７の位相シフトマスクは、図４の位相シ
フトマスクと同様に、透光性マスク基板と、透光性マス
ク基板に形成された遮光部分３４と、透光性マスク基板
に形成された透光部分とを備えている。遮光膜の開口部
として形成された透光部分は、第１の方向（Ｘ軸方向）
および第２の方向（Ｙ軸方向）に沿って周期的かつ二次
元的に配列された複数の第１透光領域３１および３２を
有している。第１透光領域３１および３２は、何れも、
ほぼ矩形の形状を有している。
フトマスクと同様に、透光性マスク基板と、透光性マス
ク基板に形成された遮光部分３４と、透光性マスク基板
に形成された透光部分とを備えている。遮光膜の開口部
として形成された透光部分は、第１の方向（Ｘ軸方向）
および第２の方向（Ｙ軸方向）に沿って周期的かつ二次
元的に配列された複数の第１透光領域３１および３２を
有している。第１透光領域３１および３２は、何れも、
ほぼ矩形の形状を有している。
【００４５】第１透光領域３１および第１透光領域３２
の配列は、図４の位相シフトマスクの第１透光領域２１
および第１透光領域２２の配列と同様である。本実施形
態が第２の実施形態と異なる点は、図７と図４との比較
から明らかなように、第１の透光領域３１および３２の
形状およびサイズが、第２の実施形態の第１の透光領域
２１および２２の形状およびサイズと異なっている点に
ある。より具体的には、第１の透光領域３１および３２
のＹ軸方向に計測したサイズ（０．２２μｍ）は、Ｘ軸
方向に沿って計測したサイズ（０．１９μｍ）よりも大
きく設定されている。 図８は、光強度シミュレータを
用いて求めた、図７の位相シフトマスクを通過した光の
強度分布を示している。図８の実線は、図７ｅ−ｅ’線
に対応した位置における光強度を示し、破線は、図７の
ｆ−ｆ’線に対応した位置における光強度を示してい
る。図８から明らかなように、第１透光領域３１と第１
透光領域３２には、レベンソン型位相シフトマスクの原
理により、コントラストの強い光強度のピークが現れ
る。
の配列は、図４の位相シフトマスクの第１透光領域２１
および第１透光領域２２の配列と同様である。本実施形
態が第２の実施形態と異なる点は、図７と図４との比較
から明らかなように、第１の透光領域３１および３２の
形状およびサイズが、第２の実施形態の第１の透光領域
２１および２２の形状およびサイズと異なっている点に
ある。より具体的には、第１の透光領域３１および３２
のＹ軸方向に計測したサイズ（０．２２μｍ）は、Ｘ軸
方向に沿って計測したサイズ（０．１９μｍ）よりも大
きく設定されている。 図８は、光強度シミュレータを
用いて求めた、図７の位相シフトマスクを通過した光の
強度分布を示している。図８の実線は、図７ｅ−ｅ’線
に対応した位置における光強度を示し、破線は、図７の
ｆ−ｆ’線に対応した位置における光強度を示してい
る。図８から明らかなように、第１透光領域３１と第１
透光領域３２には、レベンソン型位相シフトマスクの原
理により、コントラストの強い光強度のピークが現れ
る。
【００４６】第１の透光領域３１および３２は、Ｙ軸方
向に狭ピッチで並んでいるため、Ｙ軸方向に隣接する透
光領域を透過する光の干渉が強くなる。このため、図３
および図６では、Ｘ軸方向に長い光強度分布が得られて
いる。本実施形態によれば、第１の透光領域３１および
３２のＹ軸方向に計測したサイズをＸ軸方向に沿って計
測したサイズよりも大きく設定することによって、比較
的丸い形の露光パターンを得ることができる。
向に狭ピッチで並んでいるため、Ｙ軸方向に隣接する透
光領域を透過する光の干渉が強くなる。このため、図３
および図６では、Ｘ軸方向に長い光強度分布が得られて
いる。本実施形態によれば、第１の透光領域３１および
３２のＹ軸方向に計測したサイズをＸ軸方向に沿って計
測したサイズよりも大きく設定することによって、比較
的丸い形の露光パターンを得ることができる。
【００４７】図９は、図７の位相シフトマスクを用いて
ネガレジストを露光した場合の露光パターンを示す。露
光のしきい値強度は０．３５に設定している。行列状に
規則正しく配列された開口部とともに、ずれた位置にお
いても、ほぼ同じ大きさの丸い開口部を形成することが
できている。
ネガレジストを露光した場合の露光パターンを示す。露
光のしきい値強度は０．３５に設定している。行列状に
規則正しく配列された開口部とともに、ずれた位置にお
いても、ほぼ同じ大きさの丸い開口部を形成することが
できている。
【００４８】以上のように、本実施形態の位相シフトマ
スクによれば、レベンソン型の位相シフティング構造を
形成するように行列状に規則正しく配列した第１の透光
領域と、第１の透光領域に囲まれた領域内に周囲の第１
ま透光領域に対して９０゜の位相差を形成する第２の透
光領域と、を配置することによって、０．４μｍ以下の
狭ピッチで０．２μｍ程度の小さな径の開口パターンを
ほぼ同じ大きさで丸く形成することが可能になる。
スクによれば、レベンソン型の位相シフティング構造を
形成するように行列状に規則正しく配列した第１の透光
領域と、第１の透光領域に囲まれた領域内に周囲の第１
ま透光領域に対して９０゜の位相差を形成する第２の透
光領域と、を配置することによって、０．４μｍ以下の
狭ピッチで０．２μｍ程度の小さな径の開口パターンを
ほぼ同じ大きさで丸く形成することが可能になる。
【００４９】（第４の実施形態）図１０は、本発明によ
る位相シフトマスクの第４の実施形態を示す平面図であ
る。図１０の位相シフトマスクは、図７の位相シフトマ
スクと同様に、透光性マスク基板と、透光性マスク基板
に形成された遮光部分４４と、透光性マスク基板に形成
された透光部分とを備えている。遮光膜の開口部として
形成された透光部分は、透光領域４１、４２および４３
を有しており、その平面レイアウトは第３の実施形態に
おれる透光領域２１、３２および３３の平面レイアウト
と同じである。
る位相シフトマスクの第４の実施形態を示す平面図であ
る。図１０の位相シフトマスクは、図７の位相シフトマ
スクと同様に、透光性マスク基板と、透光性マスク基板
に形成された遮光部分４４と、透光性マスク基板に形成
された透光部分とを備えている。遮光膜の開口部として
形成された透光部分は、透光領域４１、４２および４３
を有しており、その平面レイアウトは第３の実施形態に
おれる透光領域２１、３２および３３の平面レイアウト
と同じである。
【００５０】図１１は、図１０の位相シフトマスクのｇ
―ｇ’線断面を示す。図１１に示されるように、透光性
マスク基板４５の主面はＣｒ膜等の遮光性材料膜４６に
部分的に覆われている。透光性マスク基板４５の主面の
うち遮光性材料膜４６によって覆われていない部分４
７、４８および４９は、それぞれ、第１の透光領域４
１、第１の透光領域４２および第２の透光領域４３に対
応している。
―ｇ’線断面を示す。図１１に示されるように、透光性
マスク基板４５の主面はＣｒ膜等の遮光性材料膜４６に
部分的に覆われている。透光性マスク基板４５の主面の
うち遮光性材料膜４６によって覆われていない部分４
７、４８および４９は、それぞれ、第１の透光領域４
１、第１の透光領域４２および第２の透光領域４３に対
応している。
【００５１】彫り込み型の位相シフティング構造は、エ
ッチング等によって、透光性マスク基板４５を主面から
一定の深さまで掘り込むことによって形成される。彫り
込みの形成によって、透光性マスク基板４５の透光領域
における厚さが変化し、光路差を形成される。その結
果、透光領域を透過する光の位相に差が生じる。
ッチング等によって、透光性マスク基板４５を主面から
一定の深さまで掘り込むことによって形成される。彫り
込みの形成によって、透光性マスク基板４５の透光領域
における厚さが変化し、光路差を形成される。その結
果、透光領域を透過する光の位相に差が生じる。
【００５２】露光光の波長をλ、マスク基板４５の屈折
率をｎ、マスク基板４５の彫り込み深さをｄとした場
合、位相変化量ｘは、ｘ＝３６０／ｄ（ｎ−１）で与え
られる。本実施形態では、マスク基板４５のうち透光領
域４３に対応する部分４９には、彫り込み処理を行わ
ず、第１の透光領域４１に対応する部分４７の彫り込み
深さをλ（ｎ−１）／４、第１の透光領域４２に対応す
る部分４８の彫り込み深さを３λ（ｎ−１）／４にして
いる。そうすることによって、部分４７と部分４９との
間、および部分４８と部分４９との間に９０゜の位相差
を形成すると共に、部分４７と部分４８との間に１８０
゜の位相差を形成することができる。
率をｎ、マスク基板４５の彫り込み深さをｄとした場
合、位相変化量ｘは、ｘ＝３６０／ｄ（ｎ−１）で与え
られる。本実施形態では、マスク基板４５のうち透光領
域４３に対応する部分４９には、彫り込み処理を行わ
ず、第１の透光領域４１に対応する部分４７の彫り込み
深さをλ（ｎ−１）／４、第１の透光領域４２に対応す
る部分４８の彫り込み深さを３λ（ｎ−１）／４にして
いる。そうすることによって、部分４７と部分４９との
間、および部分４８と部分４９との間に９０゜の位相差
を形成すると共に、部分４７と部分４８との間に１８０
゜の位相差を形成することができる。
【００５３】彫り込み型の位相シフティング構造によれ
ば、マスク基板４５をエッチングするときにエッチング
面に荒れが生じ、その部分の光透過率が低下するおそれ
がある。本実施形態では、第２の透光領域４３に対して
は、そのようなエッチングを行わないため、第２の透光
領域４３に荒れは生じず、その部分の光透過率は他の透
光領域のそれより低下していない。マスク基板４５の主
面をエッチングすることにより第２の透光領域４３を形
成した場合、第２の透光領域４３の光透過率低下が露光
パターンの形成に大きな影響を及ぼす場合がある。
ば、マスク基板４５をエッチングするときにエッチング
面に荒れが生じ、その部分の光透過率が低下するおそれ
がある。本実施形態では、第２の透光領域４３に対して
は、そのようなエッチングを行わないため、第２の透光
領域４３に荒れは生じず、その部分の光透過率は他の透
光領域のそれより低下していない。マスク基板４５の主
面をエッチングすることにより第２の透光領域４３を形
成した場合、第２の透光領域４３の光透過率低下が露光
パターンの形成に大きな影響を及ぼす場合がある。
【００５４】図１２は、第１の透光領域４１に対応する
部分４８と第２の透光領域４３に対応する部分４９とに
対して彫り込み処理を行い、第１の透光領域４２に対応
する部分４７に対して彫り込み処理を行わなかった位相
シフトマスクを用いて形成した露光パターンを示してい
る。この露光パターンは、光強度シミュレータを用いて
得た。シミュレーションに際して、露光のしきい値強度
は０．３５、マスク基板４５の部分４８の光透過率は
０．８、部分４７および部分４９の光透過率は１に設定
した。透光領域の平面レイアウトは、第４の実施形態の
平面レイアウトど同じである。
部分４８と第２の透光領域４３に対応する部分４９とに
対して彫り込み処理を行い、第１の透光領域４２に対応
する部分４７に対して彫り込み処理を行わなかった位相
シフトマスクを用いて形成した露光パターンを示してい
る。この露光パターンは、光強度シミュレータを用いて
得た。シミュレーションに際して、露光のしきい値強度
は０．３５、マスク基板４５の部分４８の光透過率は
０．８、部分４７および部分４９の光透過率は１に設定
した。透光領域の平面レイアウトは、第４の実施形態の
平面レイアウトど同じである。
【００５５】図１２からわかるように、第１の透光領域
４１および４２によるホールパターンの大きさは異な
り、第２の透光領域４３のホールパターンは形成されて
いない。これに対して、第４の実施形態の位相シフトマ
スクによれば、図１３に示すように、第１の域４１およ
び４２によるホールパターンは同一の大きさになる。な
お、第４の実施形態についてのシミュレーションを行う
際に、マスク基板４５の部分４７および部分４８の光透
過率は０．８、部分４９の光透過率は１に設定した。
４１および４２によるホールパターンの大きさは異な
り、第２の透光領域４３のホールパターンは形成されて
いない。これに対して、第４の実施形態の位相シフトマ
スクによれば、図１３に示すように、第１の域４１およ
び４２によるホールパターンは同一の大きさになる。な
お、第４の実施形態についてのシミュレーションを行う
際に、マスク基板４５の部分４７および部分４８の光透
過率は０．８、部分４９の光透過率は１に設定した。
【００５６】以上のように、本実施形態の位相シフトマ
スクによれば、彫り込みによってレベンソン型の位相シ
フティング構造を形成するように行列状に規則正しく配
列した第１の透光領域と、第１の透光領域に囲まれた領
域内に彫り込みを行わないで形成され、周囲の第１の透
光領域に対して９０゜の位相差を形成する第２の透光領
域と、を配置することによって、０．４μｍ以下の狭ピ
ッチで０．２μｍ程度の小さな径の開口パターンをほぼ
同じ大きさで丸く形成することが高い精度で可能にな
る。
スクによれば、彫り込みによってレベンソン型の位相シ
フティング構造を形成するように行列状に規則正しく配
列した第１の透光領域と、第１の透光領域に囲まれた領
域内に彫り込みを行わないで形成され、周囲の第１の透
光領域に対して９０゜の位相差を形成する第２の透光領
域と、を配置することによって、０．４μｍ以下の狭ピ
ッチで０．２μｍ程度の小さな径の開口パターンをほぼ
同じ大きさで丸く形成することが高い精度で可能にな
る。
【００５７】（第５の実施形態）図１４（ａ）〜（ｆ）
を参照しながら、本発明による電子装置の製造方法の実
施形態を説明する。ここでは、電子装置として、微細な
メモリーセルを備えたＤＲＡＭを例にとって実施形態を
説明する。
を参照しながら、本発明による電子装置の製造方法の実
施形態を説明する。ここでは、電子装置として、微細な
メモリーセルを備えたＤＲＡＭを例にとって実施形態を
説明する。
【００５８】まず、図１４（ａ）に示されるように、公
知の半導体製造方法を使用して素子分離領域５１を半導
体基板５０に形成したあと、ＭＯＳ型トランジスタのワ
ードラインをＰ型半導体基板５０に形成する。ワードラ
インは、例えば、多結晶シリコン膜５２、タングステン
シリサイド膜５４および窒化膜５３の３層を含む。ワー
ドラインを覆うようにして窒化膜を基板５０上に堆積し
た後、窒化膜を表面からエッチバックし、それによって
ワードラインの側壁に窒化膜からなるサイドウォールス
ペーサを形成する。その後、例えば、２×１０13ｃｍ-2
のリン（Ｐ）イオンを１０ｋｅＶの加速エネルギーで基
板５０に注入し、低濃度Ｎ型拡散領域５５を基板５０内
に形成する。
知の半導体製造方法を使用して素子分離領域５１を半導
体基板５０に形成したあと、ＭＯＳ型トランジスタのワ
ードラインをＰ型半導体基板５０に形成する。ワードラ
インは、例えば、多結晶シリコン膜５２、タングステン
シリサイド膜５４および窒化膜５３の３層を含む。ワー
ドラインを覆うようにして窒化膜を基板５０上に堆積し
た後、窒化膜を表面からエッチバックし、それによって
ワードラインの側壁に窒化膜からなるサイドウォールス
ペーサを形成する。その後、例えば、２×１０13ｃｍ-2
のリン（Ｐ）イオンを１０ｋｅＶの加速エネルギーで基
板５０に注入し、低濃度Ｎ型拡散領域５５を基板５０内
に形成する。
【００５９】次に、図１４（ｂ）に示すように、トラン
ジスタ構造を覆う第１層間絶縁膜５６を形成した後、リ
ソグラフィ工程において本発明による位相シフトマスク
を用いてフォトレジスト５７のパターニングを行う。こ
の際、図１に示す透光領域１１、１２および１３は、そ
れぞれ、レジスト５７の開口部５８’、５９’および６
０’を規定する。図１４（ｂ）では、３つの開口部５
８’、５９’および６０’のみが示されているが、実際
には、図３の平面レイアウトに示すように多数の開口部
が形成される。本実施形態で形成する開口部５８’およ
び５９’のサイズは、０．２４μｍであり、開口部６
０’のサイズは０．２８μｍである。また、開口部’５
８’〜６０’の最小ピッチは、０．３８μｍである。
ジスタ構造を覆う第１層間絶縁膜５６を形成した後、リ
ソグラフィ工程において本発明による位相シフトマスク
を用いてフォトレジスト５７のパターニングを行う。こ
の際、図１に示す透光領域１１、１２および１３は、そ
れぞれ、レジスト５７の開口部５８’、５９’および６
０’を規定する。図１４（ｂ）では、３つの開口部５
８’、５９’および６０’のみが示されているが、実際
には、図３の平面レイアウトに示すように多数の開口部
が形成される。本実施形態で形成する開口部５８’およ
び５９’のサイズは、０．２４μｍであり、開口部６
０’のサイズは０．２８μｍである。また、開口部’５
８’〜６０’の最小ピッチは、０．３８μｍである。
【００６０】次に、図１４（ｃ）に示すように、フォト
レジスト５７をエッチングマスクとして第１層間絶縁膜
中にホールを形成した後、Ｎ型多結晶シリコン膜によっ
てホールを埋め込む。その後、ＣＭＰ（化学的機械研
磨）法によって、Ｎ型多結晶シリコン膜および層間絶縁
膜５６の表面に対して平坦化処理を行い、ストレージノ
ードコンタクトホールをプラグ５８および５９で埋め込
むとともに、ビットラインコンタクトホールをプラグ６
０で埋め込む。プラグ５８〜６０はＮ型多結晶シリコン
膜から形成されている。
レジスト５７をエッチングマスクとして第１層間絶縁膜
中にホールを形成した後、Ｎ型多結晶シリコン膜によっ
てホールを埋め込む。その後、ＣＭＰ（化学的機械研
磨）法によって、Ｎ型多結晶シリコン膜および層間絶縁
膜５６の表面に対して平坦化処理を行い、ストレージノ
ードコンタクトホールをプラグ５８および５９で埋め込
むとともに、ビットラインコンタクトホールをプラグ６
０で埋め込む。プラグ５８〜６０はＮ型多結晶シリコン
膜から形成されている。
【００６１】次に、図１４（ｄ）に示すように、第１層
間絶縁膜５６上に絶縁膜６１を堆積した後、プラグ６０
に接続するためのコンタクトホールを絶縁膜６１に開口
する。絶縁膜６１上にタングステン膜を堆積した後、タ
ングステン膜をパターニングすることによってビットラ
イン６２を形成する。ビットライン６２は、絶縁膜６１
の開口部を介してプラグ６０に接触する。
間絶縁膜５６上に絶縁膜６１を堆積した後、プラグ６０
に接続するためのコンタクトホールを絶縁膜６１に開口
する。絶縁膜６１上にタングステン膜を堆積した後、タ
ングステン膜をパターニングすることによってビットラ
イン６２を形成する。ビットライン６２は、絶縁膜６１
の開口部を介してプラグ６０に接触する。
【００６２】次に、図１４（ｅ）に示すように、ビット
ライン６２を覆うように第２層間絶縁膜６３を絶縁膜６
１上に堆積した後、プラグ５８および５９に接続するた
めのコンタクトホールを第２層間絶縁膜６３中に形成す
る。次に、これらのコンタクトホールをＮ型多結晶シリ
コン膜で埋め込んだ後、ＣＭＰ法による平坦化処理を実
行し、ストレージノードコンタクト６４を形成する。
ライン６２を覆うように第２層間絶縁膜６３を絶縁膜６
１上に堆積した後、プラグ５８および５９に接続するた
めのコンタクトホールを第２層間絶縁膜６３中に形成す
る。次に、これらのコンタクトホールをＮ型多結晶シリ
コン膜で埋め込んだ後、ＣＭＰ法による平坦化処理を実
行し、ストレージノードコンタクト６４を形成する。
【００６３】次に、図１４（ｆ）に示すように、ストレ
ージ電極６５、容量絶縁膜６６、プレート電極６７を第
２層間絶縁膜６３上に形成する。ストレージ電極６５は
ストレージノードコンタクト６４を介して第１層間絶縁
膜中のプラグ５８および５９に電気的に接続される。
ージ電極６５、容量絶縁膜６６、プレート電極６７を第
２層間絶縁膜６３上に形成する。ストレージ電極６５は
ストレージノードコンタクト６４を介して第１層間絶縁
膜中のプラグ５８および５９に電気的に接続される。
【００６４】このような製造方法によれば、０．４μｍ
以下の狭いピッチでストレージノードコンタクトホール
を形成するとともに、ストレージノードコンタクトホー
ルの位置から１／２ピッチずれた位置にビットラインコ
ンタクトホールを同時に形成することができる。その結
果、０．３μｍ2以下のエリアにひとつの微細なメモリ
ーセルを形成することが可能になり、１ＧｂｉｔＤＲＡ
Ｍの集積度を実現することが可能になる。
以下の狭いピッチでストレージノードコンタクトホール
を形成するとともに、ストレージノードコンタクトホー
ルの位置から１／２ピッチずれた位置にビットラインコ
ンタクトホールを同時に形成することができる。その結
果、０．３μｍ2以下のエリアにひとつの微細なメモリ
ーセルを形成することが可能になり、１ＧｂｉｔＤＲＡ
Ｍの集積度を実現することが可能になる。
【００６５】上記実施形態の各露光工程では、図１５
（ａ）に示すような形状のアパーチャーを用いている。
図中の数字は、アパーチャーの円盤状遮光部分の半径に
対する開口部の位置やサイズの比率を示している。図１
５（ａ）に示す形状のアパーチャーを用いる代わりに、
図１５（ｂ）に示す形状のアパーチャーを用いて露光を
行っても良い。図１５（ａ）に示す形状のアパーチャー
を用いて行う照明を通常照明法（on-axis照明法と呼
び、図１５（ｂ）に示す形状のアパーチャーを用いて行
う照明を変形照明法（off-axis照明法）のひとつと呼ぶ
ことができる。図１５（ｂ）のアパーチャーは、４つの
開口部を有している。通常照明法による場合、露光時に
焦点ズレが生じると、図１５（ｃ）に示すように転写パ
ターンが歪んでしまうことがある。しかし、変形照明法
による場合、図１５（ｄ）に示すように、露光時に焦点
ズレが生じても、歪みの少ない整った形状の転写パター
ンが得られる。なお、図１５（ｃ）および（ｄ）の転写
パターンは、シュミレーションによって得たものであ
る。
（ａ）に示すような形状のアパーチャーを用いている。
図中の数字は、アパーチャーの円盤状遮光部分の半径に
対する開口部の位置やサイズの比率を示している。図１
５（ａ）に示す形状のアパーチャーを用いる代わりに、
図１５（ｂ）に示す形状のアパーチャーを用いて露光を
行っても良い。図１５（ａ）に示す形状のアパーチャー
を用いて行う照明を通常照明法（on-axis照明法と呼
び、図１５（ｂ）に示す形状のアパーチャーを用いて行
う照明を変形照明法（off-axis照明法）のひとつと呼ぶ
ことができる。図１５（ｂ）のアパーチャーは、４つの
開口部を有している。通常照明法による場合、露光時に
焦点ズレが生じると、図１５（ｃ）に示すように転写パ
ターンが歪んでしまうことがある。しかし、変形照明法
による場合、図１５（ｄ）に示すように、露光時に焦点
ズレが生じても、歪みの少ない整った形状の転写パター
ンが得られる。なお、図１５（ｃ）および（ｄ）の転写
パターンは、シュミレーションによって得たものであ
る。
【００６６】本発明の位相シフトマスクは、行列状に規
則正しく配列された多数の孤立パターンと、それらの孤
立パターンの位置からシフトした位置の他の孤立パター
ンとを含むレイアウトを形成する場合に広く適用でき
る。すなわち、各透光領域は、コンタクトホール等の開
口部に対応している必要性は無い。例えば、各透光領域
が量子ドット等の微細な構造物に対応していても良い。
則正しく配列された多数の孤立パターンと、それらの孤
立パターンの位置からシフトした位置の他の孤立パター
ンとを含むレイアウトを形成する場合に広く適用でき
る。すなわち、各透光領域は、コンタクトホール等の開
口部に対応している必要性は無い。例えば、各透光領域
が量子ドット等の微細な構造物に対応していても良い。
【００６７】また、本発明の位相シフトマスクは、少な
くとも４個の孤立パターンと、その４個の孤立パターン
に囲まれた他のパターンとを含み、各孤立パターンが相
互に近接するような平面レイアウトを実現する場合にも
使用可能である。
くとも４個の孤立パターンと、その４個の孤立パターン
に囲まれた他のパターンとを含み、各孤立パターンが相
互に近接するような平面レイアウトを実現する場合にも
使用可能である。
【００６８】なお、本発明の位相シフトマスクをレジス
トの露光工程以外に使用することも可能である。例え
ば、薄膜堆積工程やエッチング工程において、本発明の
位相シフトマスクを用いた一種の露光を行い、それによ
って薄膜堆積プロセスやエッチングプロセスに光学的な
作用を与えても良い。そのような光学的な作用が上記プ
ロセスに与える影響の程度は、面内の光強度分布に応じ
て変化するため、微細な構造を形成することが可能にな
る。
トの露光工程以外に使用することも可能である。例え
ば、薄膜堆積工程やエッチング工程において、本発明の
位相シフトマスクを用いた一種の露光を行い、それによ
って薄膜堆積プロセスやエッチングプロセスに光学的な
作用を与えても良い。そのような光学的な作用が上記プ
ロセスに与える影響の程度は、面内の光強度分布に応じ
て変化するため、微細な構造を形成することが可能にな
る。
【００６９】
【発明の効果】本発明の位相シフトマスクによれば、隣
接する２個の第１透光領域は露光光に対して相互に実質
的に１８０゜の位相差を形成し、第２透光領域は露光光
に対して第２透光領域を囲む４個の第１透光領域との間
で実質的に９０゜の位相差を形成するため、行列状に規
則正しく配列された孤立パターンと、それらの孤立パタ
ーンの位置からシフトした位置に配置された孤立パター
ンとを同時に露光形成することができる。
接する２個の第１透光領域は露光光に対して相互に実質
的に１８０゜の位相差を形成し、第２透光領域は露光光
に対して第２透光領域を囲む４個の第１透光領域との間
で実質的に９０゜の位相差を形成するため、行列状に規
則正しく配列された孤立パターンと、それらの孤立パタ
ーンの位置からシフトした位置に配置された孤立パター
ンとを同時に露光形成することができる。
【００７０】従来のレベンソン型位相シフトマスクによ
れば、形成できないと考えられていた、不規則な位置に
も９０゜の位相差を与えることによって、他のパターン
に近接する位置に高い解像度でパターンを転写すること
が可能になる。このことは、特に半導体集積回路装置に
おいて不規則に配列された部分を含む高密度コンタクト
ホールパターンの形成に極めて有益な効果をもたらす。
れば、形成できないと考えられていた、不規則な位置に
も９０゜の位相差を与えることによって、他のパターン
に近接する位置に高い解像度でパターンを転写すること
が可能になる。このことは、特に半導体集積回路装置に
おいて不規則に配列された部分を含む高密度コンタクト
ホールパターンの形成に極めて有益な効果をもたらす。
【図１】本発明による転写露光用位相シフトマスクの第
１の実施形態の平面図である。
１の実施形態の平面図である。
【図２】シミュレーションによって求めた図１の位相シ
フトマスクによる透過光強度分布を示すグラフである。
フトマスクによる透過光強度分布を示すグラフである。
【図３】（ａ）は、シミュレーションによって求めた図
１の位相シフトマスクによる露光パターンを示す平面図
であり、（ｂ）は、図１の位相シフトマスクをＤＲＡＭ
の製造方法に使用する場合において、ＤＲＡＭのメモリ
セルアレイ部の活性領域とコンタクトホールとの関係の
一例を模式的に示す平面レイアウト図である。
１の位相シフトマスクによる露光パターンを示す平面図
であり、（ｂ）は、図１の位相シフトマスクをＤＲＡＭ
の製造方法に使用する場合において、ＤＲＡＭのメモリ
セルアレイ部の活性領域とコンタクトホールとの関係の
一例を模式的に示す平面レイアウト図である。
【図４】本発明による転写露光用位相シフトマスクの第
２の実施形態の平面図である。
２の実施形態の平面図である。
【図５】シミュレーションによって求めた図４の位相シ
フトマスクによる透過光強度分布を示すグラフである。
フトマスクによる透過光強度分布を示すグラフである。
【図６】シミュレーションによって求めた図４の位相シ
フトマスクによる露光パターンを示す平面図である。
フトマスクによる露光パターンを示す平面図である。
【図７】本発明による転写露光用位相シフトマスクの第
３の実施形態の平面図である。
３の実施形態の平面図である。
【図８】シミュレーションによって求めた図７の位相シ
フトマスクによる透過光強度分布を示すグラフである。
フトマスクによる透過光強度分布を示すグラフである。
【図９】シミュレーションによって求めた図７の位相シ
フトマスクによる露光パターンを示す平面図である。
フトマスクによる露光パターンを示す平面図である。
【図１０】本発明による転写露光用位相シフトマスクの
第４の実施形態の平面図である。
第４の実施形態の平面図である。
【図１１】本発明による転写露光用位相シフトマスクの
第４の実施形態の断面図である。
第４の実施形態の断面図である。
【図１２】シミュレーションによって求めた図１０の位
相シフトマスクの変形例による露光パターンを示す平面
図である。
相シフトマスクの変形例による露光パターンを示す平面
図である。
【図１３】シミュレーションによって求めた図１０の位
相シフトマスクによる露光パターンを示す平面図であ
る。
相シフトマスクによる露光パターンを示す平面図であ
る。
【図１４】（ａ）から（ｆ）は、本発明による電子装置
の製造方法の実施形態を説明するための工程断面図であ
る。
の製造方法の実施形態を説明するための工程断面図であ
る。
【図１５】（ａ）は通常照明法に使用されるアパーチャ
ーの平面図、（ｂ）は変形照明法に使用されるアパーチ
ャーの平面図、（ｃ）は通常照明法による露光によって
形成された転写パターンの平面図、（ｄ）は変形照明法
による露光によって形成された転写パターンの平面図で
ある。
ーの平面図、（ｂ）は変形照明法に使用されるアパーチ
ャーの平面図、（ｃ）は通常照明法による露光によって
形成された転写パターンの平面図、（ｄ）は変形照明法
による露光によって形成された転写パターンの平面図で
ある。
１１、１２、１３ 透光領域 １４ 遮光部分 ２１、２２、３３ 透光領域 ２４ 遮光部分 ３１、３２、３３ 透光領域 ３４ 遮光部分 ４１、４２、４３ 透光領域 ４４ 遮光部分 ４５ 透光性マスク基板 ４６ 遮光性材料膜 ４７、４８ 彫り込みシフター付き透光領域 ４９ 彫り込みシフター無しの透光領域 ５０ Ｐ型半導体基板 ５１ 素子分離領域 ５５ 低濃度Ｎ型拡散領域 ５８、５９ ストレージノードコンタクト埋め込みプラ
グ ６０ ビットラインコンタクト埋め込みプラグ ６２ ビットライン ６４ ストレージノードコンタクト
グ ６０ ビットラインコンタクト埋め込みプラグ ６２ ビットライン ６４ ストレージノードコンタクト
Claims (18)
- 【請求項１】 透光性マスク基板と、前記透光性マスク
基板に形成された遮光部分と、前記透光性マスク基板に
形成された透光部分とを備えた位相シフトマスクであっ
て、 前記透光部分は、 第１の方向および前記第１の方向とは異なる第２の方向
に沿って周期的に配列された複数の第１透光領域と、 前記複数の第１透光領域のうちの隣接する４個の第１透
光領域に囲まれた領域内に設けられた少なくともひとつ
の第２透光領域と、を有し、 前記複数の第１透光領域のうちの隣接する２個の第１透
光領域は、露光光に対して相互に実質的に１８０゜の位
相差を形成し、 前記第２透光領域は、前記露光光に対して、前記第２透
光領域を囲む前記４個の第１透光領域との間で実質的に
９０゜の位相差を形成する、位相シフトマスク。 - 【請求項２】 前記複数の第１透光領域の少なくとも一
部の表面は、前記透光性マスク基板の主面とは異なるレ
ベルに位置している請求項１に記載の位相シフトマス
ク。 - 【請求項３】 前記複数の第１透光領域の前記少なくと
も一部の表面は、前記透光性マスク基板の主面から内部
に彫り込まれている請求項２に記載の位相シフトマス
ク。 - 【請求項４】 前記第２透光領域の表面は、前記複数の
第１透光領域の表面とは異なるレベルに位置している請
求項２または３に記載の位相シフトマスク。 - 【請求項５】 前記第２透光領域の表面は、前記透光性
マスク基板の主面と同一レベルに位置している請求項４
に記載の位相シフトマスク。 - 【請求項６】 前記複数の第１透光領域のうちの隣接す
る２個の第１透光領域の間に形成される位相差は、１６
０゜以上２００゜以下の範囲内に含まれている請求項１
に記載の位相シフトマスク。 - 【請求項７】 前記第２透光領域と前記第１透光領域と
の間に形成される位相差は、７０゜以上１１０゜以下の
範囲内に含まれている請求項１または６に記載の位相シ
フトマスク。 - 【請求項８】 前記第１の方向と前記第２の方向とは垂
直である請求項１に記載の位相シフトマスク。 - 【請求項９】 前記複数の第１透光領域の各々はホール
形状を有している請求項１に記載の位相シフトマスク。 - 【請求項１０】 前記第２透光領域のサイズは前記第１
透光領域のサイズよりも大きい請求項１に記載の位相シ
フトマスク。 - 【請求項１１】 前記第１の方向に沿って計測した前記
第１透光領域の配列間隔は、前記第２の方向に沿って計
測した前記第１透光領域の配列間隔の約２倍である請求
項１に記載の位相シフトマスク。 - 【請求項１２】 前記第２の方向に沿って計測した前記
第１透光領域のサイズは、前記第１の方向に沿って計測
した前記第１透光領域のサイズよりも小さい請求項１に
記載の位相シフトマスク。 - 【請求項１３】 透光性マスク基板と、前記透光性マス
ク基板に形成された遮光部分と、前記透光性マスク基板
に形成された透光部分とを備えた位相シフトマスクを用
いる電子装置の製造方法であって、 前記位相シフトマスクの前記透光部分は、 第１の方向および前記第１の方向とは異なる第２の方向
に沿って周期的に配列された複数の第１透光領域と、 前記複数の第１透光領域のうちの隣接する４個の第１透
光領域に囲まれた領域内に設けられた少なくともひとつ
の第２透光領域と、を有し、 前記複数の第１透光領域のうちの隣接する２個の第１透
光領域は、露光光に対して相互に実質的に１８０゜の位
相差を形成し、 前記第２透光領域は、前記露光光に対して、前記第２透
光領域を囲む前記４個の第１透光領域との間で実質的に
９０゜の位相差を形成し、 前記電子装置の製造方法は、 前記電子装置の一部を形成するために使用される膜の上
にレジスト層を形成する工程と、 前記レジスト層に対して前記位相シフトマスクを介して
露光光を照射する工程と、 前記レジスト層を現像する工程と、 前記レジスト層で部分的に覆われた前記膜をパターニン
グする工程と、を包含する電子装置の製造方法。 - 【請求項１４】 前記電子装置は半導体集積回路装置装
置であり、 前記第１透光領域および前記第２透光領域は、前記膜に
形成される開口部を規定する請求項１３に記載の電子装
置の製造方法。 - 【請求項１５】 前記半導体集積回路装置はダイナミッ
クラムメモリであり、 前記第１透光領域は、メモリセルとストレージ部とを接
続するためのストレージノードコンタクトホールを規定
し、 前記第２透光領域は、前記メモリセルとビットラインと
を接続するためのビットラインコンタクトホールを規定
する請求項１４に記載の電子装置の製造方法。 - 【請求項１６】 前記レジスト層に対して前記位相シフ
トマスクを介して前記露光光を照射する工程において、
変形照明法を用いる請求項１３、１４または１５に記載
の電子装置の製造方法。 - 【請求項１７】 透光性マスク基板と、前記透光性マス
ク基板に形成された遮光部分と、前記透光性マスク基板
に形成された透光部分とを備えた位相シフトマスクであ
って、 前記透光部分は、 少なくとも４個の第１透光領域と、 前記第１透光領域のうちの隣接する４個の第１透光領域
に囲まれた領域内に設けられた少なくともひとつの第２
透光領域と、を有し、 前記隣接する４個の第１透光領域のうちの隣接する２個
の第１透光領域は、露光光に対して相互に実質的に１８
０度の位相差を形成し、 前記第２透光領域は、前記露光光に対して、前記第２透
光領域を囲む前記４個の第１透光領域との間で実質的に
９０度の位相差を形成し、 それによって、前記第１透光領域および前記第２透光領
域に対応するパターンを分離して結像することができ
る、位相シフトマスク。 - 【請求項１８】 透光性マスク基板と、前記透光性マス
ク基板に形成された遮光部分と、前記透光性マスク基板
に形成された透光部分とを備えた位相シフトマスクを用
いる電子装置の製造方法であって、 前記透光部分は、 少なくとも４個の第１透光領域と、 前記第１透光領域のうちの隣接する４個の第１透光領域
に囲まれた領域内に設けられた少なくともひとつの第２
透光領域と、を有し、 前記隣接する４個の第１透光領域のうちの隣接する２個
の第１透光領域は、露光光に対して相互に実質的に１８
０゜の位相差を形成し、 前記第２透光領域は、前記露光光に対して、前記第２透
光領域を囲む前記４個の第１透光領域との間で実質的に
９０゜の位相差を形成し、 それによって、前記第１透光領域および前記第２透光領
域に対応するパターンを分離して結像することができ、 前記電子装置の製造方法は、前記位相シフトマスクを用
いた露光工程を包含する電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17240298A JP2938859B2 (ja) | 1997-07-01 | 1998-06-19 | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-175423 | 1997-07-01 | ||
| JP17542397 | 1997-07-01 | ||
| JP17240298A JP2938859B2 (ja) | 1997-07-01 | 1998-06-19 | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1172904A true JPH1172904A (ja) | 1999-03-16 |
| JP2938859B2 JP2938859B2 (ja) | 1999-08-25 |
Family
ID=26494765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17240298A Expired - Fee Related JP2938859B2 (ja) | 1997-07-01 | 1998-06-19 | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2938859B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178391A (ja) * | 2004-12-22 | 2006-07-06 | Hynix Semiconductor Inc | 多重透過位相マスク及びこれを用いた露光方法 |
| JP2008310091A (ja) * | 2007-06-15 | 2008-12-25 | Shin Etsu Chem Co Ltd | ハーフトーン型位相シフトマスク |
| JP2011044721A (ja) * | 2008-03-03 | 2011-03-03 | Toshiba Corp | 半導体装置の製造方法 |
| US8293456B2 (en) | 2008-03-03 | 2012-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| JP2020134763A (ja) * | 2019-02-21 | 2020-08-31 | 凸版印刷株式会社 | 位相シフトマスクの製造方法および位相シフトマスク |
-
1998
- 1998-06-19 JP JP17240298A patent/JP2938859B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006178391A (ja) * | 2004-12-22 | 2006-07-06 | Hynix Semiconductor Inc | 多重透過位相マスク及びこれを用いた露光方法 |
| JP2008310091A (ja) * | 2007-06-15 | 2008-12-25 | Shin Etsu Chem Co Ltd | ハーフトーン型位相シフトマスク |
| JP2011044721A (ja) * | 2008-03-03 | 2011-03-03 | Toshiba Corp | 半導体装置の製造方法 |
| US8293456B2 (en) | 2008-03-03 | 2012-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| US8679731B2 (en) | 2008-03-03 | 2014-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| JP2020134763A (ja) * | 2019-02-21 | 2020-08-31 | 凸版印刷株式会社 | 位相シフトマスクの製造方法および位相シフトマスク |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2938859B2 (ja) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436016B1 (ko) | 위상시프트마스크및이마스크를이용한전자장치의제조방법 | |
| US8580685B2 (en) | Integrated circuit having interleaved gridded features, mask set, and method for printing | |
| US5700731A (en) | Method for manufacturing crown-shaped storage capacitors on dynamic random access memory cells | |
| US8048762B2 (en) | Manufacturing method of semiconductor device | |
| KR19980018900A (ko) | 반도체장치의 제조방법 및 노광용 마스크(method of manufacturing the semiconductor device and mask for use in exposing) | |
| CN101447398A (zh) | 在半导体器件中形成硬掩模图案的方法 | |
| JP2010080944A (ja) | 半導体装置の製造方法 | |
| US6864021B2 (en) | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process | |
| US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
| JP2938859B2 (ja) | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 | |
| KR100564578B1 (ko) | 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법 | |
| KR100436784B1 (ko) | 반도체집적회로장치의제조방법 | |
| US8080349B2 (en) | Exposure mask and method for manufacturing semiconductor device using the same | |
| JP2000294502A (ja) | 半導体装置とその製造方法およびこれに用いるフォトマスク | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| KR100188797B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5712063A (en) | Phase shift mask comprising light shielding regions having a multiple box structure | |
| US7955987B2 (en) | Exposure mask and method of forming a contact hole of a semiconductor device employing the same | |
| JP3152195B2 (ja) | 導電体の作製方法および電極パターン | |
| KR20110001289A (ko) | 리소그래피용 마스크 | |
| JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
| KR100207489B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20070001751A (ko) | 반도체 소자 스토리지 노드 콘택의 형성 방법 | |
| JPH11223930A (ja) | 透過型露光用位相シフトマスクおよび該シフトマスクを用いた半導体集積回路装置の製造方法 | |
| JP2005260258A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |