JPH1169303A

JPH1169303A - データ処理装置、データ処理方法及びコンピュータ読み取り可能な記録媒体

Info

Publication number: JPH1169303A
Application number: JP22239397A
Authority: JP
Inventors: Shusuke Hoshi; 秀典星
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-08-19
Filing date: 1997-08-19
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】メモリのデータを誤り訂正処理する場合に効
率良くメモリアクセスを行い、高速に処理できるように
する。【解決手段】ディジタルＶＴＲにおいて、１フレーム
分のビデオデータは１２トラックに記録されるものとす
ると、１トラックには１４９個のシンクブロック（１シ
ンクブロックは８８バイト）が記録される。これをＳＤ
ＲＡＭのメモリに記憶するときは、同一の列アドレス上
に５個づつのシンクブロックを行アドレス毎に配置す
る。従って、０〜１４８のシンクブロックは、０〜２９
の列アドレスに記憶される。これを読み出して誤り訂正
処理する場合は、列アドレスを固定し行アドレスを制御
して５個づつのシンクブロックを読み出すようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、各種データ、特に
画像データ等の符号化、復号化等の処理を行う場合に用
いて好適なデータ処理装置、データ処理方法及びコンピ
ュータ読み取り可能な記録媒体に関する。

【０００２】

【従来の技術】従来から、膨大なデータ量の各種データ
を符号化することによりデータ量を削減して比較的低い
伝送レートで伝送し得るようにするための各種装置が開
発されている。例えば画像データを磁気テープ等の記録
媒体に記録するディジタルＶＴＲにおいても、１２４Ｍ
ｂｐｓ程度の入力画像データを５分の１の２５Ｍｂｐｓ
程度に圧縮して磁気テープ上に記録し、再生するための
規格が制定されている。

【０００３】このような規格に基づくディジタルＶＴＲ
においては、入力データをＤＣＴ変換した後に量子化
し、この量子化データをハフマン符号化等により可変長
符号化することによってデータの圧縮を行っており、さ
らに量子化する際の量子化ステップを各種のパラメータ
に基づいて可変したり、可変長符号化された後のデータ
量が一定になるようにレート制御が行われる。上記処理
されたデータは、メモリを介して例えばリード・ソロモ
ン符号を用いたエラー検出／訂正のための処理が行われ
内符号（以下、Ｃ１と記す）と外符号（以下、Ｃ２と記
す）とが付加されて、磁気テープ等の記録メディアに記
録される。

【０００４】また、入力画像データをフレーム、或いは
フィールド間動き補償付き予測符号化を用いて圧縮し、
この予測符号化データを上述のようなＤＣＴ、量子化及
び可変長符号化を用いて更に圧縮するようにしたＭＰＥ
Ｇ規格が制定されており、この規格に対応したＣＤ−Ｒ
ＯＭ等の各種装置が開発されている。

【０００５】

【発明が解決しようとする課題】上述のようなディジタ
ルＶＴＲやＣＤ−ＲＯＭ等の装置においては、エラー検
出／訂正のために、ある固定長ブロック単位に処理を行
っている。そのためにメモリアクセスの効率が非常に悪
く、システム構成のネックになっていた。

【０００６】本発明は、上述のような事情に鑑みてなさ
れたものであり、メモリアクセスの効率を良くし、特に
誤り訂正処理時に高速かつ効率的なメモリアクセスが可
能なデータ処理装置、データ処理方法及びこの装置で用
いられるコンピュータ読み取り可能な記録媒体を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】本発明によるデータ処理
装置においては、所定長を有するシンクブロック単位に
構成されたデータを記憶する記憶手段と、上記記憶手段
の書き込み、読み出しを制御し、書き込み時には複数の
異なるシンクブロックが同一の列アドレス上の連続する
複数の行アドレスに配置されるように制御する制御手段
と、上記記憶手段の上記データを読み出して処理し、そ
の際、上記列アドレスを固定しながら上記行アドレスを
制御することにより上記複数のシンクブロックを読み出
すデータ処理手段とを設けている。

【０００８】本発明によるデータ処理方法においては、
所定長を有するシンクブロック単位に構成されたデータ
を記憶するメモリの書き込み、読み出しを制御し、書き
込み時には複数の異なるシンクブロックが同一の列アド
レス上の連続する複数の行アドレスに配置されるように
制御する制御ステップと、上記メモリの上記列アドレス
を固定しながら上記行アドレスを制御することにより上
記複数のシンクブロックのデータを読み出し、上記デー
タの誤り訂正処理を行うデータ処理ステップとを有して
いる。

【０００９】本発明によるコンピュータ読み取り可能な
記録媒体においては、所定長を有するシンクブロック単
位に構成されたデータを記憶する記憶手段の書き込み、
読み出しを制御し、書き込み時には複数の異なるシンク
ブロックが同一の列アドレス上の連続する複数の行アド
レスに配置されるように制御する制御処理と、上記記憶
手段の上記データを読み出して処理し、その際、上記列
アドレスを固定しながら上記行アドレスを制御すること
により上記複数のシンクブロックを読み出すデータ処理
とを実行するためのプログラムを記録している。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を図１
ないし図６を用いて説明する。図１は、本発明をディジ
タルＶＴＲに適用した場合の基本構成を示すブロック図
である。本実施の形態は、図１に示すように各種の処理
ブロックが内／外のＣＰＵによっで制御されつつ各々が
所望のタイミングでメモリにアクセスし、それらのアク
セス要求をメモリ制御部が調停することで各処理ブロッ
クの動作を保証するように構成されている。

【００１１】また、本実施の形態における各処理ブロッ
クは、ＳＤ対応の画像データ及びオーディオデータのリ
アルタイム処理を行うことができ、本実施の形態におい
ては、このような処理ブロックを並列配置してブロック
に時分割的に画像データ及びオーディオデータを供給し
て処理されることによって、１フレーム当たりのデータ
量が上記ＳＤ画像データの倍であるようなＨＤ対応の画
像データ及びオーディオデータをリアルタイムに処理す
ることができるように構成されている。

【００１２】図１に示すように処理ユニット１０は、カ
メラからの入力データ、ＥＶＦへの出力データ、ライン
入出力データ等のデータを処理するデータＩ／Ｏブロッ
ク１、上記入力データに対してＹ／Ｃ分離等の処理をす
る画像データ入出力ブロック３、オーディオ処理ブロッ
ク５、画像データに対して離散コサイン変換を用いた変
換長符号化／復号化を行う符号化／ブロック７、誤り訂
正ブロック９、記録時に上記符号化データをテープフォ
ーマットに変換し、再生時にデフォーマット処理をする
ための符号化データ入出力ブロック１１、記録／再生時
の電磁変換処理を行う電磁変換処理ブロック２５等の各
処理ブロックから大略構成されている。これら各ブロッ
クはアドレス変換回路１３及びメモリインターフェース
１５を介して外付けのメモリ１７とデータの授受を行
う。

【００１３】上記各処理ブロックの動作は、内部の電気
系の処理を制御するシステムコントロールＣＰＵ１９か
らＣＰＵバスＣＢＳ２を介して供給される所定のコマン
ドと、外部のサーボ系ＣＰＵ２３からＣＰＵバスＣＢＳ
１及びインターフェース２１及び上記ＣＢＳ２を介して
供給される所定のコマンドとによって制御されることに
より、並列配置された各ブロックを時分割処理される。

【００１４】また、ＲＯＭ３３は、ＣＰＵ１９で制御さ
れる各処理ブロックで実行される処理のプログラムを記
録した本発明による記録媒体としてのＲＯＭである。こ
の記録媒体としては、この他にＲＡＭ等の半導体メモ
リ、光ディスク、光磁気ディスク、磁気媒体等を用いる
ことができる。

【００１５】本実施の形態における上記メモリ１７は、
クロックの立ち上がりに同期してデータのバースト転送
を行い得るＳＤＲＡＭ（Ｓｙｎｃｒｏｎｏｕｓ−ＤＲＡ
Ｍ）が用いられており、図１に示すようにジッターの無
い外部の周波数発振器２７から処理ユニット１０内の周
波数逓倍器２９に例えば、２７．５ＭＨｚのクロックを
供給し、そこで逓倍されて発生した６７．５ＭＨｚがリ
ファレンスクロックとして供給される。ここでリファレ
ンスクロック６７．５ＭＨｚ（ＭＣＬＫ）は、周波数発
振器３１で作られるＨＳｙｎｃにロックした１３．５
ＭＨｚの整数倍（５倍）に設定されている。また、この
ようなメモリ１７においては、所定量のデータをクロッ
クに同期してバースト転送することができ、全体として
高速なリード／ライトのアクセスを可能とする。

【００１６】このようなメモリ１７のメモリ空間は、図
２に示すように２フレーム分の容量を備え、符号化され
る前の画像データ（Ｙ、Ｃｒ、Ｃｂ）が画素単位で書き
込まれるビデオメモリ（ＶＭ）領域と、２フレーム分の
符号化データ及び４フレーム分のオーディオデータを記
憶するための容量を備えたトラックメモリ（ＴＭ）領域
とから構成されている。各メモリ領域ＶＭ、ＴＭは１フ
レーム毎に書き込みモードと読み出しモードとに設定可
能であり、上記各処理ブロックは、その処理形態に応じ
てＶＭ領域又はＴＭ領域との間でデータの授受を行う。

【００１７】例えば、上記画像データ入出力ブロック３
は専らＶＭ領域との間でデータの授受を行う。また上記
符号化／複合化ブロック７はＶＭ領域またはＴＭ領域と
の両方とデータの授受を行う。即ち、符号化動作時に
は、ＶＭ領域からデータを読み出して符号化処理した後
にＴＭ領域に書き込み、復号化動作時にはＴＭ領域から
データを読み出して復号化処理した後にＶＭ領域に書き
込む。同様に上記オーディオ処理ブロック５、誤り訂正
ブロック９及び符号化データ入出力ブロック１１は、専
らＴＭ領域との間でデータの授受を行う。

【００１８】なお、符号化／復号化処理におけるデータ
の各ＤＣＴブロックは、８×８画素から構成される。ま
た、上述のような画素数から成る１フレームの画像デー
タは、ＮＴＳＣ方式では符号化処理された後に磁気テー
プ上の１０トラック（ＰＡＬの場合１２本）に渡って記
録される。

【００１９】一方、上記ＴＭ領域には、符号化された後
の画像データ及び誤り訂正等が上述の１０本（ＰＡＬの
場合１２本）のトラック毎に分配されて記録され、各ト
ラックに対応する領域には１４９のシンクブロック（以
下、ＳＢと記す）が記録される。同様に、図示せずもオ
ーディオデータ及び誤り訂正符号等も、上記画像データ
領域とは独立した１０本（ＰＡＬの場合１２本）のトラ
ック毎に分配されて記録され、、各トラックに対応する
領域には１４のＳＢが記録される。

【００２０】また、上記画像データ／オーディオデータ
の各ＳＢは、図３（ａ）に示したようにＳＢの先頭を示
す２バイトの同期データ（以下、Ｓｙｎｃ０、Ｓｙｎｃ
１と記す）、信号の各アドレス及び属性等を示す２バイ
トのＩＤデータ（以下、ＩＤ０、ＩＤ１と記す）とＩＤ
０及びＩＤ１の誤り検出のための１バイトのＩＤパリテ
ィデータ（以下、ＩＤ２と記す）、７７バイトの有効
（画像／オーディオ）データ及び８バイトのＣ１パリテ
ィからそれぞれ構成される。但し、上記ＳＢをＴＭ領域
には、図３（ｂ）に示したようにＳｙｎｃ０、Ｓｙｎｃ
１を除く８８バイトのみを記録する。

【００２１】従って、このＴＭ領域に対してアクセスす
る際のアドレトとしては、アクセスの状態を示すモード
信号（以下、ＭＯＤＥと記す）、バンクナンバ（以下、
ＦＲと記す）、トラックナンバ（以下、ＴＲと記す）、
各トラック内のシンクロブロックナンバ（以下、ＳＢと
記す）、各ＳＢ内のシンボルナンバ（以下、ＳＭＢと記
す）を用いることが好ましい。

【００２２】また、上述のようなメモリ１７に対する各
処理ブロックのアクセスはアドレス変換回路１５により
調停制御及びアドレス制御される。ここでは図示せずも
カウンタによって転送データの先頭の実アドレスをバー
スト長分インクリメトしてメモリ１７にアクセスする。
即ち、図示せずもアドレ変換回路１３は、内外部のＣＰ
Ｕ１９、２３からＣＢＳ２を介して再生モードか記録モ
ードかといった各種動作モードの種類等を指定するコマ
ンドが伝送されるか、又は直接各ブロックのアドレスの
所定ビットによって上記モードが伝送されて、これらの
情報に応じてデータ転送の優先順位に関するスケジュー
リングを行うと共に、各ブロックからのアクセス要求
（以下、Ｒｅｑと記す）に応じて、各処理ブロックとメ
モリ１７と間のデータ転送の調停を行う。

【００２３】上記コマンドは、図示せずも機器本体の各
スイッチ等によって設定される動作モードを上記内外部
ＣＰＵ１９、２３が検出することによって決定されるも
のであり、例えば符号化モード、復号化モード、或いは
ＶＴＲにおける特殊再生モード等の各種動作モードに対
応する。なお、上記コマンドによって指定される動作モ
ードとしては上述のものに限られず、例えば画像合成、
アフレコ、インサート等の編集、ダビング等の各種動作
を含む。

【００２４】上記アドレス変換回路１３は、各処理ブロ
ックにおける処理形態及び及びメモリ１７のアドレス空
間に応じた最適なデータ単位でアドレッシングし得るよ
うに、各処理毎に後述する所定のアドレスを生成する。
また、このアドレス変換回路１３におけるアドレス生成
動作は、上記内外ＣＰＵ１９、２３から伝送される画像
タイプに応じたパラメータに基ずいて可変設定されるよ
うになっている。例えば処理すべき画像がＳＤかＨＤ
か、或いはＮＴＳＣかＰＡＬかといった画像タイプ（サ
イズ）に応じて異なるアドレスを発生する。

【００２５】一方、各処理ブロックはそれぞれ必要なク
ロックが供給されており、そのクロックに同期して動作
する。これらのクロックは、入力信号中から抽出される
同期信号ＨＳｙｎｃ、ＶＳｙｎｃ及び内部基準クロ
ック等に基づいて、上記画像データ入出力ブロック３に
供給されて入力信号に同期する第１のクロック（ここで
は１３．５ＭＨｚ）と、図示せずもオーディオ処理ブロ
ック５に供給されてオーディオデータの処理を行うため
の第２のクロック（ここでは４８ＫＨｚ）と、符号化／
復号化ブロック７と誤り訂正ブロック９及びアドレス変
換回路１３、メモリＩ／Ｆ１５、メモリ１７に供給され
る第３のクロック（ここでは６７．５ＭＨｚ）と、符号
化データ入出力ブロック１１に電磁変換処理ブロック２
５から供給されるドラムの回転に同期したクロックで、
記録媒体への記録／再生を行うための第４のクロック
（ここでは４１．８５ＭＨｚ）とがあって、各処理ブロ
ックは、供給されたクロックに応じた処理動作を行う。

【００２６】次に図２についてメモリマッピングの規則
について詳細に説明する。図２は上記メモリ１７（２Ｍ
ｂｙｔｅ×８ｂｉｔのＳＤＲＡＭ）の全領域を表したも
のである。絶対アドレスとしては、ｒｏｗ（列）方向が
０から２０４７、ｃｏｌｕｍｎ（行）方向が０から１０
２３まで割り当てが可能である。前述したようにＳＤ
（ＮＴＳＣ／ＰＡＬ）／ＨＤにおける情報量を考慮し
て、ＶＭ領域とＴＭ領域とを図のように分割している。

【００２７】まず、ＶＭ領域のメモリマッピングの規則
について説明する。ここでの、ＳＤとＰＡＬに関して
は、ＶＭ領域を５１２Ｃｏｌｕｍｎで２分割し、それぞ
れバンク０（以下、ＢＳ０と記す）、バンク１（以下、
ＢＳ１と記す）とする。基本的にＢＳ０とＢＳ１は同様
に領域が分割されており、以下にＢＳ０側について説明
する。ＮＴＳＣの輝度信号（以下、Ｙと記す）は、７２
０ｒｏｗ分の領域に割り当て、ＰＡＬのＹ信号は８６４
ｒｏｗ分の領域に割り当てる。

【００２８】一方、ＮＴＳＣの色差信号（以下、Ｃと記
す）は、ＰＡＬのＹ信号に隣接して３６０ｒｏｗ分の領
域に割り当て、同様にＰＡＬのＣ信号は４３２ｒｏｗ分
の領域に割り当てる。次に、ＨＤに関しては、ＢＳ０、
ＢＳ１の２つのバンクで１つのバンクが構成され、Ｙ信
号は１０２４ｒｏｗ分の領域に割り当て、Ｃ信号はＹ信
号に隣接して３８４ｒｏｗ分の領域に割り当てる。

【００２９】次に、ＴＭ領域のメモリマッピングの規制
について説明する。ＴＭ領域は、図２に示すように圧縮
／符号化された画像データがＶｉｄｅｏ０及びＶｉｄｅ
ｏ１の２バンクエリアに記憶され、オーディオデータは
Ａｕｄｉｏ０、１、２、３の４バンクエリアに記憶され
る。それぞれのバンクは最大１２トラックに分割され、
トラック内は、図３（ｂ）に示したようにシンクブロッ
ク単位に順次記憶する。本実施の形態では、前述したよ
うに２バイトのＳｙｎｃ信号を除く８８バイト単位に記
憶する。

【００３０】図５はＴＭ領域におけるオーディオデータ
エリアの１バンクについての詳細図である。図５におい
て、１つのｒｏｗアドレスに対してＣｏｌｕｍｎ方向に
５つのＳＢが連続的にアドレッシングされて記憶され
る。従って、１トラックにおける１４ＳＢＫのオーディ
オデータは、３つのｒｏｗアドレスに亙って記憶される
ことになり、１フレーム分のオーディオデータが１２ト
ラックである場合を想定すると、３６ｒｏｗ×８８バイ
ト×５ＳＢの領域に１バンクの領域が割り当てられる。
本実施の形態の場合、上記領域が４バンクで構成され
る。

【００３１】また、図６はＴＭ領域におけるビデオデー
タエリアの１バンクについての詳細図である。図６にお
いて、１つのｒｏｗアドレスに対してＣｏｌｕｍｎ方向
に５つのＳＢが連続的にアドレッシングされて記憶され
る。従って、１トラックにおける１４９ＳＢのビデオデ
ータは、３０のｒｏｗアドレスに亙って記憶されること
になり、１フレーム分のビデオデータが１２トラックで
ある場合を想定すると、３６０ｒｏｗ×８８バイト×５
ＳＢの領域に１バンクの領域が割り当てられる。本実施
の形態の場合、上記領域が２バンクで構成される。

【００３２】本実施の形態においては、オーディオ／ビ
デオそれぞれのバンクの各トラック領域で１ＳＢ分の空
きエリア（オーディオエリアでは、各１４番目のＳＢ、
ビデオエリアでは、各１４９番目のＳＢ）が存在する
が、この領域には、例えば図１に示した誤り訂正ブロッ
ク９がＣ２のエラーフラグ等のローカルフラグを書き込
むために使用される。

【００３３】また、図３（ｂ）に示したＩＤ２は、ＩＤ
０、ＩＤ１のエラー検出のためのＩＤパリティデータで
あって、記録時に図１に示す電磁変換処理ブロック２５
によって付加され、再生時には、上記電磁変換処理ブロ
ック２５が再生データからＩＤデータ抽出してパリティ
チェックを行う。その結果、再生ＩＤにエラーがあった
場合には、その該当するＳＢデータに誤りがあると判断
され、上記ＴＭ領域への書き込みは行われない。

【００３４】なお、本実施の形態では、Ｃｏｌｕｍｎ方
向に１ＳＢにつき２バイトのＳｙｎｃ信号を除く８８バ
イトの５倍の領域を確保したが、それ以外の整数倍で合
っても良い。また、図２に示した斜線のエリアＤは、上
述した処理の余りのエリアであって、本実施の形態で
は、入力された画像データ及びオーディオデータ以外の
データを記憶するために用いる。

【００３５】次に、上記誤り訂正ブロック９が、符号化
時において異なるＳＢのＣ１を連続してアクセスする動
作を図４を用いて説明する。図４は図６においてＲＯＷ
アドレスが‘０’の部分のみを抜き出して拡大表示した
ものである。上述したように、本実施の形態では５つの
異なる８８バイトのＳＢが同一ＲＯＷ＆に配置される。
ここで、ＣＯＬ方向の０〜４３９はＣＯＬアドレスであ
る。

【００３６】誤り訂正ブロック９は、例えば図６に示し
た３０ＲＯＷに亙る１トラック分のデータ毎に誤り訂正
処理を行う。その結果、得られたＣ１フラグは、同一Ｒ
ＯＷに配置されている５つの異なる８８バイトのＳＢ毎
にまとめられ、メモリ１７に書き込まれる。その時の誤
り訂正ブロック９から発生されるアドレスは、前述した
ようにＣ１の符号化処理を表すアクセスのモード（ＭＯ
ＤＥ）、ＦＲ、ＴＲ、ＳＢ、ＳＭＢであって、アドレス
変換回路１３に供給するが、このときＳＭＢは、‘０’
に固定し、ＳＢは、０、５、１０、…というように１度
のアクセス処理が行われる度に変化する。

【００３７】アドレス変換回路１３では、上記アドレス
をメモリ１７の実アドレスに変換し、上記５つのＳＢの
Ｃ１データ毎に、ＲＯＷアドレスを固定する。さらに、
上記モード信号からバースト長及び、ＣＯＬアドレスの
オフセット量を認識しつつＣＯＬアドレスをインクリメ
ントすることにより、それぞれ所定のＣ１エリアに書き
込みを行う。同一ＲＯＷアドレスの５つのＳＢのＣ１を
書き終えたら、次は、ＲＯＷアドレスをインクリメント
し、同様の処理を行う。

【００３８】なお、本発明は、Ｃ１の処理にのみ適合さ
れるものではなく、同一ＲＯＷアドレスに配置されてい
るデータ列に関しては、同様の処理を行うことが可能で
ある。

【００３９】上述した誤り訂正ブロックのＣ１アクセス
規則における本実施の形態によれば、異なる複数のシン
クブロックデータをＳＤＲＡＭのＣｏｌｕｍｎ方向に連
続的に記憶させることにより、メモリ上の複数のデータ
をアクセスする場合、アクセス処理のオーバーヘッドが
著しく低減され、Ｃ１フラグを高速にアクセスすること
が可能となる。

【００４０】

【発明の効果】以上説明したように本発明によれば、Ｓ
ＤＲＡＭ等のメモリへのアクセスを効率よく行うことが
でき、データを高速に処理することができる。特に誤り
訂正ブロックのＣ１アクセス規則における発明では、異
なる複数のシンクブロックデータをメモリＣｏｌｕｍｎ
方向に連続的に記憶させることにより、メモリ上の複数
のデータをアクセスする場合、アクセス処理のオーバー
ヘッドが著しく低減され、Ｃ１フラグを高速にアクセス
することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】本発明で用いるシンクロナイズドＤＲＡＭの構
成図である。

【図３】シンクブロックデータの構成図及びＴＭ領域に
書き込まれるシンクブロックデータの構成図である。

【図４】ＴＭ領域における同一ＲＯＷアドレス上のシン
クブロック配置を拡大表示した構成図である。

【図５】本発明のシンクロナイズドＤＲＡＭ内のＴＭ領
域におけるオーディオデータの記憶エリアを示した構成
図である。

【図６】本発明のシンクロナイズＤＲＡＭ内のＴＭ領域
におけるビデオデータの記憶エリアを示した構成図であ
る。

【符号の説明】

３画像データ入出力ブロック５オーディオ処理ブロック７符号化／復号化ブロック９誤り訂正ブロック１１符号化データ入出力ブロック１３アドレス変換回路１５メモリＩ／Ｆ１７メモリ１９システムコントロールＣＰＵ３３ＲＯＭ

Claims

【特許請求の範囲】

【請求項１】所定長を有するシンクブロック単位に構
成されたデータを記憶する記憶手段と、上記記憶手段の書き込み、読み出しを制御し、書き込み
時には複数の異なるシンクブロックが同一の列アドレス
上の連続する複数の行アドレスに配置されるように制御
する制御手段と、上記記憶手段の上記データを読み出して処理し、その
際、上記列アドレスを固定しながら上記行アドレスを制
御することにより上記複数のシンクブロックを読み出す
データ処理手段とを備えたデータ処理装置。
【請求項２】上記データ処理手段は、上記データの誤
り訂正処理を行うことを特徴とする請求項１記載のデー
タ処理装置。
【請求項３】上記記憶手段の上記データを読み出して
上記データ処理手段の処理とは異なる処理を行う少なく
とも１つの他のデータ処理手段を設けたことを特徴とす
る請求項１記載のデータ処理装置。
【請求項４】上記記憶手段はＳＤＲＡＭで構成されて
いることを特徴とする請求項１記載のデータ処理装置。
【請求項５】所定長を有するシンクブロック単位に構
成されたデータを記憶するメモリの書き込み、読み出し
を制御し、書き込み時には複数の異なるシンクブロック
が同一の列アドレス上の連続する複数の行アドレスに配
置されるように制御する制御ステップと、上記メモリの上記列アドレスを固定しながら上記行アド
レスを制御することにより上記複数のシンクブロックの
データを読み出し、上記データの誤り訂正処理を行うデ
ータ処理ステップとを有することを特徴とするデータ処
理方法。
【請求項６】所定長を有するシンクブロック単位に構
成されたデータを記憶する記憶手段の書き込み、読み出
しを制御し、書き込み時には複数の異なるシンクブロッ
クが同一の列アドレス上の連続する複数の行アドレスに
配置されるように制御する制御処理と、上記記憶手段の上記データを読み出して処理し、その
際、上記列アドレスを固定しながら上記行アドレスを制
御することにより上記複数のシンクブロックを読み出す
データ処理とを実行するためのプログラムを記録したコ
ンピュータ読み取り可能な記録媒体。
【請求項７】上記データ処理は、上記データの誤り訂
正処理を行うことを特徴とする請求項６記載のコンピュ
ータ読み取り可能な記録媒体。
【請求項８】上記記憶手段の上記データを読み出して
上記データ処理とは異なる処理を行う少なくとも１つの
他のデータ処理を実行するためのプログラムを記録した
ことを特徴とする請求項６記載のコンピュータ読み取り
可能な記録媒体。
【請求項９】上記記憶手段はＳＤＲＡＭで構成されて
いることを特徴とする請求項６記載のコンピュータ読み
取り可能な記録媒体。