JP3847848B2 - 信号処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、特にＶＴＲ等で記録再生を行う場合に用いて好適な画像データなどの符号化、復号化などの処理を行う信号処理装置に関する。
【０００２】
【従来の技術】
従来から、膨大なデータ量の各種データを符号化することによりデータ量を削減して、比較的低い伝送レートで伝送し得るようにするための各種装置が提案されている。
例えば、画像データを磁気テープなどの記録媒体に記録するディジタルＶＴＲにおいても、１２４Ｍｂｐｓ程度の入力データを５分の１の２５Ｍｂｐｓ程度に圧縮して磁気テープ上に記録し、再生するための規格が制定されている。このような規格に基づくディジタルＶＴＲにおいては、入力データをＤＣＴ変換した後に量子化し、この量子化データを可変長符号化することによってデータの圧縮を行っており、さらに量子化する際の量子化ステップを各種のパラメータによって可変したり、可変長符号化された後のデータ量が一定となるようにレート制御が行われる。
【０００３】
また、入力データをフレーム（フィールド）間動き補償つき予測符号化を用いて圧縮し、この予測符号化データを上述のようなＤＣＴ、量子化及び可変長符号化を用いてさらに圧縮するようにしたＭＰＥＧ規格が制定されつつあり、この規格に対応したＣＤ−ＲＯＭなどの各種装置も開発されている。
【０００４】
図６はＭＰＥＧ符号化方式を説明するための図である。図中、矢印によって符号化における予測の方向を示す。また図７はＭＰＥＧ（Moving Picture Expert Group ）符号化方式における符号化（エンコード）処理、媒体上の配列、及び復号化（デコード）処理による画像データの順序を示す説明図である。
【０００５】
図６に示すように、ＭＰＥＧ符号化方式は、所定枚数のフレーム画像でＧＯＰ（Group of Picture）を構成する。ＧＯＰに画像内符号化画像Ｉが少なくとも１枚は含まれている。画像内符号化画像ＩはＤＣＴ（離散コサイン変換）によって１フレームの画像データを符号化したものである。この画像内符号化画像Ｉから所定のａフレーム毎の１フレームの画像データは、前方予測符号化画像Ｐに変換される。更に、画像内符号化画像Ｉまたは第１の前方予測符号化画像Ｐ１と、第２の前方予測符号化画像Ｐ２との間の各フレームの画像データは、前方及び後方の画像データを用いた両方向予測符号化により両方向予測符号化画像Ｂに変換される。
【０００６】
図７に示すように、まず画像内符号化画像Ｉが符号化される。画像内符号化画像Ｉは、フレーム内の情報のみによって符号化され、時間方向の予測が含まれていない。次に、前方予測符号化画像Ｐが作成され、画像内符号化画像Ｉまたは前方予測符号化画像Ｐの後に両方向予測符号化画像Ｂの符号化処理が行なわれる。前方予測符号化画像Ｐ及び両方向予測符号化画像Ｂは他の画像データとの相関を利用している。上記のように、各画像データの予測方法に起因して、両方向予測符号化画像Ｂは画像内符号化画像Ｉまたは前方予測符号化画像Ｐの後に記録媒体上に記録され、復号時に元の順序に戻される。
【０００７】
画像内符号化画像Ｉはフレーム内の情報のみによって符号化されているので、単独の符号化データのみによって復号可能である。一方、前方予測符号化画像Ｐ及び両方向予測符号化画像Ｂは、他の画像データとの相関を利用して符号化を行っており、単独の符号化データのみによって復号することができないようになっている。
【０００８】
上記のようにＭＰＥＧ符号化／復号化装置においては、前方あるいは両方向の予測を行なうので、予測される画像と符号化される画像との比較を行なうために記憶手段が必要となる。
従来の上記各種装置を用いた符号化、復号化装置においては、独立した複数のメモリが用いられていた。即ち、例えばディジタルＶＴＲの場合には、入力画像データを一旦記憶するためのビデオメモリや、符号化処理が終了した後の符号化データを記憶するためのトラックメモリなどが必要であり、これらの各メモリは各々個別に設けられていた。また、上述のＭＰＥＧ規格に基づく装置においては、入力バッファや動き補償用のリファレンスバッファなどの独立した複数のメモリが設けられる。
【０００９】
上述の装置類においては複数のメモリが個別に設けられ、それぞれ独立に制御されているので、コストアップを余儀なくされる。このため単一の記憶装置を複数の符号化／復号化処理に対して兼用しようとする提案があった。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の単一の記憶装置を複数の符号化／復号化処理に対して兼用する信号処理装置においては、各処理手段がアクセスするメモリ上の領域が予め決定されているために、メモリ上の記憶セルが常に全て使用されているとは限らない。また、信号処理装置のモードによっては、メモリ上に使用しない部分が広い範囲に渡って出現する可能性がある等の問題があった。
【００１１】
本発明は、上記問題点を解決するためになされたもので、コストアップすることなく、メモリ上の不使用範囲を縮小するとともに、多機能な信号処理装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の信号処理装置は、複数のプログラムの符号化されたビデオデータ及びオーディオデータを結合して単一のビット列とした符号化データを入力する入力手段と、前記入力手段により入力された符号化データを記憶するメモリと、前記メモリに記憶された符号化データに含まれるビデオデータ及びオーディオデータを復号する復号手段と、前記符号化データより前記複数のプログラムのうちの一部のプログラムのビデオデータ及びオーディオデータのレートを示すレート情報を検出し、前記検出したレート情報に従い前記メモリに前記一部のプログラムのビデオデータ及びオーディオデータを復号するためのバッファ領域を確保するシステムデコーダとを備え、前記復号手段は、前記システムデコーダにより確保されたバッファ領域を用いて前記一部のプログラムのビデオデータ及びオーディオデータを復号すると共に、前記メモリにおいて前記確保されたバッファ領域以外の余剰領域を用いて前記複数のプログラムのうち前記一部のプログラム以外のプログラムのビデオデータ及びオーディオデータを復号する。
【００１３】
本発明の信号処理装置の他の態様は、前記符号化データは、複数の前記プログラムのエレメンタリストリームを結合して単一のビット列としたＭＰＥＧ２トランスポートストリームであり、前記エレメンタリストリームは、前記符号化されたビデオデータ及びオーディオデータから構成される。
【００１４】
【作用】
本発明は、上述した技術手段を有するので、符号化データの復号状態によりメモリの空き領域を有効利用することができる。
【００１６】
【発明の実施の形態】
図１は、ディジタルＶＴＲに適用した本発明の実施の形態による基本構成を示すブロック図である。
本実施の形態は、図１に示すように各種処理ブロックが内／外のＣＰＵによって制御されつつ、各々が所望のタイミングでメモリにアクセスし、それらのアクセス要求をメモリ制御部が調停することで、上記処理ブロックの動作を保証するように構成されている。
また、図１における各処理ブロックはＳＤ対応の画像データのリアルタイム処理を行うことができ、本実施の形態においてはこのような処理ユニットを並列配置して各処理ブロックに時分割的に画像データを供給して処理させるように構成されている。
【００１７】
図１において、１はカメラ（図示せず）からの入力データ、ＥＶＦへの出力データ、ライン入出力データの入出力を行なうためのデータ入出力（以下Ｉ／Ｏと記す）ブロック、３はカメラからの入力データ、ＥＶＦへの出力データ、ライン入出力データに対してＹ／Ｃ分離などの処理を行う画像データ入出力ブロック、５は音声信号の処理を行うオーディオ処理ブロック、７は画像データに対して離散コサイン変換を用いた可変長符号化・復号化を行う符号化／復号化ブロック、９は誤り訂正符号の付加や誤り訂正を行うための誤り訂正ブロック、１１は符号化／復号化ブロック７が符号化したデータを記録時にテープフォーマットに変換、または再生時にデータフォーマット変換を行うための符号化データ入出力（Ｉ／Ｏ）ブロック、１３は各処理ブロックの後述するメモリ１７へのアクセス要求を実際のメモリ上のアドレスに変換するためのアドレス変換回路、１５はアドレス変換回路１３のアクセス要求に従ってメモリ１７にコマンドを出力するためのメモリインターフェイス、１７はＳＤＲＡＭなど高速な入出力が可能なメモリである。
【００１８】
１９は各処理ブロックを総合して制御するためのシステムコントロールＣＰＵ、２１は後述するサーボＣＰＵ２３と上記システムコントロールＣＰＵ１９との間でコマンドをやり取りするためのインターフェイス、２３は不図示のテープの速度制御などの制御を行うためのサーボＣＰＵ、２５は記録／再生時に符号化データＩ／Ｏブロック１１が入出力するデータの電磁変換処理を行う電磁変換処理ブロック、２７は各処理ブロックにタイミング信号としてクロック信号を供給するための周波数発振器、２９は周波数発振器２７が出力するクロック信号を各処理ブロック毎に適切な周波数に逓倍すると共に各処理ブロックにクロック信号を分配する周波数逓倍器、３１は画像データＩ／Ｏブロック３が画像信号を入出力する際に用いる基準クロックを発生させるための基準クロック発生器、３３はメモリ１７に記憶される静止画データを入出力するための静止画入出力（Ｉ／Ｏ）ブロック、ＣＢＳ１はサーボＣＰＵ２３から各処理ブロックへコマンドを供給するための第１のＣＰＵバス、ＣＢＳ２はシステムコントロールＣＰＵ１９から各処理ブロックへコマンドを供給するための第２のＣＰＵバスである。
【００１９】
次に動作について説明する。上記処理ユニットは、図１に示すようにカメラからの入力データ、ＥＶＦへの出力データ、ライン入出力データを処理するＩ／Ｏブロック１、上記データに対してＹ／Ｃ分離などの処理を行う画像データ入出力ブロック３、オーディオ処理ブロック５、画像データに対して離散コサイン変換を用いた可変長符号化・復号化を行なう符号化／復号化ブロック７、誤り訂正ブロック９、記録時に上記符号化データをテープフォーマットに変換または、再生時にデフォーマット処理をするための符号化データ入出力ブロック１１、記録／再生時の電磁変換処理を行なう電磁変換処理ブロック２５から大略構成されており、これら各ブロックはアドレス変換回路１３及びメモリインターフェイス１５を介して外部のメモリ１７とデータの授受を行う。
【００２０】
これらの処理ブロックの動作は、内部の電気系の処理を制御するシステムコントロールＣＰＵ１９からＣＰＵバスＣＢＳ２を介して供給される所定のコマンド、さらに外部のサーボＣＰＵ２３からＣＰＵバスＣＢＳ１及びインターフェイス２１及び上記ＣＢＳ２を介して供給される所定のコマンドによって制御され、並列配置された各処理ブロックを時分割処理させる。
【００２１】
上記メモリ１７には、例えばクロックの立ち上がりに同期してデータのバースト転送を行ない得るＳＤＲＡＭ（Synchronous-DRAM）が用いられている。また、ジッタの無い外部の周波数発振器２７から上記ユニット内の周波数逓倍器２９に例えば２７．５ＭＨｚのクロックを供給し、そこで逓倍されて発生した６７．５ＭＨｚがリファレンスクロックとして供給される。
【００２２】
このようなメモリ１７の各メモリ空間は、１フレーム分の容量を備えたビデオメモリ（ＶＭ）領域と、同様に１フレーム分の符号化データを記憶するための容量を備えたトラックメモリ（ＴＭ）領域とからそれぞれ構成されており、各領域におけるメモリは１フレーム毎に書き込みモードと読み出しモードとに設定可能であるとともに、上記各処理ブロックは、その処理形態に応じてＶＭ領域またはＴＭ領域との間でデータの授受を行う。
【００２３】
次に図２を用いて上記各ブロックがアクセスするメモリ１７のアドレス空間について説明する。図２において図１と同一番号は同一の機能を示す。図２に示すように、上記画像データ入出力ブロック３は専らＶＭ領域との間でデータの授受を行い、上記符号化／復号化ブロック７はＶＭ領域またはＴＭ領域との両方とデータの授受をセンスアンプを介して行い、上記符号化／復号化ブロック７は、符号化動作時にはＶＭ領域からデータを読み出して符号化処理した後にＴＭ領域に書き込み、復号化動作時にはＴＭ領域からデータを読み出して復号化処理した後にＶＭ領域に書き込む。また、オーディオ処理ブロック５、誤り訂正ブロック９及び符号化データＩ／Ｏブロック１１は専らＴＭ領域とデータの授受を行う。
【００２４】
上記ＴＭ領域には、符号化される前の画像データ（Ｙ、Ｃｒ、Ｃｂ）が画素単位で書き込まれ、この画像データ（ＮＴＳＣの場合、１フレーム当り水平７２０画素×垂直４８０画素）は、水平方向５ブロック×垂直方向１０ブロック、即ち５０個のスーパーマクロブロック（以下、ＳＭＢと記す）に配分され、各ＳＭＢは輝度データ４ＤＣＴブロックと色差データ各１ＤＣＴブロックとから成るマクロブロック（以下、ＭＢと記す）を２７ブロック集めて構成されている。なお、各ＤＣＴブロックは８×８の画素から成る。また、上述のような画素数からなる１フレームの画像データはＮＴＳＣ方式の場合、符号化された後に磁気テープ上の１０トラック（ＰＡＬ方式の場合１２トラック）に渡って記録されるが、符号化前の画像データは、上述のような水平方向に整列された５ＳＭＢ分のデータが１１トラックにそれぞれ記録される。従って、このＶＭ領域に対してアクセスする際のアドレスとしては、各画素の水平方向及び垂直方向にそれぞれ対応したｈ、ｖ、トラックナンバＴｒ、各トラック内のＳＭＢナンバ、各ＳＭＢ内のＭＢナンバ、各マクロブロック内のＤＣＴナンバを用いることが望ましい。
【００２５】
一方、上記ＴＭ領域には、符号化された後の画素データ及び誤り訂正符号などが上述の１０トラック（ＰＡＬの場合１２トラック）に分配されて記録され、各トラックに対応する領域には１４９のシンクブロック（以下ＳＢと記す）が記録される。また、画像データの各ＳＢは、ＳＢの先頭を示す同期データ（以下ＳＹと記す）、信号の各アドレス及び属性などを示すＩＤデータ（以下ＩＤと記す）、有効（画像）データ、及びパリティからそれぞれ構成される。従ってＴＭ領域に対してアクセスする際のアドレスとしては、トラックナンバＴｒ、各Ｔｒ内のシンクブロックナンバ（以下ＳＢと記す）、各ＳＢ内のシンボルナンバ（以下ＳＭＢと記す）を用いることが望ましい。
【００２６】
また上述のようなメモリ１７に対する各処理ブロックのアクセスはアドレス変換回路１３により調停制御及びアドレス制御される。即ち、アドレス変換回路１３は、内部の各ＣＰＵ１９、２３からＣＢＳ２を介して再生モードあるいは記録モードといった各種モードの種類等を指定するコマンドが伝送されるか、または直接各処理ブロックのアドレスの所定ビットによって上記モードが伝送されて、これらの情報に応じてデータ転送の優先順位に関するスケジューリングを行うと共に、上記各処理ブロックからのアクセス要求（以下Ｒｅｑと記す）に応じて各処理ブロックとメモリ１７との間のデータ転送の調停を行う。
【００２７】
上記コマンドは、機器本体の各スイッチなどによって設定される動作モードを上記内外部のＣＰＵが検出することによって決定されるものであり、例えば符号化モード、復号化モード、あるいはＶＴＲにおける特殊再生モードなどの各種動作モードに対応する。
【００２８】
一方、上記各処理ブロックにはそれぞれ必要なクロックが供給されており、そのクロックに同期して動作する。これらのクロックには、
１．入力信号中から抽出される同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃ及び内部基準クロックなどに基づいて、上記画像データ入出力ブロック３に供給されて入力信号に同期する第１のクロック（本実施の形態では１３．５ＭＨｚ）
【００２９】
２．符号化／復号化ブロック７、誤り訂正ブロック９、アドレス変換回路１３、メモリインターフェイス１５、及びメモリ１７に供給される第２のクロック（本実施の形態では６７．５ＭＨｚ）
【００３０】
３．符号化データ入出力ブロック１１に電磁変換処理ブロックから供給されるドラムの回転に同期したクロックで、記録媒体への記録／再生を行うための第３のクロック（本実施の形態では４１．８５ＭＨｚ）
がある。各処理ブロックは、供給される上記の各クロックに応じた処理動作を行う。
【００３１】
次に図３（ａ）、（ｂ）を用いて、通常の記録再生時についてメモリへのアクセスについて説明する。図３（ａ）、（ｂ）は上記構成における各処理ブロックのメモリ１７へのアクセスタイミングを示す図である。横軸は処理時刻、縦軸はＴＭ領域（３フレーム構成）のアドレスを示す。図３（ａ）は再生時の、図３（ｂ）は記録時のタイミングをそれぞれ示す。ａで示される斜線を施した領域は符号化／復号化ブロック７のアクセスを示し、破線は符号化データ入出力ブロック１１のアクセスを示す。また、ｂで示される黒く塗りつぶされた領域は誤り訂正ブロック９のアクセスを示す。
【００３２】
まず再生時、すなわち図３（ａ）場合について説明する。フレーム１の時間は、符号化データ入出力ブロック１１は、ＴＭ領域のｂａｎｋ０のトラック０に対応するアドレスから、破線で示すように順次データを書き込み、１フレームに相当する時間で１０トラック分のデータを書き込む。このとき誤り訂正ブロック９は、ｂで示すように符号化データ入出力ブロック１１より１トラックに相当する時間（１／１０フレーム）遅れて、符号化データ入出力ブロック１１が書き込んだ領域に関し、順次データを読み出し、誤り訂正後に誤り訂正後のデータを同じアドレスに対して書き戻す。誤り訂正ブロック９の上記動作をライトバックと称する。
【００３３】
一方、符号化／復号化ブロック７は、ＴＭ領域で符号化データ入出力ブロック１１がアクセスしていないｂａｎｋ２に関し、まず偶数トラック領域において復号化を行い、すべて復号化した後、奇数領域に関して復号化を行う。
【００３４】
そして次のフレーム２の時間は、符号化データ入出力ブロック１１及び誤り訂正ブロック９がｂａｎｋ１をアクセスし、符号化／復号化ブロック７がｂａｎｋ０をアクセスして、上記処理と同様の処理を行う。またその後のフレーム３の時間に対しては、符号化データ入出力ブロック１１及び誤り訂正ブロック９がｂａｎｋ２をアクセスし、符号化／復号化ブロック７がｂａｎｋ１をアクセスして、上記動作と同様の処理を行う。
【００３５】
次に記録時、すなわち図３（ｂ）の場合について説明する。まずフレーム１の時間は、符号化／復号化ブロック７はＴＭ領域のｂａｎｋ２の偶数トラック領域に関し順次復号し、全て完了した後、奇数領域に関し復号する。符号化データ入出力ブロック１１は、符号化／復号化ブロック７との処理と並行して、ｂａｎｋ１のデータをトラック０から順次読みだし、電磁変換処理ブロック２５に出力する。このとき誤り訂正ブロック９は、符号化データ入出力ブロック１１がアクセスする領域に対し、１トラック時間（１／１０フレーム）前に誤り訂正符号の付加を行う。
【００３６】
そして次のフレーム２の時間は、符号化データ入出力ブロック１１及び誤り訂正ブロック９がｂａｎｋ１をアクセスし、符号化／復号化ブロック７がｂａｎｋ０をアクセスして、上記処理と同様の処理を行う。またその後のフレーム３の時間に対しては、符号化データ入出力ブロック１１及び誤り訂正ブロック９がｂａｎｋ２をアクセスし、符号化／復号化ブロック７がｂａｎｋ１をアクセスして、上記動作と同様の処理を行う。
【００３７】
次に、図４を用いてサーチ時のアクセス動作について説明する。図４はサーチ時のメモリへのアクセスタイミングを示す図である。サーチ時には、２フレーム構成となる。図３と同様に、横軸は処理時刻、縦軸はＴＭ領域（２フレーム構成）のアドレスを示す。図４において、ａで示される斜線を施した領域は符号化／復号化ブロック７のアクセスを示し、破線は符号化データ入出力ブロック１１のアクセスを示す。また、ｂで示される黒く塗りつぶされた領域は誤り訂正ブロック９のアクセスを示す。
【００３８】
サーチ時において、フレーム１の時間には、符号化データ入出力ブロック１１はＴＭ領域のｂａｎｋ１のトラック０に対応するアドレスから、順次データを書き込み、１フレーム相当する時間で１０トラック分のデータを書き込む。このとき誤り訂正ブロック９は、符号化データ入出力ブロック１１より相当する時間（１／１０フレーム）遅れて、符号化データ入出力ブロック１１が書き込んだ領域に関し、順次データを読み出し、誤り訂正後ライトバックを行う。
【００３９】
一方、符号化／復号化ブロック７は、ＴＭ領域で符号化データ入出力ブロック１１がアクセスしていないｂａｎｋ２に関し、まず偶数トラック領域において復号化を行い、すべて復号化した後、奇数領域に関して復号化を行う。
【００４０】
そして次のフレーム２の時間は、符号化データ入出力ブロック１１及び誤り訂正ブロック９がｂａｎｋ２をアクセスし、符号化／復号化ブロック７がｂａｎｋ１をアクセスして、上記処理と同様の処理を行う。
【００４１】
上記動作によれば、ｂａｎｋ０が不要な領域となる。サーチモードになると、システムコントロールＣＰＵ１９は静止画像Ｉ／Ｏブロック３３にｂａｎｋ０へのアクセスを許可する。静止画像Ｉ／Ｏブロック３３は、システムコントロールＣＰＵ１９の調停動作により、記録時に予め録画されている静止画像を、ｂａｎｋ０に蓄積した後、外部へ出力する。上記動作により、サーチ時に効率良くｂａｎｋ０へ静止画像を蓄積、出力することにより、バックグラウンドでの静止画像出力が実現できる。
【００４２】
次に本発明を、ＭＰＥＧ−２によるＡＴＶ（Advanced Television ）のデコーダに適用した場合の第２の実施の形態について図を用いて説明する。図５において１０１は入力端子、１０３はデータ入力回路、１０５はシステムデコーダ、１０７はビデオコーダ、１０９はオーディオデコーダ、１１１はビデオ出力回路、１１３はオーディオ出力回路、１１５はアドレス変換回路、１１７はメモリインターフェイス回路、１１９はＳＤＲＡＭなどのメモリ、１２１はシステムコントローラ、１２３はオーディオ出力端子、１２５はビデオ出力端子、１２７はシステムバスである。
【００４３】
ＭＰＥＧ−２方式においては、コード化された画像信号、音声信号またはその他のビット列をエレメンタリ・ストリーム（elementary stream ）と称する。また、エレメンタリ・ストリームを運ぶための構造としてＰＥＳ（Packetized Elementary Stream）パケットが定義されている。これはＰＥＳヘッダの後にＰＥＳペイロードが続く構造を持つ。ＭＰＥＧ−２において共通のタイムベースを持ったエレメンタリ・ストリームの集合はプログラムと呼ばれる。ＭＰＥＧ−２方式のコード化には２つの形式が定義されている。１つはトランスポート・ストリーム（Transport Stream）、もう１つはプログラム・ストリームである。
【００４４】
上記トランスポート・ストリーム及びプログラム・ストリームの両方の定義には、映像と音声のデコード・再生の同期に関する必要十分な文法が含まれている。プログラム・ストリームは共通のタイムベースを持った一つかそれ以上のＰＥＳパケットを結合して単一のビット列としたものである。トランスポート・ストリームは一つかそれ以上のタイムベースを持った一つかそれ以上のプログラムを結合して単一のビット列としたものである。
【００４５】
次に動作について説明する。入力端子１０１からＭＰＥＧ−２のビットストリームが入力される。入力されたビットストリームはデータ入力回路１０３により、アドレス変換回路１１５、メモリインターフェイス１１７を経てメモリ１１９に一旦記憶される。メモリ１１９に記憶されたビットストリームは、まずシステムデコーダ１０５によってそのシステムデータがデコーダされる。
【００４６】
このシステムデータにはＰＳＩ（Program Specific Information）と呼ばれるプログラムをデマルチプレスクするための情報や、種々のヘッダ情報、映像と音声の同期をとるためのタイムベース情報などが含まれる。前述したように、ＭＰＥＧ−２のトランスポート・ストリームにおいては、複数のプログラムを単一のビット列にして伝送する。従って、これらの複数のプログラムを分離する必要がある。ＰＳＩにはこれら複数のプログラムを分離するのに必要な情報であるプログラム・アソシエーション・テーブル（Program Association Table ）及びプログラム・マップ・テーブル（Program Map Table ）が含まれる。
【００４７】
上述のシステムデータによって、システムコントローラ１２１はメモリ１１９に記憶されたデータから、ビデオデータやオーディオデータ及び他のシステムデータなどを識別する。識別されたビデオデータ及びオーディオデータは、それぞれビデオデコーダ１０７及びオーディオデコーダ１０９によってデコードされる。また、識別された他のシステムデータはシステムデコーダ１０５によってデコードされ、システムコントローラ１２１に送られる。
【００４８】
上述のシステムデータには、映像と音声との同期をとるのに用いられるタイムスタンプ情報が含まれている。このタイムスタンプ情報に基づき、システムコントローラ１２１はビデオ出力回路１１１とオーディオ出力回路１１３とに対して音声と映像との同期をとって出力端子１２３及び１２５に出力させる。本実施の形態における上記メモリ１１９には、例えばクロックの立ち上がりに同期してデータのバースト転送を行ない得るＳＤＲＡＭが用いられている。
【００４９】
上述したように、トランスポート・ストリームはエレメンタリ・ストリームを結合してパケット化したものである。本発明のデコーダにおいては、トランスポート・ストリームはＰＥＳパケットに再合成される。再合成されたＰＥＳパケットにはＰＥＳヘッダが含まれている。ＰＥＳヘッダ内には１ビットのＥＳレート（ｒａｔｅ）フラグが存在する。このフラグが１にセットされている時、ＰＥＳヘッダにはＥＳレートフィールドが存在する。ＥＳレートフィールドはマーカビットを加えて２４ビットのフィールドであって、デコーダがＰＥＳパケットのバイトを受けとるレートを５０バイト／秒を単位として記述されている。
【００５０】
システムデコーダ１０５がＥＳレートをデコードすると、この値からシステムデコーダ１０５は仮想的なレートＲｅｆｆを算出する。またシステムデコーダ１０５はデコードのためのバッファサイズＢＳｎを算出して、メモリ１１９内にバッファ領域を確保する。
【００５１】
これらの値は次に示す式に従って算出される。
Ｒｅｆｆ＝ＥＳレート×１８８／１８４
ＢＳｎ＝Ｒｅｆｆ×４＋ＢＳｎ（ｄｅｃ）
ただし、ＢＳｎはビデオの場合ビデオバッファリングベリファイアであり、オーディオの場合オーディオフレームサイズである。
【００５２】
ビデオバッファリングベリファイア（以下ＶＢＶと記す）は、再合成されたビデオＰＥＳパケットをデコードすることによって、データ中から検出される。該ＶＢＶは、例えばＭＰＥＧ−２の場合、ＰＥＳパケットから再合成されるビデオストリーム中に存在する、sequence header() 内のvbv buffer size value(10bits) 及び、sequence extension()内のvbv buffer size extension(8bits)によって、デコードされるデータ列の中に見い出される。vbv buffer size value はvbv buffer size の下位10bit であり、vbv buffer size extension はvbv buffer size の上位8bitである。ＶＢＶの最小値ＢＳmin は上記vbv buffer size により、次のように表される。
ＢＳmin ＝１６×１０２４×vbv buffer size
【００５３】
本発明のデコーダにおいては、上述のＥＳ rate 、及びvbv buffer size value 、vbv buffer size extension の値から、動的にメモリ１１９内にバッファ領域を確保する。本発明におけるデコーダでは、上記のようなメモリ１１９の動的確保によって生ずる余剰領域を、他のProgram の簡易デコードに割り当てることができる。
【００５４】
上述したように、ＭＰＥＧ−２のTransport Streamにおいては、複数のProgram を単一のビット列にして伝送する。したがって、単一のビット列をデコードする場合にも、同じビット列中に複数の異なるProgram が存在することがある。この異なるProgram を、現在デコード中のProgram に割り当てていないメモリ１１９内の領域を用いて、デコードする。この場合、メモリ１１９内の空き領域が少ない場合には、異なるProgram のＩピクチャのみをデコードするようにしても良い。また、同一のビット列中に、デコードしていないProgram が複数存在する場合には、過去のアクセス回数が最も多いProgram を、上記メモリ１１９の余剰領域にて簡易デコードするようにしても良い。
【００５５】
上記動作により本発明のデコーダにおいては、他のProgarm を表示するまでのアクセス応答時間や、チャネルホッピング反応時間を、著しく減少させることができる。
【００５６】
上述したように、本実施の形態によれば、動的にメモリの容量を確保することができるので、メモリ内に不要な領域が生ずるのを防ぐことができる。
【００５７】
【発明の効果】
本発明によれば、符号化データの復号状態によりメモリの空き領域を有効利用でき、現在復号中のプログラムから、他のプログラムへ出力切り替えが指示された場合にも、復号されたビデオデータに基づく画像及び復号されたオーディオデータに基づく音声を迅速に出力することができる。
【図面の簡単な説明】
【図１】本発明をディジタルＶＴＲに適用した第１の実施の形態を示すブロック図である。
【図２】メモリのアドレス空間を示す構成図である。
【図３】記録再生時のメモリへのアクセスタイミングを示すタイミングチャートである。
【図４】サーチ時のメモリへのアクセスタイミングを示すタイミングチャートである。
【図５】本発明をＡＴＶに適用した第２の実施の形態を示すブロック図である。
【図６】ＭＰＥＧ符号化方式を示す構成図である。
【図７】ＭＰＥＧ符号化における符号化処理、記録媒体上の配列及び復号処理に対する画像データの順序を示す構成図である。
【符号の説明】
５ オーディオ処理ブロック
７ 符号化／復号化ブロック
９ 誤り訂正ブロック
１１ 符号化データ入出力ブロック
１３ アドレス変換回路
１７ メモリ
１９ システムコントロールＣＰＵ
１０５ システムデコーダ
１０７ ビデオデコーダ
１０９ オーディオデコーダ
１１５ アドレス変換回路
１１９ メモリ
１２１ システムコントローラ

Claims (2)

1. 複数のプログラムの符号化されたビデオデータ及びオーディオデータを結合して単一のビット列とした符号化データを入力する入力手段と、
   前記入力手段により入力された符号化データを記憶するメモリと、
   前記メモリに記憶された符号化データに含まれるビデオデータ及びオーディオデータを復号する復号手段と、
   前記符号化データより前記複数のプログラムのうちの一部のプログラムのビデオデータ及びオーディオデータのレートを示すレート情報を検出し、前記検出したレート情報に従い前記メモリに前記一部のプログラムのビデオデータ及びオーディオデータを復号するためのバッファ領域を確保するシステムデコーダとを備え、
   前記復号手段は、前記システムデコーダにより確保されたバッファ領域を用いて前記一部のプログラムのビデオデータ及びオーディオデータを復号すると共に、前記メモリにおいて前記確保されたバッファ領域以外の余剰領域を用いて前記複数のプログラムのうち前記一部のプログラム以外のプログラムのビデオデータ及びオーディオデータを復号することを特徴とする信号処理装置。
2. 前記符号化データは、複数の前記プログラムのエレメンタリストリームを結合して単一のビット列としたＭＰＥＧ２トランスポートストリームであり、前記エレメンタリストリームは、前記符号化されたビデオデータ及びオーディオデータから構成されることを特徴とする請求項１に記載の信号処理装置。

Images