JPH1168712A

JPH1168712A - 通信装置

Info

Publication number: JPH1168712A
Application number: JP9230621A
Authority: JP
Inventors: Makoto Imura; 真伊村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-08-27
Filing date: 1997-08-27
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】従来の通信装置は、付加情報部の開始及び終
了を示すフラグシーケンスＦに誤りが発生すると符号化
情報部のデータに対して誤り訂正処理を行うことができ
ない為、例えば無線回線のように伝送エラーが発生しや
すい回線では再送回数が多くなり通信時間が長くなる等
問題があった。【解決手段】この発明の通信装置は、同一フレーム内
に、伝送データと誤り訂正符号を付加し送信することに
より、伝送データと誤り訂正符号を含む１フレームを正
常に受信できれば、符号化情報部のデータに誤り訂正処
理を行う。また、誤り訂正符号をフラグと誤検出する事
を防止もする。そして、悪品質の伝送路においてもデー
タの伝送を可能とすることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信データを開
始フラグと終了フラグとにより挟まれた伝送データと、
上記伝送データの誤り訂正符号とを上記開始フラグと終
了フラグとの間に挟んで送受信する通信装置に関する。
特にＨＤＬＣフレーム構成の伝送データを送受信する通
信装置の誤り訂正方式に関する。

【０００２】

【従来の技術】従来の通信装置における誤り訂正方式と
しては、ＨＤＬＣフレーミングされたデータフレーム
と、そのデータの誤り訂正符号をさらにフレーミング化
し送信するものが知られている。図１６は、例えば、特
開平２−１１１１６４号公報に示された、従来の通信装
置における誤り訂正方式のデータを送信するフレーム構
成を示したものである。図１６に示すフレーム構成は、
多数のフラグシーケンスＦが配列されてなる同期信号部
と、伝送データがセットされている符号化情報部と、伝
送データフレームが終了し伝送制御手順への復帰を示す
復帰情報部とにより構成されている。さらに、符号化情
報部は、伝送データを伝送するためのＨＤＬＣフレーム
部と誤り訂正符号を伝送するための付加情報部とで構成
されている。

【０００３】従来の通信装置によれば、符号化情報部と
その符号化情報部の誤り訂正符号を伝送する付加情報部
は、別の開始、終了フラグシーケンスＦで挟まれている
フレームにて形成されている。

【０００４】

【発明が解決しようとする課題】従来の通信装置におけ
る誤り訂正方式は以上のように構成されているので、伝
送路上の誤りにより、付加情報部の開始、終了を示すフ
ラグシーケンスＦに誤りが発生すれば、たとえ符号化情
報部の開始、終了フラグシーケンスＦに誤りがなくと
も、符号化情報部のデータに誤り訂正処理を行うことが
できず、伝送エラーの発生しやすい回線、例えば無線回
線を使用した場合などでは、通信時間が長くなるという
問題点があった。

【０００５】この発明は上記のような問題点を解消する
ためになされたもので、符号化情報部の開始、終了フラ
グシーケンスＦに誤りがなければ、符号化情報部のデー
タに誤り訂正処理を行うことができ、通信時間が短縮さ
れる通信装置を得ることを目的とする。また、誤り訂正
符号のビット列にて、開始又は終了フラグを誤検出しな
い通信装置を得ることを目的とする。また、ＨＤＬＣフ
レームに１個の“１”と任意の数の“０”とさらにその
フレームデータの誤り訂正符号を付加し、１フレームの
データ長を一定とすることにより、終了フラグを検出で
きなくてもそのフレームを認識することができる通信装
置を得ることを目的とする。また、ＨＤＬＣフレームに
１個の“１”と任意の数の“０”さらにそのフレームデ
ータの誤り訂正符号を付加し、１フレームのデータ長を
一定としたフレームを一つのフラグを挟んで１ブロック
分連続して送信することにより、一度フレームを検出す
れば、以後連続して送信されてくるフレームの開始、あ
るいは終了フラグを検出できなくてもフレームを認識す
ることができる通信装置を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明における通信デ
ータを開始フラグと終了フラグとにより挟まれた伝送デ
ータを送信する通信装置は、送信時に、誤り訂正制御部
が、上記伝送データの誤り訂正符号を生成し、この生成
した誤り訂正符号を上記開始フラグと終了フラグとの間
に挿入して１つの伝送データとすることを特徴とする。

【０００７】また、上記通信装置は、誤り訂正符号を上
記開始フラグと終了フラグとの間に挿入した上記伝送デ
ータを受信し、上記誤り訂正制御部は、受信時に伝送路
上で上記伝送データに発生した誤りを、受信した上記伝
送データに含まれる上記誤り訂正符号より訂正すること
を特徴とする。

【０００８】また、通信データを所定のビット数に分割
し、上記伝送データは、少なくとも上記分割した通信デ
ータにそれぞれフレーム番号を付加したデータと、送信
手順の信号と上記誤り訂正符号とにより構成され、上記
開始フラグと終了フラグとにより挟まれた伝送データを
１フレームとすることを特徴とする。

【０００９】また、上記伝送データは、ＨＤＬＣ（ＨＤ
ＬＣは、ｈｉｇｈｌｅｖｅｌｄａｔａｌｉｎｋ
ｃｏｎｔｒｏｌｐｒｏｃｅｄｕｒｅｓの略）フレーム
構成の伝送データであることを特徴とする。

【００１０】また、上記誤り訂正制御部は、送信時に、
少なくとも上記終了フラグを特定するビット列が上記生
成した誤り訂正符号に含まれている場合、上記誤り訂正
符号に所定のビット情報を追加挿入して上記終了フラグ
を特定するビット列を含まない誤り訂正符号に変更し、
受信時に、上記誤り訂正符号に追加挿入された所定のビ
ットを除去した誤り訂正符号を用いて上記伝送データの
誤りを訂正することを特徴とする。

【００１１】また、上記誤り訂正制御部は、送信時に付
加する上記誤り訂正符号の先頭に”０”を追加挿入する
とともに、誤り訂正符号のビット列に５個の連続した”
１”があれば上記５個の連続した”１”の後に”０”を
追加挿入して誤り訂正符号を生成し、受信時には、上記
誤り訂正制御部により送信時に追加挿入された上記誤り
訂正符号の先頭の”０”と上記５個の連続した”１”の
後にある”０”とを除去した誤り訂正符号を用いて、上
記伝送データの誤りを訂正することを特徴とする。

【００１２】また、上記誤り訂正制御部は、送信時に付
加する上記誤り訂正符号の所定箇所に”０”を追加挿入
して誤り訂正符号を生成するとともに、受信時には、上
記誤り訂正制御部により送信時に追加挿入された上記誤
り訂正符号の所定箇所の”０”を除去した誤り訂正符号
を用いて、上記伝送データの誤りを訂正することを特徴
とする。

【００１３】また、上記通信装置は、さらに、上記伝送
路上の誤り発生率を求め、上記誤り発生率が上記誤り訂
正制御部の誤り訂正能力を上回ると判断した場合、上記
誤り訂正制御部の誤り訂正能力を高める制御部を備える
ことを特徴とする。

【００１４】また、上記誤り訂正制御部は、所定のフレ
ームの再送を行う場合、誤り訂正能力を高くするような
誤り訂正符号を生成し、上記再送を行うフレームに上記
生成した誤り訂正符号を付加することを特徴とする。

【００１５】また、上記フレームは、上記フレームを所
定のビット長で複数のフレームに分割したことを示す識
別子を備え、上記通信装置は、さらに、所定のフレーム
を所定の回数再送を行っても受信側に正しく送信されな
かった場合、上記フレームを所定のビット長で複数のフ
レームに分割し、上記分割した複数のフレームの上記識
別子に分割したフレームであることを示す情報を設定
し、上記複数のフレームに分割したフレームを１つのフ
レームにまとめて送信する制御部を備えたことを特徴と
する。

【００１６】また、上記通信装置は、異なる長さの伝送
データを生成する場合、さらに、送信時に、伝送データ
の長さが一定のデータ長になるように所定のビット情報
を上記伝送データに付加する伝送制御部を備え、上記誤
り訂正制御部は、上記伝送制御部により所定のビット情
報を付加した伝送データの誤り訂正符号を生成し、上記
生成した誤り訂正符号を上記伝送データに付加して送信
する事を特徴とする。

【００１７】また、上記伝送制御部は、伝送データの長
さが一定のデータ長になるように１つの”１”と任意の
数の”０”とを上記伝送データに付加し、上記誤り訂正
制御部は、上記１つの”１”と任意の数の”０”とを付
加した伝送データの誤り訂正符号を生成し、上記生成し
た誤り訂正符号を上記伝送データに付加して送信するこ
とを特徴とする。

【００１８】さらに、上記伝送制御部は、伝送データの
長さが一定のデータ長になるように任意の数の”０”を
上記伝送データに付加し、上記誤り訂正制御部は、上記
任意の数の”０”を付加した伝送データの誤り訂正符号
を生成し、上記生成した誤り訂正符号を上記伝送データ
に付加し、上記通信装置は、さらに、上記伝送データを
開始フレームと終了フレームとを兼ねた１つのフラグの
みで挟んで複数の伝送データを連続して送信する制御部
を備えたことを特徴とする。

【００１９】

【発明の実施の形態】

実施の形態１．以下この発明の一実施の形態を図につい
て説明する。図１は本実施の形態による誤り伝送方式を
備える通信装置のブロック図である。図２は本実施の形
態によるフレームフォーマットを示す。図１において、
１０は通信装置であり、１１は通信装置１０の全体制御
を行う制御部としての中央演算処理部（以下ＣＰＵとい
う）である。１２はＣＰＵ１１の制御処理を規定するプ
ログラムが格納されている読取専用メモリ（以下ＲＯＭ
という）であり、記憶されるプログラムの１つとして誤
り伝送制御プログラムが格納されている。１３はＣＰＵ
１１が制御する制御処理の過程で発生するデータ類を格
納するための随時書換メモリ（以下ＲＡＭという）であ
る。１４はＨＤＬＣ制御手順に従いフレーミング・デフ
レーミングを行う伝送制御部であるＨＤＬＣ制御部であ
る。１５は、誤り訂正符号の生成及び誤り訂正符号から
受信データの誤り訂正処理を行う誤り訂正制御部であ
る。１６は送受信される通信データの変調及び復調を行
うモデムである。１７はモデム１６に接続されて通信回
線とのインタフェースをとる網制御部である。１８はマ
ン・マシンのインタフェースをとるためのキーやディス
プレイ等が配置された操作部である。図２において、フ
レームは、既知のＨＤＬＣフレーム情報と、本実施の形
態で付加した誤り訂正符号とで形成されている。２１は
同期信号である開始フラグ、２２はアドレスフィール
ド、２３はコントロールフィールド、２４は情報フィー
ルド、２５はフレームチェックシーケンス、２７は同期
信号である終了フラグである。左記で説明した２１、２
２、２３、２４、２５、２７の符号が通信データである
既知のＨＤＬＣフレーム情報である。２６は本発明で付
加した誤り訂正符号である。

【００２０】次に図１に示した構成における通信装置に
よって、図２に示したフォーマットのフレームを生成す
る動作を説明する。図３は、本実施の形態によるフレー
ム生成手順を示す流れ図である。まず、操作部１８よ
り、送信先のデータ、及び送信データが入力され（Ｓ
１）、ＣＰＵ１１によりＲＡＭ１３に記憶される（Ｓ
２）。ＨＤＬＣ制御部１４は、ＲＡＭ１３に記憶された
送信データを１フレームのデータ数毎に分割し（Ｓ
３）、さらに誤り再送を行う１ブロック内での通番であ
るフレーム番号を情報フィールド２４の先頭に挿入し
（Ｓ４）、そのフレームデータのＨＤＬＣフレーミング
を、ＨＤＬＣ制御部１４にて行う（Ｓ５）。次に、誤り
訂正制御部１５にて、そのＨＤＬＣフレームのアドレス
フィールド２２、コントロールフィールド２３、情報フ
ィールド２４、及びフレームチェックシーケンス２５よ
り構成する通信データの誤り訂正符号２６を生成し（Ｓ
６）、その誤り訂正符号２６をＣＰＵ１１にて、ＨＤＬ
Ｃフレーム内のフレームチェックシーケンス２５と終了
フラグ２７との間に挿入する（Ｓ７）。上記Ｓ１〜Ｓ７
の手順はＲＯＭ１２に記憶されている誤り伝送制御プロ
グラムにプログラミングされている。上記の手順によっ
て生成された伝送データは、モデム１６にて変調された
後、網制御部１７にて受信機に送信される。尚、誤り訂
正制御部１５において生成される誤り訂正符号は例えば
ＢＣＨ方式（ＢＣＨ：ＢｏｓｅＣｈａｕｄｈｕｒｉＨ
ｏｃｑｕｅｎｇｈｅｍ）により生成するものとする。

【００２１】図４は本実施の形態による受信機側の動作
手順を示す流れ図である。受信機側においては、網制御
部１７を経由してモデム１６にて復調されたデータか
ら、ＣＰＵ１１にて誤り訂正符号２６を取り出し（Ｓ１
０、Ｓ１１）、誤り訂正制御部１５にて誤り訂正符号２
６に基づいて受信データの誤り訂正処理を行う（Ｓ１
２）。その誤り訂正処理が施されたＨＤＬＣデータか
ら、ＨＤＬＣ制御部１４にて、情報フィールド２４のデ
ータのみを取り出し、ＲＡＭ１３に格納する（Ｓ１
３）。このとき、ＨＤＬＣ制御部１４は、アドレスフィ
ールド２２、コントロールフィールド２３、及びフレー
ムチェックシーケンス２５により情報フィールドのデー
タに誤りがないかどうかチェックを行い（Ｓ１４）、誤
りがあれば（Ｓ１５）それをＣＰＵ１１に通知する（Ｓ
１６）。ＣＰＵ１１は、１ブロックのデータ通信終了後
（Ｓ１７）、送信機側に誤りのあったフレーム番号を通
知する（Ｓ１８）。これにより、誤り再送にてエラーリ
カバリーを行う。

【００２２】以上のように、実施の形態１における通信
装置は、同一フレームに、誤り訂正符号を含んで送信す
ることにより、開始フラグ２１、終了フラグ２７に誤り
がなければＨＤＬＣフレーム情報のデータに誤り訂正処
理を行うことができるように構成することを特徴とす
る。

【００２３】実施の形態２．上記実施の形態１では、誤
り訂正制御部１５にて生成された誤り訂正符号２６をそ
のままＨＤＬＣフレーム内に挿入していた。しかし、誤
り訂正符号のデータの途中に、開始フラグ２１或いは終
了フラグ２７と同一のパターンを有することもあり、そ
の場合、そのフラグパターンを開始フラグ或いは終了フ
ラグとして検出してしまい、データ伝送ができなくな
る。開始フラグ及び終了フラグは“０１１１１１１
０”というデータである。そこで、誤り訂正符号のビッ
ト列に５個の連続した“１”があればその直後に“０”
を挿入することにより、フラグパターンの発生、すなわ
ち開始及び終了フラグ誤検出を防止する。

【００２４】次に、この実施の形態２における誤り訂正
符号の生成方法について図５の誤り訂正符号のフレーム
構成に基づいて、図６の誤り訂正符号の生成手順に従い
説明する。尚、通信装置のブロック構成は、上記実施の
形態１と同様である。まず、ＲＡＭ１３に記憶された送
信データを１フレームのデータ数毎に分割し、ＨＤＬＣ
フレーミングされたデータのアドレスフィールド２２、
コントロールフィールド２３、情報フィールド２４、及
びフレームチェックシーケンス２５から生成された誤り
訂正符号２６の先頭に“０”を挿入する（Ｓ２０）。こ
れは、誤り訂正符号２６の直前に位置するデータである
フレームチェックシーケンス（ＦＣＳ）フィールドのデ
ータのビット列に依存しないようにするための処理であ
る。次に、誤り訂正符号２６の先頭から、“１”のデー
タが５個連続するビット列を検索し（Ｓ２１）、そのビ
ット列が存在すれば（Ｓ２２）、そのビット列の直後に
“０”を挿入して誤り訂正符号を生成する（Ｓ２３）。
そして、生成した誤り訂正符号２６をＣＰＵ１１にて、
ＨＤＬＣフレーム内のフレームチェックシーケンス２５
と終了フラグ２７との間に挿入する（Ｓ２４）。

【００２５】図７は本実施の形態による受信機側の動作
を示す流れ図である。受信機側では、誤り訂正符号内の
５個連続した“１”の後に“０”を挿入する０インサー
ション処理を施しているため、送られてきた誤り訂正符
号（０インサーションを含む）が何ビットあるのか受信
側では判らない。従って、予め決められた誤り訂正符号
のビット数から最大に０インサーションされた場合のビ
ット数を算出し、算出したビット数分の誤り訂正符号を
フレームより取り出す（Ｓ３０）。また、予め決められ
た誤り訂正符号のビット数が、誤り訂正制御部１５に記
憶されているものとする。例えば、誤り訂正制御部１５
に記憶されている誤り訂正符号のビット数が１６ビット
であると図８に示すように誤り訂正符号の先頭ビットは
固定で“０”であるため、残りの１５ビットが全て
“１”である時が最大に０インサーション処理を行う場
合である。この列では、３個の“０”を挿入した場合が
誤り訂正符号の最大のビット数となる。このため、予め
決められた誤り訂正符号のビット数が１６ビットである
とすると最大に０インサーションされた場合のビット数
は１９ビットとなる。従って、終了フラグ２７より１９
ビットさかのぼった分のビット数が誤り訂正符号となる
（Ｓ３１）。取得したビット列から“１”のデータが５
個連続するビット列を検索し、そのビット列が存在すれ
ばそのビット列の直後の“０”を除去する。つまり、取
得した誤り訂正符号より０インサーションされた“０”
データを除去する（Ｓ３２）。上記Ｓ３２の処理終了
後、最後尾より誤り訂正制御部１５に記憶されている予
め決められた誤り訂正符号ビット数分のデータをＳ３２
の処理後のデータより取り出す（Ｓ３３）。誤り訂正制
御部１５に記憶されている予め決められた誤り訂正符号
のビット数には、誤り訂正符号の先頭に挿入した“０”
データ１ビット分が含まれている。このため、Ｓ３４の
処理でＳ３３の処理後のデータより先頭に挿入された
“０”データ１ビット分を抽出し、誤り訂正符号を確定
する（Ｓ３４）。Ｓ３１で取り出したデータには誤り訂
正符号でないデータも含まれている可能性がある。この
ため、上記Ｓ３２〜Ｓ３４の処理によって、誤り訂正符
号でないにもか代わらず、取り出したデータを取り除く
処理を行っている。上記Ｓ３４の処理において、確定し
た誤り訂正符号には、図６のＳ２３によって行った０イ
ンサーション処理が施されていないデータである。この
まま、Ｓ３４で確定した誤り訂正符号をＨＤＬＣデフレ
ーミング処理をすると正しくデフレーミング処理を行う
ことができない。これは、送信機側で図６の手順により
生成した誤り訂正符号をＨＤＬＣフレーミングして送信
しているためである。このため、連続する５個の“１”
ビット列が存在すれば、その直後に“０”データを挿入
し（Ｓ３５）、アドレスフィールド２２、コントロール
フィールド２３、情報フィールド２４、フレームチェッ
クシーケンス２５により構成した通信データの最後尾に
Ｓ３５で生成した誤り訂正符号を最後尾に追加する。そ
して、通信データに対して誤り訂正符号に基づいて誤り
訂正処理を行う。

【００２６】このように、本実施の形態によれば、誤り
訂正制御部１５にて生成された誤り訂正符号２６と開始
或いは終了フラグとを誤検出する箇所に“０”を挿入す
るので、誤り訂正符号内に５個の連続した“１”のビッ
ト列であるフラグパターンが発生しなくなり、開始及び
終了フラグの誤検出によるデータの損失を防ぐことがで
きる。

【００２７】実施の形態３．上記実施の形態２では、誤
り訂正制御部１５にて生成された誤り訂正符号２６のビ
ット列に５個の連続した“１”があればその直後に
“０”を挿入することにより、開始或いは終了フラグの
誤検出を防止していた。しかし、処理が複雑となるの
で、本実施の形態３では、図９に示すように、誤り訂正
制御部１５にて生成された誤り訂正符号２６の固定箇所
に“０”を挿入することにより、フラグパターンの発
生、すなわち開始或いは終了フラグの誤検出を防止す
る。

【００２８】次に、この実施の形態３における誤り訂正
符号の生成方法について、図９の誤り訂正符号のフレー
ム構成に基づいて説明する。通信装置のブロック構成
は、上記実施の形態１と同様である。送信データを１フ
レームのデータ数毎に分割し、ＨＤＬＣフレーミングさ
れたデータのアドレスフィールド２２、コントロールフ
ィールド２３、情報フィールド２４、及びフレームチェ
ックシーケンス２５から生成された誤り訂正符号２６の
先頭、及び先頭から５ビットおきに“０”データを挿入
する。上記“０”データが挿入された誤り訂正符号２６
をＣＰＵ１１にて、ＨＤＬＣフレーム内のフレームチェ
ックシーケンス２５と終了フラグ２７との間に挿入す
る。

【００２９】受信機側においては、誤り訂正制御部１５
に記憶されている予め決められた誤り訂正符号ビット数
と、“０”を挿入するビット数とを取り出し、取り出し
た誤り訂正符号ビット数と“０”を挿入するビット数と
を加算する。そして、終了フラグから上記加算したビッ
ト数を逆算して誤り訂正符号を取り出す。例えば、誤り
訂正符号のビット数が１２ビットであると、“０”を挿
入するビット数は３ビットとなる。この為、１２ビット
と３ビットを加算して１５ビット分のデータを終了フラ
グ２７から逆算して取り出すことになる。そして、送信
側において上記法則に従い挿入された“０”ビットを削
除する。これにより得た誤り訂正符号から誤り訂正処理
をアドレスフィールド２２、コントロールフィールド２
３、情報フィールド２４、フレームチェックシーケンス
２５より構成された通信データに対し行う。

【００３０】このように、本実施の形態によれば、誤り
訂正制御部１５にて生成された誤り訂正符号２６の固定
箇所に“０”を挿入するので、誤り訂正符号内に５個の
連続する“１”のビット列であるフラグパターンが発生
しなくなり、開始及び終了フラグの誤検出によるデータ
の損失を防ぐことができる。

【００３１】実施の形態４．本発明による他の実施の形
態を図について説明する。通信装置のブロック構成は、
上記実施の形態１と同様である。図１０はこの実施の形
態によるパーシャルページ送信処理の流れ図である。ま
ず、送信機からの１パーシャルページ分（複数フレーム
をまとめたものを１パーシャルページという）のデータ
を送信（Ｓ５０１）し、ページ応答信号が受信機より返
される（Ｓ５０２）のを待ち、ページ応答を受信し、そ
の応答により、エラーがないことが判明すれば（Ｓ５０
３）、次ページが有れば（Ｓ５０９）次ページの送信
（Ｓ５０１）を行い、次ページがなければ通信を正常終
了（Ｓ５１２）する。また、ページ応答の受信において
エラーが有れば（Ｓ５０３）、そのパーシャルページの
エラー率を算出し、その確率がｎ％を越えているかどう
かの判断をＣＰＵ１１にて行う（Ｓ５０４）。上記エラ
ー率は、「エラー無く送信できたフレーム数／総送信フ
レーム数」により算出する。尚、上記ｎ％の確率は予め
ＲＯＭ１２に記憶されているものとする。エラー率がｎ
％以下である時、現在の誤り訂正能力が最大でなければ
（Ｓ５１０）、誤り訂正能力をより訂正能力の高い誤り
訂正方式に変更し（Ｓ５１１）、もう一度パーシャルペ
ージの送信を行う（Ｓ５０１）。エラー率がｎ％よりも
小さければ、エラーフレームの再送（Ｓ５０５）を行
い、ページ応答受信（Ｓ５０６）、エラー有無判断（Ｓ
５０７）、及び再送回数判断（Ｓ５０８）を行い、パー
シャルページの全フレームの送信を行う。ただし、全フ
レーム送信完了前に再送回数がｃ回になれば、通信を不
達として送信を終了する（Ｓ５１３）。

【００３２】上記Ｓ５１０における誤り訂正能力は、誤
り訂正装置が変わればその能力は変わる。また、誤り訂
正能力は、最初から最大にすると伝送能力が落ちる。例
えば、１００ビットのデータを送信する場合、訂正能力
の低い方式では誤り訂正ビットを１０ビットとする。そ
して、送信ビット数は、合計で１１０ビットになる。し
かし、誤り訂正能力の高い方式では誤り訂正ビットが１
００ビットであるとすると、送信ビット数は合計で２０
０ビットとなる。このため、送信データ量が増える。即
ち、高い誤り訂正能力の方式では、付加するデータも増
えるため、伝送時間を少なくするためには、はじめから
誤り訂正能力の高い方式では行わない。また、例えばＢ
ＣＨ誤り訂正方式では、訂正能力３ビット（１フレーム
で誤り３ビットまで訂正可能）は５ビット（１フレーム
で誤り５ビットまで訂正可能）に比べて当然誤り訂正能
力が低くなる。このため、上記Ｓ５１１において誤り訂
正能力をより訂正能力の高い誤り訂正方式に変更する場
合は、例えば、訂正能力を３ビットから５ビットに変更
する。また、上記Ｓ５０８における再送回数ｃ回は、既
定値であればＲＯＭ１２に記憶されているものとする。
さらに、再送回数のカウントは、Ｓ５０５において、エ
ラーフレームの再送を行ったときにカウントする。カウ
ントは、ＲＡＭ１３に記憶する。以上の処理により、悪
品質の回線においても、通信時間を短縮する事が可能で
ある。

【００３３】この実施の形態４で説明した通信装置は、
伝送路上の誤り率が誤り訂正能力を上回ると判断した際
に、誤り訂正制御部の誤り訂正能力をより高い方式に変
更し、悪品質の伝送路においてもデータの伝送を可能と
することを特徴とする。

【００３４】実施の形態５．本発明による他の実施の形
態を図について説明する。通信装置のブロック構成は、
上記実施の形態１と同様である。図１１はこの実施の形
態によるパーシャルページ送信処理の流れである。ま
ず、送信機からの１パーシャルページ分のデータを送信
し（Ｓ６０１）、ページ応答信号が受信機より返される
のを待ち（Ｓ６０２）、ページ応答を受信し、その応答
により、エラーがないことが判明すれば（Ｓ６０３）、
次ページが有れば（Ｓ６１０）次ページの送信（Ｓ６０
１）を行い、次ページがなければ通信を正常終了する
（Ｓ６１１）。また、ページ応答の受信においてエラー
が有れば（Ｓ６０３）、現在の誤り訂正能力が最大でな
ければ（Ｓ６０４）、誤り訂正能力をより訂正能力の高
い誤り訂正方式に変更し（Ｓ６０５）、エラーフレーム
の再送（Ｓ６０６）、ページ応答受信（Ｓ６０７）、エ
ラー有無判断（Ｓ６０８）、及び再送回数判断（Ｓ６０
９）を行い、パーシャルページの全フレームの送信を行
う。ただし、全フレーム送信完了前に再送回数がｃ回に
なれば、通信を不達として送信を終了する（Ｓ６１
２）。以上の処理により、悪品質の回線においても、通
信時間を短縮する事が可能である。

【００３５】以上のように、この実施の形態５で説明し
た通信装置は、誤り訂正制御部により訂正できなかった
フレームの再送を行う際に、誤り訂正能力をより高い方
式に変更することを特徴とする。

【００３６】実施の形態６．本発明による他の実施の形
態を図について説明する。通信装置のブロック構成は、
上記実施の形態１と同様である。図１２はこの実施の形
態によるフレームのフレーム構成である。まず、実施の
形態１の図２に示すフレーム構成にて、１パーシャルペ
ージの送信を行う。このとき、あるフレームの送信にエ
ラーが発生して一定回数再送を行っても全フレームを送
信することができなかった。そして、誤りを訂正しきれ
なかったフレームの情報フィールド２４のデータをＣＰ
Ｕ１１により図１２に示すように複数のフレーム例えば
情報フィールド２４に１００バイトのデータが格納され
ている場合は、５０バイトずつに、２フレームに分割す
る。そして、さらに上記２フレームのそれぞれのフレー
ムの情報フィールド２４に再送要求のあったフレーム番
号の他にフレーム内のデータが複数のフレームに分割さ
れたことを示す識別子とその分割番号を含めて送信す
る。図１３に情報フィールド２４に格納されているデー
タを分割する前と分割した後について示す。図１３
（ａ）は、分割まえの情報フィールド２４を示してい
る。図１３（ａ）によると、分割前の情報フィールド
は、分割識別子とフレーム番号と送りたいデータにより
構成されている。分割識別子は分割前を示す「０」が設
定されている。フレーム番号は１パーシャルページにお
ける何番目のフレームであるかを示す番号が設定されて
いる。図１３（ｂ）は分割後の情報フィールド１４の内
容を示している。図１３（ｂ）において、分割後の情報
フィールド１４は分割識別子と分割ナンバとフレーム番
号と送りたいデータにより構成されている。分割識別子
は分割後であることを示す「１」が設定されている。分
割ナンバは分割したフレームのうち何番目のフレームで
あるかを示す番号が設定される。フレーム番号は、分割
前情報フィールドにおけるフレーム番号と、同じ番号が
設定される。送りたいデータは分割後のデータが設定さ
れる。上記例では、１００バイトのデータを５０バイト
ずつの２フレームに分割している。このため、送りたい
データは、５０バイトのデータが格納される。以上の処
理により、悪品質の回線においても、通信時間を短縮す
る事が可能である。

【００３７】以上のように、この実施の形態６で説明し
た通信装置は、誤り訂正制御部により誤りを訂正できな
かったフレームの再送を行う際に、ある一定回数再送し
ても送信できなかったときに、そのフレームのデータを
分割して、更に再送フレームの要求のあったフレーム番
号にフレーム内のデータが複数のフレームに分割された
ことを示す識別子を含めて、一つのフレームとして送信
することを特徴とする。

【００３８】実施の形態７．本発明による他の実施の形
態を図について説明する。通信装置のブロック構成は、
上記実施の形態１と同様である。図１４はこの実施の形
態によるフレームのフレーム構成である。まず、実施の
形態１の図２に示すフレーム構成にて、１パーシャルペ
ージの送信を行う。このとき、図１４に示すフレームの
フレーム長は、図２に示す１フレームの最大フレーム長
（１フレームの最大フレーム長とは送りたい情報をＨＤ
ＬＣフレーミングし、さらに、誤り訂正符号を追加する
場合の最大データ長のことである。誤り訂正符号に０イ
ンサーション処理を行うと誤り訂正符号の長さが可変に
なる。このため、１フレームの最大長は、誤り訂正符号
に０インサーション処理を行った場合に挿入される
“０”の数が最大になる場合を１フレームの最大長とす
る）。以上のフレーム長になるように定める。このた
め、図１４に示すフレームは、誤り訂正符号の終了フラ
グ２７との間に１個の“１”と、フレーム長が、あらか
じめ定められたビット長と等しくなるように任意の数の
“０”を付加し、フレームを構成する。以上の処理によ
り、終了フラグ２７を検出できなくとも、開始フラグ２
１を検出することができれば、フレーム長が固定である
ことから１フレームの認識をする事ができる。

【００３９】以上のようにこの実施の形態７で説明した
通信装置はＨＤＬＣフレームに１個の“１”と任意の数
の“０”と、フレームデータの誤り訂正符号とを付加
し、１フレームのデータ長を固定とすることにより、終
了フラグを検出できなくてもそのフレームを認識するこ
とができるようにすることを特徴とする。

【００４０】実施の形態８．本発明による他の実施の形
態を図について説明する。通信装置のブロック構成は、
上記実施の形態１と同様である。図１５はこの実施の形
態によるフレームのフレーム構成である。図１５に示す
フレームのフレーム長は、１フレームの最大長以上にな
るように定める。そして、フレームの長さがあらかじめ
定められたビット長より短いときは、図１５に示すよう
に誤り訂正符号２６とフラグ２９との間に１個の“１”
データと、フレーム長が、あらかじめ定められたビット
長と等しくなるように任意の数の“０”データを付加す
る。そして、図１５に示すように、１つのフレームは一
つのフラグ２９のみをそれぞれの挟み、１パーシャルペ
ージ分のフレームを連続して送信する。以上の処理によ
り、一度フレームを認識したら、以後のフレームは開始
及び終了フラグを検出できなくとも、フレーム長が固定
であるためのフレームの認識をする事ができる。

【００４１】以上のようにこの実施の形態８で説明した
通信装置は、ＨＤＬＣフレームに１個の“１”と任意の
数の“０”と、フレームデータの誤り訂正符号とを付加
し、１フレームのデータ長を固定としたフレームを一つ
のフラグを挟んで１ブロック分連続して送信することに
より、一度フレームを検出すれば、以後連続して送信さ
れてくるフレームの開始、あるいは終了フラグを検出で
きなくてもフレームを認識することができるようにする
ことを特徴とする。

【００４２】上記実施の形態７及び８には誤り訂正符号
２６の後ろに１個の１と任意の数の連続する“０”を挿
入していた。しかし、受信側でフレームに追加したデー
タがどこからどこまでか判るように識別できれば、例え
ば“０”と“１”が交互になるように挿入するようにし
てもかまわない。上記実施の形態７及び８に記載した例
では、終了フラグ２７或いは、フラグ２９の手前から１
ビットずつさかのぼっていき初めての“１”が出てくる
までのデータを削除すればよいので本来のＨＤＬＣフレ
ームを容易に復元できる。

【００４３】

【発明の効果】以上のように本発明の通信装置によれ
ば、符号化情報部の開始、終了フラグシーケンスＦに誤
りがなければ、符号化情報部のデータに誤り訂正処理を
行うことができ、通信時間が短縮される効果がある。

【００４４】また、誤り訂正符号のビット列にて、フラ
グを誤検出しない効果がある。

【００４５】また、ＨＤＬＣフレームに任意の数の
“０”と、そのフレームデータの誤り訂正符号を付加
し、１フレームのデータ長を一定とすることにより、終
了フラグを検出できなくてもそのフレームを認識するこ
とができる効果がある。

【００４６】また、ＨＤＬＣフレームに任意の数の
“０”と、そのフレームデータの誤り訂正符号を付加
し、１フレームのデータ長を一定としたフレームを一つ
のフラグを挟んで１ブロック分連続して送信することに
より、一度フレームを検出すれば、以後連続して送信さ
れてくるフレームの開始、あるいは終了フラグを検出で
きなくてもフレームを認識することができる効果があ
る。

【００４７】また、誤り発生率が誤り訂正制御部の誤り
訂正能力を上回る場合、誤り訂正制御部の誤り訂正能力
を高めることができる。このため、悪品質の伝送路にお
いてもデータの伝送を行うことができる効果がある。

【００４８】さらに、受信側で誤り訂正しきれなかった
場合、再送を行うフレームを所定のビット長に分割して
分割したフレームを受信側に再送する。このため、受信
側へ送信するデータ長が誤りが発生したフレームよりも
短くなるため、再度誤りが発生する確率が低くなり、悪
品質の回線においても通信時間を短縮することが可能に
なる効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１、２、３、４、５、
６、７、８による誤り訂正装置を備えた通信装置のブロ
ック図である。

【図２】この発明の実施の形態１、２、３、４、５、
６、７、８によるフレームのフレームフォーマットを示
す図である。

【図３】実施の形態１におけるフレーム生成手順を示
す流れ図である。

【図４】実施の形態１における受信機側の操作手順を
示す流れ図である。

【図５】この発明の実施の形態２によるフレームのフ
レームフォーマットを示す図である。

【図６】実施の形態２における誤り訂正符号の生成手
順を示す流れ図である。

【図７】実施の形態２における受信機側の動作を示す
流れ図である。

【図８】実施の形態２における０インサーション処理
を説明する図である。

【図９】この発明の実施の形態３によるフレームのフ
レームフォーマットを示す図である。

【図１０】この発明の実施の形態４による１パーシャ
ルページの送信処理の流れ図である。

【図１１】この発明の実施の形態５によるパーシャル
ページの送信処理の流れ図である。

【図１２】この発明の実施の形態６によるフレームの
フレームフォーマットを示す図である。

【図１３】（ａ）及び（ｂ）は、この発明の実施の形
態６における情報フィールドを説明する図である。

【図１４】この発明の実施の形態７によるフレームの
フレームフォーマットを示す図である。

【図１５】この発明の実施の形態８によるフレームの
フレームフォーマットを示す図である。

【図１６】従来の通信装置における誤り訂正方式のデ
ータを送信するフレーム構成を示す図である。

【符号の説明】

１１制御部（ＣＰＵ）、１２ＲＯＭ、１３ＲＡ
Ｍ、１４ＨＤＬＣ制御部、１５誤り訂正制御部、１
６モデム、１７網制御部、１８操作部、２１開
始フラグ、２２アドレスフィールド、２３コントロ
ールフィールド、２４情報フィールド、２５フレー
ムチェックシーケンス、２６誤り訂正符号、２７終
了フラグ、２８フレームＮＯ、２９フラグ。

Claims

【特許請求の範囲】

【請求項１】通信データを開始フラグと終了フラグと
により挟まれた伝送データを送信する通信装置におい
て、送信時に上記伝送データの誤り訂正符号を生成し、この
生成した誤り訂正符号を上記開始フラグと終了フラグと
の間に挿入して１つの伝送データとする誤り訂正制御部
を備えたことを特徴とする通信装置。
【請求項２】上記通信装置は、誤り訂正符号を上記開
始フラグと終了フラグとの間に挿入した上記伝送データ
を受信し、上記誤り訂正制御部は、受信時に伝送路上で
上記伝送データに発生した誤りを、受信した上記伝送デ
ータに含まれる上記誤り訂正符号より訂正することを特
徴とする請求項１記載の通信装置。
【請求項３】通信データを所定のビット数に分割し、
上記伝送データは、少なくとも上記分割した通信データ
にそれぞれフレーム番号を付加したデータと、送信手順
の信号と上記誤り訂正符号とにより構成され、上記開始フラグと終了フラグとにより挟まれた伝送デー
タを１フレームとすることを特徴とする請求項２記載の
通信装置。
【請求項４】上記伝送データは、ＨＤＬＣ（ＨＤＬＣ
は、ｈｉｇｈｌｅｖｅｌｄａｔａｌｉｎｋｃｏ
ｎｔｒｏｌｐｒｏｃｅｄｕｒｅｓの略）フレーム構成
の伝送データであることを特徴とする請求項３記載の通
信装置。
【請求項５】上記誤り訂正制御部は、送信時に、少な
くとも上記終了フラグを特定するビット列が上記生成し
た誤り訂正符号に含まれている場合、上記誤り訂正符号
に所定のビット情報を追加挿入して上記終了フラグを特
定するビット列を含まない誤り訂正符号に変更し、受信
時に、上記誤り訂正符号に追加挿入された所定のビット
を除去した誤り訂正符号を用いて上記伝送データの誤り
を訂正することを特徴とする請求項４記載の通信装置。
【請求項６】上記誤り訂正制御部は、送信時に付加す
る上記誤り訂正符号の先頭に”０”を追加挿入するとと
もに、誤り訂正符号のビット列に５個の連続した”１”
があれば上記５個の連続した”１”の後に”０”を追加
挿入して誤り訂正符号を生成し、受信時には、上記誤り訂正制御部により送信時に追加挿
入された上記誤り訂正符号の先頭の”０”と上記５個の
連続した”１”の後にある”０”とを除去した誤り訂正
符号を用いて、上記伝送データの誤りを訂正することを
特徴とする請求項５記載の通信装置。
【請求項７】上記誤り訂正制御部は、送信時に付加す
る上記誤り訂正符号の所定箇所に”０”を追加挿入して
誤り訂正符号を生成するとともに、受信時には、上記誤り訂正制御部により送信時に追加挿
入された上記誤り訂正符号の所定箇所の”０”を除去し
た誤り訂正符号を用いて、上記伝送データの誤りを訂正
することを特徴とする請求項５記載の通信装置。
【請求項８】上記通信装置は、さらに、上記伝送路上
の誤り発生率を求め、上記誤り発生率が上記誤り訂正制
御部の誤り訂正能力を上回ると判断した場合、上記誤り
訂正制御部の誤り訂正能力を高める制御部を備えること
を特徴とする請求項２記載の通信装置。
【請求項９】上記誤り訂正制御部は、所定のフレーム
の再送を行う場合、誤り訂正能力を高くするような誤り
訂正符号を生成し、上記再送を行うフレームに上記生成
した誤り訂正符号を付加することを特徴とする請求項２
記載の通信装置。
【請求項１０】上記フレームは、上記フレームを所定
のビット長で複数のフレームに分割したことを示す識別
子を備え、上記通信装置は、さらに、所定のフレームを所定の回数
再送を行っても受信側に正しく送信されなかった場合、
上記フレームを所定のビット長で複数のフレームに分割
し、上記分割した複数のフレームの上記識別子に分割し
たフレームであることを示す情報を設定し、上記複数の
フレームに分割したフレームを１つのフレームにまとめ
て送信する制御部を備えたことを特徴とする請求項３記
載の通信装置。
【請求項１１】上記通信装置は、異なる長さの伝送デ
ータを生成する場合、さらに、送信時に、伝送データの
長さが一定のデータ長になるように所定のビット情報を
上記伝送データに付加する伝送制御部を備え、上記誤り訂正制御部は、上記伝送制御部により所定のビ
ット情報を付加した伝送データの誤り訂正符号を生成
し、上記生成した誤り訂正符号を上記伝送データに付加
して送信する事を特徴とする請求項１記載の通信装置。
【請求項１２】上記伝送制御部は、伝送データの長さ
が一定のデータ長になるように１つの”１”と任意の数
の”０”とを上記伝送データに付加し、上記誤り訂正制御部は、上記１つの”１”と任意の数
の”０”とを付加した伝送データの誤り訂正符号を生成
し、上記生成した誤り訂正符号を上記伝送データに付加
して送信することを特徴とする請求項１１記載の通信装
置。
【請求項１３】上記伝送制御部は、伝送データの長さ
が一定のデータ長になるように任意の数の”０”を上記
伝送データに付加し、上記誤り訂正制御部は、上記任意の数の”０”を付加し
た伝送データの誤り訂正符号を生成し、上記生成した誤
り訂正符号を上記伝送データに付加し、上記通信装置は、さらに、上記伝送データを開始フレー
ムと終了フレームとを兼ねた１つのフラグのみで挟んで
複数の伝送データを連続して送信する制御部を備えたこ
とを特徴とする請求項１１記載の通信装置。