JPH1168302A - 電子装置及び半導体装置実装方法 - Google Patents

電子装置及び半導体装置実装方法

Info

Publication number
JPH1168302A
JPH1168302A JP9228740A JP22874097A JPH1168302A JP H1168302 A JPH1168302 A JP H1168302A JP 9228740 A JP9228740 A JP 9228740A JP 22874097 A JP22874097 A JP 22874097A JP H1168302 A JPH1168302 A JP H1168302A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
printed wiring
mounting
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9228740A
Other languages
English (en)
Inventor
Tomohiro Shiraishi
智宏 白石
Yasuki Tsutsumi
安己 堤
Toshihiro Matsunaga
俊博 松永
Minoru Kubosono
実 窪薗
Akihiro Hida
昭博 飛田
Hiroshi Kuroda
宏 黒田
Masayuki Shirai
優之 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9228740A priority Critical patent/JPH1168302A/ja
Publication of JPH1168302A publication Critical patent/JPH1168302A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 プリント配線基板に反りを生じさせたり、周
囲の素子に悪影響を及ぼしたりすることなく、不良品の
ＢＧＡ型半導体装置の取り換えを容易にする。 【解決手段】 プリント配線基板上に半田ボールを用い
た半導体装置を実装する電子装置において、前記プリン
ト配線基板の端子電極上に導電性の突起物が設けられ、
該突起物を前記半田ボールに差し込んで内蔵させた構造
を有するものである。また、プリント配線基板の上面
に、プリント配線基板の端子電極の一部のみを露出する
小さな穴を有する絶縁性フィルムを形成し、前記小さな
穴の上に半田ボールを載置し、絶縁性フィルムが溶解し
ないで、半田ボールを溶解させ、前記絶縁性フィルムの
小さな穴を介して前記プリント配線基板の端子電極と半
導体装置の外部電極とが電気的に接続した状態で仮実装
し、この状態でテスティングし、その結果が良品なら
ば、前記絶縁性フィルムが溶解して除去し、その後本実
装する方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子装置及び半導体
装置実装方法に関し、特に、プリント配線基板上に実装
されたボール・グリッド・アレイ（ＢＧＡ：Ｂall Ｇri
d Ａrray ）型半導体装置のリペア（取り換え）技術に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、ＢＧＡ型パッケージを用いた半導
体装置（以下、ＢＧＡ型半導体装置と称する）をプリン
ト配線基板に実装した電子装置では、前記半導体装置を
プリント配線基板に実装する際に、実際の環境を想定し
て半導体装置単体で動作チェックを行う（一般的に１０
０％チェックはできない）。
【０００３】この半導体装置単体の動作チェックで良品
と認定されたものをプリント配線基板に実装してシステ
ム全体での動作チェックを行う。前記半導体装置単体の
動作チェックで良品と認定されたものであっても、プリ
ント配線基板に実装すると、不良品となる場合がある。
例えば、プリント配線基板や実装する他の素子の性能の
バラツキから起きる。
【０００４】そこで、不良品となった場合、その不良品
をプリント配線基板から取り外し、別の良品と取り換え
ている（リペア）。その時、プリント配線基板に実装さ
れたＢＧＡ型半導体装置の半田ボールに熱風を選択的に
加えて加熱し、半田ボールを溶かして取り外し、取り換
え（リペア）時は別の良品のＢＧＡ型半導体装置の半田
ボールを溶解してプリント配線基板に実装している。
【０００５】前記半田ボールに熱風を選択的に加えて加
熱するのは、リフロー炉から不良品を取り出した時、半
田ボールが固まり取り外しができなくなるからである。
【０００６】
【発明が解決しようとする課題】前記従来の技術では、
前記ＢＧＡ型半導体装置の取り換え（リペア）時の熱風
により、プリント配線基板に反りが生じたり、周囲の素
子に悪影響を及ぼすという問題があった。
【０００７】本発明の目的は、プリント配線基板に反り
を生じさせたり、周囲の素子に悪影響を及ぼしたりする
ことなく不良品のＢＧＡ型半導体装置の取り換えを容易
にすることが可能な技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１０】（１）プリント配線基板上に半田ボールを
用いた半導体装置を実装する電子装置において、前記プ
リント配線基板の端子電極上に導電性の突起物が設けら
れ、該突起物を前記半田ボールに差し込んで内蔵させた
構造を有するものである。
【００１１】（２）プリント配線基板上に半田ボールを
用いた半導体装置を実装する半導体装置実装方法におい
て、前記プリント配線基板の端子電極上に導電性の突起
物を設け、該突起物の先端部を前記半田ボールに差し込
んで仮実装し、この状態でテスティングし、その結果が
良品ならば、半導体装置の上から加圧して前記導電性の
突起物の全体を前記半田ボール中に深く差し込んで本実
装する方法である。
【００１２】（３）プリント配線基板上に半田ボールを
用いた半導体装置を実装する半導体装置実装方法におい
て、前記プリント配線基板の上面に、当該プリント配線
基板の端子電極の一部のみを露出する小さな穴を有し、
かつ前記半田ボールが溶解する温度よりも高い温度で溶
解する絶縁性フィルムを形成し、前記小さな穴の上に前
記半田ボールを載置し、絶縁性フィルムが溶解しない
で、かつ半田ボールが溶解する温度の熱を加えて半田ボ
ールを溶解させ、前記絶縁性フィルムの小さな穴を介し
て前記プリント配線基板の端子電極と半導体装置の外部
電極とが電気的に接続した状態で冷却し、半田ボールを
固化させて仮実装し、この状態でテスティングし、その
結果が良品ならば、前記絶縁性フィルムを溶解して除去
し、その後半田ボールに熱を加えて本実装する方法であ
る。
【００１３】（４）前記（３）の半導体装置実装方法に
おいて、前記絶縁性フィルムに当該プリント配線基板の
端子電極の一部のみを露出する小さな穴は、前記プリン
ト配線基板の上面に、前記半田ボールの溶解する温度よ
り高い温度で溶解する液状樹脂をスクリーン印刷するこ
とにより形成する方法である。
【００１４】（５）前記（３）の半導体装置実装方法に
おいて、前記絶縁性フィルムに当該プリント配線基板の
端子電極の一部のみを露出する小さな穴は、前記絶縁性
フィルムをフォト加工により形成する方法である。
【００１５】（６）プリント配線基板上に半田ボールを
用いた半導体装置を実装する半導体装置実装方法におい
て、前記プリント配線基板の端子電極上に仮固定するた
めの半田ペーストを塗布し、該半田ペーストの上に前記
半田ボールを載置し、該半田ボールと前記プリント配線
基板の端子電極とを電気的に接続させて仮実装し、この
状態でテスティングし、その結果が良品ならば、前記半
田ボールに熱を加えて本実装する方法である。
【００１６】（７）プリント配線基板上に半田ボールを
用いた半導体装置を実装する半導体装置実装方法におい
て、前記プリント配線基板の上面に、当該プリント配線
基板の接続方向に導通する異方性導電フィルムを設け、
該異方性導電フィルムの上に前記半田ボールを載置し、
該半田ボールと前記プリント配線基板の端子電極とを前
記異方性導電フィルムを介して電気的に接続させて仮実
装し、この状態でテスティングし、その結果が良品なら
ば、前記異方性導電フィルムを除去して前記半田ボール
に熱を加えて本実装する方法である。
【００１７】前述した手段によれば、プリント配線基板
の端子電極とＢＧＡ型半導体装置のＢＧＡをほぼ点接触
状態で電気的に接続した仮実装のままでテスティング
し、その結果が良品であれば、通常の実装を行い、その
結果が不良品であれば、テスティング後の仮実装状態で
あるため前記プリント配線基板から不良品のＢＧＡ型半
導体装置を小さな力で容易に取り外すことができる。こ
れにより、プリント配線基板に反りを生させたり、周囲
の素子に悪影響を及ぼすことなく、ＢＧＡ型半導体装置
の取り換え（リペア）を容易に行うことができる。
【００１８】以下、本発明について、図面を参照して実
施形態（実施例）とともに詳細に説明する。なお、本実
施形態を説明するための全図において、同一機能を有す
るものは同一符号を付け、その繰り返しの説明は省略す
る。
【００１９】
【発明の実施の形態】
（実施形態１）図１乃至図３は本発明の実施形態（実施
例）１によるＢＧＡ型半導体装置をプリント配線基板に
実装した電子装置の概略構成を説明するための断面図で
あり、図１はＢＧＡ型半導体装置の仮実装前の構成を示
す図、図２はＢＧＡ型半導体装置の仮実装した状態（テ
スティング時）の構成を示す図、図３はＢＧＡ型半導体
装置の本実装後の構成を示す図である。
【００２０】図１乃至図３において、１００はＢＧＡ型
半導体装置、１はＢＧＡ型半導体装置の配線基板、２は
絶縁性接着剤、３は半導体チップ、４は半導体チップの
外部電極、５は配線基板上の配線層、６はボンディング
ワイヤ、７は封止材、８は半田ボール、９はプリント配
線基板、１０はプリント配線基板の端子電極、１１は導
電性の突起物である。
【００２１】図１乃至図３に示すように、本実施形態１
によるＢＧＡ型半導体装置１００をプリント配線基板９
に実装した電子装置は、前記プリント配線基板９の端子
電極１０上に導電性の突起物１１が設けられ、この突起
物１１の全体を前記ＢＧＡ型半導体装置１００の半田ボ
ール８中に深く差し込んで内蔵させた構造を有してい
る。
【００２２】前記ＢＧＡ型半導体装置１００は、図１に
示すように、配線基板１上に半導体チップ３が絶縁接着
剤２で固着される。この半導体チップ３の外部電極（パ
ッド）４と配線基板１の配線層５をボンディングワイヤ
６で電気的に接続される。前記半導体チップ３、その外
部電極（パッド）４、配線基板１の配線層５、ボンディ
ングワイヤ６及び接続部は、封止材（封止樹脂）７で封
止されている。
【００２３】前記配線基板１の配線層５の外部電極５Ａ
上には半田ボール８が設けられている。前記プリント配
線基板９は、その端子電極１０上に、例えば、金（Ａ
ｕ），ニッケル（Ｎｉ）等の金属メッキにより導電性の
突起物１１が設けられている。
【００２４】次に、本実施形態１によるＢＧＡ型半導体
装置をプリント配線基板に実装する方法について説明す
る。
【００２５】前記プリント配線基板９上に設けられてい
る突起物１１と前記ＢＧＡ型半導体装置１００の半田ボ
ール８との位置合わせを行い、図２に示すように、この
半田ボール８に前記プリント配線基板９の端子電極１０
の上に設けられている前記導電性の突起物１１の先端部
を突き差して仮実装する。この状態でテスティングし、
良品ならば、機械的に加重をかけて、半田ボール８に前
記導電性の突起物１１の先端部をさらに突き込んで、図
３に示すように、前記導電性の突起物１１の全体が半田
ボール８の中に内蔵した構造状態にして本実装する。
【００２６】前記テスティングで不良品ならば、プリン
ト基板９の端子電極１０上の前記導電性の突起物１１の
先端部を、ＢＧＡ型半導体装置１００の半田ボール８
（外部電極５Ａ）から機械的に引き抜いて、前記不良品
をプリント基板９から取り外す。この時の取り外しに必
要な引き抜く力は小さな力で可能である。このように小
さな力で前記ＢＧＡ型半導体装置１００の不良品をプリ
ント基板９から取り外した後、別の良品のＢＧＡ型半導
体装置１００をプリント基板９の端子電極１０に通常の
実装方法で実装する。
【００２７】前述の説明からわかるように、本実施形態
１によれば、前記テスティングで不良品ならば、プリン
ト基板９の端子電極１０上の前記導電性の突起物１１の
先端を、ＢＧＡ型半導体装置１００の半田ボール８（外
部電極５Ａ）から機械的に引き抜いて分離し、前記不良
品をプリント基板９から取り外すため、小さな引き抜き
力がプリント配線基板９に加わるだけであるので、プリ
ント配線基板９の反りを生じさせたり、周囲の素子に悪
影響を及ぼしたりすることなくＢＧＡ型半導体装置の取
り換え（リペア）を容易にすることができる。
【００２８】また、前記プリント配線基板９の端子電極
１０上に導電性の突起物１１を設ける代りに、前記端子
電極１０上に導電性の棒を設けても、同様の作用効果が
得られる。
【００２９】（実施形態２）図４乃至図７は本発明の実
施形態２によるＢＧＡ型半導体装置をプリント配線基板
に実装した電子装置の製造方法を説明するための断面図
であり、図４はＢＧＡ型半導体装置の仮実装前の構成を
示す図、図５はＢＧＡ型半導体装置の仮実装した状態
（テスティング時）の構成を示す図、図６はＢＧＡ型半
導体装置を本実装するための実装前の半田ボールの構成
を示す図、図７はＢＧＡ型半導体装置の本実装後の構成
を示す図である。図４乃至図７において、１２はプリン
ト配線基板９の端子電極１０の一部のみを露出する小さ
な穴１２Ａを設けた絶縁性フィルムである。ＢＧＡ型半
導体装置１００は、前記図１に示す実施形態１のものと
同じである。
【００３０】本実施形態２によるＢＧＡ型半導体装置を
プリント配線基板に実装する方法について説明する。
【００３１】図４乃至図７に示すように、前記プリント
配線基板９の上面に、当該プリント配線基板の端子電極
１０の一部のみを露出する小さな穴１２Ａを有し、かつ
半田ボール８が溶解する温度よりも高い温度で溶解する
絶縁性フィルム１２を形成し、前記小さな穴１２Ａの上
に前記半田ボール８を載置し、前記絶縁性フィルム１２
が溶解しない温度で、かつ半田ボール８が溶解する温度
の熱を加えて半田ボール８を溶解させ、前記絶縁性フィ
ルム１２の小さな穴１２Ａを介して前記プリント配線基
板１２の端子電極１０と半導体装置１００の外部電極５
Ａとが電気的に接触した状態で冷却し、半田ボール８を
固化させて仮実装し、この状態でテスティングし、その
結果が良品ならば、前記絶縁性フィルム１２が溶解して
除去し、その後半田ボール８に熱を加えて本実装する方
法である。
【００３２】前記絶縁性フィルム１２は、図４に示すよ
うに、前記ＢＧＡパッケージの半田ボール８の配置に対
応した位置にプリント配線基板９の端子電極１０の一部
のみを露出する小さな穴１２Ａが設けられている。この
時、絶縁性フィルム１２の材料として半田ボール８の溶
解温度より高い温度で溶解するものを選択する。
【００３３】前記絶縁性フィルム１２に当該プリント配
線基板９の端子電極１０の一部のみを露出する小さな穴
１２Ａは、前記プリント配線基板９の上面に、前記半導
体装置１００の半田ボール８の溶解する温度より高い温
度で溶解する液状樹脂をスクリーン印刷することにより
形成される。また、前記小さな穴１２Ａは、前記絶縁性
フィルム１２をフォト加工により形成してもよい。
【００３４】前記プリント配線基板９の上面に、当該プ
リント配線基板９の端子電極１０の一部のみを露出する
小さな穴１２Ａを設けた絶縁性フィルム１２を貼付す
る。
【００３５】次に、図５に示すよう、前記絶縁性フィル
ム１２の小さな穴１２Ａの上に前記半田ボール８を載置
し、絶縁性フィルム１２が溶解しないで、かつ半田ボー
ル８が溶解する温度の熱を加えて半田ボール８を溶解さ
せ、前記絶縁性フィルム１２の小さな穴１１Ａを介して
前記プリント配線基板９の端子電極１０とＢＧＡ型半導
体装置１００の半田ボール８（外部電極５Ａ）とが電気
的に接続した状態で冷却し、半田ボール８を固化させて
仮実装する。この状態でテスティングし、その結果、良
品ならば、図６に示すように、絶縁性フィルム１２が溶
解する温度の熱を加えて絶縁性フィルムを除去し、その
後、図７に示すように、ＢＧＡ型半導体装置１００の半
田ボール８に所定の熱を加えて本実装する。
【００３６】前記テスティングで不良品ならば、プリン
ト基板９の端子電極１０とＢＧＡ型半導体装置１００の
半田ボール８（外部電極５Ａ）とを機械的に分離させ
て、不良品のＢＧＡ型半導体装置１００を取り外す。こ
の時、プリント基板９の端子電極１０とＢＧＡ型パッケ
ージ１００の半田ボール８とが、テスティング時のほぼ
点接触状態の仮実装であるため、両者の機械的分離は容
易に行うことができる。
【００３７】前記プリント基板電極９から不良品のＢＧ
Ａ型パッケージ１００の半田ボール８を取り外した後、
別の良品のＢＧＡ型パッケージ１００をプリント基板電
極９に通常の実装方法で実装する。
【００３８】前記の説明からわかるように、本実施形態
２によれば、プリント基板９の端子電極１０とＢＧＡ型
パッケージ１００の半田ボール８とが、テスティング時
のほぼ点接触状態の仮実装であるため、テスティングの
結果、ＢＧＡ型半導体装置１００が不良品であるなら
ば、プリント基板９の端子電極１０とＢＧＡ型半導体装
置１００の半田ボール８（外部電極５Ａ）とを機械的に
分離させて、不良品のＢＧＡ型半導体装置１００を容易
に取り外すことができる。これにより、プリント配線基
板９の反りを生じさせたり、周囲の素子に悪影響を及ぼ
したりすることなく、ＢＧＡ型半導体装置の取り換えを
容易にすることができる。
【００３９】（実施形態３）図８乃至図１０は本発明の
実施形態３によるＢＧＡ型半導体装置をプリント配線基
板に実装した電子装置の製造方法を説明するための断面
図であり、図８はＢＧＡ型半導体装置の仮実装前の構成
を示す図、図９はＢＧＡ型半導体装置の仮実装した状態
（テスティング時）の構成を示す図、図１０はＢＧＡ型
半導体装置の本実装後の構成を示す図である。図８乃至
図１０において、１３はＢＧＡ型半導体装置をプリント
配線基板に仮実装するための半田ペーストである。ＢＧ
Ａ型半導体装置１００は、前記図１に示す実施形態１の
ものと同じである。
【００４０】本実施形態３によるＢＧＡ型半導体装置を
プリント配線基板に実装する方法について説明する。
【００４１】図８に示すように、前記プリント配線基板
９の端子電極１１上に仮固定するための半田ペースト１
３を塗布し、図９に示すように、前記半田ペースト１３
の上に前記ＢＧＡ型半導体装置１００の半田ボール８を
載置して、当該半田ボール８と前記プリント配線基板９
の端子電極１０とを電気的に接続させて仮実装し、この
状態でテスティングし、その結果が良品ならば、図１０
に示すように、前記半田ボール８に熱を加えて前記半田
ペースト１３を半田ボール８の半田付けに使用すると共
に本実装する。
【００４２】前記テスティングで不良品ならば、この不
良品のＢＧＡ型半導体装置１００は、プリント基板９の
端子電極１０とＢＧＡ型パッケージ１００の半田ボール
８とが、半田ペースト１３で電気的に接続させた仮実装
であるため、プリント基板９の端子電極１０とＢＧＡ型
半導体装置１００の半田ボール８（外部電極５Ａ）とを
機械的に分離させて容易に取り外すことができる。
【００４３】前記プリント基板電極９から不良品のＢＧ
Ａ型パッケージ１００の半田ボール８を取り外した後、
別の良品のＢＧＡ型パッケージ１００をプリント基板電
極９に通常の実装方法で実装する。これにより、プリン
ト配線基板９の反りが生じたり、周囲の素子に悪影響を
及ぼさないでＢＧＡ型半導体装置の取り換えを容易にす
ることができる。
【００４４】（実施形態４）図１１乃至図１３は本発明
の実施形態４によるＢＧＡ型半導体装置をプリント配線
基板に実装した電子装置の製造方法を説明するための断
面図であり、図１１はＢＧＡ型半導体装置の仮実装前の
構成を示す図、図１２はＢＧＡ型半導体装置の仮実装し
た状態（テスティング時）の構成を示す図、図１３はＢ
ＧＡ型半導体装置の本実装後の構成を示す図である。図
１１乃至図１３において、１４はＢＧＡ型半導体装置を
プリント配線基板に仮実装するためのプリント配線基板
の接続方向に導通する異方性導電フィルムである。ＢＧ
Ａ型半導体装置１００は、前記図１に示す実施形態１の
ものと同じである。
【００４５】本実施形態３によるＢＧＡ型半導体装置を
プリント配線基板に実装する実装方法について説明す
る。
【００４６】図１１に示すように、前記プリント配線基
板９の上面に、当該プリント配線基板９の接続方向に導
通する異方性導電フィルム１４を設け、図１２に示すよ
うに、この異方性導電フィルム１４の上に前記半導体装
置１００の半田ボール８を載置し、この半田ボール８と
前記プリント配線基板９の端子電極１１とを前記異方性
導電フィルム１４を介して電気的に接続させて仮実装
し、この状態でテスティングし、その結果が良品なら
ば、図１３に示すように、前記異方性導電フィルム１４
を除去して、通常の実方法を用いて前記プリント配線基
板９の端子電極１０と前記半田ボール８とを位置合せし
て熱を加えて本実装する。
【００４７】すなわち、前述した実施形態２の絶縁性フ
ィルム１２の代りに、異方性導電フィルム１４を用いた
ものである。この場合、異方性導電フィルム１２には小
さい穴１２Ａが設けられていない。異方性導電フィルム
１４は、樹脂フィルムの中に導電性粒子を分散させ、電
気接続方向に導通する異方性を持たせた材料である（社
団法人、ハイブリッドマイクロエレクトロニクス協会
編、エレクトロニクス実装技術用語辞典第１４頁参
照）。
【００４８】前記異方性導電フィルム１４をプリント配
線基板９上に貼り付け、プリント配線基板９の端子電極
１０とＢＧＡ型パッケージ１００の半田ボール８（外部
電極）との位置合わせを行い、加重をかける。前記異方
性導電フィルム１２の特性により、前記半田ボール８で
押しつけられた部分のみ、電気的に接続され、テスティ
ングが可能になる。
【００４９】このようにすることにより、前記半田ボー
ル８と前記プリント配線基板９の端子電極１０とを異方
性導電フィルム１４で電気的に接続させて仮実装でテス
ティングするため、テスティングで不良品ならば、異方
性導電フィルム１４を取り除くだけで、プリント配線基
板９から不良品のＢＧＡ型半導体装置１００を取り外す
ことができる。
【００５０】前記プリント基板電極９から不良品のＢＧ
Ａ型パッケージ１００の半田ボール８を取り外した後、
別の良品のＢＧＡ型パッケージ１００をプリント基板電
極９に通常の実装方法で実装する。これにより、プリン
ト配線基板９の反りが生じたり、周囲の素子に悪影響を
及ぼさないでＢＧＡ型半導体装置の取り換えを容易にす
ることができる。
【００５１】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。プリント配線基板の端子電極とＢＧＡ
型半導体装置のＢＧＡをほぼ点接触状態で電気的に接続
した仮実装のままでテスティングし、その結果が良品で
あれば、通常の実装を行い、その結果が不良品であれ
ば、テスティング後の仮実装状態であるため前記プリン
ト配線基板から不良品のＢＧＡ型半導体装置を小さな力
で容易に取り外すことができる。これにより、プリント
配線基板に反りを生させたり、周囲の素子に悪影響を及
ぼすことなく、ＢＧＡ型半導体装置の取り換え（リペ
ア）を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のＢＧＡ型半導体装置の仮
実装前の構成を示す図である。
【図２】本実施形態１のＢＧＡ型半導体装置の仮実装し
た状態（テスティング時）の構成を示す図である。
【図３】本実施形態１のＢＧＡ型半導体装置の本実装後
の構成を示す図である。
【図４】本発明の実施形態２のＢＧＡ型半導体装置の仮
実装前の構成を示す図である。
【図５】本実施形態２のＢＧＡ型半導体装置の仮実装し
た状態（テスティング時）の構成を示す図である。
【図６】本実施形態２のＢＧＡ型半導体装置を本実装す
るための実装前の半田ボールの構成を示す図である。
【図７】本実施形態２のＢＧＡ型半導体装置の本実装後
の構成を示す図である。
【図８】本発明の実施形態３のＢＧＡ型半導体装置の仮
実装前の構成を示す図である。
【図９】本実施形態３のＢＧＡ型半導体装置の仮実装し
た状態（テスティング時）の構成を示す図である。
【図１０】本実施形態３のＢＧＡ型半導体装置の本実装
後の構成を示す図である。
【図１１】本発明の実施形態４のＢＧＡ型半導体装置の
仮実装前の構成を示す図である。
【図１２】本実施形態４のＢＧＡ型半導体装置の仮実装
した状態（テスティング時）の構成を示す図である。
【図１３】本実施形態４のＢＧＡ型半導体装置の本実装
後の構成を示す図である。
【符号の説明】
１００…ＢＧＡ型半導体装置、１…ＢＧＡ型半導体装置
の配線基板、２…絶縁性接着剤、３…半導体チップ、４
…半導体チップの外部電極、５…配線基板上の配線層、
６…ボンディングワイヤ、７…封止材、８…半田ボー
ル、９…プリント配線基板、１０…プリント配線基板の
端子電極、１１…導電性の突起物、１２…小さな穴を有
する絶縁性フィルム、１２Ａ…小さな穴、１３…半田ペ
ースト、１４…異方性導電フィルム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 窪薗 実 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 飛田 昭博 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 黒田 宏 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 白井 優之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線基板上に半田ボールを用い
    た半導体装置を実装する電子装置において、前記プリン
    ト配線基板の端子電極上に導電性の突起物が設けられ、
    該突起物を前記半田ボール中に差し込んで内蔵させた構
    造を有することを特徴とする電子装置。
  2. 【請求項２】 プリント配線基板上に半田ボールを用い
    た半導体装置を実装する半導体装置実装方法において、
    前記プリント配線基板の端子電極上に導電性の突起物を
    設け、該突起物の先端部を前記半田ボールに差し込んで
    仮実装し、この状態でテスティングし、その結果が良品
    ならば、半導体装置の上から加圧して前記導電性の突起
    物の全体を前記半田ボール中に深く差し込んで本実装す
    ることを特徴とする半導体装置実装方法。
  3. 【請求項３】 プリント配線基板上に半田ボールを用い
    た半導体装置を実装する半導体装置実装方法において、
    前記プリント配線基板の上面に、当該プリント配線基板
    の端子電極の一部のみを露出する小さな穴を有し、かつ
    前記半田ボールが溶解する温度よりも高い温度で溶解す
    る絶縁性フィルムを形成し、前記小さな穴の上に前記半
    田ボールを載置し、絶縁性フィルムが溶解しないで、か
    つ半田ボールが溶解する温度の熱を加えて半田ボールを
    溶解し、前記絶縁性フィルムの小さな穴を介して前記プ
    リント配線基板の端子電極と半導体装置の外部電極とが
    電気的に接続した状態で冷却し、半田ボールを固化させ
    て仮実装し、この状態でテスティングし、その結果が良
    品ならば、前記絶縁性フィルムを溶解して除去し、その
    後半田ボールに熱を加えて本実装することを特徴とする
    半導体装置実装方法。
  4. 【請求項４】 前記絶縁性フィルムに当該プリント配線
    基板の端子電極の一部のみを露出する小さな穴は、前記
    プリント配線基板の上面に、前記半田ボールの溶解する
    温度より高い温度で溶解する液状樹脂をスクリーン印刷
    することにより形成されることを特徴とする請求項３に
    記載の半導体装置実装方法。
  5. 【請求項５】 前記絶縁性フィルムに当該プリント配線
    基板の端子電極の一部のみを露出する小さな穴は、前記
    絶縁性フィルムをフォト加工することにより形成される
    ことを特徴とする請求項３に記載の半導体装置実装方
    法。
  6. 【請求項６】 プリント配線基板上に半田ボールを用い
    た半導体装置を実装する半導体装置実装方法において、
    前記プリント配線基板の端子電極上に仮固定するための
    半田ペーストを塗布し、該半田ペーストの上に前記半田
    ボールを載置し、該半田ボールと前記プリント配線基板
    の端子電極とを電気的に接続させて仮実装し、この状態
    でテスティングし、その結果が良品ならば、前記半田ボ
    ールに熱を加えて本実装することを特徴とする半導体装
    置実装方法。
  7. 【請求項７】 プリント配線基板上に半田ボールを用い
    た半導体装置を実装する半導体装置実装方法において、
    前記プリント配線基板の上面に、当該プリント配線基板
    の接続方向に導通する異方性導電フィルムを設け、該異
    方性導電フィルムの上に前記半田ボールを載置し、該半
    田ボールと前記プリント配線基板の端子電極とを前記異
    方性導電フィルムを介して電気的に接続させて仮実装
    し、この状態でテスティングし、その結果が良品なら
    ば、前記異方性導電フィルムを除去して前記半田ボール
    に熱を加えて実装することを特徴とする半導体装置実装
    方法。
JP9228740A 1997-08-26 1997-08-26 電子装置及び半導体装置実装方法 Pending JPH1168302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9228740A JPH1168302A (ja) 1997-08-26 1997-08-26 電子装置及び半導体装置実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9228740A JPH1168302A (ja) 1997-08-26 1997-08-26 電子装置及び半導体装置実装方法

Publications (1)

Publication Number Publication Date
JPH1168302A true JPH1168302A (ja) 1999-03-09

Family

ID=16881087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9228740A Pending JPH1168302A (ja) 1997-08-26 1997-08-26 電子装置及び半導体装置実装方法

Country Status (1)

Country Link
JP (1) JPH1168302A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004431A1 (en) * 2002-06-26 2004-01-08 Intel Corporation Socketless package to circuit board assemblies and methods of using same
US7500308B2 (en) 1999-09-01 2009-03-10 Fujitsu Limited Method of detaching electronic component from printed circuit board
US9721179B2 (en) 2011-08-30 2017-08-01 Megachips Corporation Line segment and arc detection apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7500308B2 (en) 1999-09-01 2009-03-10 Fujitsu Limited Method of detaching electronic component from printed circuit board
WO2004004431A1 (en) * 2002-06-26 2004-01-08 Intel Corporation Socketless package to circuit board assemblies and methods of using same
US9721179B2 (en) 2011-08-30 2017-08-01 Megachips Corporation Line segment and arc detection apparatus

Similar Documents

Publication Publication Date Title
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US7300819B2 (en) Semiconductor device, method for mounting the same, and method for repairing the same
US6087716A (en) Semiconductor device package having a connection substrate with turned back leads and method thereof
US20020030258A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
US20040035840A1 (en) Component installation, removal, and replacement apparatus and method
JPH0621326A (ja) Ｐｃｂ基板上の多重パッケージ・モジュールとその作成方法
JPH09214121A (ja) ハンダによるコラム・グリッド・アレー相互接続を有する回路ボード上に実装されたマイクロエレクトロニクス集積回路及びコラム・グリッド・アレー作成方法
US6590285B1 (en) Method and composition for mounting an electronic component and device formed therewith
US6507118B1 (en) Multi-metal layer circuit
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2715793B2 (ja) 半導体装置及びその製造方法
JPH1168302A (ja) 電子装置及び半導体装置実装方法
JP3958608B2 (ja) 配線基板の製造方法
JP2638557B2 (ja) 半導体装置
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JPH1187906A (ja) 半導体装置およびその実装方法
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JPH1126642A (ja) 半導体装置及びその製造方法及びその実装構造
JP3623641B2 (ja) 半導体装置
JP2904274B2 (ja) Ｌｓｉパッケージの実装方法
JP2000091380A (ja) フリップチップの実装構造
JP2000100875A (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP4102538B2 (ja) 電子回路基板補修方法
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP2001237277A (ja) テープド配線基板及びその組み立て方法