JPH1167804A - 集積回路基板上の均一な高さのハンダ隆起を電気メッキする方法 - Google Patents

集積回路基板上の均一な高さのハンダ隆起を電気メッキする方法

Info

Publication number
JPH1167804A
JPH1167804A JP14238098A JP14238098A JPH1167804A JP H1167804 A JPH1167804 A JP H1167804A JP 14238098 A JP14238098 A JP 14238098A JP 14238098 A JP14238098 A JP 14238098A JP H1167804 A JPH1167804 A JP H1167804A
Authority
JP
Japan
Prior art keywords
electroplating
forming
substrate
base layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14238098A
Other languages
English (en)
Inventor
Glenn A Rinne
グレン・エイ・リン
Christine Lizzul
クリスティン・リズル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MCNC
Original Assignee
MCNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MCNC filed Critical MCNC
Publication of JPH1167804A publication Critical patent/JPH1167804A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 集積回路基板上で均一な高さのハンダ隆起を
電気メッキするための改良された方法を提供する。 【解決手段】 その第１の表面に複数の半導体入力装置
と該複数の半導体入力装置に電気的に接続された複数の
入力パッドとを備えた集積回路基板の上のハンダ隆起を
電気メッキする方法であって、前記基板上に、前記複数
の入力パッドを一緒に短絡させるメッキベース層を形成
するステップと、メッキ電流を、前記メッキベース層と
前記複数の半導体入力装置を通って延びる第１の複数の
並列の電気経路を経由して前記第１の表面から第２の表
面へと前記基板を垂直方向に通して導くことによって、
前記メッキベース層上のハンダ隆起を電気メッキするス
テップとを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、超小型電子装置の
製造方法、特に、超小型電子基板上おいて電子的および
機械的な接続を形成する方法と、その方法によって形成
される接続に関する。
【０００２】
【従来の技術】超小型電子産業において、集積回路チッ
プのような超小型電子装置に電子的または機械的な相互
接続を提供するために一般的に限られた数の技術が使用
されている。これらの技術には、一般的にテープ自動式
結合（ＴＡＢ（tape automatedbonding））、ワイヤ・
ボンディング（wire bonding）、および調節コラプス・
チップ接続（controlled collapse chip connection
（Ｃ４））などがある。これら３つの技術の中でも、Ｃ
４技術は集積回路の全表面を覆うのに２次元的に密接に
間隔を置いて配列するハンダ隆起（solder bumps）を一
般的に使用しているので、最高密度の入出力（Ｉ／Ｏ）
パッドを取り扱うことができる。特にＣ４技術は、チッ
プ上の浸潤性金属パッド上に形成されるハンダ隆起、お
よび、チップがその上にハンダ付けされる対向基板上の
浸潤性金属パッドの鏡像足跡を一般的に使用する。チッ
プは、基板に対して表を下に向けてハンダ付けされるの
で、Ｃ４技術は一般的に「フリップ・チップ」技術と呼
ばれている。Ｃ４技術のさらなる利点としては、隆起が
密接に間隔を置いて配置されることによって相互接続距
離がより短くなり、このために、信号に対する応答時間
がより速くなり、インダクタンスが低下し、同時切替え
ノイズが減少することが挙げれる。また、ハンダ隆起を
均一に配置させることによって、均一にエネルギおよび
熱を分配させることもできる。フリップ・チップ技術を
使用すれば、チップ設計における融通性を改善すること
もできる。
【０００３】鉛・錫（ＰｂＳｎ）のＣ４ハンダ隆起を、
金属マスクを使用した蒸着によって製造することはもと
もと１９６０年代半ばにＩＢＭによって開拓された。し
かしながら、しばしば蒸着した金属の９５％以上が蒸着
器の壁および金属マスクに付着してしまうので、蒸着は
一般的には非効率的である。この問題を扱うために、ハ
ンダ隆起を電気メッキするための多くの方法が蒸着の代
替として提案されてきた。これらの電気メッキ技術で
は、ブランケット状の（一面に覆う）隆起下にある金属
（ＵＢＭ（balnket under-bump metal））層が、蒸着ま
たはスパッタリングによって超小型電子基板（つまりウ
ェハ）上に堆積される。この連続するＵＢＭ層が一般的
に接触パッド上かつパッドの間に与えられることで、メ
ッキ電流が、横方向にＵＢＭ層を通って、それが一般的
に周囲的に間隔を置いて並ぶ複数の接触ピンが集まると
ころのウェハの端まで導かれることが可能となる。接触
ピンをＵＢＭ層からの横方向の電流を回収するために使
用することは、「電気メッキすべき集積回路ダイを支持
するための構造（Structure for Holding IntegratedCi
rcuit Dies to be Electroplated)」と題されたトゥン
（Tung）氏らによる米国特許第５，３４２，４９５号に
詳細に記述されている。
【０００４】接触パッド上のハンダ隆起の形成場所を定
義するために、フォトレジストの厚い層をＵＢＭ層上に
堆積させ、その後、フォトリソグフィ的にパタン形成し
て接触パッドの向かいに拡がるＵＢＭ層部分を露出させ
る。そのとき、ハンダ隆起は、ＵＢＭの露出部分を電気
メッキすることによって形成される。その後、ハンダ隆
起の間に拡がるＵＢＭ層部分が（ハンダ隆起をエッチン
グマスクとして使用して）エッチングされ、ハンダ隆起
の間の電気的な接続が断絶される。当業者には理解され
るように、パタン形成とエッチングのステップにより、
ハンダ隆起および接触パッド間の接続を提供するよう
な、結果として生じるＵＢＭ接触領域の形状が定められ
る。
【０００５】最近開発された電気メッキ技術も、電気化
学学会誌（J. Electrochem.)第１４２巻１１号（１９９
５年１１月）、３７７９〜３７８５ページに記載され
た、「機械的なロバストＰｂＳｎＣ４相互接続の電気化
学的製造（Electrochemical Fabrication of Mechanica
lly Robust PbSn C4 Inerconnections）」と題されたダ
ッタ(Datta）氏らによる論文に記述されている。特に、
ダッタ氏の論文には連続するシード層（seed layer）が
集積回路チップの一表面上のパタン形成された二酸化シ
リコンまたはポリイミド(Polyimide）層上に真空蒸着さ
せられる。その後、厚いドライフィルムフォトレジスト
層がシード層上に堆積され、パタン形成されてフォトレ
ジスト層の開口部として望ましいＣ４パタンが定められ
る。ハンダ隆起はその後、メッキマスクとしてパタン形
成されたフォトレレジスト層を使用して、ＰｂＳｎのハ
ンダ合金を開口部内に電気メッキすることによってシー
ド層上に形成される。その後、シード層が取り除かれ、
Ｃ４ハンダ隆起を孤立させる。ダッタ氏らによって説明
されたように、シード層は二重の役割を果たす。その理
由は、シード層はまず電着のための電流経路を提供し、
エッチングされた後、チップに機械的および電気的な接
続を提供することによって、それはハンダ隆起に対して
ふくらみを制限する治金術（ＢＬＭ（ball limiiting m
etallurgy)）となるからである。シード層は少なくとも
２層、すなわち、接着層およびハンダ付け可能層、から
成るものとして記述されている。これらの層は各々、約
０．１〜０．５μｍ（１０００〜５０００オングストロ
ーム）の厚さを持つものとして記述されている。
【０００６】ハンダ隆起を電気メッキするための他の技
術は、マツムラ（Matumura）氏による、「メッキ隆起の
形成方法およびウェハのメッキジグ（Plating Bump For
mation Method and Wafer Plating Jigs）」と題された
未審査の日本国特許出願第０５−１６６８１５号に記述
されている。マツムラ氏の出願にはメッキ電流をウェハ
５を通して導くための裏面接触子が記述されている。メ
ッキ電流は、隣り合ったチップの間にパタン形成された
複数のウェハダイシング通路または罫書き線５ａを通っ
て垂直方向に導かれる。特に、障壁金属層９はスパッタ
真空メッキ技術を使用してウェハ５の全表面上に形成さ
れる。障壁金属層９はダイシング通路５ａにおいてウェ
ハ５に接触し、メッキ電流が基板に入るための伝導経路
を提供する。
【０００７】マツムラ氏によって記述された技術では後
部処理ステップ(back-end processing steps）の間にウ
ェハ表面が露出される。しかしながら、隣り合うチップ
の間のウェハ表面を処理の終わりに露出させるのは工程
の観点から難しく、生産チップが減少し、ウェハが汚濁
する結果となる。さらに、低抵抗の横方向の電流経路を
提供するためには障壁金属層９が比較的厚くなる必要性
があるかもしれないが、このことは、障壁金属層９を次
に取り除くことも難しくし、そして金属障壁層９とハン
ダ隆起に隣接するとともにその下に横たわる領域をオー
バエッチングしかねないことを意味している。寄生ショ
ットキー接触（parasitic Schotyky contact）も障壁金
属層９と露出されたダイシング通路との間に生じ、電気
メッキ率と電気メッキされたハンダ隆起の均一性が減少
することもある。
【０００８】ハンダメッキを電気メッキするための他の
技術も、表面マウントインターナショナル会報(Proc. S
urface Mount International）の「進歩したハンダフリ
ップ・チップ処理（Advanced Solder Flip Chip Proces
ses)」と題されたリンネ（Rinne)氏らの論文、カリフォ
ルニア州サンジョセ(San Jose Cal.）の進歩したエレク
トロニクス製造技術（Adovancecd Electronics Manufat
uring Technologies)、第１巻（１９９６年９月）、２
８２〜２９２ページに記載の「フリップ・チップ技術
（Flip Chip Technology）」と題されたアデマ(Adema）
氏らの論文、マルチチップモデュールに関する第３回国
際会議会議録（Proc. 3rd. InternationalConference o
n Multichip Modules）、ＳＰＩＥ第２２２６巻（１９
９４年）、４１〜４９ページに記載の「既知の良いダイ
に高密度の相互接続を与える方法（A Method for Provi
ding Known Good Die with High Density Interconecti
ons)」と題された論文、部品、ハイブリッド、および製
造技術に関するＩＥＥＥトランザクション（IEEE Tran
s. on Components, Hybrids and Manufacturing Tec
h.）第１４巻第３号（１９９１年９月）、５４９〜５５
９ページに記載された「フリップ・チップ利用に対する
電気メッキされたハンダ接合（Electroplated Solder J
oints for Flip-Chip Applications）」と題されたヤン
（Yung）氏らによる論文、および、１９９０年９月、マ
ッサセッツ州マールバラ（Marlborogh, Mass.)での１９
９０年国際エレクトロニクスパッケージング会議会議録
(Proc. 1990International Electronics Packaging Con
ference）の１０６５〜１０７９ページに記載された
「電気メッキ接合を利用するフリップ・チップ処理（Fl
ip-ChipProcess Utilizing Electroplated Solder Join
ts)」と題されたヤン（Yung）氏らによる論文に記載さ
れている。ヤング氏に共通に譲渡された米国特許第５，
１６２，２５７号および米国特許第５，２９３，００６
号には、フリップ・チップの利用に対するハンダ隆起を
電気メッキするための方法が記述されている。詳細に関
してはこれらの米国特許を参照する。
【０００９】部品、パッケージングおよび製造技術に関
するＩＥＥＥトランザクション・パートＢ（IEEE Tran
s.on Components, Packeging and Manifacturing Tech.
-PartB）の第１９巻第４号（１９９４年）、７４７〜７
５１ページに記載された、「シリコンウェハ上における
電気メッキされたハンダ隆起の均一な高さへのアプロー
チ（Approaching a Uniform Bump Height of the Elect
roplated Solder Bumps on a Silicon Wafer）」と題さ
れたリン(Lin）氏らによる論文にもまた、個々のハンダ
隆起を通るメッキ電流を処理してハンダ隆起の高さの均
一性を実現するための電気メッキセルの設計が記述され
ている。特に、リン氏によれば、電気メッキされたハン
ダ隆起の厚さの均一性は、シリコンウェハの幅と電気メ
ッキ段階の間にウェハにさらされる電界漕の幅との間の
比率を処理することによって最良に実現することができ
る。
【００１０】
【発明が解決しようとする課題】しかしながら、これら
従来の電気メッキ技術にもかかわらず、終末処理の間に
ダイシング通路を露出する必要のない、ハンダ隆起を電
気メッキする方法、または、個々のハンダ隆起を通るメ
ッキ電流密度を処理するための電気メッキセルの精巧な
設計に対する必要性がなお存在する。本発明の課題は、
ハンダ隆起および集積回路基板を形成する改良された方
法を提供することにある。本発明の他の課題は、集積回
路基板上の均一な高さのハンダ隆起を電気メッキする改
良された方法を提供することにある。本発明のさらに他
の課題は、ハンダ隆起形成の間にダイシング通路を露出
させる必要をなくした、ほんだ隆起の電気メッキ方法を
提供することにある。
【００１１】
【課題を解決するための手段】以上および他の課題、特
徴、および利点は、本発明によれば、集積回路ウェハ上
のハンダ隆起を、裏面接触子を使用して電気メッキ電流
を垂直方向にウェハを通して導くことによって、電気メ
ッキする方法によって提供される。これらの方法は、超
薄型（たとえば＜０．０７５μｍ）のメッキベース層を
使用して、集積回路のアース、電力および信号パッドを
電気的に一緒に短絡させることによって、メッキ電流を
集積回路ウェハを通して導くステップと、その後、裏面
ウェハ接触を使用して、アースおよび信号パッドを通っ
て基板へと並列に延びる垂直経路に沿って電気メッキ電
流を導くステップとを有することを特徴とする。アース
パッドは基板接触領域（たとえばＮ＋またはＰ＋拡散領
域）において基板に好ましく電気的に接続され、信号パ
ッドは、それが直接的または間接的に取り付けられる能
動的な半導体装置（たとえば、ＦＥＴ、ＢＪＴなど）を
介して基板に好ましく電気的に接続される。
【００１２】特に、メッキ電流は集積回路の能動的な半
導体装置および基板接触領域を通って並列に好ましく導
かれる。しかしながら、メッキ電流はウェハのダイシン
グ通路に対して横方向に導かれないので、ハンダ隆起の
形成の間にウェハのダイシング通路を露出させる必要は
全くない。代りに、基板接触領域および能動的な半導体
装置を介して導かれたメッキ電流の寄与が組合わさるこ
とによって、メッキベース層が、短期間のエッチングス
テップを使用する次なる除去を容易にする０．０７５μ
ｍ未満の厚さであるにもかかわらず、メッキベース層お
よび下に横たわるパッドが均一な電位に十分に維持され
る。これらの均一かつ一般的に非零の電位によって、メ
ッキベース層を通る横方向の電流量が制限されて、電気
メッキ率がウェハにわたってかなり均一になる。電気メ
ッキされたハンダ隆起の均一性は、高密度調節コラプス
・チップ接続（high density controlled collapse chi
pconnection）（Ｃ４）（「フリップ・チップ（flip-ch
ip)」）を使用すること、および、各「フリップ・チッ
プ」上でアースおよび信号パッドを２次元的に配列する
際に各信号パッドの最近隣に少なくとも一つのアースパ
ッドが存在するように散在させることによって強化する
ことも可能である。
【００１３】本発明による集積基板は、複数の入力およ
び出力回路と、基板の第１の表面でそれらに結合される
静電気放電保護（ＥＳＤ（electrostatic discharge pr
otection））装置と、入力および出力回路にそれぞれ接
続された複数の入力および出力パッドを備える。その
後、メッキベース層が基板上にパッドとオーム接触する
ように形成される。メッキベース層は、約３７５オング
ストロームよりも薄い厚さのチタンの接着層と、それに
類似する厚さの銅層からなる２枚の金属層の複合層を含
んでもよい。メッキベース層は複数の入力および出力パ
ッドを電気的に一緒に「短絡」するように好ましく形成
される。ハンダ隆起はその後、メッキ電流を、メッキベ
ース層と複数の入力および出力信号パッドと複数の入力
および出力回路とそれら（複数の入力および出力回路）
に接続されたＥＳＤ装置によって形成される第１の複数
の並列の電気経路を経由して、基板の第１の表面から第
２の表面へと垂直方向に基板を通して導くことによっ
て、（テンプレートを使用して）メッキベース層上で電
気メッキされる。特に、漏れ電流の形にあるメッキ電流
は入力および出力回路とそれらに接続されたＥＳＤ装置
を通るように導かれる。
【００１４】たとえば、入力装置または回路が、入力パ
ッドに結合されたゲート電極を有する絶縁されたゲート
の電界効果型トランジスタ（たとえばＭＯＳＦＥＴ）を
備える場合には、メッキ電流は（漏れ電流として）トラ
ンジスタのゲート絶縁体を通って基板内に好ましく導か
れる。すべての入力回路（および出力回路）を通る複合
した漏れ電流が議論されるとき、全体的なメッキ電流の
中でもこの部分は本質的である。加えて、メッキ電流
も、重くドープされた複数の接触領域を介してウェハと
好ましくオーム接触するように結合された複数のアース
パッドを通るように導かれる。これらのアースパッドは
超薄型のメッキベース層内の横方向の電流を制限するた
めに、入力および出力パッドの間に密接に散在させられ
る。こうして、本発明によれば、電気メッキのステップ
の間に横方向の電流を減少させるのに、厚いメッキベー
ス層またはウェハのダイシング通路を使用する必要はな
い。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の好
ましい実施の態様を詳細に説明する。しかしながら本発
明は異る態様において実施してもよく、ここに説明され
る実施の態様に限定されるものとして構成すべきではな
い。むしろ、以下に説明する実施の態様は本開示を具体
的かつ完全なものとするためのものであって、当業者に
対して本発明の範囲を十分明確に示すためのものであ
る。なお、図面において、類似する同一または類似する
構成要素には同一または類似する符号が付されている。
さらに、用語「第１の導電率型」と「第２の導電率型」
はＮ型またはＰ型のような二者択一的な導電率型とみな
す。
【００１６】図１〜図９および図１０と図１１を参照し
て、集積回路基板上のハンダ隆起を電気メッキする好ま
しい方法について説明する。特に、本発明の実施の一態
様において、複数の能動的な半導体装置と回路が、当業
者には既知の従来の技術を使用して、第１の導電率型の
半導体基板１０の第１の表面に好ましく形成される。図
１０と図１１において最良に図示されているように、こ
れらの装置および回路には、入力保護ダイオードなどの
静電気放電保護（ＥＳＤ）装置と電源電位（Ｖｄｄ、Ｖ
ｓｓ）に結合したトランジスタを備えた、典型的なＣＭ
ＯＳに基づく入出力回路１２ａ、１２ｂが含まれてよ
い。これらの入出力回路１２ａ、１２ｂは、それぞれ入
出力信号パッド１４ａ、１４ｂに直に接続されてもよ
い。従来の技術を使用して、第１の導電率型の比較的重
くドープされた基板接触領域１６（たとえばＮ＋または
Ｐ＋）も半導体基板１０の第１の表面に形成してよい。
これらの基板接触領域１６は図１〜図９に最良に図示さ
れている。第２の導電率型にある一つ以上の（図示され
ていない）「井戸型」領域も基板１０内に形成してよ
い。
【００１７】ここで図１を参照する。従来の技術を使用
して上記装置および回路を形成する工程の間に、第１の
電気的絶縁層１８（たとえばＳｉＯ2 ）が基板１０の第
１の表面上に好ましく形成され、フォトリソグラフィに
よってパターン形成される。特に、第１の電気的絶縁層
１８は基板接触領域１６を露出させるようにパターン形
成してよい。複数の入出力パッド１４ａ、１４ｂ（相互
接続信号線）および複数の電源パッドを定義するよう
に、少なくとも一つの金属化された層（アルミニウムな
ど）も好ましくパタン形成される。これらの電源パッド
には、基板接触領域１６とオーム接触（ohmic contact
）する複数のアースパッド１４ｃが含まれる。
【００１８】その後、図２に示されているように、当業
者にはよく知られた従来の技術を使用して、ブランケッ
ト被膜保護層２２が基板１０上に好ましく形成され、そ
の中に信号および電源パッドを露出させる開口部が定義
されるようにパターン形成される。その後、図３に示さ
れているように、約０．０７５μｍ（７５０オングスト
ローム）未満の厚さの超薄型のメッキベース層２４が基
板１０上に形成される。特に、基板１０がその中にチッ
プが２次元的に配列する半導体ウェハである場合には、
メッキベース層２４はすべてのチップを覆って、すべて
のチップ上ですべての信号および電源パッドが一緒に相
互接続されるように好ましく形成される。しかしなが
ら、メッキベース層２４は隣接するチップの間に延びる
ウェハのダイシング通路と接触するように好ましくは形
成されない。本発明の好ましい実施の態様によれば、メ
ッキベース層２４は、約３７５オングストローム未満の
厚さのチタンの接着層をスパッタリングして、その後、
接着層上にある類似的な厚さのより導電性のある銅の層
をスパッタリングすることによって、複合金属層として
好ましく形成される。
【００１９】図４を参照して説明する。その中に開口部
の配列を有するメッキテンプレート２６がその後にメッ
キベース層２４上に形成される。好ましいこととして、
メッキテンプレート２６の開口部の配列によって信号お
よび電源パッド上に形成されるべきハンダ隆起の配列の
位置が定められる。その後、（図示されていない）裏面
ウェハ接触子が基板１０の第２の表面に取り付けられ、
その後、図５に示されているように、比較的短時間の電
気メッキのステップが実行され、メッキテンプレート２
６の開口部内の湿潤層２８の配列が定義される。これら
の湿潤層２８は約５，０００〜２５，０００オングスト
ロームの厚さのニッケル層を好ましく含む。当業者には
理解されるように、電気メッキのステップはメッキベー
ス層２４を電界メッキ漕にさらした後、裏面ウェハ接触
子にバイアスをかけてメッキ電流を基板１０を通して導
くことによって実行してよい。しかしながら従来技術と
は対照的に、メッキ電流（Ｉplate ）は隣接するチップ
の間に延びるダイシング通路の配列を通るように導かれ
ない。代りに、メッキ電流（Ｉplate ）は、メッキベー
ス層２４、複数の入出力信号パッド１４ａ、１４ｂ、複
数の入出力回路１２ａ、１２ｂ、およびそれらに結合す
るＥＳＤ装置によって形成される第１の複数の並列の電
気経路を経由して第１の表面から第２の表面へと基板１
０を垂直方向に通るように導かれる。
【００２０】たとえば、図１０に示されているように、
入力装置または回路１２ａが、入力パッド１４ａに結合
した絶縁されたゲートの電界効果型トランジスタ（たと
えばＭＯＳＦＥＴ）を備える場合には、メッキ電流（Ｉ
plate ）は漏れ電流としてトランジスタのゲート酸化物
を通って基板１０に好ましく導かれる。メッキ電流は漏
れ電流としてＥＳＤ保護装置を通るように導かれてもよ
い。すべての入力回路１２ａ（および出力回路１２ｂ）
を通るすべての漏れ電流経路の寄与が問題にされると
き、これらの漏れ電流は重要になり得る。さらに、本発
明者によって確認されたように、これらの漏れ電流は、
永久に捕捉されることなく、かつ、しきい値電圧のシフ
トを含むこと無しに、最新式のゲート酸化物を通して導
くことができる。かくして、約４０〜１００オングスト
ロームの範囲の厚さのより薄いゲート酸化物を含む集積
回路をより小さくする最先端技術の試みは本発明と両立
する。
【００２１】漏れ電流に加えて、メッキ電流も、複数の
重くドープされた接触領域１６を介して基板１０に好ま
しくオーム接続された複数のアースパッド１４ｃを直に
通して導かれる。これらのアースパッド１４ｃは入出力
信号パッド１４ａ、１４ｂの間に好ましく密接に散在
し、超薄型のメッキベース層２４内の横方向の電流を制
限する。ここで、基板接触領域１６と能動的な半導体装
置および回路１２ａ、１２ｂを通して導かれたメッキ電
流（Ｉplate ）の寄与が組合わさることによって、メッ
キベース層２４が０．０７５μｍ未満の厚さであるにも
かかわらず、メッキベース層２４と下に横たわるパッド
１４ａ〜１４ｃが均一な電位に十分に維持される。これ
らの均一および一般的に非零の電位によって、メッキベ
ース層２４を通る横方向の電流量が制限されて、電気メ
ッキ率がウェハにわたってかなり均一になる。
【００２２】図６と図７を参照して説明する。電気メッ
キのステップを再び実行して、複数の湿潤層２８上にあ
る対応する複数のＰｂＳｎのハンダ隆起３０をメッキす
る。ここで、再び、メッキ電流（Ｉplate ）が漏れ電流
として、入出力回路１２ａ、１２ｂとＥＳＤ保護装置を
通して好ましく導かれる。加えて、メッキ電流は、複数
の重くドープ（doped ）された接触領域１６を介して基
板１０に好ましくオーム接続された複数のアースパッド
１４ｃを直に通るように導かれる。その後、基板１０が
メッキ漕から取り除かれる。その後、図７に示されてい
るように、メッキテンプレート２６が従来の技術を使用
して取り除かれる。その後、図８と図９に示されている
ように、超薄型メッキベース層２４が短時間のエッチン
グステップを使用して取り除かれ、被膜保護層２２と、
お互いから電気的に絶縁されたハンダ隆起３０が露出さ
せられる。その後、図９に示されているように、ハンダ
隆起３０をリフローイング（reflowed）させることがで
き、あるいは図８に示されているように、リフローイン
グのステップをメッキベース層２４をエッチングするス
テップの前に実行させることができる。かくして、本発
明はエッチング前のリフローイングおよびリフルーイン
グ前のエッチングの技術と両立する。
【００２３】電気メッキされたハンダ隆起の均一性は、
高密度調節コラプス・チップ接続（Ｃ４）（「フリップ
・チップ（flip-chip)」）を使用すること、および、各
「フリップ・チップ」上でアースおよび信号パッドを２
次元的に配列する際に各信号パッドの最近隣に少なくと
も一つのアースパッドが存在するように散在させること
によって強化することも可能である。特に、フリップ・
チップ上でのアース、電力および信号パッドの好ましい
配置は図１２に最良に示されている。本発明者によって
確認されたように、接触パッドの少なくとも１０〜２５
％は、湿潤層およびハンダ隆起の電気メッキのステップ
の間にＩplate を十分に高いレベルに維持させるため
に、アースパッドにすべきである。本図面および本明細
書において、本発明における一般的な好ましい実施の態
様が開示されてきた。そこでは特定の用語が使用されて
はいるが、それらの特定の用語は一般的かつ記述的な意
味のみにおいて採用されたものであって、限定目的のた
めではない。本発明の範囲は上記請求の範囲によって明
確に与えられる。
【図面の簡単な説明】
【図１】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図２】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図３】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図４】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図５】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図６】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図７】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図８】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図９】本発明の第１の実施態様における、集積回路上
のハンダ隆起を電気メッキするための好ましい方法を説
明するための中間構造の切断面図である。
【図１０】図１〜図９に示されたハンダ隆起を電気メッ
キする方法の間に、入力および出力パッドのそれぞれか
らメッキ電流を導くために使用することができるＣＭＯ
Ｓの入力および出力回路を示した図である。
【図１１】図１〜図９に示されたハンダ隆起を電気メッ
キする方法の間に、入力および出力パッドのそれぞれか
らメッキ電流を導くために使用することができるＣＭＯ
Ｓの入力および出力回路を示した図である。
【図１２】図１〜図９に示された方法にしたがって形成
されたハンダ隆起を有するフリップ・チップの平面図で
ある。
【符号の説明】
１０ 半導体基板 １２ａ、１２ｂ 入出力回路 １４ａ、１４ｂ 入出力パッド １４ｃ アースパッド １６ 基板接触領域 １８ 絶縁層 ２２ ブランケット被膜保護層 ２４ メッキベース層 ２６ メッキテンプレート ２８ 湿潤層 ３０ ハンダ隆起
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｆ (72)発明者 クリスティン・リズル アメリカ合衆国、27513 ノース・キャロ ライナ、ケアリー、エクスキャリバー・コ ート 206

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 その第１の表面に複数の半導体入力装置
    と該複数の半導体入力装置に電気的に接続された複数の
    入力パッドとを備えた集積回路基板の上のハンダ隆起を
    電気メッキする方法であって、 前記基板上に、前記複数の入力パッドを一緒に短絡させ
    るメッキベース層を形成するステップと、 メッキ電流を、前記メッキベース層と前記複数の半導体
    入力装置を通って延びる第１の複数の並列の電気経路を
    経由して前記第１の表面から第２の表面へと前記基板を
    垂直方向に通して導くことによって、前記メッキベース
    層上のハンダ隆起を電気メッキするステップとを有する
    ことを特徴とするハンダ隆起の電気メッキ方法。
  2. 【請求項２】 前記複数の半導体入力装置は、前記複数
    の入力パッドに電気的に接続された絶縁されたゲート電
    極を備えるとともに、 前記電気メッキを行うステップは、メッキ電流を前記絶
    縁されたゲート電極を通して前記基板内に導くことを含
    むことを特徴とする請求項１に記載のハンダ隆起の電気
    メッキ方法。
  3. 【請求項３】 前記メッキベース層を形成するステップ
    は、前記基板上に、約０．０７５μｍ未満の厚さのメッ
    キベース層を形成することを含むことを特徴とする請求
    項２に記載のハンダ隆起の電気メッキ方法。
  4. 【請求項４】 前記電気メッキを行うステップに先立っ
    て、その中に開口部を有するテンプレートを形成するス
    テップを有するとともに、 前記電気メッキを行うステップは、前記テンプレートの
    前記開口部内のハンダ湿潤層を電気メッキすることを含
    むことを特徴とする請求項３に記載のハンダ隆起の電気
    メッキ方法。
  5. 【請求項５】 前記メッキベース層には、約３７５オン
    グストローム未満の厚さのチタンの接着層と、約３７５
    オングストローム未満の厚さの銅の導電層との複合層が
    含まれることを特徴とする請求項３に記載のハンダ隆起
    の電気メッキ方法。
  6. 【請求項６】 前記電気メッキされた隆起をリフローイ
    ングするステップと、前記メッキベース層をエッチング
    するステップとをさらに有することを特徴とする請求項
    ５に記載のハンダ隆起の電気メッキ方法。
  7. 【請求項７】 前記集積回路基板は、前記複数の半導体
    入力装置と前記入力パッドに接続された複数のＥＳＤ保
    護装置をさらに備え、 前記電気メッキを行うステップは、メッキ電流を、前記
    ＥＳＤ保護装置を通して前記基板内に導くことを含むこ
    とを特徴とする請求項２に記載のハンダ隆起の電気メッ
    キ方法。
  8. 【請求項８】 集積回路基板上のハンダ隆起を電気メッ
    キする方法であって、 半導体基板の第１の表面に、複数の半導体装置と複数の
    基板接触領域を形成するステップと、 前記半導体基板上に、前記基板接触領域と前記半導体装
    置とにそれぞれ電気的に接続された第１および第２の複
    数の接触パッドを形成するステップと、 前記半導体基板上に、前記第１および第２の複数の接触
    パッドを一緒に電気的に短絡させるメッキベース層を形
    成するステップと、 前記メッキベース層上に、その中に開口部を有するメッ
    キテンプレートを形成するステップと、 前記半導体基板の第２の表面上に裏面接触子を形成する
    ステップと、 メッキ電流を、前記メッキベース層、前記第１の複数の
    接触パッド、前記基板接触領域、および前記裏面接触子
    によって形成された第１の複数の並列の電気経路を経由
    して前記基板を垂直方向に通して導くこととともに、そ
    れと同時に、さらなるメッキ電流を、前記メッキベース
    層、前記第２の複数の接触パッド、前記半導体装置、お
    よび前記裏面接触子によって形成された第２の複数の並
    列の電気経路を経由して前記基板を垂直方向に通して導
    くことによって、前記メッキテンプレート内の前記開口
    部内のハンダ隆起を電気メッキするステップとを有する
    ことを特徴とするハンダ隆起の電気メッキ方法。
  9. 【請求項９】 前記ハンダ隆起をエッチングマスクとし
    て使用して、前記メッキベース層をエッチングするステ
    ップをさらに有することを特徴とする請求項８に記載の
    ハンダ隆起の電気メッキ方法。
  10. 【請求項１０】 前記メッキテンプレートを形成するス
    テップは、その中に前記第１および第２の複数の接触パ
    ッドの向かい側に拡がる開口部を有するメッキテンプレ
    ートを形成することを含むことを特徴とする請求項９に
    記載のハンダ隆起の電気メッキ方法。
  11. 【請求項１１】 前記第１および第２の複数の接触パッ
    ドを形成する前記ステップに先立って、前記半導体基板
    の前記第１の表面上に第１の電気的絶縁層を形成するス
    テップを有することを特徴とする請求項１０に記載のハ
    ンダ隆起の電気メッキ方法。
  12. 【請求項１２】 前記メッキベース層をエッチングする
    前記ステップの後に、前記半導体基板を複数のダイシン
    グ通路に沿って賽の目に切ることによって該半導体基板
    を複数の集積回路チップに分割するステップを有するこ
    とを特徴とする請求項１１に記載のハンダ隆起の電気メ
    ッキ方法。
  13. 【請求項１３】 前記半導体基板の前記第１の表面上に
    第１の電気的絶縁層を形成する前記ステップは、前記複
    数のダイシング通路上に第１の電気的絶縁層を形成する
    ことを含むことを特徴とする請求項１２に記載のハンダ
    隆起の電気メッキ方法。
  14. 【請求項１４】 メッキベース層を形成する前記ステッ
    プに先立って、前記第１および第２の複数の接触パッド
    上に被膜保護層を形成し、その後、該被膜保護層をパタ
    ン形成して前記第１および第２の複数の接触パッドを露
    出させることが含まれることを特徴とする請求項１３に
    記載のハンダ隆起の電気メッキ方法。
  15. 【請求項１５】 メッキベース層を形成する前記ステッ
    プは、前記パタン形成された被膜保護層上および前記露
    出された第１および第２の複数の接触パッド上で第１の
    金属層をスパッタリングすることを含むことを特徴とす
    る請求項１４に記載のハンダ隆起の電気メッキ方法。
  16. 【請求項１６】 メッキベース層を形成する前記ステッ
    プは、前記露出された第１および第２の複数の接触パッ
    ド上でチタンを含む導電層をスパッタリングすることを
    含むことを特徴とする請求項１４に記載のハンダ隆起の
    電気メッキ方法。
  17. 【請求項１７】 前記電気メッキを行うステップは、前
    記テンプレート内の前記開口部内で湿潤層を電気メッキ
    することを含むことを特徴とする請求項１５に記載のハ
    ンダ隆起の電気メッキ方法。
  18. 【請求項１８】 メッキベース層を形成する前記ステッ
    プは、前記パタン形成された被膜保護層上および前記露
    出された第１および第２の複数の接触パッド上で、約
    ０．０５μｍ未満の厚さのチタン層をスパッタリングす
    ることを含むことを特徴とする請求項１７に記載のハン
    ダ隆起の電気メッキ方法。
  19. 【請求項１９】 前記電気メッキを行うステップは、前
    記テンプレート内の前記開口部内でニッケルを含む湿潤
    層を電気メッキすることを含むことを特徴とする請求項
    １８に記載のハンダ隆起の電気メッキ方法。
  20. 【請求項２０】 前記電気メッキを行うステップは、メ
    ッキ電流を、前記ダイシング通路を通さずに前記基板接
    触領域および前記半導体装置を通して導くことを含むこ
    とを特徴とする請求項１８に記載のハンダ隆起の電気メ
    ッキ方法。
  21. 【請求項２１】 前記電気メッキを行うステップは、メ
    ッキ電流を、前記ダイシング通路を通さずに前記基板接
    触領域および前記半導体装置を通して導くことを含むこ
    とを特徴とする請求項１３に記載のハンダ隆起の電気メ
    ッキ方法。
  22. 【請求項２２】 その中に複数の能動的な半導体装置と
    該複数の能動的な半導体装置に電気的に接続された複数
    の接触パッドとを備えた集積回路基板上のハンダ隆起を
    電気メッキする方法であって、 前記基板上に、前記複数の接触パッドを一緒に短絡させ
    るメッキベース層を形成するステップと、 メッキ電流を、前記メッキベース層と前記複数の能動的
    な半導体装置によって形成された第１の複数の並列の電
    気経路を経由して前記基板を垂直方向に通して導くこと
    によって、前記メッキベース層上のハンダ隆起を電気メ
    ッキするステップとを有することを特徴とするハンダ隆
    起の電気メッキ方法。
  23. 【請求項２３】 メッキベース層を形成する前記ステッ
    プに先立って、前記複数の接触パッド上に、パタン形成
    された被膜保護層を形成するステップを有し、 メッキベース層を形成する前記ステップは、前記被膜保
    護層上に、チタンを含むとともに前記複数の接触パッド
    にオーム接触する接着層を形成することを含むことを特
    徴とする請求項２２に記載のハンダ隆起の電気メッキ方
    法。
  24. 【請求項２４】 メッキベース層を形成する前記ステッ
    プは、前記複数の接触パッド上の前記約０．０５μｍ未
    満の厚さの金属接着層をスパッタリングすることを含む
    とともに、 前記電気メッキを行うステップに先立って、前記金属接
    着層上に開口部を有するテンプレートを形成するステッ
    プを含むことを特徴とする請求項２２に記載のハンダ隆
    起の電気メッキ方法。
  25. 【請求項２５】 前記電気メッキを行うステップは、前
    記テンプレートの前記開口部内の湿潤層を電気メッキす
    ることを含むことを特徴とする請求項２４に記載のハン
    ダ隆起の電気メッキ方法。
  26. 【請求項２６】 エッチングマスクとして前記ハンダ隆
    起を使用して前記メッキベース層をエッチングするステ
    ップと、その後、複数のダイシング通路に沿って前記基
    板を賽の目に切ることによって該基板を複数の集積回路
    チップに分割するステップとをさらに有することを特徴
    とする請求項２５に記載のハンダ隆起の電気メッキ方
    法。
  27. 【請求項２７】 前記電気メッキを行うステップは、メ
    ッキ電流を、前記ダイシング通路を通さずに前記複数の
    能動的な半導体装置を通して導くことを含むことを特徴
    とする請求項２６に記載のハンダ隆起の電気メッキ方
    法。
JP14238098A 1997-05-09 1998-05-08 集積回路基板上の均一な高さのハンダ隆起を電気メッキする方法 Pending JPH1167804A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/854,075 1997-05-09
US08/854,075 US6117299A (en) 1997-05-09 1997-05-09 Methods of electroplating solder bumps of uniform height on integrated circuit substrates

Publications (1)

Publication Number Publication Date
JPH1167804A true JPH1167804A (ja) 1999-03-09

Family

ID=25317657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14238098A Pending JPH1167804A (ja) 1997-05-09 1998-05-08 集積回路基板上の均一な高さのハンダ隆起を電気メッキする方法

Country Status (7)

Country Link
US (1) US6117299A (ja)
EP (2) EP1892754A3 (ja)
JP (1) JPH1167804A (ja)
KR (1) KR100536927B1 (ja)
AT (1) ATE380392T1 (ja)
DE (1) DE69838804D1 (ja)
TW (1) TW364188B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367808B1 (ko) * 2000-08-18 2003-01-10 씨티에스 컴퓨터 테크놀로지 시스템 코포레이션 반도체 장치와 접촉부 형성 방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3553791B2 (ja) * 1998-04-03 2004-08-11 株式会社ルネサステクノロジ 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法
US6077405A (en) * 1998-10-28 2000-06-20 International Business Machines Corporation Method and apparatus for making electrical contact to a substrate during electroplating
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
DE19907168C1 (de) * 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
JP3553413B2 (ja) * 1999-04-26 2004-08-11 富士通株式会社 半導体装置の製造方法
US6435396B1 (en) * 2000-04-10 2002-08-20 Micron Technology, Inc. Print head for ejecting liquid droplets
KR100721139B1 (ko) * 2000-02-10 2007-05-25 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스
US6878396B2 (en) 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6692629B1 (en) * 2000-09-07 2004-02-17 Siliconware Precision Industries Co., Ltd. Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
US6666368B2 (en) 2000-11-10 2003-12-23 Unitive Electronics, Inc. Methods and systems for positioning substrates using spring force of phase-changeable bumps therebetween
US6348401B1 (en) * 2000-11-10 2002-02-19 Siliconware Precision Industries Co., Ltd. Method of fabricating solder bumps with high coplanarity for flip-chip application
US6793792B2 (en) * 2001-01-12 2004-09-21 Unitive International Limited Curaco Electroplating methods including maintaining a determined electroplating voltage and related systems
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) * 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6926818B1 (en) 2001-09-24 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance the adhesion between dry film and seed metal
KR100825768B1 (ko) * 2001-10-26 2008-04-29 삼성전자주식회사 범프를 포함하는 반도체 소자 및 그 형성방법
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
US6960828B2 (en) 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US20040055893A1 (en) * 2002-09-23 2004-03-25 Applied Materials, Inc. Wafer backside electrical contact for electrochemical deposition and electrochemical mechanical polishing
TW554503B (en) * 2002-10-23 2003-09-21 Orient Semiconductor Elect Ltd Fabrication method of solder bump pattern in back-end wafer level package
JP4047252B2 (ja) * 2003-06-09 2008-02-13 アルプス電気株式会社 薄膜構造体の製造方法
US6951775B2 (en) * 2003-06-28 2005-10-04 International Business Machines Corporation Method for forming interconnects on thin wafers
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US7384531B1 (en) * 2004-02-19 2008-06-10 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
US7226860B2 (en) * 2004-04-28 2007-06-05 Taiwan Semiconductor Manfacturing Co. Ltd. Method and apparatus for fabricating metal layer
KR100618543B1 (ko) * 2004-06-15 2006-08-31 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 제조 방법
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
TWI246135B (en) * 2005-01-18 2005-12-21 Siliconware Precision Industries Co Ltd Semiconductor element with under bump metallurgy structure and fabrication method thereof
GB0507887D0 (en) * 2005-04-20 2005-05-25 Rohm & Haas Elect Mat Immersion method
TWI255568B (en) * 2005-09-15 2006-05-21 Chipmos Technologies Inc Light emitting diode and fabricating method thereof
US7416975B2 (en) 2005-09-21 2008-08-26 Novellus Systems, Inc. Method of forming contact layers on substrates
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
EP2054935A2 (en) * 2006-08-17 2009-05-06 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
US7875804B1 (en) 2006-09-27 2011-01-25 Hutchinson Technology Incorporated Plated ground features for integrated lead suspensions
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad
KR20100038576A (ko) * 2008-10-06 2010-04-15 삼성전자주식회사 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법
US8183593B2 (en) 2009-10-16 2012-05-22 Oracle America, Inc. Semiconductor die with integrated electro-static discharge device
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
US20150195912A1 (en) 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9728518B2 (en) * 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
US9953908B2 (en) 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
KR101926187B1 (ko) 2016-12-15 2018-12-06 스마트모듈러 테크놀러지스 엘엑스 에스에이알엘 반도체 패키지의 범프 형성방법
CN111883449B (zh) * 2020-06-18 2022-04-15 宁波芯健半导体有限公司 一种提高电镀凸块高度均匀性的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3625837A (en) * 1969-09-18 1971-12-07 Singer Co Electroplating solder-bump connectors on microcircuits
US3760238A (en) * 1972-02-28 1973-09-18 Microsystems Int Ltd Fabrication of beam leads
US4142202A (en) * 1976-01-31 1979-02-27 Licentia-Patent-Verwaltungs-G.M.B.H. Multi-layer metal connecting contact and method for making it
US4087314A (en) * 1976-09-13 1978-05-02 Motorola, Inc. Bonding pedestals for semiconductor devices
US4205099A (en) * 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
JPS5773953A (en) * 1980-10-25 1982-05-08 Nec Home Electronics Ltd Production of semiconductor device
JPS6149432A (ja) * 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
JPH05166815A (ja) * 1991-12-16 1993-07-02 Matsushita Electron Corp メッキバンプ形成方法及びそれに用いるウエーハメッキ用治具
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5342495A (en) * 1993-02-03 1994-08-30 Vlsi Technology, Inc. Structure for holding integrated circuit dies to be electroplated
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP2830903B2 (ja) * 1995-07-21 1998-12-02 日本電気株式会社 半導体デバイスの製造方法
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5662788A (en) * 1996-06-03 1997-09-02 Micron Technology, Inc. Method for forming a metallization layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367808B1 (ko) * 2000-08-18 2003-01-10 씨티에스 컴퓨터 테크놀로지 시스템 코포레이션 반도체 장치와 접촉부 형성 방법

Also Published As

Publication number Publication date
EP1892754A3 (en) 2008-03-19
ATE380392T1 (de) 2007-12-15
TW364188B (en) 1999-07-11
EP0877419A2 (en) 1998-11-11
KR100536927B1 (ko) 2006-03-24
DE69838804D1 (de) 2008-01-17
EP0877419B1 (en) 2007-12-05
EP0877419A3 (en) 1999-08-18
KR19980086853A (ko) 1998-12-05
EP1892754A2 (en) 2008-02-27
US6117299A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
JPH1167804A (ja) 集積回路基板上の均一な高さのハンダ隆起を電気メッキする方法
KR0166967B1 (ko) 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US6415974B2 (en) Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity
US7230318B2 (en) RF and MMIC stackable micro-modules
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
US6583039B2 (en) Method of forming a bump on a copper pad
US4505029A (en) Semiconductor device with built-up low resistance contact
US5208186A (en) Process for reflow bonding of bumps in IC devices
US20050051894A1 (en) Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US20030057559A1 (en) Methods of forming metallurgy structures for wire and solder bonding
US7880300B2 (en) Semiconductor chip comprising a metal coating structure and associated production method
JPH07183302A (ja) 金属層の形成及びボンディング方法
JP4058619B2 (ja) 半導体ウエハ
US20220246574A1 (en) Bonded Semiconductor Devices and Methods of Forming The Same
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US8294266B2 (en) Conductor bump method and apparatus
US6639314B2 (en) Solder bump structure and a method of forming the same
CN112106191A (zh) 用于晶片级芯片封装的半导体结构和方法
CA1197629A (en) Semiconductor device with built-up low resistance contact
EP1003209A1 (en) Process for manufacturing semiconductor device
JP2002299366A (ja) 半導体装置およびその製造方法
US6306748B1 (en) Bump scrub after plating
JP3308105B2 (ja) 半導体集積回路装置およびその製造方法
KR20000070491A (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080926