JPH1167799A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH1167799A JPH1167799A JP9226630A JP22663097A JPH1167799A JP H1167799 A JPH1167799 A JP H1167799A JP 9226630 A JP9226630 A JP 9226630A JP 22663097 A JP22663097 A JP 22663097A JP H1167799 A JPH1167799 A JP H1167799A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- electronic component
- wiring board
- printing means
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】孔版封止印刷技術の生産性と経済性を失うこと
なしに、上面部の平滑性と側面部の垂直性並びに直線性
が得られる電子部品の製造方法を提供する。 【解決手段】多数個取りの配線基板上に配置搭載された
多数の電子部品素子を樹脂封止するに際し、最初に配線
基板の素子搭載面側の外周部に沿ってダム部をダム形成
用樹脂を用い孔版印刷手段を適用して形成し、次に該ダ
ム部の硬化前又は硬化後に、該ダム部で囲まれた領域内
の全体に亘って孔版印刷手段を適用して樹脂層を形成す
ることにより、電子部品素子群の全体を該樹脂層で封止
し、次に未硬化のダム部及び樹脂層を硬化し、しかる後
に、配線基板及び樹脂層を各電子部品素子ごとに切断分
割することを特徴とする。
なしに、上面部の平滑性と側面部の垂直性並びに直線性
が得られる電子部品の製造方法を提供する。 【解決手段】多数個取りの配線基板上に配置搭載された
多数の電子部品素子を樹脂封止するに際し、最初に配線
基板の素子搭載面側の外周部に沿ってダム部をダム形成
用樹脂を用い孔版印刷手段を適用して形成し、次に該ダ
ム部の硬化前又は硬化後に、該ダム部で囲まれた領域内
の全体に亘って孔版印刷手段を適用して樹脂層を形成す
ることにより、電子部品素子群の全体を該樹脂層で封止
し、次に未硬化のダム部及び樹脂層を硬化し、しかる後
に、配線基板及び樹脂層を各電子部品素子ごとに切断分
割することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の製造方
法、詳しくは孔版印刷手段を適用して半導体パッケージ
やチップ部品などのような電子部品を製造する方法に関
する。
法、詳しくは孔版印刷手段を適用して半導体パッケージ
やチップ部品などのような電子部品を製造する方法に関
する。
【０００２】
【従来の技術】従来、ＢＧＡ,ＱＦＰ,ＳＯＰ等の半導体
パッケージは、一般にトランスファー成型機による金型
成形で製造されていた。しかしながら近年、携帯電話,
ノート型パソコン,電子システム手帳など電子機器の発
達により、電子部品も高機能,小型化,薄型化が要望さ
れ、金型成形で製造可能な電子部品は自ずと限界に達し
てきている。
パッケージは、一般にトランスファー成型機による金型
成形で製造されていた。しかしながら近年、携帯電話,
ノート型パソコン,電子システム手帳など電子機器の発
達により、電子部品も高機能,小型化,薄型化が要望さ
れ、金型成形で製造可能な電子部品は自ずと限界に達し
てきている。
【０００３】これらの要望に応えるべく新しい半導体パ
ッケージも開発されている。例えばフリップチップやＴ
ＡＢ、テープ又はフィルムキャリアなどである。しかし
ながら、これら新しいパッケージは基板への接続方法が
特殊であり、又製造コストも高いことから現時点では普
及するに至っていない。
ッケージも開発されている。例えばフリップチップやＴ
ＡＢ、テープ又はフィルムキャリアなどである。しかし
ながら、これら新しいパッケージは基板への接続方法が
特殊であり、又製造コストも高いことから現時点では普
及するに至っていない。
【０００４】本出願人は先に配線基板上に搭載された半
導体素子等を孔版印刷手段を適用して樹脂封止する電子
部品の製造方法（例えば特公平６−９５５９４号公報参
照）を提案した。この製造方法によれば配線基板上に搭
載された多数の半導体素子を同時に個々独立して樹脂封
止できる。この孔版印刷手段適用による製造方法は生産
性及び経済性に優れている。
導体素子等を孔版印刷手段を適用して樹脂封止する電子
部品の製造方法（例えば特公平６−９５５９４号公報参
照）を提案した。この製造方法によれば配線基板上に搭
載された多数の半導体素子を同時に個々独立して樹脂封
止できる。この孔版印刷手段適用による製造方法は生産
性及び経済性に優れている。
【０００５】ところが、孔版印刷による封止技術は、液
状樹脂の転写供給により樹脂層を形成したときに、液状
樹脂の表面張力によりどうしても樹脂層の表面が曲面と
なってしまい、パッケージとして要求される上面部の平
滑性や側面部の垂直性及び直線性を満足することはでき
ない。この場合、上面の平滑性に限って言えは例えば平
板で樹脂層表面を押さえた状態で樹脂層を硬化させるこ
とにより解決できるが、側面の垂直性及び直線性は依然
として解決できない。
状樹脂の転写供給により樹脂層を形成したときに、液状
樹脂の表面張力によりどうしても樹脂層の表面が曲面と
なってしまい、パッケージとして要求される上面部の平
滑性や側面部の垂直性及び直線性を満足することはでき
ない。この場合、上面の平滑性に限って言えは例えば平
板で樹脂層表面を押さえた状態で樹脂層を硬化させるこ
とにより解決できるが、側面の垂直性及び直線性は依然
として解決できない。
【０００６】本発明は孔版印刷封止技術の生産性と経済
性を失うことなしに電子部品として要望される上面部の
平滑性と側面部の垂直性並びに直線性を満足できる電子
部品を製造することができる電子部品の製造方法を提供
することを目的としてなされたものである。
性を失うことなしに電子部品として要望される上面部の
平滑性と側面部の垂直性並びに直線性を満足できる電子
部品を製造することができる電子部品の製造方法を提供
することを目的としてなされたものである。
【０００７】
【課題を解決するための手段】本発明は、多数個取りの
配線基板上に配置搭載された多数の電子部品素子を樹脂
封止するに際し、最初に配線基板の素子搭載面側の外周
部に沿ってダム部をダム形成用樹脂を用い孔版印刷手段
を適用して形成し、次に該ダム部の硬化前又は硬化後
に、該ダム部で囲まれた領域内の全体に亘って孔版印刷
手段を適用して樹脂層を形成することにより、電子部品
素子群の全体を該樹脂層で封止し、次に未硬化のダム部
及び樹脂層を硬化し、しかる後に、配線基板及び樹脂層
を各電子部品素子ごとに切断分割することを特徴とする
電子部品の製造方法に係る。
配線基板上に配置搭載された多数の電子部品素子を樹脂
封止するに際し、最初に配線基板の素子搭載面側の外周
部に沿ってダム部をダム形成用樹脂を用い孔版印刷手段
を適用して形成し、次に該ダム部の硬化前又は硬化後
に、該ダム部で囲まれた領域内の全体に亘って孔版印刷
手段を適用して樹脂層を形成することにより、電子部品
素子群の全体を該樹脂層で封止し、次に未硬化のダム部
及び樹脂層を硬化し、しかる後に、配線基板及び樹脂層
を各電子部品素子ごとに切断分割することを特徴とする
電子部品の製造方法に係る。
【０００８】本発明製造方法は、ＢＧＡ（ボール・グリ
ッド・アレイ）,ＣＳＰ（チップ・サイズ・パッケー
ジ）,ＱＦＰ,ＳＯＰ,フリップチップ,ＬＣＣ（リードレ
ス・チップ・キャリア）等の半導体パッケージやＬＥ
Ｄ,抵抗体,整流器（ダイオード）,積層コンデンサーな
どのチップ部品の製造に適用できる。
ッド・アレイ）,ＣＳＰ（チップ・サイズ・パッケー
ジ）,ＱＦＰ,ＳＯＰ,フリップチップ,ＬＣＣ（リードレ
ス・チップ・キャリア）等の半導体パッケージやＬＥ
Ｄ,抵抗体,整流器（ダイオード）,積層コンデンサーな
どのチップ部品の製造に適用できる。
【０００９】
【発明の実施の形態】以下に本発明の一実施形態を添付
図面に基づき説明すると次の通りである。尚全図を通し
て同一符号は実質的に同一部分を示す。
図面に基づき説明すると次の通りである。尚全図を通し
て同一符号は実質的に同一部分を示す。
【００１０】図１〜１４は本発明の第１実施形態を示
し、本発明製造法をＢＧＡパッケージの製造に適用した
場合が示されている。
し、本発明製造法をＢＧＡパッケージの製造に適用した
場合が示されている。
【００１１】本実施形態によれば、多数個取りの配線基
板１上に、図１,２に示すように、ＢＧＡ用の多数の電
子部品素子２が相互間に多数個取りのための間隔を存し
て配置搭載され、この搭載状態に於いて、上記素子２は
それぞれ接続ワイヤ３を介し配線基板１上の基板回路
（図示せず）と電気的に接続されている。配線基板１の
材質及び構成は多数個取りが可能なものであれば限り特
に制限されない。
板１上に、図１,２に示すように、ＢＧＡ用の多数の電
子部品素子２が相互間に多数個取りのための間隔を存し
て配置搭載され、この搭載状態に於いて、上記素子２は
それぞれ接続ワイヤ３を介し配線基板１上の基板回路
（図示せず）と電気的に接続されている。配線基板１の
材質及び構成は多数個取りが可能なものであれば限り特
に制限されない。
【００１２】素子搭載の配線基板１上には、図３〜５に
示すように、まず最初に素子搭載面側の外周部に沿って
孔版印刷手段の適用のもとにダム部４が形成され、ダム
部４の外側には基板縁部１ａが残されている。
示すように、まず最初に素子搭載面側の外周部に沿って
孔版印刷手段の適用のもとにダム部４が形成され、ダム
部４の外側には基板縁部１ａが残されている。
【００１３】ダム部４の形成状況が図５に示され、ダム
形成には第１孔版５が適用される。第１孔版５は下端開
口,上端閉塞の素子収納部６を備え、この収納部６内に
素子２群の全体を収納できるようになっている。収納部
６の周りにはこれを取り囲むようにダム材の押し込み充
填用の環状通孔７が形成されている。因みに環状通孔７
を基準にそれより内外の部分５ａ,５ｂはブリッジ部
（図示せず）を介し連結されている。ブリッジ部はダム
材の押し込み充填を妨げないように例えば細幅で複数個
所例えば各コーナごとに形成される。尚、収納部６は素
子２群をまとめて収納する図示のタイプに代え、素子２
を１個ずつ或いは複数個を１グループとして個別に収納
するような構成のものであってもよい。
形成には第１孔版５が適用される。第１孔版５は下端開
口,上端閉塞の素子収納部６を備え、この収納部６内に
素子２群の全体を収納できるようになっている。収納部
６の周りにはこれを取り囲むようにダム材の押し込み充
填用の環状通孔７が形成されている。因みに環状通孔７
を基準にそれより内外の部分５ａ,５ｂはブリッジ部
（図示せず）を介し連結されている。ブリッジ部はダム
材の押し込み充填を妨げないように例えば細幅で複数個
所例えば各コーナごとに形成される。尚、収納部６は素
子２群をまとめて収納する図示のタイプに代え、素子２
を１個ずつ或いは複数個を１グループとして個別に収納
するような構成のものであってもよい。
【００１４】図５に示すように、ダム材４ａをスキージ
１２の作動をして環状通孔部７内に押し込み充填後、第
１孔版５を退去させることによりダム部４を形成するこ
とができる。
１２の作動をして環状通孔部７内に押し込み充填後、第
１孔版５を退去させることによりダム部４を形成するこ
とができる。
【００１５】ダム材としてはたれの生じにくい比較的チ
クソ性の高い樹脂が使用され、例えば下記の封止用樹脂
と同一組成（但し、チクソ性は異なる）のものを使用で
きる。チクソ性の好ましい範囲としては２．０〜６．０
を例示できる。チクソ性が２．０に達しない場合はたれ
を生じ易く高さ不足を招き易くなり、一方６．０を超え
ると転写不良を生じやすくなり、均一高さのダム形成が
困難となり、いずれも好ましくない。
クソ性の高い樹脂が使用され、例えば下記の封止用樹脂
と同一組成（但し、チクソ性は異なる）のものを使用で
きる。チクソ性の好ましい範囲としては２．０〜６．０
を例示できる。チクソ性が２．０に達しない場合はたれ
を生じ易く高さ不足を招き易くなり、一方６．０を超え
ると転写不良を生じやすくなり、均一高さのダム形成が
困難となり、いずれも好ましくない。
【００１６】ダム部４の形成高さは最大でも下記樹脂層
の高さ程度あれば充分であり、通常は素子２の有効高さ
と略々同程度の高さに形成されるが、これより多少低く
てもダムとして機能できる程度の高さがあれば特に問題
はない。
の高さ程度あれば充分であり、通常は素子２の有効高さ
と略々同程度の高さに形成されるが、これより多少低く
てもダムとして機能できる程度の高さがあれば特に問題
はない。
【００１７】ダム形成用樹脂は、熱硬化型の場合、加熱
硬化時の熱により粘度が低下しないことが望ましい。こ
のような樹脂としては、封止用樹脂に超微粉のシリカ粉
末或いは微細なゴム粒子を樹脂でくるんだコアシェル型
の微細粒子を樹脂成分１００部に対し０．１〜１０部の
範囲で添加混合したものを例示できる。
硬化時の熱により粘度が低下しないことが望ましい。こ
のような樹脂としては、封止用樹脂に超微粉のシリカ粉
末或いは微細なゴム粒子を樹脂でくるんだコアシェル型
の微細粒子を樹脂成分１００部に対し０．１〜１０部の
範囲で添加混合したものを例示できる。
【００１８】前者のシリカ微粉末としては、エロジール
２００、ＲＹ−２００、Ｒ−８０５（商品名 日本アエ
ロジル工業社製）が、又後者のコアシェル型はゼオンＦ
３５１（商品名 日本ゼオン社製）が適当であり、前者
の場合、特に疎水性のものが好ましい。
２００、ＲＹ−２００、Ｒ−８０５（商品名 日本アエ
ロジル工業社製）が、又後者のコアシェル型はゼオンＦ
３５１（商品名 日本ゼオン社製）が適当であり、前者
の場合、特に疎水性のものが好ましい。
【００１９】ダム部４を形成した後は、ダム部４の硬化
前又は硬化後に、図６,７に示すようにダム部４内の全
領域に亘って封止用の樹脂層８が形成される。
前又は硬化後に、図６,７に示すようにダム部４内の全
領域に亘って封止用の樹脂層８が形成される。
【００２０】樹脂層８の形成には孔版印刷手段が適用さ
れ、図８に示すように、第２孔版９を適用し封止用樹脂
を使用して形成する。
れ、図８に示すように、第２孔版９を適用し封止用樹脂
を使用して形成する。
【００２１】第２孔版９は素子２群の全体を収納できる
貫通型通孔部１０を備え、裏面には通孔部１０を素子２
群と位置合わせした時に、ダム部４を収納できる上向き
凹入の環状凹所１１を備えている。
貫通型通孔部１０を備え、裏面には通孔部１０を素子２
群と位置合わせした時に、ダム部４を収納できる上向き
凹入の環状凹所１１を備えている。
【００２２】図８に示すように、第２孔版９の通孔部１
０内に素子２群を収納した状態でスキージ１２の作動を
して通孔部１０内に封止用樹脂１３を押し込み充填し、
しかる後、該孔版９を退去させ封止用樹脂１３を配線基
板１側に転写供給することにより、図７に示すように、
素子２群を樹脂層８で封止できる。
０内に素子２群を収納した状態でスキージ１２の作動を
して通孔部１０内に封止用樹脂１３を押し込み充填し、
しかる後、該孔版９を退去させ封止用樹脂１３を配線基
板１側に転写供給することにより、図７に示すように、
素子２群を樹脂層８で封止できる。
【００２３】樹脂層８を形成した後硬化までの間は樹脂
は流動性を有するが、図７に示すように、樹脂の外方へ
の流動はダム部４により阻止されるので、樹脂層８はそ
の表面張力と相俟って形状をそのまま保持する。また、
樹脂層８の表面は硬化時までは樹脂が尚流動性を有して
いるので自然に均され、平坦になり平滑性が得られる。
は流動性を有するが、図７に示すように、樹脂の外方へ
の流動はダム部４により阻止されるので、樹脂層８はそ
の表面張力と相俟って形状をそのまま保持する。また、
樹脂層８の表面は硬化時までは樹脂が尚流動性を有して
いるので自然に均され、平坦になり平滑性が得られる。
【００２４】封止用樹脂としては、エポキシ系樹脂やシ
リコーン系樹脂などを主成分とする公知の各種の封止用
樹脂を必要に応じ粘度及び／又はチクソ性を調整して使
用でき、特に硬化時の収縮が少ないものもが反りをなく
する上で好ましい。このような封止用樹脂としてエポキ
シ樹脂にシリカ材を６０〜９５重量部配合したもの、例
えばＮＰＲ−７８０、ＮＰＲ−７８５（商標 日本レッ
ク株式会社製）を例示できる。
リコーン系樹脂などを主成分とする公知の各種の封止用
樹脂を必要に応じ粘度及び／又はチクソ性を調整して使
用でき、特に硬化時の収縮が少ないものもが反りをなく
する上で好ましい。このような封止用樹脂としてエポキ
シ樹脂にシリカ材を６０〜９５重量部配合したもの、例
えばＮＰＲ−７８０、ＮＰＲ−７８５（商標 日本レッ
ク株式会社製）を例示できる。
【００２５】素子２群を樹脂層８で封止した後は、樹脂
層８を、ダム部４が未硬化の場合はダム部４と共に加熱
硬化させる。
層８を、ダム部４が未硬化の場合はダム部４と共に加熱
硬化させる。
【００２６】樹脂層８の加熱硬化を終えた後は、図９に
示すように、樹脂層８の表面に各素子２と一致するよう
にマーキング１４を印刷手段を適用して形成する。マー
キング１４として図９には、接続端子の位置を示す目
印、ロゴ及び製品番号が示されている。樹脂層８の表面
は平坦で平滑性に優れるので、印刷手段を適用してマー
キング１４を支障なく形成できる。
示すように、樹脂層８の表面に各素子２と一致するよう
にマーキング１４を印刷手段を適用して形成する。マー
キング１４として図９には、接続端子の位置を示す目
印、ロゴ及び製品番号が示されている。樹脂層８の表面
は平坦で平滑性に優れるので、印刷手段を適用してマー
キング１４を支障なく形成できる。
【００２７】マーキング１４を形成した後は、図１０,
１１に示すように、配線基板１の裏面側のボールパッド
（図示せず）部分に各素子２と一致するようにハンダボ
ール１５…が公知の各種手段を適用してマウントされ
る。
１１に示すように、配線基板１の裏面側のボールパッド
（図示せず）部分に各素子２と一致するようにハンダボ
ール１５…が公知の各種手段を適用してマウントされ
る。
【００２８】ハンダボールのマウントを終えた後は、図
１２に示すように、配線基板１を切断ライン１６に沿い
切断し、素子２ごとに分割することにより、図１３,１
４に示すようにＢＧＡパッケージＡが得られる。
１２に示すように、配線基板１を切断ライン１６に沿い
切断し、素子２ごとに分割することにより、図１３,１
４に示すようにＢＧＡパッケージＡが得られる。
【００２９】切断分割には例えばダイシングカッターや
レーザーカッター手段を適用でき、この場合、粘着テー
プ又はシート上に配線基板を貼着した状態で該テープ又
はシートの非切断状態下に切断分割を行うようにすれ
ば、切断分割して得られた製品がバラバラにならず、後
の取り扱いに便利である。
レーザーカッター手段を適用でき、この場合、粘着テー
プ又はシート上に配線基板を貼着した状態で該テープ又
はシートの非切断状態下に切断分割を行うようにすれ
ば、切断分割して得られた製品がバラバラにならず、後
の取り扱いに便利である。
【００３０】このようにして得られたパッケージＡは図
１４に示すように上面部が平らで平滑であり、側面部は
垂直で且つ直線であり、パッケージとしての要望に充分
に応えることができる。
１４に示すように上面部が平らで平滑であり、側面部は
垂直で且つ直線であり、パッケージとしての要望に充分
に応えることができる。
【００３１】図１５〜２８は本発明の第２実施形態を示
し、本発明製造法を側面発光型ＬＥＤチップの製造に適
用した場合が示されている。
し、本発明製造法を側面発光型ＬＥＤチップの製造に適
用した場合が示されている。
【００３２】本実施形態に於いては、図１５,１６に示
すように、多数個取りの配線基板１上にＬＥＤチップの
電子部品素子２が左右一対を一組として多数の組２Ａが
配置搭載され、左右一対の素子２,２の相互間及び各組
２Ａの相互間に多数個取りに必要な間隔が形成されてい
る。
すように、多数個取りの配線基板１上にＬＥＤチップの
電子部品素子２が左右一対を一組として多数の組２Ａが
配置搭載され、左右一対の素子２,２の相互間及び各組
２Ａの相互間に多数個取りに必要な間隔が形成されてい
る。
【００３３】配線基板１上に配置搭載された素子２は図
１７,１８に示すように各組２Ａごとに、個別に透明樹
脂内層１７により封止される。
１７,１８に示すように各組２Ａごとに、個別に透明樹
脂内層１７により封止される。
【００３４】透明樹脂内層１７の形成状況が図１９に示
され、透明樹脂内層１７は第３孔版１８の適用により孔
版印刷手段を適用して形成される。
され、透明樹脂内層１７は第３孔版１８の適用により孔
版印刷手段を適用して形成される。
【００３５】第３孔版１８は電子部品素子２を各組２Ａ
ごとに収納できる通孔部１９を備え、該通孔部１９内に
それぞれ素子の各組２Ａを収納した状態でスキージ１２
の作動をして液状の透明封止用樹脂１３１を通孔部１９
内に押し込み充填した後に、該孔版１８を退去させるこ
とにより透明樹脂内層１７を形成することができる。こ
のような孔版印刷手段による樹脂封止技術そのものは例
えば本出願人提案の特公平６−９５５９４号公報から公
知である。
ごとに収納できる通孔部１９を備え、該通孔部１９内に
それぞれ素子の各組２Ａを収納した状態でスキージ１２
の作動をして液状の透明封止用樹脂１３１を通孔部１９
内に押し込み充填した後に、該孔版１８を退去させるこ
とにより透明樹脂内層１７を形成することができる。こ
のような孔版印刷手段による樹脂封止技術そのものは例
えば本出願人提案の特公平６−９５５９４号公報から公
知である。
【００３６】透明封止用樹脂としては、例えばＮＬＤ−
６０、ＥＬ−１１０（商品名 日本レック社製）を使用
でき、これら封止樹脂を用いることにより、例えば０．
５〜１．０mmの高さのレンズ状の透明樹脂内層１７を孔
版印刷手段を適用して安定確実に形成することができ
る。
６０、ＥＬ−１１０（商品名 日本レック社製）を使用
でき、これら封止樹脂を用いることにより、例えば０．
５〜１．０mmの高さのレンズ状の透明樹脂内層１７を孔
版印刷手段を適用して安定確実に形成することができ
る。
【００３７】素子２を各組２Ａごとに透明樹脂内層１７
で封止し、更に該樹脂内層１７を硬化させた後に、図２
０,２１に示すように、配線基板１の素子搭載面側の外
周部に沿ってダム部４が形成される。
で封止し、更に該樹脂内層１７を硬化させた後に、図２
０,２１に示すように、配線基板１の素子搭載面側の外
周部に沿ってダム部４が形成される。
【００３８】ダム部４の形成状況が図２２に示され、ダ
ム部４の形成は先の実施形態と同じように第１孔版５を
適用し、ダム材４ａを用いてスキージ１２の作動により
行えばよい。
ム部４の形成は先の実施形態と同じように第１孔版５を
適用し、ダム材４ａを用いてスキージ１２の作動により
行えばよい。
【００３９】ダム部４を形成した後は、図２３,２４に
示すように、ダム部４で囲まれた領域内の全体に亘って
封止用の遮光性樹脂外層２０が形成される。
示すように、ダム部４で囲まれた領域内の全体に亘って
封止用の遮光性樹脂外層２０が形成される。
【００４０】樹脂外層２０の形成状況が図２５に示さ
れ、該樹脂外層２０の形成は、先の実施形態と同様に第
２孔版９を適用し、封止樹脂として遮光性樹脂２１を用
い、スキージ１２の作動により行えばよい。
れ、該樹脂外層２０の形成は、先の実施形態と同様に第
２孔版９を適用し、封止樹脂として遮光性樹脂２１を用
い、スキージ１２の作動により行えばよい。
【００４１】樹脂外層２０はＬＥＤ素子の光が周囲に漏
れるのを防止するためのものであり、特に、内壁での反
射による発光効率を高めるために白色がよい。このよう
な遮光性樹脂としては、ＮＰＲ−７８０,７８３,７８５
（商品名 日本レック社製）の白色タイプのものがよ
い。
れるのを防止するためのものであり、特に、内壁での反
射による発光効率を高めるために白色がよい。このよう
な遮光性樹脂としては、ＮＰＲ−７８０,７８３,７８５
（商品名 日本レック社製）の白色タイプのものがよ
い。
【００４２】樹脂外層２０を形成した後は、ダム部４が
未硬化の場合には該ダム部４と共に上記樹脂外層２０を
加熱硬化させ、しかる後に、図２６に示すように、印刷
手段を適用して、樹脂外層２０の表面にマーキング１４
を形成する。マーキング１４として図２６には電極の陰
極側をマークした場合が示されている。
未硬化の場合には該ダム部４と共に上記樹脂外層２０を
加熱硬化させ、しかる後に、図２６に示すように、印刷
手段を適用して、樹脂外層２０の表面にマーキング１４
を形成する。マーキング１４として図２６には電極の陰
極側をマークした場合が示されている。
【００４３】マーキングを終えた後は、図２７に示すよ
うに、切断ライン１６に沿い配線基板１並びに樹脂内外
層１７,２０を切断し各素子２ごとに分割することによ
り、図２８に示すように、上面部が平らで側面部が垂直
且つ直線の側面発光型ＬＥＤチップＢが得られる。
うに、切断ライン１６に沿い配線基板１並びに樹脂内外
層１７,２０を切断し各素子２ごとに分割することによ
り、図２８に示すように、上面部が平らで側面部が垂直
且つ直線の側面発光型ＬＥＤチップＢが得られる。
【００４４】上記ＬＥＤチップＢによれば、切断面に透
明樹脂内層１７が露出し、側面から発光できる。
明樹脂内層１７が露出し、側面から発光できる。
【００４５】
【発明の効果】本発明製造方法によれば、次の効果が得
られる。
られる。
【００４６】イ 孔版印刷手段を適用して樹脂封止する
ので、設備及びランニングコストが安価となり経済性に
優れる。
ので、設備及びランニングコストが安価となり経済性に
優れる。
【００４７】ロ 多数個取り配線基板の複数枚を同時に
樹脂封止でき生産効率が高くなり、生産性に優れる。
樹脂封止でき生産効率が高くなり、生産性に優れる。
【００４８】ハ ダム形成工程、樹脂封止工程、切断分
割工程など全ての工程を連続したラインで行うことがで
き、一層の経済的効果が得られる。
割工程など全ての工程を連続したラインで行うことがで
き、一層の経済的効果が得られる。
【００４９】ニ 上面部が平滑にして側面部が垂直且つ
直線の製品が得られ、電子部品の高機能,小型化及び薄
型化に対処できる。
直線の製品が得られ、電子部品の高機能,小型化及び薄
型化に対処できる。
【図１】本発明の第１実施形態に於いて、多数個取り配
線基板上に多数のＢＧＡの電子部品素子を配置搭載した
状況を概略的に示す平面図である。
線基板上に多数のＢＧＡの電子部品素子を配置搭載した
状況を概略的に示す平面図である。
【図２】同、側面図である。
【図３】配線基板上の外周部に沿ってダム部を形成した
状況を概略的に示す平面図である。
状況を概略的に示す平面図である。
【図４】同、ダム部を断面で示す側面図ある。
【図５】ダム部の形成状況を示す概略的に示す縦断側面
図である。
図である。
【図６】ダム部内の全領域に封止用樹脂層を形成した状
況を概略的に示す平面図である。
況を概略的に示す平面図である。
【図７】同、縦断面図である。
【図８】同、孔版印刷手段適用による樹脂層の形成状況
を概略的に示す縦断面図である。
を概略的に示す縦断面図である。
【図９】樹脂層表面にマーキングを形成した状況を概略
的に示す平面図である。
的に示す平面図である。
【図１０】配線基板の裏面にハンダボールをマウントし
た状況を概略的に示す裏面図である。
た状況を概略的に示す裏面図である。
【図１１】同、側面図である。
【図１２】樹脂層形成の配線基板の分割状況を示す裏面
図である。
図である。
【図１３】分割して得られた製品の平面図である。
【図１４】同、側面図である。
【図１５】本発明の第２の実施形態に於いて、多数取り
配線基板上に左右一対を一組とする多数のＬＥＤ電子部
品素子を搭載した状況を概略的に示す平面図である。示
す
配線基板上に左右一対を一組とする多数のＬＥＤ電子部
品素子を搭載した状況を概略的に示す平面図である。示
す
【図１６】同、側面図である。
【図１７】電子部品素子を各組ごとに透明の樹脂内層で
個別に樹脂封止した状況を概略的に示す平面図である。
個別に樹脂封止した状況を概略的に示す平面図である。
【図１８】同、側面図である
【図１９】透明樹脂内層の形成工程の状況を概略的に示
す縦断面図である。
す縦断面図である。
【図２０】孔版印刷手段適用によるダム部の形成状況を
概略的に示す平面図である。
概略的に示す平面図である。
【図２１】同ダム部を断面で示す側面図である。
【図２２】ダム部の形成工程の状況を概略的に示す縦断
面図である。
面図である。
【図２３】樹脂外層の形成状況を概略的に示す平面図で
ある。
ある。
【図２４】同、側面図である
【図２５】同、孔版印刷手段適用による樹脂外層の形成
工程の状況を概略的に示す縦断面図である。
工程の状況を概略的に示す縦断面図である。
【図２６】樹脂外層表面へのマーキングの形成状況を概
略的に示す平面図である。
略的に示す平面図である。
【図２７】樹脂内外層形成の配線基板の分割状況を示す
平面図である。
平面図である。
【図２８】分割により得られた製品の斜視図である。
１ 配線基板 ２ 電子部品素子 ３ 接続ワイヤ ４ ダム部 ５ 第１孔版 ６ 素子収納部 ７ 環状通孔部 ８ 樹脂層 ９ 第２孔版 １０ 貫通型通孔部 １１ 環状凹所 １２ スキージ １３ 封止用樹脂 １４ マーキング １５ ハンダボール １６ 切断ライン １７ 透明樹脂内層 １８ 第３孔版 １９ 通孔部 ２０ 樹脂外層 ２１ 遮光性樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 有紀 京都府京都市左京区高野泉町４−46 (72)発明者 大山 紀隆 大阪府高槻市大畑町21番１号 シャルマン コーポ摂津富田301号 (72)発明者 橋本 常一 滋賀県野洲郡野洲町北野１丁目24番２号
Claims (6)
- 【請求項１】多数個取りの配線基板上に配置搭載された
多数の電子部品素子を樹脂封止するに際し、最初に配線
基板の素子搭載面側の外周部に沿ってダム部をダム形成
用樹脂を用い孔版印刷手段を適用して形成し、次に該ダ
ム部の硬化前又は硬化後に、該ダム部で囲まれた領域内
の全体に亘って孔版印刷手段を適用して樹脂層を形成す
ることにより、電子部品素子群の全体を該樹脂層で封止
し、次に未硬化のダム部及び樹脂層を硬化し、しかる後
に、配線基板及び樹脂層を各電子部品素子ごとに切断分
割することを特徴とする電子部品の製造方法。 - 【請求項２】樹脂層の硬化後、切断分割前に、該樹脂層
表面に電子部品素子ごとに印刷手段を適用してマーキン
グを行うことを特徴とする請求項１記載の製造方法。 - 【請求項３】配線基板の切断分割を粘着テープに貼着し
た状態でダイシングカッター又はレーザーカッター手段
を適用して粘着テープの非切断分割のもとに行うことを
特徴とする請求項１又は２記載の製造方法。 - 【請求項４】電子部品がＢＧＡ又はＣＳＰパッケージで
あって、樹脂層の硬化後、切断分割前に、配線基板の裏
面にハンダボールのマウントを行うことを特徴とする請
求項１記載の製造方法。 - 【請求項５】電子部品が側面発光型ＬＥＤチップであっ
て、多数個取りの配線基板上にＬＥＤチップの電子部品
素子を左右一対を一組として多数の組を配置搭載し、次
に上記素子を各組ごとに独立して、孔版印刷手段を適用
して透明の樹脂内層により封止し硬化させた後に、配線
基板の素子搭載面側の外周部に沿ってダム部をダム形成
用樹脂を用い孔版印刷手段を適用して形成し、次にダム
部の硬化前又は硬化後に、該ダム部で囲まれた領域内の
全体に亘って孔版印刷手段を適用して遮光性樹脂外層を
形成することにより、素子群全体を該樹脂外層で封止
し、次に未硬化のダム部及び樹脂外層を硬化し、しかる
後に、配線基板及び樹脂内外層を電子部品素子ごとに切
断分割し、切断面に透明の樹脂内層を露出させることを
特徴とする電子部品の製造方法。 - 【請求項６】樹脂外層の硬化後、電子部品素子ごとの切
断分割の前に、上記樹脂外層の表面に各素子の電極位置
を示すマーキングを印刷手段を適用して形成することを
特徴とする請求項５記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22663097A JP3163419B2 (ja) | 1997-08-22 | 1997-08-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22663097A JP3163419B2 (ja) | 1997-08-22 | 1997-08-22 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167799A true JPH1167799A (ja) | 1999-03-09 |
| JP3163419B2 JP3163419B2 (ja) | 2001-05-08 |
Family
ID=16848206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22663097A Expired - Fee Related JP3163419B2 (ja) | 1997-08-22 | 1997-08-22 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163419B2 (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277550A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001024233A (ja) * | 1999-07-05 | 2001-01-26 | Rohm Co Ltd | チップ型発光ダイオードの製造方法 |
| JP2002170998A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体発光装置およびその製造方法 |
| US6469382B1 (en) | 2000-01-28 | 2002-10-22 | Nec Corporation | Semiconductor device substrate and method of manufacturing semiconductor device |
| WO2003054957A3 (de) * | 2001-12-20 | 2003-09-25 | Infineon Technologies Ag | Elektronisches bauteil und verfahren zu seiner herstellung |
| JP2003282950A (ja) * | 2002-03-22 | 2003-10-03 | Sanyu Rec Co Ltd | ２側面発光型ｌｅｄの製造方法 |
| JP2004055846A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器 |
| US6720647B2 (en) | 2000-06-05 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2005019503A (ja) * | 2003-06-24 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 回路基板の封止装置及びその封止方法 |
| JP2005502205A (ja) * | 2001-08-31 | 2005-01-20 | フェアチャイルド セミコンダクター コーポレイション | 表面実装可能な光結合素子パッケージ |
| JP2006140437A (ja) * | 2004-09-27 | 2006-06-01 | Seiko Epson Corp | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| JP2006253421A (ja) * | 2005-03-10 | 2006-09-21 | Citizen Electronics Co Ltd | 発光ダイオード |
| JP2006302965A (ja) * | 2005-04-15 | 2006-11-02 | Sharp Corp | 半導体発光装置およびその製造方法 |
| JP2006339651A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electro-Mechanics Co Ltd | 側面発光型ｌｅｄパッケージおよびその製造方法 |
| JP2007243076A (ja) * | 2006-03-11 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置及び発光装置の製造方法 |
| JP2007242882A (ja) * | 2006-03-08 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置の製造方法および発光装置 |
| JP2007306038A (ja) * | 2007-08-27 | 2007-11-22 | Matsushita Electric Works Ltd | プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器 |
| JP2008034880A (ja) * | 2004-08-20 | 2008-02-14 | Seiko Epson Corp | 多層構造形成方法、配線基板および電子機器の製造方法 |
| JP2008235913A (ja) * | 2008-03-31 | 2008-10-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009147281A (ja) * | 2007-12-18 | 2009-07-02 | Sanyu Rec Co Ltd | 発光装置の製造方法および発光装置の製造装置 |
| JP2010199105A (ja) * | 2009-02-23 | 2010-09-09 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
| CN101908491A (zh) * | 2009-06-02 | 2010-12-08 | 株式会社村田制作所 | 基板的制造方法 |
| CN102157445A (zh) * | 2011-03-31 | 2011-08-17 | 无锡中微高科电子有限公司 | 提高集成电路封装连接强度的方法 |
| KR20110111075A (ko) * | 2010-04-02 | 2011-10-10 | 엘지이노텍 주식회사 | 패키지 구조 및 그의 제조 방법 |
| JP2011244017A (ja) * | 2007-09-17 | 2011-12-01 | Samsung Led Co Ltd | 発光ダイオードパッケージおよびその製造方法 |
| WO2018203487A1 (ja) * | 2017-05-01 | 2018-11-08 | アルプス電気株式会社 | 回路モジュール |
| JP2019121678A (ja) * | 2018-01-04 | 2019-07-22 | シチズン電子株式会社 | 発光装置 |
| JP2019121623A (ja) * | 2017-12-28 | 2019-07-22 | シーシーエス株式会社 | Ｌｅｄ光源ユニット、ｌｅｄ発光装置及びｌｅｄ光源ユニットの製造方法 |
| JP2022036185A (ja) * | 2020-03-18 | 2022-03-04 | 日亜化学工業株式会社 | 発光装置 |
-
1997
- 1997-08-22 JP JP22663097A patent/JP3163419B2/ja not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277550A (ja) * | 1999-03-25 | 2000-10-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001024233A (ja) * | 1999-07-05 | 2001-01-26 | Rohm Co Ltd | チップ型発光ダイオードの製造方法 |
| US6469382B1 (en) | 2000-01-28 | 2002-10-22 | Nec Corporation | Semiconductor device substrate and method of manufacturing semiconductor device |
| EP1120823A3 (en) * | 2000-01-28 | 2004-01-02 | NEC Compound Semiconductor Devices, Ltd. | Semiconductor device substrate and method of manufacturing semiconductor device |
| US6720647B2 (en) | 2000-06-05 | 2004-04-13 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2002170998A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体発光装置およびその製造方法 |
| JP2005502205A (ja) * | 2001-08-31 | 2005-01-20 | フェアチャイルド セミコンダクター コーポレイション | 表面実装可能な光結合素子パッケージ |
| WO2003054957A3 (de) * | 2001-12-20 | 2003-09-25 | Infineon Technologies Ag | Elektronisches bauteil und verfahren zu seiner herstellung |
| US6998296B2 (en) | 2001-12-20 | 2006-02-14 | Infineon Technologies Ag | Electronic component and method for its production |
| JP2003282950A (ja) * | 2002-03-22 | 2003-10-03 | Sanyu Rec Co Ltd | ２側面発光型ｌｅｄの製造方法 |
| JP2004055846A (ja) * | 2002-07-19 | 2004-02-19 | Matsushita Electric Works Ltd | プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器 |
| JP2005019503A (ja) * | 2003-06-24 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 回路基板の封止装置及びその封止方法 |
| JP4506809B2 (ja) * | 2004-08-20 | 2010-07-21 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板および電子機器の製造方法 |
| JP2008034880A (ja) * | 2004-08-20 | 2008-02-14 | Seiko Epson Corp | 多層構造形成方法、配線基板および電子機器の製造方法 |
| JP2006140437A (ja) * | 2004-09-27 | 2006-06-01 | Seiko Epson Corp | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| US7767252B2 (en) | 2004-09-27 | 2010-08-03 | Seiko Epson Corporation | Multilayer structure forming method, method of manufacturing wiring board, and method manufacturing of electronic apparatus |
| JP2006253421A (ja) * | 2005-03-10 | 2006-09-21 | Citizen Electronics Co Ltd | 発光ダイオード |
| JP2006302965A (ja) * | 2005-04-15 | 2006-11-02 | Sharp Corp | 半導体発光装置およびその製造方法 |
| JP2006339651A (ja) * | 2005-06-01 | 2006-12-14 | Samsung Electro-Mechanics Co Ltd | 側面発光型ｌｅｄパッケージおよびその製造方法 |
| JP2007242882A (ja) * | 2006-03-08 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置の製造方法および発光装置 |
| JP2007243076A (ja) * | 2006-03-11 | 2007-09-20 | Nichia Chem Ind Ltd | 発光装置及び発光装置の製造方法 |
| JP2007306038A (ja) * | 2007-08-27 | 2007-11-22 | Matsushita Electric Works Ltd | プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器 |
| JP2011244017A (ja) * | 2007-09-17 | 2011-12-01 | Samsung Led Co Ltd | 発光ダイオードパッケージおよびその製造方法 |
| US8563338B2 (en) | 2007-09-17 | 2013-10-22 | Samsung Electronics Co., Ltd. | Light emitting diode package having an LED chip mounted on a phosphor substrate |
| US8143634B2 (en) | 2007-09-17 | 2012-03-27 | Samsung Led Co., Ltd. | Light emitting diode package with a phosphor substrate |
| JP2009147281A (ja) * | 2007-12-18 | 2009-07-02 | Sanyu Rec Co Ltd | 発光装置の製造方法および発光装置の製造装置 |
| JP2008235913A (ja) * | 2008-03-31 | 2008-10-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2010199105A (ja) * | 2009-02-23 | 2010-09-09 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
| CN101908491A (zh) * | 2009-06-02 | 2010-12-08 | 株式会社村田制作所 | 基板的制造方法 |
| KR20110111075A (ko) * | 2010-04-02 | 2011-10-10 | 엘지이노텍 주식회사 | 패키지 구조 및 그의 제조 방법 |
| CN102157445A (zh) * | 2011-03-31 | 2011-08-17 | 无锡中微高科电子有限公司 | 提高集成电路封装连接强度的方法 |
| WO2018203487A1 (ja) * | 2017-05-01 | 2018-11-08 | アルプス電気株式会社 | 回路モジュール |
| JPWO2018203487A1 (ja) * | 2017-05-01 | 2020-01-09 | アルプスアルパイン株式会社 | 回路モジュール |
| JP2019121623A (ja) * | 2017-12-28 | 2019-07-22 | シーシーエス株式会社 | Ｌｅｄ光源ユニット、ｌｅｄ発光装置及びｌｅｄ光源ユニットの製造方法 |
| JP2019121678A (ja) * | 2018-01-04 | 2019-07-22 | シチズン電子株式会社 | 発光装置 |
| JP2022036185A (ja) * | 2020-03-18 | 2022-03-04 | 日亜化学工業株式会社 | 発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3163419B2 (ja) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163419B2 (ja) | 電子部品の製造方法 | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| CN101740538B (zh) | 具有防流坝的印刷电路板及其制造方法 | |
| US7723853B2 (en) | Chip package without core and stacked chip package structure | |
| US7971351B2 (en) | Method of manufacturing a semiconductor device | |
| US20240055384A1 (en) | Semiconductor device with a semiconductor chip connected in a flip chip manner | |
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| JPH1187414A (ja) | 半導体装置およびその製造方法 | |
| CN100568498C (zh) | 半导体器件及其制造方法 | |
| US5882957A (en) | Ball grid array packaging method for an integrated circuit and structure realized by the method | |
| JPH1050878A (ja) | 半導体装置およびその製造方法 | |
| US7368391B2 (en) | Methods for designing carrier substrates with raised terminals | |
| US7101733B2 (en) | Leadframe with a chip pad for two-sided stacking and method for manufacturing the same | |
| US20060022316A1 (en) | Semiconductor package with flip chip on leadless leadframe | |
| CN114823573B (zh) | 一种散热型封装结构及其形成方法 | |
| TW201517241A (zh) | 具有偏向堆疊元件的封裝模組 | |
| CN101231989B (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
| JP2772828B2 (ja) | ダイボンディング方法 | |
| JP2003023243A (ja) | 配線基板 | |
| TWI435667B (zh) | 印刷電路板組件 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JP2000243871A (ja) | 回路基板 | |
| JP4573472B2 (ja) | 混成集積回路装置 | |
| KR20020031610A (ko) | 반도체 패키지 및 그 제조방법 | |
| US20010048999A1 (en) | Reinforced flexible substrates and method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |