JPH1167653A - パターン形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子線直接描画により微細加工を行う際に、
装置に負担がかかることなくチップ間の寸法精度のばら
つきを抑制でき、しかも化学増幅型レジストを用いて
も、寸法精度のばらつきを抑制することができるパター
ン形成方法を得る。 【解決手段】 半導体基板１０に塗布したレジストに電
子線描画を行うパターン形成方法であって、半導体基板
１０のチップ１１内をパターン寸法毎の領域に分割し、
分割された各領域毎に半導体基板１０全面に連続して電
子線描画を行うことを特徴とするものである。なお、電
子線描画は、化学増幅型レジストを塗布する場合にはパ
ターン寸法の大きい領域から順に行い、時間の経過とと
もに寸法が安定する化学増幅型レジストを塗布する場合
にはパターン寸法の小さい領域から順に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体素子や集
積回路を製造する際のパターン形成方法に関するもので
ある。

【０００２】

【従来の技術】従来、半導体素子や集積回路等の製造に
おいては、紫外線や遠紫外線を用いたフォトリソグラフ
ィ技術によってパターンの形成を行っているが、素子の
微細化に伴い、フォトリソグラフィによる製造は、限界
に近づいている。そこで、フォトリソグラフィに代わ
り、さらなる微細化を行うために、電子線リソグラフィ
が用いられるようになってきている。電子線リソグラフ
ィ技術は、これまでマスク製造やＡＳＩＣ等の直接描画
に用いられてきたが、今後のＵＬＳＩの製造に対応する
ためには、大幅な処理時間の短縮が求められており、装
置の高速化、レジストの高感度化、ステンシルマスクを
用いた一括露光方式の開発が急がれている。しかしなが
ら、未だ十分な処理時間の短縮は得られておらず、一括
露光方式を用いた場合にも、ウェハ１枚を露光するのに
１０分程度、ランダムパターンでは１時間以上を要する
場合がある。しかも、今後１枚のウェハを露光するため
に要する時間は、ウェハの大口径化や素子の微細化，高
集積化に伴い、増加すると考えられる。

【０００３】一方で、レジストは、高感度が要求される
ために、化学増幅型レジストが使用される。化学増幅型
レジストは、露光によって酸を発生させ、その後熱処理
を行うことにより、発生した酸を触媒として多数回の溶
解性を変化させる反応を起こさせるものである。化学増
幅型レジストを用いると、高感度を得ることが可能であ
るが、発生した酸が熱処理を行うまでの間に拡散あるい
は失活することにより、描画を行ってから熱処理を行う
までの放置時間により寸法が変動するという問題があ
る。化学増幅型レジストの寸法変動の特性は、レジスト
の系によって異なり、露光後短時間の間に変動が大き
く、時間の経過とともに寸法が安定する場合や、放置時
間が長くなると急激に寸法が変動する場合などがある。
フォトリソグラフィでは、このような系のレジストを用
いても、ウェハ一枚の露光に要する時間が短く、また露
光から露光後ベークをインラインで行うことにより、露
光後放置時間を一定にして寸法精度を得ることが可能で
あったが、１枚のウェハを描画するのに長時間を要する
電子線リソグラフィでは、最初に描画された部分は、ウ
ェハ全体の描画が終了するまで放置されることとなり、
ウェハ内で放置時間にばらつきが生じ、寸法の均一性を
得ることが困難になる。

【０００４】従来の描画方法は、図１５に示すように、
半導体基板３０のチップ３１毎に順に描画する方法、あ
るいは図１６に示すように、列毎に連続して描画を行う
方法があった。高い歩留まりを得るためには、全てのチ
ップ３１で目的の寸法精度を達成する必要があるが、こ
のような方法では、最初に描画される部分と最後に露光
される部分で１時間以上の時間差が発生する場合があ
り、酸の拡散長や失活量に差が生じるためにチップ間で
寸法精度にばらつきが生じ、寸法制御が困難であった。
また、この問題を解決するために、装置内やウェハの温
度を制御することにより、酸の拡散を抑制する方式が提
案されている。

【０００５】

【発明が解決しようとする課題】上記のように、化学増
幅型レジストを用いた電子線リソグラフィ技術は、今後
のＵＬＳＩの製造のために必要不可欠であるが、一枚の
ウェハを露光するために要する時間が長いために、寸法
を制御することが困難であるという問題があった。ま
た、寸法精度を得るために、温度の制御を行う方法は、
装置に負担がかかりコスト的に課題があり、しかも酸の
拡散の抑制は可能であるが、失活を押さえることができ
ないという課題があった。

【０００６】この発明は、電子線直接描画により微細加
工を行う際に、装置に負担がかかることなくチップ間の
寸法精度のばらつきを抑制でき、しかも化学増幅型レジ
ストを用いても、寸法精度のばらつきを抑制することが
できるパターン形成方法を提供することを目的とするも
のである。

【０００７】

【課題を解決するための手段】請求項１記載のパターン
形成方法は、基板に塗布したレジストに電子線描画を行
うパターン形成方法であって、基板のチップ内をパター
ン寸法毎の領域に分割し、分割された各領域毎に基板全
面に連続して電子線描画を行うことを特徴とするもので
ある。

【０００８】請求項１記載のパターン形成方法による
と、基板内の全てのチップを領域毎に連続して描画する
ことにより、同一の領域については、描画後熱処理を行
うまでの放置時間のチップ間でのばらつきが小さいた
め、チップ間の寸法精度のばらつきを抑制することがで
きる。しかも、寸法精度を得るための温度制御が不要と
なり、装置に負担がかからない。

【０００９】請求項２記載のパターン形成方法は、請求
項１において、化学増幅型レジストを塗布し、パターン
寸法の大きい領域から順に電子線描画することを特徴と
するものである。請求項２記載のパターン形成方法によ
ると、請求項１の作用に加え、化学増幅型レジストを用
いる場合に、高精度な寸法制御が要求されないパターン
寸法の大きい領域を先に描画しておき、最も高い寸法精
度が要求されるパターン寸法の小さい領域を最後に描画
することにより、パターンの寸法精度の要求度に応じて
描画から熱処理までの放置時間を少なくすることがで
き、寸法制御を阻害して解像性低下の要因にもなる酸の
拡散および失活を低減することができ、寸法精度のばら
つきを抑制することができる。

【００１０】請求項３記載のパターン形成方法は、請求
項１において、時間の経過とともに寸法が安定する化学
増幅型レジストを塗布し、パターン寸法の小さい領域か
ら順に電子線描画することを特徴とするものである。請
求項３記載のパターン形成方法によると、請求項１の作
用に加え、描画直後から短時間での寸法変動が顕著であ
り、時間の経過とともに寸法が安定するような化学増幅
型レジストを用いる場合には、パターン寸法の小さい領
域を先に描画することにより、全てのチップで適度な放
置時間を与えることができ、寸法精度のばらつきを抑制
することができる。

【００１１】請求項４記載のパターン形成方法は、基板
に塗布したレジストに電子線描画を行うパターン形成方
法であって、基板のチップ内を小領域に分割し、各小領
域をパターン寸法毎にグループ化し、各グループ毎に基
板全面に連続して電子線描画を行うことを特徴とするも
のである。請求項５記載のパターン形成方法は、請求項
４において、小領域を、含まれる最も微細なパターンに
よって分類し、グループ化することを特徴とるものであ
る。

【００１２】請求項４または請求項５記載のパターン形
成方法によると、基板内の全てのチップをグループ毎に
連続して描画することにより、同一のグループについて
は、描画後熱処理を行うまでの放置時間のチップ間での
ばらつきが小さいため、チップ間の寸法精度のばらつき
を抑制することができる。しかも、寸法精度を得るため
の温度制御が不要となり、装置に負担がかからない。

【００１３】請求項６記載のパターン形成方法は、請求
項４または請求項５において、化学増幅型レジストを塗
布し、パターン寸法の大きいグループから順に電子線描
画することを特徴とするものである。請求項６記載のパ
ターン形成方法によると、請求項４または請求項５の作
用に加え、化学増幅型レジストを用いる場合に、高精度
な寸法制御が要求されないパターン寸法の大きいグルー
プを先に描画しておき、最も高い寸法精度が要求される
パターン寸法の小さいグループを最後に描画することに
より、パターンの寸法精度の要求度に応じて描画から熱
処理までの放置時間を少なくすることができ、寸法制御
を阻害して解像性低下の要因にもなる酸の拡散および失
活を低減することができ、寸法精度のばらつきを抑制す
ることができる。

【００１４】請求項７記載のパターン形成方法は、請求
項４または請求項５において、時間の経過とともに寸法
が安定する化学増幅型レジストを塗布し、パターン寸法
の小さいグループから順に電子線描画することを特徴と
するものである。請求項７記載のパターン形成方法によ
ると、請求項４または請求項５の作用に加え、描画直後
から短時間での寸法変動が顕著であり、時間の経過とと
もに寸法が安定するような化学増幅型レジストを用いる
場合には、パターン寸法の小さいグループを先に描画す
ることにより、全てのチップで適度な放置時間を与える
ことができ、寸法精度のばらつきを抑制することができ
る。

【００１５】請求項８記載のパターン形成方法は、基板
に塗布したレジストに電子線描画を行うパターン形成方
法であって、描画データのパターンを最小線幅によって
パターンデータに分割し、同一の最小線幅を持ったパタ
ーンデータ毎に基板全面に連続して電子線描画を行うこ
とを特徴とするものである。請求項８記載のパターン形
成方法によると、同一の最小線幅を持ったパターンデー
タ毎に基板全面に連続して描画することにより、同一の
最小線幅を持ったパターンデータについては、描画後熱
処理を行うまでの放置時間のチップ間でのばらつきが小
さいため、チップ間の寸法精度のばらつきを抑制するこ
とができる。しかも、寸法精度を得るための温度制御が
不要となり、装置に負担がかからない。

【００１６】請求項９記載のパターン形成方法は、請求
項８において、化学増幅型レジストを塗布し、最小線幅
の大きいパターンデータから順に電子線描画することを
特徴とするものである。請求項９記載のパターン形成方
法によると、請求項８の作用に加え、化学増幅型レジス
トを用いる場合に、高精度な寸法制御が要求されない最
小線幅の大きいパターンデータを先に描画しておき、最
も高い寸法精度が要求される最小線幅の小さいパターン
データを最後に描画することにより、パターンの寸法精
度の要求度に応じて描画から熱処理までの放置時間を少
なくすることができ、寸法制御を阻害して解像性低下の
要因にもなる酸の拡散および失活を低減することがで
き、寸法精度のばらつきを抑制することができる。

【００１７】請求項１０記載のパターン形成方法は、請
求項８において、時間の経過とともに寸法が安定する化
学増幅型レジストを塗布し、最小線幅の小さいパターン
データから順に電子線描画することを特徴とするもので
ある。請求項１０記載のパターン形成方法によると、請
求項８の作用に加え、描画直後から短時間での寸法変動
が顕著であり、時間の経過とともに寸法が安定するよう
な化学増幅型レジストを用いる場合には、最小線幅の小
さいパターンデータを先に描画することにより、全ての
チップで適度な放置時間を与えることができ、寸法精度
のばらつきを抑制することができる。

【００１８】

【発明の実施の形態】

第１の実施の形態 この発明の第１の実施の形態のパターン形成方法につい
て、図１ないし図５を参照しながら説明する。図１は、
半導体基板１０の平面図であり、半導体基板１０上に化
学増幅型のネガレジストを０．５μｍ厚に塗布し、レジ
スト膜を形成する。形成したレジスト膜に電子線直接描
画装置を用いて、デバイスパターンの描画を行う。ま
ず、図２に示すように、チップ１１を、ラフパターンの
周辺部１２と、セルの周辺部１３と、中央の微細な繰り
返しパターンであるセルの中央部１４の各領域に分割す
る。なお、ラフパターンの周辺部１２，セルの周辺部１
３，セルの中央部１４の順にパターン寸法が小さくな
る。

【００１９】描画は、最初に図３に示すように、ラフパ
ターンの周辺部１２のみを半導体基板１０の全面に連続
して可変成形ビームで描画する。１５はラフパターンの
周辺部１２からなるパターン描画部、１６はセルの周辺
部１３とセルの中央部１４からなる未描画部を表してい
る。次に、図４に示すように、セルの周辺部１３を半導
体基板１０の全面に連続して可変成形ビームで描画す
る。１５はセル周辺部１３からなるパターン描画部、１
６はセルの中央部１４からなる未描画部、１７はラフパ
ターンの周辺部１２からなるパターン描画終了部を表し
ている。そして、図５に示すように、セル中央部１４を
ステンシルマスクを介して半導体基板１０の全面に連続
して描画する。１５はセルの中央部１４からなるパター
ン描画部、１７はラフパターンの周辺部１２とセルの周
辺部１３からなるパターン描画終了部である。描画後の
半導体基板１０に１２０℃、６０秒の熱処理を行った
後、２．３８％のテトラメチルアンモニウムハイドロオ
キサイド水溶液で６０秒の現像処理を行い、レジストパ
ターンを得る。

【００２０】このような順序で描画することにより、高
い寸法精度が要求されるセル部では、描画から熱処理ま
での放置時間のばらつきを低減し、かつ放置時間を短縮
することができる。特に、セルの中央部１４について
は、全てのチップで放置時間は５分以内であった。この
結果、セルの中央部１４のパターンの寸法精度は、０．
１５μｍに対し、５％以内のばらつき量であった。

【００２１】このように構成されたパターン形成方法に
よると、半導体基板１０内の全てのチップ１１を、ラフ
パターンの周辺部１２，セルの周辺部１３，セルの中央
部１４の各領域毎に連続して描画することにより、同一
の領域については、描画後熱処理を行うまでの放置時間
のチップ１１間でのばらつきが小さいために、酸の拡散
長および失活量の差が小さく、その結果、チップ１１間
の寸法のばらつきを抑制することができる。しかも、寸
法精度を得るための温度制御が不要となり、装置に負担
がかからず、低コストである。

【００２２】また、高精度な寸法制御が要求されないパ
ターン寸法の大きいラフパターンの周辺部１２を先に描
画しておき、最も高い寸法精度が要求されるパターン寸
法の小さいセルの中央部１４を最後に描画することによ
り、パターンの寸法精度の要求度に応じて描画から熱処
理までの放置時間を少なくすることができ、寸法制御を
阻害して解像性低下の要因にもなる酸の拡散および失活
を低減することができる。よって、電子線リソグラフィ
で化学増幅型レジストを用いた場合でも、寸法精度のば
らつきを抑制し、安定して微細パターンを形成すること
ができる。

【００２３】なお、描画直後から短時間での寸法変動が
顕著であり、時間の経過とともに寸法が安定するような
化学増幅型レジストを用いてもよく、この場合には、パ
ターン寸法の小さいセルの中央部１４を先に描画するこ
とにより、全てのチップ１１で適度な放置時間を与える
ことができ、寸法精度のばらつきを抑制することができ
る。

【００２４】第２の実施の形態 この発明の第２の実施の形態のパターン形成方法につい
て、図６ないし図１０を参照しながら説明する。第１の
実施の形態と同様、半導体基板２０にレジスト膜を形成
し、電子線直接描画装置を用いて、デバイスパターンの
描画を行う。まず、図６および図７に示すように、チッ
プ２１を、一辺が２０μｍの正方形の小領域に分割し、
各小領域に含まれるパターンの最小寸法に応じて、０．
５μｍ以上のラフパターンのグループ２２、０．２μｍ
以上０．５μｍ未満の微細パターンのグループ２３、
０．２μｍ未満の極微細パターンのグループ２４にグル
ープ化する。なお、ラフパターンのグループ２２，微細
パターンのグループ２３，極微細パターンのグループ２
４の順にパターン寸法が小さくなる。

【００２５】描画は、最初に図８に示すように、ラフパ
ターンのグループ２２を半導体基板２０の全面に連続し
て可変成形ビームで描画する。２５はラフパターンのグ
ループ２２からなるパターン描画部、２６は微細パター
ンのグループ２３と極微細パターンのグループ２４から
なる未描画部である。次に、図９に示すように、微細パ
ターンのグループ２３を半導体基板２０の全面に連続し
て可変成形ビームで描画する。２５は微細パターンのグ
ループ２３からなるパターン描画部、２６は極微細パタ
ーンのグループ２４からなる未描画部、２７はラフパタ
ーンのグループ２２からなるパターン描画終了部であ
る。そして、図１０に示すように、極微細パターンのグ
ループ２４を半導体基板２０の全面に連続して可変成形
ビームで描画する。２５は極微細パターンのグループ２
４からなるパターン描画部、２７はラフパターンのグル
ープ２２と微細パターンのグループ２３からなるパター
ン描画終了部である。その後、描画を行った半導体基板
２０を、第１の実施の形態と同様、熱処理ならびに現像
処理を行うことにより、レジストパターンを得る。

【００２６】全ての描画には約１時間を要したが、描画
を行ってから熱処理を行うまでの放置時間は、極微細パ
ターンのグループ２４で半導体基板２０の全面で２０分
以内、微細パターンのグループ２３で２０分〜４０分
と、それぞれ２０分程度のばらつきに抑制することがで
きた。この時、半導体基板２０内のパターン寸法ばらつ
きは、微細パターンのグループ２３，極微細パターンの
グループ２４共に５％以内であった。

【００２７】このように構成されたパターン形成方法に
よると、半導体基板２０内の全てのチップ２１を、ラフ
パターンのグループ２２，微細パターンのグループ２
３，極微細パターンのグループ２４の各グループ毎に連
続して描画することにより、同一のグループについて
は、描画後熱処理を行うまでの放置時間のチップ２１間
でのばらつきが小さいために、酸の拡散長および失活量
の差が小さく、その結果、チップ２１間の寸法のばらつ
きを抑制することができる。しかも、寸法精度を得るた
めの温度制御が不要となり、装置に負担がかからず、低
コストである。

【００２８】また、高精度な寸法制御を要求されないパ
ターン寸法の大きいラフパターンのグループ２２を先に
描画しておき、最も高い寸法精度が要求されるパターン
寸法の小さい極微細パターンのグループ２４を最後に描
画することにより、パターンの寸法精度の要求度に応じ
て描画から熱処理までの放置時間を少なくすることがで
き、寸法制御を阻害して解像性低下の要因にもなる酸の
拡散および失活を低減することができる。よって、電子
線リソグラフィで化学増幅型レジストを用いた場合で
も、寸法精度のばらつきを抑制し、安定して微細パター
ンを形成することができる。

【００２９】なお、描画直後から短時間での寸法変動が
顕著であり、時間の経過とともに寸法が安定するような
化学増幅型レジストを用いてもよく、この場合には、パ
ターン寸法の小さい極微細パターンのグループ２４を先
に描画することにより、全てのチップ２１で適度な放置
時間を与えることができ、寸法精度のばらつきを抑制す
ることができる。

【００３０】第３の実施の形態 この発明の第３の実施の形態のパターン形成方法につい
て、図１１ないし図１４を参照しながら説明する。第
１，第２の実施の形態と同様、半導体基板４０にレジス
ト膜を形成し、電子線描画装置を用いて、デバイスパタ
ーンの描画を行う。この実施の形態では、チップ４１の
内部が図１２に示すように、基本セル４２の繰り返しよ
り構成されている。基本セル４２は、微細な孤立ライン
パターン４３、大面積の電極パッドパターン４４から構
成されている。このようなパターンは、GHz より高い周
波数領域で用いられるGaAs MESFET のゲート電極レーヤ
などでよく用いられる。この応用分野においては必要と
される最小線幅は０．１μｍ以下であり、露光装置とし
ては０．１μｍ以下の寸法を容易に解像できる熱電界放
出電子銃を用いたポイントビーム型の電子ビーム描画装
置が用いられる。

【００３１】パターンデータを微細孤立パターン部４３
よりなるデータと、大面積パターン部４４よりなるデー
タに分ける。描画は図１３に示すように、大面積パター
ン４４よりなるデータを半導体基板４０の全面に、ステ
ップアンドリピート方式で連続してポイントビームで描
画して潜像（大面積パターン４４よりなる描画チップ）
４５を形成する。次に、図１４に示すように微細孤立パ
ターン４３よりなるデータを半導体基板４０の全面に、
ステップアンドリピート方式で連続してポイントビーム
で描画して潜像（大面積パターン４４と微細孤立パター
ン４３よりなる描画チップ）４６を形成する。その後、
描画を行った半導体基板４０を第１の実施の形態と同様
に、熱処理ならびに現像処理を行うことにより、レジス
トパターンを得る。

【００３２】全ての描画には３インチ基板で約３時間を
要した。このうち、３０分はステップアンドリピートの
基板移動に要する時間である。図１２に示すようなパタ
ーンをポイントソースビームで描画する場合、微細孤立
パターン４３と大面積パターン４４それぞれの正味の描
画時間はその面積にほぼ比例する。大面積パターン４４
を３０μｍ□の正方形、微細孤立パターン４３を幅０．
１μｍ，長さ６０μｍの長方形とすると、それぞれの面
積は９００μｍ² と６μｍ² になる。面積比は１５０：
１となる。ステージ移動時間を３０分とすると正味の露
光時間は大面積パターン４４と微細孤立パターン４３そ
れぞれに対して、１４９分と１分になる。ステージ移動
時間は、パターン４３，４４で同一なので大面積パター
ン４４の描画開始から終了までは約２時間４５分、微細
孤立パターン４３の描画開始から終了までは約１６分と
なる。従来のようにパターン４３，４４を同時に露光す
る方法では描画開始から終了まで２時間４５分程度かか
り、描画開始直後に描画された微細孤立パターン４３と
描画終了直前に描画された微細孤立パターン４３の間で
酸失活などによる寸法誤差が大きく生じる。これに対し
て高精度が要求される微細孤立パターン４３を大面積パ
ターン４４の描画後に露光することにより、露光開始か
ら露光後の熱処理までの時間を、この場合１６分とする
ことができるので、ウェハー面内での微細孤立パターン
４３の寸法誤差を従来よりも小さくできる。

【００３３】このように構成されたパターン形成方法に
よると、同一の最小線幅を持った微細孤立パターン４
３，大面積パターン４４毎に半導体基板４０全面に連続
して描画することにより、同一の最小線幅を持った微細
孤立パターン４３，大面積パターン４４については、描
画後熱処理を行うまでの放置時間のチップ間でのばらつ
きが小さいため、チップ間の寸法精度のばらつきを抑制
し、安定して微細パターンを形成することができる。実
際に、ウェハー面内のバラツキは０．１μｍに対して±
０．０１２μｍに抑制できた。しかも、寸法精度を得る
ための温度制御が不要となり、装置に負担がかからず、
低コストである。

【００３４】また、化学増幅型レジストを用いる場合
に、高精度な寸法制御が要求されない最小線幅の大きい
大面積パターン４４を先に描画しておき、最も高い寸法
精度が要求される最小線幅の小さい微細孤立パターン４
３を最後に描画することにより、パターンの寸法精度の
要求度に応じて描画から熱処理までの放置時間を少なく
することができ、寸法制御を阻害して解像性低下の要因
にもなる酸の拡散および失活を低減することができ、寸
法精度のばらつきを抑制し、安定して微細パターンを形
成することができる。

【００３５】なお、露光直後の寸法変動が顕著であり、
露光後放置時間と共に寸法変動が小さくなるような化学
増幅型レジストを用いる場合には、微細孤立パターン４
３からなるデータを先に露光して、その後、大面積パタ
ーン４４からなるデータを露光することで、全てのチッ
プで適度な放置時間を与えることができ、寸法精度のば
らつきを抑制し、安定して微細パターンを形成すること
ができる。

【００３６】

【発明の効果】請求項１記載のパターン形成方法による
と、基板内の全てのチップを領域毎に連続して描画する
ことにより、同一の領域については、描画後熱処理を行
うまでの放置時間のチップ間でのばらつきが小さいた
め、チップ間の寸法精度のばらつきを抑制し、安定して
微細パターンを形成することができる。しかも、寸法精
度を得るための温度制御が不要となり、装置に負担がか
からない。

【００３７】請求項２記載のパターン形成方法による
と、請求項１の効果に加え、化学増幅型レジストを用い
る場合に、高精度な寸法制御が要求されないパターン寸
法の大きい領域を先に描画しておき、最も高い寸法精度
が要求されるパターン寸法の小さい領域を最後に描画す
ることにより、パターンの寸法精度の要求度に応じて描
画から熱処理までの放置時間を少なくすることができ、
寸法制御を阻害して解像性低下の要因にもなる酸の拡散
および失活を低減することができ、寸法精度のばらつき
を抑制し、安定して微細パターンを形成することができ
る。

【００３８】請求項３記載のパターン形成方法による
と、請求項１の効果に加え、描画直後から短時間での寸
法変動が顕著であり、時間の経過とともに寸法が安定す
るような化学増幅型レジストを用いる場合には、パター
ン寸法の小さい領域を先に描画することにより、全ての
チップで適度な放置時間を与えることができ、寸法精度
のばらつきを抑制し、安定して微細パターンを形成する
ことができる。

【００３９】請求項４または請求項５記載のパターン形
成方法によると、基板内の全てのチップをグループ毎に
連続して描画することにより、同一のグループについて
は、描画後熱処理を行うまでの放置時間のチップ間での
ばらつきが小さいため、チップ間の寸法精度のばらつき
を抑制し、安定して微細パターンを形成することができ
る。しかも、寸法精度を得るための温度制御が不要とな
り、装置に負担がかからない。

【００４０】請求項６記載のパターン形成方法による
と、請求項４または請求項５の効果に加え、化学増幅型
レジストを用いる場合に、高精度な寸法制御が要求され
ないパターン寸法の大きいグループを先に描画してお
き、最も高い寸法精度が要求されるパターン寸法の小さ
いグループを最後に描画することにより、パターンの寸
法精度の要求度に応じて描画から熱処理までの放置時間
を少なくすることができ、寸法制御を阻害して解像性低
下の要因にもなる酸の拡散および失活を低減することが
でき、寸法精度のばらつきを抑制し、安定して微細パタ
ーンを形成することができる。

【００４１】請求項７記載のパターン形成方法による
と、請求項４または請求項５の効果に加え、描画直後か
ら短時間での寸法変動が顕著であり、時間の経過ととも
に寸法が安定するような化学増幅型レジストを用いる場
合には、パターン寸法の小さいグループを先に描画する
ことにより、全てのチップで適度な放置時間を与えるこ
とができ、寸法精度のばらつきを抑制し、安定して微細
パターンを形成することができる。

【００４２】請求項８記載のパターン形成方法による
と、同一の最小線幅を持ったパターンデータ毎に基板全
面に連続して描画することにより、同一の最小線幅を持
ったパターンデータについては、描画後熱処理を行うま
での放置時間のチップ間でのばらつきが小さいため、チ
ップ間の寸法精度のばらつきを抑制し、安定して微細パ
ターンを形成することができる。しかも、寸法精度を得
るための温度制御が不要となり、装置に負担がかからな
い。

【００４３】請求項９記載のパターン形成方法による
と、請求項８の効果に加え、化学増幅型レジストを用い
る場合に、高精度な寸法制御が要求されない最小線幅の
大きいパターンデータを先に描画しておき、最も高い寸
法精度が要求される最小線幅の小さいパターンデータを
最後に描画することにより、パターンの寸法精度の要求
度に応じて描画から熱処理までの放置時間を少なくする
ことができ、寸法制御を阻害して解像性低下の要因にも
なる酸の拡散および失活を低減することができ、寸法精
度のばらつきを抑制し、安定して微細パターンを形成す
ることができる。

【００４４】請求項１０記載のパターン形成方法による
と、請求項８の効果に加え、描画直後から、短時間での
寸法変動が顕著であり、時間の経過とともに寸法が安定
するような化学増幅型レジストを用いる場合には、最小
線幅の小さいパターンデータを先に描画することによ
り、全てのチップで適度な放置時間を与えることがで
き、寸法精度のばらつきを抑制し、安定して微細パター
ンを形成することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態における半導体基
板の平面図である。

【図２】この発明の第１の実施の形態における半導体基
板の一チップの平面図である。

【図３】この発明の第１の実施の形態における電子線描
画の手順を示す図である。

【図４】この発明の第１の実施の形態における電子線描
画の手順を示す図である。

【図５】この発明の第１の実施の形態における電子線描
画の手順を示す図である。

【図６】この発明の第２の実施の形態における半導体基
板の平面図である。

【図７】この発明の第２の実施の形態における半導体基
板の一チップの平面図である。

【図８】この発明の第２の実施の形態における電子線描
画の手順を示す図である。

【図９】この発明の第２の実施の形態における電子線描
画の手順を示す図である。

【図１０】この発明の第２の実施の形態における電子線
描画の手順を示す図である。

【図１１】この発明の第３の実施の形態における半導体
基板の平面図である。

【図１２】この発明の第３の実施の形態における半導体
基板の一チップの平面図である。

【図１３】この発明の第３の実施の形態における電子線
描画の手順を示す図である。

【図１４】この発明の第３の実施の形態における電子線
描画の手順を示す図である。

【図１５】従来の電子線描画の手順を示す図である。

【図１６】他の従来例における電子線描画の手順を示す
図である。

【符号の説明】

１０，２０，３０，４０ 半導体基板 １１，２１，３１，４１ チップ １２ ラフパターンの周辺部 １３ セルの周辺部 １４ セルの中央部 １５，２５ パターン描画部 １６，２６ 未描画部 １７，２７ パターン描画終了部 ２２ ラフパターンのグループ ２３ 微細パターンのグループ ２４ 極微細パターンのグループ ４２ 基本セル ４３ 微細孤立パターン ４４ 大面積パターン

Claims (10)

【特許請求の範囲】
1. 【請求項１】 基板に塗布したレジストに電子線描画を
   行うパターン形成方法であって、前記基板のチップ内を
   パターン寸法毎の領域に分割し、分割された各領域毎に
   基板全面に連続して電子線描画を行うことを特徴とする
   パターン形成方法。
2. 【請求項２】 化学増幅型レジストを塗布し、パターン
   寸法の大きい領域から順に電子線描画することを特徴と
   する請求項１記載のパターン形成方法。
3. 【請求項３】 時間の経過とともに寸法が安定する化学
   増幅型レジストを塗布し、パターン寸法の小さい領域か
   ら順に電子線描画することを特徴とする請求項１記載の
   パターン形成方法。
4. 【請求項４】 基板に塗布したレジストに電子線描画を
   行うパターン形成方法であって、前記基板のチップ内を
   小領域に分割し、各小領域をパターン寸法毎にグループ
   化し、各グループ毎に基板全面に連続して電子線描画を
   行うことを特徴とするパターン形成方法。
5. 【請求項５】 小領域は、含まれる最も微細なパターン
   によって分類し、グループ化することを特徴とる請求項
   ４記載のパターン形成方法。
6. 【請求項６】 化学増幅型レジストを塗布し、パターン
   寸法の大きいグループから順に電子線描画することを特
   徴とする請求項４または請求項５記載のパターン形成方
   法。
7. 【請求項７】 時間の経過とともに寸法が安定する化学
   増幅型レジストを塗布し、パターン寸法の小さいグルー
   プから順に電子線描画することを特徴とする請求項４ま
   たは請求項５記載のパターン形成方法。
8. 【請求項８】 基板に塗布したレジストに電子線描画を
   行うパターン形成方法であって、描画データのパターン
   を最小線幅によってパターンデータに分割し、同一の最
   小線幅を持ったパターンデータ毎に基板全面に連続して
   電子線描画を行うことを特徴とするパターン形成方法。
9. 【請求項９】 化学増幅型レジストを塗布し、最小線幅
   の大きいパターンデータから順に電子線描画することを
   特徴とする請求項８記載のパターン形成方法。
10. 【請求項１０】 時間の経過とともに寸法が安定する化
    学増幅型レジストを塗布し、最小線幅の小さいパターン
    データから順に電子線描画することを特徴とする請求項
    ８記載のパターン形成方法。