JPH0149011B2 - - Google Patents

Info

Publication number
JPH0149011B2
JPH0149011B2 JP18139085A JP18139085A JPH0149011B2 JP H0149011 B2 JPH0149011 B2 JP H0149011B2 JP 18139085 A JP18139085 A JP 18139085A JP 18139085 A JP18139085 A JP 18139085A JP H0149011 B2 JPH0149011 B2 JP H0149011B2
Authority
JP
Japan
Prior art keywords
development
resist
developer
pattern
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18139085A
Other languages
English (en)
Other versions
JPS6242421A (ja
Inventor
Hiroyuki Hasebe
Masayuki Suzuki
Yasuo Matsuoka
Nobuji Tsucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP18139085A priority Critical patent/JPS6242421A/ja
Publication of JPS6242421A publication Critical patent/JPS6242421A/ja
Publication of JPH0149011B2 publication Critical patent/JPH0149011B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はレジストパターンの形成方法に関し、
特にレジストの現像終点を判定するのに使用され
るものである。
〔発明の技術的背景とその問題点〕
近年、半導体装置の高集積化、高速化が非常な
勢いで進んでいる。これに伴い、半導体ウエハ上
に形成される各種回路パターンの微細化及びその
寸法精度の高精度化が要求されるようになつてき
ている。
このような要求に応じて、種々の改良がなされ
ている。例えば、リソグラフイ技術においては、
マスクを通してレジストを露光する際の光源とし
て、従来の紫外線に代えてより短波長のX線を使
用することが研究されている。他方、上記マスク
の製造方法も、従来の光によるものから、より微
細な加工が可能な電子線による描画が使用される
ようになつてきている。こうしたリソグラフイ技
術において用いられるフオトマスクやX線マスク
を電子線描画により製造する方法を説明する。す
なわち、まず露光光源の波長域で透明な基板上
に、蒸着又はスパツタ法によりマスク材となる金
属膜を形成する。次に、この金属膜上に電子線レ
ジストを塗布し、電子線で所望のパターンを描画
する。次いで、現像を行なつて電子線レジストの
一部を選択的に除去し、レジストパターンを形成
する。更に、残存したレジストパターンをマスク
として金属膜のエツチングを行ない所望のマスク
パターンを形成した後、レジストパターンを除去
し、マスクを製造する。
また、微細なパターンを得るために、リソグラ
フイー技術を用いずに半導体ウエハ上に塗布され
た電子線レジストに電子線で直接描画する技術の
開発も行なわれている。この電子線描画技術で
は、まず半導体ウエハ上に電子線レジストを塗布
し、電子線で所望のパターンを描画する。次に、
現像を行なつて電子線レジストの一部を選択的に
除去し、レジストパターンを形成する。更に、残
存したレジストパターンをマスクとして半導体基
板上の半導体層や金属膜のエツチングを行ない所
望の回路パターンを形成した後、レジストパター
ンを除去する。
上述したように電子線レジストを用いて微細な
マスクパターンや回路パターンを形成する場合、
パターンの寸法精度を向上させる上で、現像プロ
セスが非常に重要となつてくる。つまり、電子線
レジストでは、現像速度に及ぼす現像温度の影響
が非常に大きく、しかも現像液としては通常ケト
ンやアルコール等の有機溶剤が使用されているた
め、その気化熱により現像液の温度分布が不均一
になりやすい。このため、現像終点を予め経験的
に時間で設定したとしても、それが適正時間であ
るかどうか不明確であり、さらに試行が必要とな
る。また、試行の結果、より適正な時間を見出し
たとしても、現像工程のくり返しの間に生じる現
像液の温度変動が大きいと、設定した時間が適正
でなくなる。したがつて、予め設定した時間だけ
現像したにもかかわらず、充分に現像が行われな
かつたり、あるいは現像が進みすぎて、形成され
るパターンの寸法が設計値から大きくずれ、要求
される精度を満たすことが非常に困難であつた。
そこで、上記のような問題に対して、経験にもと
づいて現像工程のくり返しの間に現像時間を徐々
に変更するという手法が用いられているが、現像
工程中の現像液の温度変動のし方は常に一定であ
るわけではないので、確実性に乏しく、再現性が
悪く、高い精度でパターンを形成することはやは
り困難であつた。
そこで、例えばレーザー光の干渉を利用して現
像終点を判定しようとする研究もなされている。
しかし、このような光学的方法は現像液の屈折
率、現像液中でのレーザー光の散乱等の影響を受
けるため信頼性に乏しいものである。
〔発明の目的〕
本発明は上記事情を考慮してなされたものであ
り、現像終点の客観的な判定手法を確立すること
により、寸法精度の高いレジストパターンを形成
し得る方法を提供しようとするものである。
〔発明の概要〕
本発明者らは、ミクロ的に見た場合、現像工程
は絶縁物であるレジストが溶解し、下地の導電体
(例えばフオトマスクを構成する絶縁体上に形成
されたマスクパターンとなる金属層あるいは半導
体ウエハ等)が露出するプロセスであることに着
目し、現像液中に被現像物である各種マスクや半
導体ウエハとともに電極を浸漬し、現像プロセス
におけるマスク下地金属層や半導体ウエハと電極
との間の電位の変化について鋭意研究を行なつ
た。
その結果、ケトンやアルコール等の有機溶剤か
らなる現像液中で各種マスクや半導体ウエハの現
像を行なうと、レジストが溶解してマスク下地金
属層や半導体ウエハが露出する前後で測定してい
る電位に急激な変化が現われ、この電位変化に基
づいて適正現像終点を設定できることを見出し
た。
すなわち本発明のパターン形成方法は、レジス
トを塗布した導電体と現像液中で安定な電極とを
有機溶剤からなる現像液に浸漬して導電体と電極
との間の電位を測定し、電位の変化により現像の
終点を判定することを特徴とするものである。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して説明す
る。
第1図は本発明方法を実施するための装置の構
成図である。第1図において、現像槽1内には有
機溶剤からなる現像液2が収容されている。この
現像液2内には被現像物であるフオトマスク3及
び電極4が浸漬されている。このフオトマスク3
はガラス基板上にクロム層を蒸着し、電子線レジ
ストを塗布した後、電子線描画を行なつたもので
ある。このフオトマスクの下地クロム層から取出
した導線は演算増幅器5の非反転入力端子に接続
されている。この演算増幅器5はその出力端子と
反転入力端子とを接続することにより、増幅率1
倍のインピーダンス変換器を構成している。ま
た、演算増幅器5の出力端子はレコーダ6に接続
されている。一方、前記電極4から取出した導線
はレコーダ6に直接接続されている。なお、現像
液2の液抵抗は非常に高いため、上記演算増幅器
5としては、MOSFETを初段に使用した高入力
抵抗型のものが使用されている。このような構成
により、レコーダ6にはフオトマスク3の下地ク
ロム層と電極4との間の電位差が記録される。
第1図図示の構成で電子線レジストとして
EBR−9(東レ社製商品名、ポリー2,2,2−
トリフルオロエチル−α−クロロアクリレート)、
現像液2としてMIBK(メチルイソブチルケト
ン)、電極4として白金板を使用して電位の測定
を行なつた。その結果、第2図に示すように、現
像の初期においてほぼ安定していた電位が、約
4.5分後に急激な変化を示すことが観測された。
この電位波形の変曲点は現像が進行してフオトマ
スクの下地クロム層が露出する前後で生じること
が確認された。
次に、フオトマスクに塗布したEBR−9に電
子線で4μm幅のパターンを描画した後、上記の
ように現像液としてMIBKを用い、第1図図示の
構成で電位波形を観測しながら現像を行ない、実
際に現像されたパターンの幅を測定した。なお、
測定は電位変化が出現した時間の1.2〜2.0倍に現
像時間を設定してそれぞれ2回づつ行なつた。現
像時間/電位変化出現時間の比と、現像されたパ
ターン幅との関係を第3図に示す。
第3図から、両者の間には強い相関関係がある
ことがわかる。したがつて、上記実施例のレジス
ト(EBR−9)−現像液(MIBK)系において、
電子線描画を行なつた幅と現像されたパターン幅
とをほぼ同一(4μm)にしようとする場合には、
電位変化出現時間に約1.4という係数を乗じて現
像の終点を設定すればよい。
現像工程中における現像速度に影響を与えるパ
ラメータとしては、現像液温度以外にも、その影
響度は小さいものの、レジスト塗布条件や電子線
の露光条件等多くのものがある。ところが、現像
工程で観測される電位変化出現時間は専らレジス
トの現像速度に依存すると考えられる。このた
め、上記各要因により現像速度が変化しても、電
位変化出現時間はその時の現像速度に対応した時
間となり、この電位変化出現時間に所定の係数を
乗じることにより設定される適正現像時間も上記
各要因による現像速度変動が補償されたものとな
る。
また、1回の現像工程中に現像液の温度変動が
生じたとしても、電位変化出現時間は現像液の温
度変動のかなりの部分を反映するため、パターン
幅に影響を及ぼす要因としては、全現像時間中に
占める電位変化出現時間から現像終点までの間の
温度変動だけとなる。この時間は全現像時間に比
較して短いため影響は小さいものとなる。
このように本発明によれば、一連の現像工程中
に生じる温度変動、レジスト塗布条件、電子線の
露光条件等による現像速度変動に起因するパター
ン幅変動を抑制できるばかりでなく、1回の現像
工程中における温度変動の影響もかなり抑制する
ことが可能であり、現像精度を著しく向上するこ
とができる。
なお、第3図に示すような相関関係は、電子線
描画の幅を例えば1μm以下としてサブミクロン
の微細なパターンを得る場合にも同様に成立する
ものである。また、係数(現像時間/電位変化出
現時間)を適宜選択して設定することにより、電
子線描画の幅に対してパターン幅を増減させるこ
とも可能である。
また、上記実施例ではレジスト及び現像液とし
てEBR−9−MIBK系を用いた場合について説
明したが、他のレジスト−現像液系、例えば
PMMA(ポリメチルメタクリレート)−MIBK系
でも、第2図と同様な電位波形及び第3図と同様
な相関関係が得られた。ただし、適正現像時間を
設定するために電位変化出現時間に乗じる係数は
レジスト−現像液の組合わせによつて異なるの
で、それに応じた所定の係数を求めればよい。
更に、上記実施例では本発明方法をフオトマス
クの製造に適用した場合について説明したが、こ
れに限らず、本発明方法はX線マスクの製造や半
導体ウエハの直接描画プロセスにも同様に適用で
きることは勿論である。
〔発明の効果〕
以上詳述した如く本発明のパターン形成方法に
よれば、電子線レジストの適正現像終点を容易に
判定することができるので、パターン寸法精度を
著しく向上することができ、ひいてはマスク製造
工程や直接描画プロセスの自動化も可能となる
等、その工業上寄与するところは多大である。
【図面の簡単な説明】
第1図は本発明方法を実施するための装置の構
成図、第2図は本発明の実施例において観測され
たフオトマスクのクロム層と白金電極間の電位波
形図、第3図は本発明の実施例における電位変化
出現時間と現像時間の比に対するパターン幅の関
係を示す特性図である。 1……現像槽、2……現像液、3……フオトマ
スク、4……電極、5……演算増幅器、6……レ
コーダー。

Claims (1)

  1. 【特許請求の範囲】 1 導電体上にレジストを塗布し、このレジスト
    の一部を有機溶剤からなる現像液で選択的に除去
    してパターンを形成するにあたり、レジストを塗
    布した導電体と現像液中で安定な電極とを現像液
    に浸漬して導電体と電極との間の電位を測定し、
    電位の変化により現像の終点を判定することを特
    徴とするパターン形成方法。 2 導電体と電極との間の電位に変曲点が生じる
    までの時間に所定の係数を乗じた時間を現像の終
    点とすることを特徴とする特許請求の範囲第1項
    記載のパターン形成方法。
JP18139085A 1985-08-19 1985-08-19 パタ−ン形成方法 Granted JPS6242421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18139085A JPS6242421A (ja) 1985-08-19 1985-08-19 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18139085A JPS6242421A (ja) 1985-08-19 1985-08-19 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6242421A JPS6242421A (ja) 1987-02-24
JPH0149011B2 true JPH0149011B2 (ja) 1989-10-23

Family

ID=16099900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18139085A Granted JPS6242421A (ja) 1985-08-19 1985-08-19 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6242421A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220876A (ja) * 1988-07-08 1990-01-24 Matsushita Electric Ind Co Ltd 現像方法
KR100525067B1 (ko) 1997-01-20 2005-12-21 가부시키가이샤 니콘 노광 장치의 광학 특성 측정 방법, 노광 장치의 동작 방법 및 투영 노광 장치
EP0981192A4 (en) 1998-03-14 2001-01-10 Furukawa Electric Co Ltd HEAT DISSIPATOR FOR A TRANSMISSION LINE, TRANSMISSION LINE COMPRISING THE HEAT DISSIPATOR, AND METHOD FOR INSTALLING THE HEAT DISSIPATOR ON THE TRANSMISSION LINE

Also Published As

Publication number Publication date
JPS6242421A (ja) 1987-02-24

Similar Documents

Publication Publication Date Title
US6015650A (en) Method for forming micro patterns of semiconductor devices
JP2001308002A (ja) フォトマスクを用いたパターン作製方法、及びパターン作製装置
KR900002188B1 (ko) 패턴의 현상방법 및 그 장치
JPH05127361A (ja) ハーフトーン位相シフトフオトマスク
JPS5851412B2 (ja) 半導体装置の微細加工方法
JP3210143B2 (ja) X線マスク構造体とその作製方法、及び、該x線マスク構造体を用いたx線露光方法と、該x線マスク構造体を用いて作成するデバイス製造方法
JPH0149011B2 (ja)
JPS6275442A (ja) 感光性ラツカ−層の露光量決定方法
JPS63170917A (ja) 微細パタ−ンの形成方法
JP2000155406A (ja) 位相マスク等を作るための石英ガラスの表面エッチング法
JPS5832420A (ja) 電子ビ−ム描画方法
JP2538579B2 (ja) パタ−ン形成方法
JPS61204933A (ja) 半導体装置の製造方法
JPH04304452A (ja) 位相シフト層を有するフォトマスク及びその製造方法
JP2966127B2 (ja) レジストパターンの形成方法
JPS6151414B2 (ja)
JP3223022B2 (ja) 微細パターン形成用原版の製版方法
JP3179127B2 (ja) パターン形成方法
JPS5825234A (ja) レジストパタ−ンの形成方法
JPS61189503A (ja) 回折格子の製造方法
JPH0263049A (ja) マスクパターンを有する基板及びその製造方法
JPH1167653A (ja) パターン形成方法
JPS60182093A (ja) 磁気バブルメモリ素子の製造方法
JPS58114430A (ja) レジスト膜のパタ−ン形成方法
JPS60106132A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term