JPH1165868A - 冗長化起動方式 - Google Patents

冗長化起動方式

Info

Publication number
JPH1165868A
JPH1165868A JP9244631A JP24463197A JPH1165868A JP H1165868 A JPH1165868 A JP H1165868A JP 9244631 A JP9244631 A JP 9244631A JP 24463197 A JP24463197 A JP 24463197A JP H1165868 A JPH1165868 A JP H1165868A
Authority
JP
Japan
Prior art keywords
processor
slave
processors
master
master processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9244631A
Other languages
English (en)
Other versions
JP3183227B2 (ja
Inventor
Isamu Yamane
勇 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24463197A priority Critical patent/JP3183227B2/ja
Publication of JPH1165868A publication Critical patent/JPH1165868A/ja
Application granted granted Critical
Publication of JP3183227B2 publication Critical patent/JP3183227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【課題】単一故障が発生してもシステム起動には影響の
ない耐故障性を実現するとともに、システム起動処理中
に故障が発生しても迅速にシステム起動を再開できる可
用性を向上する冗長化起動方式の提供。 【解決手段】マルチプロセッサ・システムにおいて、シ
ステム起動処理を実行するプロセッサを連続的に監視
し、処理の異常を検出する手段と、異常検出時に、待機
している他のプロセッサに起動処理を移行し、システム
起動の再開を自動的に行う手段と、を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理システム
の冗長化方式に関し、特に複数のプロセッサを有するプ
ロセッサ・システムにおける起動時の冗長化方式に関す
る。
【0002】
【従来の技術】従来、複数のプロセッサ・システムを有
するシステム、いわゆるマルチプロセッサ・システムの
起動方式としては、プロセッサ群を管理・制御するサー
ビスプロセッサにより指定されたマスタプロセッサがシ
ステム起動処理を実行する方式が用いられている。図4
に、従来のマルチプロセッサシステムにおける起動方式
の構成の一例を示す。なお、図4に示したシステムにつ
いては、例えば特開昭61−253551号公報の記載
が参照される。図4において、304はサービスプロセ
ッサ、301〜303はプロセッサ、305はシステム
バスを示す。
【0003】システム起動時には、サービスプロセッサ
304がマルチプロセッサ301〜303のうち任意の
1つをマスタプロセッサに指定し、他のプロセッサをス
レーブプロセッサに指定することにより、マスタプロセ
ッサが起動処理を開始する。例えばマスタプロセッサと
してプロセッサ301が指定されると、他のプロセッサ
302〜303は、スレーブプロセッサに指定される。
【0004】マスタプロセッサ301において起動処理
実行中に故障が発生すると、サービスプロセッサ304
はスレーブプロセッサ302〜303のうちから、任意
の1つをマスタプロセッサと指定して起動処理を再開す
る。
【0005】しかし、サービスプロセッサ304におい
て故障が発生すると、起動処理を実行すべきマスタプロ
セッサの指定ができなくなり、結果として、システムは
起動不能の状態となる。
【0006】また、マスタプロセッサが起動実行中に、
サービスプロセッサ304は該マスタプロセッサの状態
監視を行うが、スレーブプロセッサについては状態確認
を行わないため、マスタプロセッサに故障が発生した時
に、一旦、スレーブプロセッサの状態を確認した後、ス
レーブプロセッサからマスタプロセッサを指定して起動
を再開していた。このため、マスタプロセッサの故障発
生時に、起動再開処理に時間を要していた。
【0007】
【発明が解決しようとする課題】上記したように、従来
の冗長化起動方式においては、サービスプロセッサの単
一故障により、マスタプロセッサおよびスレーブプロセ
ッサの指定が出来なくなり、このため、システムの起動
が不能となり、人手を介さないかぎり、システム起動す
ることが出来なくなる、という問題点を有している。
【0008】また、サービスプロセッサがマスタプロセ
ッサの故障を検出しても、スレーブプロセッサの内から
マスタプロセッサを指定するまでに時間を要するため、
緊急時に円滑なシステム再起動ができない、という問題
点も有している。
【0009】したがって本発明は、上記従来の冗長化起
動方式の問題点を解消すべくなされたものであって、そ
の目的は、単一故障が発生してもシステム起動には影響
のない耐故障性を実現するとともに、システム起動処理
中に故障が発生しても迅速にシステム起動を再開できる
可用性を向上する冗長化起動方式を提供することにあ
る。
【0010】
【課題を解決するための手段】前記目的を達成するた
め、発明の冗長化起動方式は、その概略を述べれば、シ
ステム起動を制御するサービスプロセッサ等の装置を必
要とせず、マルチプロセッサ間相互で状態確認を行うよ
うにしたものである。より詳細には、本発明の本発明の
冗長化起動方式は、複数のプロセッサを有するプロセッ
サシステムにおいて、システム起動処理を実行するプロ
セッサがシステム起動処理の際に自装置の状態を他のプ
ロセッサに通知し、待機している他のプロセッサ間でも
相互に状態通知を行って状態の確認を行い、前記システ
ム起動処理を実行するプロセッサの故障検出時に、待機
している他の正常なプロセッサの一つにシステム起動の
処理を移行しシステム起動の再開を自動的に行う、こと
を特徴とする。
【0011】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の冗長化起動方式は、その好ましい
実施の形態において、複数のプロセッサの各々は、電源
投入時に、自装置がシステムの起動処理を実行するマス
タプロセッサとして機能するプロセッサであるか、マス
タプロセッサ以外のプロセッサすなわちスレーブプロセ
ッサであるかを、例えば装置の物理収容位置から自動認
識し、またスレーブプロセッサの場合、自装置のスレー
ブプロセッサ間でのランクを自動認識し、マスタプロセ
ッサとして機能するプロセッサは、システム起動処理実
行時、スレーブプロセッサ対して例えば定期的に自装置
の状態を通知し、起動処理終了時にはその旨をスレーブ
プロセッサに通知する。またスレーブプロセッサ間でも
相互に状態通知を行ってプロセッサの状態の確認を行
う。スレーブプロセッサ側でマスタプロセッサからの状
態通知を一定期間内に受信しない場合、もしくはマスタ
プロセッサの故障表示を通知を受けた場合、スレーブプ
ロセッサのうちの最優先ランクのプロセッサがマスタプ
ロセッサとして、システム起動処理を開始する。
【0012】なお、マスタプロセッサがシステム起動処
理実行時、複数のスレーブプロセッサ間で相互に自装置
の状態を送受し、前記スレーブプロセッサに故障発生を
検出した場合には、該故障プロセッサを除く正常なスレ
ーブプロセッサ間で装置のランクを更新する。
【0013】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【0014】図1は、本発明の一実施例のシステム構成
を示すブロック図である。図1において、1〜4は第1
〜台4のプロセッサ(以下「プロセッサ1〜4」とい
う)、5はシステムバスを示す。
【0015】図1を参照して、プロセッサ1〜4が実装
されるシステムの各スロットには、スロット番号(物理
収容位置)を認識できる信号端子(不図示)が備えられ
ており、各プロセッサは、電源を投入後に、その信号端
子から、自プロセッサの収容位置を認識する。
【0016】さらに、システムとして、例えば最若番に
収容されているプロセッサがシステム起動処理を実行す
るマスタプロセッサとして自動的に設定される。
【0017】この場合、プロセッサ1は最若番スロット
に収容されているため、マタプロセッサとして動作を開
始する。プロセッサ2〜4は、そのスロット番号からス
レーブプロセッサとして動作を開始するが、若番順に、
スレーブ1、スレーブ2、スレーブ3のランクをそれぞ
れ認識する。スレーブ1〜3は、マスタプロセッサ故障
時に切り替えを行うランクであり、スレーブ1はマスタ
プロセッサ故障時に最初に切り替わってマスタプロセッ
サとなってシステム起動を再開するものである。
【0018】図2は、本発明の一実施例におけるマスタ
プロセッサのシステム起動時の処理フローを示す流れ図
である。電源が投入された際(ステップ101)、プロ
セッサはスロット番号(物理収容位置)を認識できる信
号端子から、自プロセッサの収容位置を認識し(ステッ
プ102)、最若番スロットのプロセッサ1はマタプロ
セッサとして動作を開始する。
【0019】すなわち、マスタプロセッサであるプロセ
ッサ1は、ボードの自己診断を実施し(ステップ10
3)、正常であれば(ステップ104のYes分岐)、
スレーブプロセッサであるプロセッサ2〜4に対して、
マスタプロセッサが正常であることの状態通知を行う
(ステップ106)。その後ステップ107のシステム
起動処理を行う。
【0020】一方、マスタプロセッサが自己診断の結
果、マスタプロセッサに故障が検出された場合(ステッ
プ104のNo分岐)、スレーブプロセッサに故障表示
を行い(ステップ105)、システムから切り離され
る。マスタプロセッサ故障発生の以降の動作について
は、スレーブプロセッサの動作説明と併せて図3を参照
して後述する。
【0021】マスタプロセッサは、システム起動処理の
実行を開始する(ステップ107)。マスタプロセッサ
は、システム起動処理実行中も定期的にスレーブプロセ
ッサに対して自プロセッサの状態通知を行う(ステップ
108)。
【0022】最終的に起動処理を完了すると、マスタプ
ロセッサは、スレーブプロセッサに対しシステム起動処
理の完了を通知し(ステップ109)、マスタ/スレー
ブのモードからすべてのプロセッサをオンラインモード
に切り替え、マルチプロセッサシステムとして動作を開
始する。
【0023】図3は、本発明の一実施例におけるスレー
ブプロセッサのシステム起動時の処理フローを示す流れ
図である。図3を参照すると、電源が投入された際(ス
テップ201)、プロセッサはスロット番号(物理収容
位置)を認識できる信号端子から、自プロセッサの収容
位置を認識し(ステップ202)、最若番スロット以外
のプロセッサ2〜4はスレーブプロセッサとして動作を
開始する。
【0024】すなわち、スレーブプロセッサは自己診断
を行い(ステップ203)、故障がある場合には(ステ
ップ204のNo分岐)、故障表示を行う(ステップ2
05)。
【0025】一方、自己診断結果が正常であれば(ステ
ップ204のYes分岐)、他のスレーブプロセッサに
対して自プロセッサの状態を定期的に通知する(ステッ
プ206)。
【0026】この結果、スレーブプロセッサ間相互で状
態の確認を行い(ステップ207)、自プロセッサのス
レーブプロセッサランク(スレーブ1、スレーブ2、ス
レーブ3)を確認する。
【0027】例えばプロセッサ3は、起動時には、その
収容位置からスレーブ2と自動的に設定されていたが、
スレーブプロセッサからの状態通知により、プロセッサ
2で故障の発生が確認された場合、プロセッサ3はその
ランクを、スレーブ2からスレーブ1に設定する。ま
た、この場合、プロセッサ4も、スレーブ3からスレー
ブ2にランクを設定する。
【0028】スレーブプロセッサでは、この後、マスタ
プロセッサから定期的に送られる状態通知を受信する
(ステップ208)。マスタプロセッサの状態が正常で
あれば(ステップ208のYes分岐)、スレーブプロ
セッサは待機状態となり(ステップ210)、他スレー
ブプロセッサと相互に状態の確認を行い(ステップ20
6、207)、さらにマスタプロセッサからの状態通知
を待つ(ステップ208)。
【0029】もし、マスタプロセッサからの通知が故障
表示、あるいは一定時間内にマスタプロセッサから通知
がなければ(ステップ208のNo分岐)、すべてのス
レーブプロセッサは、これを検出し、起動再開準備を開
始する。
【0030】このうち、ランクがスレーブ1のプロセッ
サ2(は、故障したプロセッサ1のマスタプロセッサに
替わり、マスタプロセッサとしてシステム起動処理を開
始する(ステップ209、211参照)。
【0031】また、プロセッサ3およびプロセッサ4
は、ランクを、それぞれスレーブ1およびスレーブ2と
設定して、プロセッサ2の故障に備える。
【0032】なお、上記実施例では、4プロセッサによ
るマルチプロセッサ・システムを例に説明したが、本発
明はこの構成に限定されるものでなく、より多くのプロ
セッサ構成等、他の構成においても同様な方式で上記と
同様の作用効果が得られることは勿論である。
【0033】
【発明の効果】以上説明したように、本発明によれば、
複数のプロセッサからなるマルチプロセッサシステムの
冗長化起動方式において、いずれかの装置に故障が発生
してもシステム起動を停止することはなく、システムの
耐故障性及び可用性を向上することがができるという効
果を奏する。
【0034】その理由は、本発明においては、マルチプ
ロセッサのうちの任意の1つをマスタプロセッサとし、
他のプロセッサをスレーブプロセッサと自動的に設定
し、且つマスタプロセッサの状態をスレーブプロセッサ
で監視し、またスレーブプロセッサ相互の状態監視する
ことにより、起動時に例えばマスタプロセッサに故障が
発生してもシステム起動には影響のない耐故障性を実現
するとともに、システム起動処理中に故障が発生しても
迅速にシステム起動を再開できる、ようにしたことによ
る。
【図面の簡単な説明】
【図1】本発明の一実施例をなすマルチプロセッサシス
テムのシステム構成を示すブロック図である。
【図2】本発明の一実施例におけるマスタプロセッサの
起動時の処理フローを示す流れ図である。
【図3】本発明の一実施例におけるスレーブプロセッサ
の起動時の処理フローを示す流れ図である。
【図4】従来の冗長化起動方式のシステム構成を示すブ
ロック図である。
【符号の説明】
1〜4 プロセッサ 5 システムバス 301〜303 プロセッサ 304 サービスプロセッサ 305 システムバス

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数のプロセッサを有するプロセッサシス
    テムにおいて、 前記各プロセッサが、電源投入時に物理収容位置を識別
    する手段と、 前記物理収容位置を識別することによりシステムの起動
    処理を実行するマスタプロセッサを指定及び認識させる
    手段と、 前記マスタプロセッサから他の待機しているスレーブプ
    ロセッサに起動処理実行中に定期的に状態通知を行う手
    段と、 前記スレーブプロセッサが前記マスタプロセッサからの
    前記状態通知を受信及び監視する手段と、 を備えたことを特徴とする冗長化起動方式。
  2. 【請求項2】複数のプロセッサを有するプロセッサシス
    テムにおいて、 システム起動処理を実行するプロセッサがシステム起動
    処理の際に自装置の状態を他のプロセッサに通知し、待
    機している他のプロセッサ間でも相互に状態通知を行っ
    て状態の確認を行い、前記システム起動処理を実行する
    プロセッサの故障検出時に、待機している他の正常なプ
    ロセッサの一つにシステム起動の処理を移行しシステム
    起動の再開を自動的に行う、ことを特徴とする冗長化起
    動方式。
  3. 【請求項3】前記複数のプロセッサが、電源投入時に、
    自装置がシステム起動処理を実行するプロセッサである
    か、待機する他のプロセッサであるかを自動で判別する
    手段を備えたことを特徴とする請求項2記載の冗長化起
    動方式。
  4. 【請求項4】複数のプロセッサを有するプロセッサシス
    テムにおいて、 前記複数のプロセッサの各々は、電源投入時に、自装置
    がシステムの起動処理を実行するマスタプロセッサとし
    て機能するプロセッサであるか、マスタプロセッサ以外
    のプロセッサすなわちスレーブプロセッサであるかを自
    動認識し、且つ、前記スレーブプロセッサの場合、自装
    置のスレーブプロセッサ間でのランクを自動認識する手
    段を備え、 マスタプロセッサとして機能するプロセッサは、システ
    ム起動処理実行時、スレーブプロセッサ対して自装置の
    状態を通知し、 複数のスレーブプロセッサ間でも相互に状態通知を行っ
    てプロセッサの状態の確認を行い、 前記マスタプロセッサからの状態通知を受信しない場
    合、もしくは前記マスタプロセッサの故障表示を通知を
    受けた場合、前記スレーブプロセッサのうちの最優先ラ
    ンクのプロセッサがマスタプロセッサとしてシステム起
    動処理を開始する、ことを特徴とする冗長化起動方式。
  5. 【請求項5】前記複数のスレーブプロセッサ間で相互に
    自装置の状態を送受し、前記スレーブプロセッサに故障
    発生を検出した場合には、該故障プロセッサを除く正常
    なスレーブプロセッサ間で装置のランクを更新する、こ
    とを特徴とする請求項4記載の冗長化起動方式。
  6. 【請求項6】前記各プロセッサが、電源投入時に、その
    物理収容位置からシステムの起動処理を実行するマスタ
    プロセッサ、及びスレーブプロセッサの場合には自装置
    のスレーブプロセッサ間でのランクを自動認識する、こ
    とを特徴とする請求項4記載の冗長化起動方式。
JP24463197A 1997-08-26 1997-08-26 冗長化起動方式 Expired - Fee Related JP3183227B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24463197A JP3183227B2 (ja) 1997-08-26 1997-08-26 冗長化起動方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24463197A JP3183227B2 (ja) 1997-08-26 1997-08-26 冗長化起動方式

Publications (2)

Publication Number Publication Date
JPH1165868A true JPH1165868A (ja) 1999-03-09
JP3183227B2 JP3183227B2 (ja) 2001-07-09

Family

ID=17121633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24463197A Expired - Fee Related JP3183227B2 (ja) 1997-08-26 1997-08-26 冗長化起動方式

Country Status (1)

Country Link
JP (1) JP3183227B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155002A (ja) * 1999-11-30 2001-06-08 Ntt Comware Corp 監視対象決定装置およびその記録媒体
JP2009009200A (ja) * 2007-06-26 2009-01-15 Hitachi Ltd ストレージシステム及びストレージシステムの制御方法
JP2010541105A (ja) * 2007-10-04 2010-12-24 オープンピーク インコーポレイテッド ファームウェアイメージの更新および管理
CN104657240A (zh) * 2013-11-18 2015-05-27 华为技术有限公司 多内核操作系统的失效控制方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194149U (ja) * 1981-05-29 1982-12-09
JPS63310031A (ja) * 1987-06-12 1988-12-19 Nippon Telegr & Teleph Corp <Ntt> エラ−検出方式
JPH07219913A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd マルチプロセッサシステムの制御方法及び装置
JPH07248933A (ja) * 1994-03-11 1995-09-26 Nec Corp ホットスタンバイシステム切り替えシステム
JPH0816534A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp マルチプロセッサシステム
JPH08171507A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 異常監視方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194149U (ja) * 1981-05-29 1982-12-09
JPS63310031A (ja) * 1987-06-12 1988-12-19 Nippon Telegr & Teleph Corp <Ntt> エラ−検出方式
JPH07219913A (ja) * 1994-01-28 1995-08-18 Fujitsu Ltd マルチプロセッサシステムの制御方法及び装置
JPH07248933A (ja) * 1994-03-11 1995-09-26 Nec Corp ホットスタンバイシステム切り替えシステム
JPH0816534A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp マルチプロセッサシステム
JPH08171507A (ja) * 1994-12-16 1996-07-02 Mitsubishi Electric Corp 異常監視方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155002A (ja) * 1999-11-30 2001-06-08 Ntt Comware Corp 監視対象決定装置およびその記録媒体
JP2009009200A (ja) * 2007-06-26 2009-01-15 Hitachi Ltd ストレージシステム及びストレージシステムの制御方法
JP2010541105A (ja) * 2007-10-04 2010-12-24 オープンピーク インコーポレイテッド ファームウェアイメージの更新および管理
CN104657240A (zh) * 2013-11-18 2015-05-27 华为技术有限公司 多内核操作系统的失效控制方法及装置
CN104657240B (zh) * 2013-11-18 2018-08-21 华为技术有限公司 多内核操作系统的失效控制方法及装置

Also Published As

Publication number Publication date
JP3183227B2 (ja) 2001-07-09

Similar Documents

Publication Publication Date Title
JP2000181890A (ja) マルチプロセッサ交換機及びその主プロセッサ切替方法
US7657734B2 (en) Methods and apparatus for automatically multi-booting a computer system
US7428660B2 (en) Starting control method, duplex platform system, and information processor
US20050204123A1 (en) Boot swap method for multiple processor computer systems
JP5285045B2 (ja) 仮想環境における故障復旧方法及びサーバ及びプログラム
JP3183227B2 (ja) 冗長化起動方式
KR102262942B1 (ko) 무선 네트워크 시스템의 무선 브리지에 의한 게이트웨이 자가 복구방법
JP3231561B2 (ja) バックアップメモリ制御方式
JP2000066913A (ja) 任意プロセッサのプログラム・データ無中断更新システム
JP2006229512A (ja) サーバ切替方法,サーバ及びサーバ切替プログラム
JPH10133963A (ja) 計算機の故障検出・回復方式
JP3248483B2 (ja) アラーム処理装置
JPH06318107A (ja) プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法
JPH04268643A (ja) 情報処理システム
WO2008072350A1 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JPH09288637A (ja) 周辺装置の再接続方式およびインタフェース装置
JP2578908B2 (ja) 再立ち上げ方式
JPH07200334A (ja) 二重化同期運転方式
JP2002288000A (ja) 計算機システムの制御方式
JPH08263455A (ja) マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式
JPH1093617A (ja) 通信処理装置の予備切り替えシステム
JP2021149393A (ja) プロセッサ及びプロセッサの冗長化方法
CN116185459A (zh) 启动固件更新方法、装置及设备和介质
JPH09311841A (ja) マルチプロセッサシステム
CN116991637A (zh) 嵌入式系统的运行控制方法及装置、电子设备及存储介质

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees