JPH1155854A - 電源の自動遮断・再投入制御回路 - Google Patents
電源の自動遮断・再投入制御回路Info
- Publication number
- JPH1155854A JPH1155854A JP9210797A JP21079797A JPH1155854A JP H1155854 A JPH1155854 A JP H1155854A JP 9210797 A JP9210797 A JP 9210797A JP 21079797 A JP21079797 A JP 21079797A JP H1155854 A JPH1155854 A JP H1155854A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- power source
- control circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 電源の遮断および再投入が必要な場合に、電
源の遮断から再投入までの十分な時間間隔を確保して自
動的に電源の遮断および再投入を行い得る制御回路を提
供する。 【解決手段】 ＡＣ電源が投入されている場合に、マイ
クロプロセッサ１０７が電源遮断信号ｃｐｆを”有効”
としたとき制御信号ｃｏｎが”有効”となって、ブレー
ク接点１０１はＡＣ電源の供給を遮断するので、第１の
直流電源ＶＣＣ１は下降するが、電源セレクタ１０５か
らの第２の直流電源ＶＣＣ２はコンデンサ１２４の電気
エネルギーの放電により一定時間だけ維持された後に下
降する。この下降により、制御信号ｃｏｎが”無効”と
されて、ブレーク接点１０１はＡＣ電源を再投入する。
源の遮断から再投入までの十分な時間間隔を確保して自
動的に電源の遮断および再投入を行い得る制御回路を提
供する。 【解決手段】 ＡＣ電源が投入されている場合に、マイ
クロプロセッサ１０７が電源遮断信号ｃｐｆを”有効”
としたとき制御信号ｃｏｎが”有効”となって、ブレー
ク接点１０１はＡＣ電源の供給を遮断するので、第１の
直流電源ＶＣＣ１は下降するが、電源セレクタ１０５か
らの第２の直流電源ＶＣＣ２はコンデンサ１２４の電気
エネルギーの放電により一定時間だけ維持された後に下
降する。この下降により、制御信号ｃｏｎが”無効”と
されて、ブレーク接点１０１はＡＣ電源を再投入する。
Description
【０００１】
【発明の属する技術分野】本発明は電源の自動遮断・再
投入制御回路に関するもので、特に、電源投入中に、必
要に応じて一度電源の遮断および再投入を自動的に行う
インターロックを有する電源制御回路に関する。
投入制御回路に関するもので、特に、電源投入中に、必
要に応じて一度電源の遮断および再投入を自動的に行う
インターロックを有する電源制御回路に関する。
【０００２】
【従来の技術】このような電源投入中に、必要に応じて
一度電源の遮断および再投入をすることは、ほとんどの
コントローラにおいてそうであるが、電源投入でしか有
効にならないような機器に行われている。たとえば、こ
のような電源投入中の遮断および投入は、図３に示すよ
うな回路において行われている。図３において、ＡＣ電
源を変換してＤＣ電源を生成するＡＣ／ＤＣ電源変換回
路３０３と、各種情報処理を行うＣＰＵ３０７とを備
え、出力手段としての表示装置３０８が接続された構成
となっている。このような構成のものにおいては、シス
テムパラメータ等を書替えて、電源投入後のイニシャル
処理にて有効になるような電源遮断および再投入が必要
な場合には、従来の遮断および再投入はすべて手動によ
って電源遮断および再投入を行っていた。
一度電源の遮断および再投入をすることは、ほとんどの
コントローラにおいてそうであるが、電源投入でしか有
効にならないような機器に行われている。たとえば、こ
のような電源投入中の遮断および投入は、図３に示すよ
うな回路において行われている。図３において、ＡＣ電
源を変換してＤＣ電源を生成するＡＣ／ＤＣ電源変換回
路３０３と、各種情報処理を行うＣＰＵ３０７とを備
え、出力手段としての表示装置３０８が接続された構成
となっている。このような構成のものにおいては、シス
テムパラメータ等を書替えて、電源投入後のイニシャル
処理にて有効になるような電源遮断および再投入が必要
な場合には、従来の遮断および再投入はすべて手動によ
って電源遮断および再投入を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のような手動による電源遮断および再投入では、手動
で行うため遮断した後再投入するまでにどうしてもある
程度の時間を空けることが必要であり、また、この時間
間隔がないとうまく動作しないという問題があった。本
発明は、上記従来の問題点に鑑みてなされたものであっ
て、電源の遮断および再投入が必要な場合に、電源の遮
断から再投入までの十分な時間間隔（インターロック）
を確保して自動的に電源の遮断および再投入を行い得る
電源制御回路を提供することを目的としている。
来のような手動による電源遮断および再投入では、手動
で行うため遮断した後再投入するまでにどうしてもある
程度の時間を空けることが必要であり、また、この時間
間隔がないとうまく動作しないという問題があった。本
発明は、上記従来の問題点に鑑みてなされたものであっ
て、電源の遮断および再投入が必要な場合に、電源の遮
断から再投入までの十分な時間間隔（インターロック）
を確保して自動的に電源の遮断および再投入を行い得る
電源制御回路を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に係る電源の自動遮断・再投入制
御回路は、交流電源の投入・遮断を制御信号に基づいて
切り替え制御するスイッチ手段と、前記交流電源から第
１の直流電源を生成する第１直流電源生成手段と、前記
第１の直流電源と略同一タイミングで電位が上昇し、前
記第１の直流電源の電位下降タイミングから一定時間経
過後に電位が下降する第２の直流電源を生成する第２直
流電源生成手段と、前記第１直流電源生成手段からの第
１の直流電源により駆動され、所定タイミングで電源遮
断信号を”有効”とする処理手段と、前記第２の直流電
源の電位および前記電源遮断信号に基づいて前記スイッ
チ手段用の制御信号を生成する電源投入・遮断制御手段
と、を有することを特徴とするものである。また、本発
明の請求項２に係る電源の自動遮断・再投入制御回路
は、請求項１記載の制御回路において、前記第２電圧生
成手段が、前記第１直流電源生成手段からの第１の直流
電源により作成し、前記第１の直流電源の電位が下降し
た後は、キャパシタ分により一定時間だけ前記第２の直
流電源の電位を維持する蓄電手段を有することを特徴と
するものである。本発明の自動遮断・再投入制御回路で
は、交流電源が投入されている場合に、第１の直流電源
により駆動されている処理手段が電源遮断信号を”有
効”としたとき、電源投入・遮断制御手段により制御信
号が”有効”となり、スイッチ手段は、交流電源の供給
を遮断する。これにより、第１直流電源生成手段からの
第１の直流電源は下降するが、第２直流電源生成手段か
らの第２の直流電源は、例えば蓄電手段の電気エネルギ
ーの放電により一定時間だけ維持された後に下降する。
さらに、この第２の直流電源の下降により、電源投入・
遮断制御手段により制御信号が”無効”とされて、スイ
ッチ手段は、交流電源を再投入することとなる。このよ
うに、本発明によれば、交流電源の供給が遮断された
後、第２の直流電源の電位が維持される一定時間経過後
に、自動的に交流電源が再投入されるので、交流電源の
遮断および再投入が必要な場合に、交流電源の遮断から
再投入までの十分な時間間隔（インターロック）を確保
しつつ、自動的な交流電源の遮断および再投入を迅速か
つ確実に行うことができる。
に、本発明の請求項１に係る電源の自動遮断・再投入制
御回路は、交流電源の投入・遮断を制御信号に基づいて
切り替え制御するスイッチ手段と、前記交流電源から第
１の直流電源を生成する第１直流電源生成手段と、前記
第１の直流電源と略同一タイミングで電位が上昇し、前
記第１の直流電源の電位下降タイミングから一定時間経
過後に電位が下降する第２の直流電源を生成する第２直
流電源生成手段と、前記第１直流電源生成手段からの第
１の直流電源により駆動され、所定タイミングで電源遮
断信号を”有効”とする処理手段と、前記第２の直流電
源の電位および前記電源遮断信号に基づいて前記スイッ
チ手段用の制御信号を生成する電源投入・遮断制御手段
と、を有することを特徴とするものである。また、本発
明の請求項２に係る電源の自動遮断・再投入制御回路
は、請求項１記載の制御回路において、前記第２電圧生
成手段が、前記第１直流電源生成手段からの第１の直流
電源により作成し、前記第１の直流電源の電位が下降し
た後は、キャパシタ分により一定時間だけ前記第２の直
流電源の電位を維持する蓄電手段を有することを特徴と
するものである。本発明の自動遮断・再投入制御回路で
は、交流電源が投入されている場合に、第１の直流電源
により駆動されている処理手段が電源遮断信号を”有
効”としたとき、電源投入・遮断制御手段により制御信
号が”有効”となり、スイッチ手段は、交流電源の供給
を遮断する。これにより、第１直流電源生成手段からの
第１の直流電源は下降するが、第２直流電源生成手段か
らの第２の直流電源は、例えば蓄電手段の電気エネルギ
ーの放電により一定時間だけ維持された後に下降する。
さらに、この第２の直流電源の下降により、電源投入・
遮断制御手段により制御信号が”無効”とされて、スイ
ッチ手段は、交流電源を再投入することとなる。このよ
うに、本発明によれば、交流電源の供給が遮断された
後、第２の直流電源の電位が維持される一定時間経過後
に、自動的に交流電源が再投入されるので、交流電源の
遮断および再投入が必要な場合に、交流電源の遮断から
再投入までの十分な時間間隔（インターロック）を確保
しつつ、自動的な交流電源の遮断および再投入を迅速か
つ確実に行うことができる。
【０００５】
【発明の実施の形態】以下、本発明の電源の自動遮断・
再投入制御回路の実施の形態について、図面を参照して
詳細に説明する。図１は本発明の一実施形態に係る制御
回路の構成図である。同図において、本実施形態の制御
回路は、ブレーク接点１０１、ＡＣ／ＤＣ電源変換回路
１０３、電源セレクタ１０５、マイクロプロセッサ（Ｃ
ＰＵ）１０７およびＮＡＮＤゲート１０９を備えて構成
されている。ブレーク接点１０１はスイッチ手段に該当
し、ＡＣ電源の投入・遮断を制御信号ｃｏｎに基づいて
切り替え制御する。具体的な構成は、コイル１１２を備
えて、該コイル１１２の電磁力によりオン／オフ制御を
行うものである。すなわち、コイル１１２に電流が流れ
たときには電磁力が働いてブレーク接点１０１がオフ状
態となって、ＡＣ電源供給を遮断し、コイル１１２に電
流が流れないときにはブレーク接点１０１はオン状態の
ままで、ＡＣ電源を供給するよう機能する。また、ＡＣ
／ＤＣ電源変換回路１０３は第１直流電源生成手段に該
当し、ＡＣ電源を変換してマイクロプロセッサ１０７等
の内部の各構成要素を駆動する第１の直流電源ＶＣＣ１
を生成する。負荷は図示してないが、この第１の直流電
源ＶＣＣ１に接続されている。また、電源セレクタ１０
５は第２直流電源生成手段に該当し、第１の直流電源Ｖ
ＣＣ１と略同一タイミングで電位が上昇し、第１の直流
電源ＶＣＣ１の電位下降タイミングから一定時間経過後
に電位が下降する第２の直流電源ＶＣＣ２を生成する。
尚、電源セレクタ１０５は、ダイオード１２１〜１２３
およびコンデンサ１２４を備えて構成されている。ここ
で、コンデンサ１２４は蓄電手段に該当し、第１の直流
電源ＶＣＣ１により充電され、第１の直流電源ＶＣＣ１
の電位が下降した後は、該充電されている電気エネルギ
ーを放電して一定時間だけ第２の直流電源ＶＣＣ２の電
位を維持するものである。つまり、一定時間（インター
ロック時間）は、コンデンサ１２４の容量Ｃと第２の直
流電源ＶＣＣ２の負荷抵抗分Ｒによる時定数によって決
定される。この負荷抵抗分Ｒは、主として、ＮＡＮＤゲ
ート１０９およびブレーク接点の抵抗成分等によるもの
である。 また、ダイオード１２１は、コンデンサ１２
４の放電時に第１の直流電源ＶＣＣ１側への放電電流の
流れを防止し、ダイオード１２２は、第２の直流電源Ｖ
ＣＣ２側からコンデンサ１２４への充電電流の流れを防
止し、さらにダイオード１２３は、第２の直流電源ＶＣ
Ｃ２側から第１の直流電源ＶＣＣ１側への電流の流れを
防止するためのものである。また、マイクロプロセッサ
（ＣＰＵ）１０７は処理手段に該当し、第１の直流電源
ＶＣＣ１により駆動され、ＡＣ電源の遮断および再投入
が必要なときに電源遮断信号ｃｐｆを”有効”にして出
力する。また、その他の各種情報処理を行う。マイクロ
プロセッサ（ＣＰＵ）１０７とＮＡＮＤゲート１０９の
入力端子との間にデイレー回路１０８が設けられてい
る。このデイレー回路１０８ではマイクロプロセッサ
（ＣＰＵ）１０７からの出力を一定期間維持し、これを
ＮＡＮＤゲート１０９の入力端子に与える。さらに、Ｎ
ＡＮＤゲート１０９は電源投入・遮断制御手段に該当
し、第２の直流電源ＶＣＣ２により駆動され、第２の直
流電源ＶＣＣ２の電位および電源遮断信号ｃｐｆを入力
として、これらの否定論理積を取った制御信号ｃｏｎを
出力する。以上説明した構成を備える本実施形態の制御
回路について、以下、その動作を図２に示すタイミング
チャートを参照して詳細に説明する。まず、ＡＣ電源が
投入されている状態は、ＡＣ／ＤＣ電源変換回路１０３
からは第１の直流電源ＶＣＣ１が生成され（図２（ｃ）
参照）、電源セレクタ１０５からは第２の直流電源ＶＣ
Ｃ２が生成され（図２（ｄ）参照）ている。またこの
時、マイクロプロセッサ１０７からの電源遮断信号ｃｐ
ｆは”無効”（”Ｌ”レベル）である（図２（ａ）参
照）ので、ＮＡＮＤゲート１０９の出力である制御信号
ｃｏｎは”Ｈ”レベルを維持し（図２（ｂ）参照）、ブ
レーク接点１０１のコイル１１２には電流は流れず（図
２（ｅ）参照）、ブレーク接点１０１はオン状態のまま
である（図２（ｆ）参照））。このような状態におい
て、ＡＣ電源の遮断および再投入を行う必要性が発生し
た場合には、マイクロプロセッサ１０７は、電源遮断信
号ｃｐｆを”有効”（”Ｈ”レベル）にして出力する
（図２（ａ）参照）。この時、ＮＡＮＤゲート１０９の
出力である制御信号ｃｏｎは”Ｌ”レベルになる（図２
（ｂ）参照）ので、ブレーク接点１０１のコイル１１２
が通電され（図２（ｅ）参照）、ブレーク接点１０１は
オフ状態となって、ＡＣ電源の供給は遮断される（図２
（ｆ）参照））。この状態は、マイクロプロセッサ１０
７が”Ｌ”レベルに戻った後もデイレー回路１０８によ
って電源遮断信号ｃｐｆを”有効”（”Ｈ”レベル）に
し続けられる。この電源供給の遮断により、ＡＣ／ＤＣ
電源変換回路１０３から生成されていた第１の直流電源
ＶＣＣ１は直ちに０ｖ付近に低下する（図２（ｃ）参
照）が、電源セレクタ１０５から生成される第２の直流
電源ＶＣＣ２は、キャパシタ分により電源を一定時間だ
け維持した後に０ｖ付近に低下する（図２（ｄ）参
照）。すなわち、第２の直流電源ＶＣＣ２が０ｖ付近に
低下するまでの一定時間（インターロック時間）Ｔａの
間は、ブレーク接点１０１のコイル１１２が通電され
（図２（ｅ）参照）、ブレーク接点１０１はオフ状態の
ままであるので、ＡＣ電源は遮断された状態が続く（図
２（ｆ）参照））。第２の直流電源ＶＣＣ２が０ｖ付近
に低下すると、ブレーク接点１０１のコイル１１２の両
端の電位が”Ｌ”レベルとなるので通電されず（図２
（ｅ）参照）、ある時間後ブレーク接点１０１はオン状
態となって、ＡＣ電源が再投入される（図２（ｆ）参
照））こととなる。以上のように、本実施形態の制御回
路では、ＡＣ電源が投入されている場合に、第１の直流
電源ＶＣＣ１により駆動されているマイクロプロセッサ
１０７が電源遮断信号ｃｐｆを”有効”としたとき、Ｎ
ＡＮＤゲート１０９の出力である制御信号ｃｏｎが”有
効”となって、ブレーク接点１０１は、ＡＣ電源の供給
を遮断するので、ＡＣ／ＤＣ電源変換回路１０３からの
第１の直流電源ＶＣＣ１は下降するが、電源セレクタ１
０５からの第２の直流電源ＶＣＣ２は、コンデンサ１２
４に蓄電されている電気エネルギーの放電により一定時
間だけ維持された後に下降する。この第２の直流電源Ｖ
ＣＣ２の下降により、制御信号ｃｏｎが”無効”とされ
て、ブレーク接点１０１はＡＣ電源を再投入することと
なる。このように、ＡＣ電源の供給が遮断された後、第
２の直流電源ＶＣＣ２の電位が維持される一定時間経過
後に、自動的にＡＣ電源が再投入されるので、ＡＣ電源
の遮断および再投入が必要な場合に、ＡＣ電源の遮断か
ら再投入までの十分な時間間隔（インターロック）を確
保しつつ、自動的なＡＣ電源の遮断および再投入を迅速
かつ確実に行うことができる。
再投入制御回路の実施の形態について、図面を参照して
詳細に説明する。図１は本発明の一実施形態に係る制御
回路の構成図である。同図において、本実施形態の制御
回路は、ブレーク接点１０１、ＡＣ／ＤＣ電源変換回路
１０３、電源セレクタ１０５、マイクロプロセッサ（Ｃ
ＰＵ）１０７およびＮＡＮＤゲート１０９を備えて構成
されている。ブレーク接点１０１はスイッチ手段に該当
し、ＡＣ電源の投入・遮断を制御信号ｃｏｎに基づいて
切り替え制御する。具体的な構成は、コイル１１２を備
えて、該コイル１１２の電磁力によりオン／オフ制御を
行うものである。すなわち、コイル１１２に電流が流れ
たときには電磁力が働いてブレーク接点１０１がオフ状
態となって、ＡＣ電源供給を遮断し、コイル１１２に電
流が流れないときにはブレーク接点１０１はオン状態の
ままで、ＡＣ電源を供給するよう機能する。また、ＡＣ
／ＤＣ電源変換回路１０３は第１直流電源生成手段に該
当し、ＡＣ電源を変換してマイクロプロセッサ１０７等
の内部の各構成要素を駆動する第１の直流電源ＶＣＣ１
を生成する。負荷は図示してないが、この第１の直流電
源ＶＣＣ１に接続されている。また、電源セレクタ１０
５は第２直流電源生成手段に該当し、第１の直流電源Ｖ
ＣＣ１と略同一タイミングで電位が上昇し、第１の直流
電源ＶＣＣ１の電位下降タイミングから一定時間経過後
に電位が下降する第２の直流電源ＶＣＣ２を生成する。
尚、電源セレクタ１０５は、ダイオード１２１〜１２３
およびコンデンサ１２４を備えて構成されている。ここ
で、コンデンサ１２４は蓄電手段に該当し、第１の直流
電源ＶＣＣ１により充電され、第１の直流電源ＶＣＣ１
の電位が下降した後は、該充電されている電気エネルギ
ーを放電して一定時間だけ第２の直流電源ＶＣＣ２の電
位を維持するものである。つまり、一定時間（インター
ロック時間）は、コンデンサ１２４の容量Ｃと第２の直
流電源ＶＣＣ２の負荷抵抗分Ｒによる時定数によって決
定される。この負荷抵抗分Ｒは、主として、ＮＡＮＤゲ
ート１０９およびブレーク接点の抵抗成分等によるもの
である。 また、ダイオード１２１は、コンデンサ１２
４の放電時に第１の直流電源ＶＣＣ１側への放電電流の
流れを防止し、ダイオード１２２は、第２の直流電源Ｖ
ＣＣ２側からコンデンサ１２４への充電電流の流れを防
止し、さらにダイオード１２３は、第２の直流電源ＶＣ
Ｃ２側から第１の直流電源ＶＣＣ１側への電流の流れを
防止するためのものである。また、マイクロプロセッサ
（ＣＰＵ）１０７は処理手段に該当し、第１の直流電源
ＶＣＣ１により駆動され、ＡＣ電源の遮断および再投入
が必要なときに電源遮断信号ｃｐｆを”有効”にして出
力する。また、その他の各種情報処理を行う。マイクロ
プロセッサ（ＣＰＵ）１０７とＮＡＮＤゲート１０９の
入力端子との間にデイレー回路１０８が設けられてい
る。このデイレー回路１０８ではマイクロプロセッサ
（ＣＰＵ）１０７からの出力を一定期間維持し、これを
ＮＡＮＤゲート１０９の入力端子に与える。さらに、Ｎ
ＡＮＤゲート１０９は電源投入・遮断制御手段に該当
し、第２の直流電源ＶＣＣ２により駆動され、第２の直
流電源ＶＣＣ２の電位および電源遮断信号ｃｐｆを入力
として、これらの否定論理積を取った制御信号ｃｏｎを
出力する。以上説明した構成を備える本実施形態の制御
回路について、以下、その動作を図２に示すタイミング
チャートを参照して詳細に説明する。まず、ＡＣ電源が
投入されている状態は、ＡＣ／ＤＣ電源変換回路１０３
からは第１の直流電源ＶＣＣ１が生成され（図２（ｃ）
参照）、電源セレクタ１０５からは第２の直流電源ＶＣ
Ｃ２が生成され（図２（ｄ）参照）ている。またこの
時、マイクロプロセッサ１０７からの電源遮断信号ｃｐ
ｆは”無効”（”Ｌ”レベル）である（図２（ａ）参
照）ので、ＮＡＮＤゲート１０９の出力である制御信号
ｃｏｎは”Ｈ”レベルを維持し（図２（ｂ）参照）、ブ
レーク接点１０１のコイル１１２には電流は流れず（図
２（ｅ）参照）、ブレーク接点１０１はオン状態のまま
である（図２（ｆ）参照））。このような状態におい
て、ＡＣ電源の遮断および再投入を行う必要性が発生し
た場合には、マイクロプロセッサ１０７は、電源遮断信
号ｃｐｆを”有効”（”Ｈ”レベル）にして出力する
（図２（ａ）参照）。この時、ＮＡＮＤゲート１０９の
出力である制御信号ｃｏｎは”Ｌ”レベルになる（図２
（ｂ）参照）ので、ブレーク接点１０１のコイル１１２
が通電され（図２（ｅ）参照）、ブレーク接点１０１は
オフ状態となって、ＡＣ電源の供給は遮断される（図２
（ｆ）参照））。この状態は、マイクロプロセッサ１０
７が”Ｌ”レベルに戻った後もデイレー回路１０８によ
って電源遮断信号ｃｐｆを”有効”（”Ｈ”レベル）に
し続けられる。この電源供給の遮断により、ＡＣ／ＤＣ
電源変換回路１０３から生成されていた第１の直流電源
ＶＣＣ１は直ちに０ｖ付近に低下する（図２（ｃ）参
照）が、電源セレクタ１０５から生成される第２の直流
電源ＶＣＣ２は、キャパシタ分により電源を一定時間だ
け維持した後に０ｖ付近に低下する（図２（ｄ）参
照）。すなわち、第２の直流電源ＶＣＣ２が０ｖ付近に
低下するまでの一定時間（インターロック時間）Ｔａの
間は、ブレーク接点１０１のコイル１１２が通電され
（図２（ｅ）参照）、ブレーク接点１０１はオフ状態の
ままであるので、ＡＣ電源は遮断された状態が続く（図
２（ｆ）参照））。第２の直流電源ＶＣＣ２が０ｖ付近
に低下すると、ブレーク接点１０１のコイル１１２の両
端の電位が”Ｌ”レベルとなるので通電されず（図２
（ｅ）参照）、ある時間後ブレーク接点１０１はオン状
態となって、ＡＣ電源が再投入される（図２（ｆ）参
照））こととなる。以上のように、本実施形態の制御回
路では、ＡＣ電源が投入されている場合に、第１の直流
電源ＶＣＣ１により駆動されているマイクロプロセッサ
１０７が電源遮断信号ｃｐｆを”有効”としたとき、Ｎ
ＡＮＤゲート１０９の出力である制御信号ｃｏｎが”有
効”となって、ブレーク接点１０１は、ＡＣ電源の供給
を遮断するので、ＡＣ／ＤＣ電源変換回路１０３からの
第１の直流電源ＶＣＣ１は下降するが、電源セレクタ１
０５からの第２の直流電源ＶＣＣ２は、コンデンサ１２
４に蓄電されている電気エネルギーの放電により一定時
間だけ維持された後に下降する。この第２の直流電源Ｖ
ＣＣ２の下降により、制御信号ｃｏｎが”無効”とされ
て、ブレーク接点１０１はＡＣ電源を再投入することと
なる。このように、ＡＣ電源の供給が遮断された後、第
２の直流電源ＶＣＣ２の電位が維持される一定時間経過
後に、自動的にＡＣ電源が再投入されるので、ＡＣ電源
の遮断および再投入が必要な場合に、ＡＣ電源の遮断か
ら再投入までの十分な時間間隔（インターロック）を確
保しつつ、自動的なＡＣ電源の遮断および再投入を迅速
かつ確実に行うことができる。
【０００６】
【発明の効果】以上説明したように、本発明の制御回路
によれば、交流電源が投入されている場合に、第１の直
流電源により駆動されている処理手段が電源遮断信号
を”有効”としたとき、電源投入・遮断制御手段により
制御信号が”有効”となり、スイッチ手段は交流電源の
供給を遮断するので、第１直流電源生成手段からの第１
の直流電源は下降するが、第２直流電源生成手段からの
第２の直流電源は、例えば蓄電手段の電気エネルギーの
放電により一定時間だけ維持された後に下降することと
なり、この第２の直流電源の下降により、電源投入・遮
断制御手段により制御信号が”無効”とされて、スイッ
チ手段は交流電源を再投入することとなるので、交流電
源の供給が遮断された後、第２の直流電源の電位が維持
される一定時間経過後に、自動的に交流電源が再投入さ
れることとなり、結果として、交流電源の遮断および再
投入が必要な場合に、交流電源の遮断から再投入までの
十分な時間間隔（インターロック）を確保しつつ、自動
的な交流電源の遮断および再投入を迅速かつ確実に行い
得る制御回路を提供することができる。
によれば、交流電源が投入されている場合に、第１の直
流電源により駆動されている処理手段が電源遮断信号
を”有効”としたとき、電源投入・遮断制御手段により
制御信号が”有効”となり、スイッチ手段は交流電源の
供給を遮断するので、第１直流電源生成手段からの第１
の直流電源は下降するが、第２直流電源生成手段からの
第２の直流電源は、例えば蓄電手段の電気エネルギーの
放電により一定時間だけ維持された後に下降することと
なり、この第２の直流電源の下降により、電源投入・遮
断制御手段により制御信号が”無効”とされて、スイッ
チ手段は交流電源を再投入することとなるので、交流電
源の供給が遮断された後、第２の直流電源の電位が維持
される一定時間経過後に、自動的に交流電源が再投入さ
れることとなり、結果として、交流電源の遮断および再
投入が必要な場合に、交流電源の遮断から再投入までの
十分な時間間隔（インターロック）を確保しつつ、自動
的な交流電源の遮断および再投入を迅速かつ確実に行い
得る制御回路を提供することができる。
【図１】本発明の一実施形態に係る制御回路の構成図で
ある。
ある。
【図２】実施形態の制御回路の動作を説明するタイミン
グチャートであり、（ａ）は電源遮断信号ｃｐｆの電圧
波形、（ｂ）は制御信号ｃｏｎの電圧波形、（ｃ）は第
１の直流電源ＶＣＣ１の波形、（ｄ）は第２の直流電源
ＶＣＣ２の波形、（ｅ）はブレーク接点１０１のコイル
１１２を流れる電流の波形、（ｆ）はブレーク接点１０
１によるＡＣ電源の投入・遮断状態をそれぞれ示す。
グチャートであり、（ａ）は電源遮断信号ｃｐｆの電圧
波形、（ｂ）は制御信号ｃｏｎの電圧波形、（ｃ）は第
１の直流電源ＶＣＣ１の波形、（ｄ）は第２の直流電源
ＶＣＣ２の波形、（ｅ）はブレーク接点１０１のコイル
１１２を流れる電流の波形、（ｆ）はブレーク接点１０
１によるＡＣ電源の投入・遮断状態をそれぞれ示す。
【図３】従来装置の構成図である。
１０１ ブレーク接点（コンタクタ，スイッチ手段） １０３ ＡＣ／ＤＣ電源変換回路（第１直流電源生成手
段） １０５ 電源セレクタ（第２直流電源生成手段） １０７ マイクロコンピュータ（ＣＰＵ，処理手段） １０８ デイレー回路 １０９ ＮＡＮＤゲート（電源投入・遮断制御手段） １１２ コイル １２１〜１２３ ダイオード １２４ コンデンサ（蓄電手段） ＶＣＣ１ 第１の直流電源 ＶＣＣ２ 第２の直流電源 Ｔａ インターロック（時間間隔） ３０３ ＡＣ／ＤＣ電源変換回路 ３０７ マイクロコンピュータ（ＣＰＵ） ３０８ 表示装置 ＶＣＣ 直流電源電位
段） １０５ 電源セレクタ（第２直流電源生成手段） １０７ マイクロコンピュータ（ＣＰＵ，処理手段） １０８ デイレー回路 １０９ ＮＡＮＤゲート（電源投入・遮断制御手段） １１２ コイル １２１〜１２３ ダイオード １２４ コンデンサ（蓄電手段） ＶＣＣ１ 第１の直流電源 ＶＣＣ２ 第２の直流電源 Ｔａ インターロック（時間間隔） ３０３ ＡＣ／ＤＣ電源変換回路 ３０７ マイクロコンピュータ（ＣＰＵ） ３０８ 表示装置 ＶＣＣ 直流電源電位
Claims (2)
- 【請求項１】 交流電源の投入・遮断を制御信号に基づ
いて切り替え制御するスイッチ手段と、 前記交流電源から第１の直流電源を生成する第１直流電
源生成手段と、 前記第１の直流電源と略同一タイミングで電位が上昇
し、前記第１の直流電源の電位下降タイミングから一定
時間経過後に電位が下降する第２の直流電源を生成する
第２直流電源生成手段と、 前記第１直流電圧生成手段からの第１の直流電源により
駆動され、所定タイミングで電源遮断信号を”有効”と
する処理手段と、 前記第２の直流電源の電位および前記電源遮断信号に基
づいて前記スイッチ手段用の制御信号を生成する電源投
入・遮断制御手段と、を有することを特徴とする電源の
自動遮断・再投入制御回路。 - 【請求項２】 前記電源の自動遮断・再投入制御回路に
おいて、 前記第２電源生成手段は、前記第１直流電源生成手段か
らの第１の直流電源により作成し、前記第１の直流電源
の電位が下降した後は、キャパシタ分により前記一定時
間だけ前記第２の直流電源の電位を維持する蓄電手段を
有することを特徴とする請求項１記載の電源の自動遮断
・再投入制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9210797A JPH1155854A (ja) | 1997-08-05 | 1997-08-05 | 電源の自動遮断・再投入制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9210797A JPH1155854A (ja) | 1997-08-05 | 1997-08-05 | 電源の自動遮断・再投入制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1155854A true JPH1155854A (ja) | 1999-02-26 |
Family
ID=16595299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9210797A Pending JPH1155854A (ja) | 1997-08-05 | 1997-08-05 | 電源の自動遮断・再投入制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1155854A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090746A (ja) * | 2006-10-04 | 2008-04-17 | Fujitsu Component Ltd | 起動装置 |
-
1997
- 1997-08-05 JP JP9210797A patent/JPH1155854A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008090746A (ja) * | 2006-10-04 | 2008-04-17 | Fujitsu Component Ltd | 起動装置 |
| US8086875B2 (en) | 2006-10-04 | 2011-12-27 | Fujitsu Component Limited | Starting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465202A (en) | Inverter apparatus provided with electric discharge control circuit of dc smoothing capacitor and method of controlling the same | |
| JPH06178579A (ja) | 冷凍サイクル制御装置 | |
| EP1045510B1 (en) | Starter circuit for motors, particularly for refrigerator compressors | |
| JPH08205421A (ja) | 車両用交流発電機の制御装置 | |
| JP3519048B2 (ja) | 車両用交流発電機の電圧制御装置 | |
| JPS6127983B2 (ja) | ||
| EP0018836B1 (en) | Generation control apparatus for vehicle generators | |
| JP3302846B2 (ja) | 電源装置 | |
| JP2003189650A (ja) | 単相誘導電動機の起動用電圧式電子リレー | |
| JPH1155854A (ja) | 電源の自動遮断・再投入制御回路 | |
| JPH0810969B2 (ja) | 車両用交流発電機の制御装置 | |
| JP3289411B2 (ja) | 車両用発電機の電圧制御装置 | |
| JP3087760B2 (ja) | モータ制御回路 | |
| JP2001298997A (ja) | 車両用発電機の電圧制御装置 | |
| JP2002195139A (ja) | エンジン起動装置 | |
| JP2815230B2 (ja) | 放電灯点灯装置 | |
| JPH07284225A (ja) | 電子機器 | |
| JP2000209868A (ja) | インバ―タ | |
| JP2001091013A (ja) | 空気調和機の制御装置 | |
| JP2002158573A (ja) | 負荷駆動装置及び負荷回路の駆動方法 | |
| JP3038746B2 (ja) | 車両用充電制御装置 | |
| JP2697837B2 (ja) | リセット回路 | |
| JP3099304U (ja) | モーターロックの降温回路 | |
| JPH0145201Y2 (ja) | ||
| JPS60194788A (ja) | 交流電動機の電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |