JPH1155661A - 画像エンコーダ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 パケット化を短時間で達成する画像エンコー
ダ、および回路量の少ない画像エンコーダを提供する。 【解決手段】 固定長符号発生器７０と、可変長符号発
生器７５と、ビットパッキング器８０と、記憶器３０
と、コントローラ５０とを備え、入力画像データを圧縮
し出力データストリームを生成する。コントローラは、
作業用メモリからビットカウント値を読み出し第１ビッ
トカウント値として作業用メモリに記憶し、かつそれに
基づき記憶器３０の第１ビットカウント値に対応するロ
ケーションを決定して作業用メモリに記憶する。また固
定長データストリームと可変長データストリームを記憶
器に記憶させる。更にビットカウント値を再び読み出
し、そのビットカウント値を第２ビットカウント値とし
て作業用メモリに記憶し、第１および第２のビットカウ
ント値に基づき可変長データストリームのデータ量を決
定し格納する。そのための記憶器のロケーションを前記
ロケーションに基づき決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入力画像データを圧
縮して出力ビットストリームを生成する画像エンコーダ
に関する。

【０００２】

【従来の技術】図８は、従来の画像エンコーダ８００の
構成を示す。

【０００３】従来の画像エンコーダ８００は、符号化部
８２０と、記憶器８３０と、パケット化部８４０とを備
えている。

【０００４】符号化部８２０は、入力画像データＤ６０
を符号化して符号化画像データＤ７０を生成し、これを
記憶器８３０に記憶する。

【０００５】パケット化部８４０は、記憶器８３０から
符号化画像データＤ７０を読み出してパケット化し、パ
ケットＤ８０を生成する。

【０００６】画像エンコーダ８００の処理手順を説明す
る前に、画像エンコーダ８００が生成するパケットの典
型的な構成を説明する。

【０００７】図９は、画像エンコーダ８００が生成する
パケットの典型である、ＰＥＳ(Packetized Elementary
Stream)パケット９００のデータ構造の一例を示す。

【０００８】ＰＥＳパケット９００は、ＰＥＳヘッダ部
９２０とペイロードデータ部９３０とを含む。

【０００９】ＰＥＳヘッダ部９２０は固定長である。Ｐ
ＥＳヘッダ部９２０は、パケット開始コード９２１、ス
トリームＩＤ９２２、パケット長９２３、ＰＴＳ（Pres
entation Time Stamp）９２４などを含む。

【００１０】パケット開始コード９２１は、ＰＥＳパケ
ットの先頭を示す。ストリームＩＤ９２２は、データの
種別を示す。パケット長９２３は、パケット長９２３の
フィールドの次のフィールドからパケット９００の最後
までのデータ量を示す。ＰＴＳ９２４は、パケットの時
刻情報である。ＰＴＳ９２４の時刻情報は、他のパケッ
トと同期をとるためのデータであり、かならずしも絶対
的な時刻である必要はない。任意の時刻を基準とした相
対的な時刻でかまわない。

【００１１】たとえば、ＮＴＳＣの画像であれば、フレ
ームレートが３０枚／秒、かつＰＴＳのカウント周期が
９０ｋＨｚである。このため、１つのパケットにつき、
1/30*90000＝3000刻みで増加するように設定すればよ
い。ＰＴＳ９２４の初期値は任意の値でかまわないが、
同期させるべき他の情報（画像データに対応する音声パ
ケットなど）とは値をあわせる必要がある。

【００１２】ペイロードデータ部９３０は、可変長であ
る。ペイロードデータ部９３０は、圧縮画像データ９３
４と、それに関連するサイド情報９３２とを含む。圧縮
画像データ９３４は複数のアクセスユニット（ピクチ
ャ）を含んでもよいし、１つのアクセスユニット（ピク
チャ）のみを含んでもよい。図９は、圧縮画像データ９
３４が１つのピクチャからなる場合の図である。なお、
圧縮画像データ９３４が複数のピクチャを含む場合で
も、画像エンコーダ８００の処理手順は変わらない。

【００１３】サイド情報９３２の先頭には、ペイロード
データ部９３０の先頭を示すピクチャ開始コード９３１
がある。サイド情報９３２は、ピクチャ開始コード９３
１のほかに所定のデータを含む。

【００１４】以下に、従来の画像エンコーダ８００の処
理手順を説明する。

【００１５】符号化部８２０は、入力画像データＤ６０
が入力されると、それを符号化して圧縮画像データ９３
４を生成し、これに、圧縮画像データ９３４に関連する
サイド情報９３２を付加して、ＰＥＳパケット９００の
ペイロードデータ部９３０を生成する。生成したペイロ
ードデータ部９３０は、符号化画像データＤ７０として
ひとまず記憶器８３０に記憶される。

【００１６】つぎにパケット化部８４０は、記憶器８３
０から符号化画像データＤ７０を読み出し、これにＰＥ
Ｓヘッダ部９２０を付加することによってＰＥＳパケッ
トＤ８０を生成する。

【００１７】ところで、パケット化部８４０がパケット
化の処理をおこなうにあたっては、まず、記憶器８３０
に記憶されている各符号化画像データＤ７０（ペイロー
ドデータ部９３０）の先頭位置を知る必要がある。上述
のように、各ペイロードデータ部の先頭位置は、ピクチ
ャ開始コード９３１によって示される。すなわち、パケ
ット化部８４０が各符号化画像データＤ７０（ペイロー
ドデータ部９３０）をパケット化するごとに、ピクチャ
開始コード９３１をみつけなければならない。これは、
パケット化の処理時間を増大させる結果となる。

【００１８】

【発明が解決しようとする課題】以上のように、画像デ
ータを圧縮してパケット化する従来の画像エンコーダに
おいては、処理時間が多くかかるという問題があった。
また、符号化部とパケット化部とが別々の回路で実現さ
れることから、回路量が多くなるという問題があった。

【００１９】本発明は、上記問題点に鑑みてなされたも
のであり、その目的とするところは、パケット化を短時
間で達成する画像エンコーダを提供することである。ま
た、本発明の別の目的は、回路量の少ない画像エンコー
ダを提供することである。

【００２０】

【課題を解決するための手段】本発明による画像エンコ
ーダは、固定長符号発生器と、可変長符号発生器と、ビ
ットパッキング器と、記憶器と、コントローラとを備え
た、入力画像データを圧縮し出力データストリームを生
成する画像エンコーダであって、コントローラは、ビッ
トカウンタと作業用メモリとを有し、固定長符号発生
器、可変長符号発生器、ビットパッキング器、および記
憶器を制御し、コントローラは、ビットカウンタからビ
ットカウント値を読み出すステップと、ビットカウント
値を第１のビットカウント値として作業用メモリに記憶
するステップと、第１のビットカウント値に基づいて記
憶器の第１のビットカウント値に対応するロケーション
を第１のロケーションとして決定するステップと、第１
のロケーションを作業用メモリに記憶するステップと、
固定長符号発生器に固定長データストリームを生成さ
せ、固定長データストリームを記憶器に記憶させるステ
ップと、可変長符号発生器に可変長データストリームを
生成させ、可変長データストリームを記憶器に記憶させ
るステップと、ビットカウンタからビットカウント値を
再び読み出すステップと、読み出したビットカウント値
を第２のビットカウント値として作業用メモリに記憶す
るステップと、第１および第２のビットカウント値に基
づいて可変長データストリームのデータ量を決定するス
テップと、可変長データストリームのデータ量を格納す
るための記憶器のロケーションを第１のロケーションに
基づいて第２のロケーションとして決定するステップ
と、第２のロケーションを作業用メモリに記憶するステ
ップと、所定の可変データを記憶器の第２のロケーショ
ンに記憶させるステップと、を実行する画像エンコーダ
であり、そのことにより上記目的が達成される。

【００２１】ある実施形態では、コントローラが、可変
長データストリームを記憶器のバス幅に応じてバイトア
ライン処理をするステップをさらに実行する。

【００２２】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。

【００２３】（実施の形態１）図１は、本発明の画像エ
ンコーダ１００の構成を示す。

【００２４】画像エンコーダ１００は、圧縮部１０と、
符号化部２０と、記憶器３０とを有する。圧縮部１０
は、画像エンコーダ１００に入力された画像データＤ１
０を圧縮する。符号化部２０は、圧縮部１０で圧縮され
た圧縮データＤ２０を受け取り、符号化およびパケット
化して出力データストリームＤ４０を生成し、記憶器３
０へと出力する。記憶器３０は符号化部２０から出力さ
れた出力データストリームＤ４０を記憶する。

【００２５】出力データストリームＤ４０は、たとえば
ＰＥＳ(Packetized Elementary Stream)パケットであ
る。本実施の形態では、出力データストリームＤ４０の
例としてＰＥＳパケットを用いる。しかし、本発明をＰ
ＥＳパケット以外の出力データストリームの生成に適用
することも可能である。

【００２６】符号化部２０は、バッファ４０、可変長符
号化テーブル４５、コントローラ５０、固定長符号発生
器７０、可変長符号発生器７５、ビットパッキング器８
０、およびダイレクトメモリアクセス回路９０を備えて
いる。

【００２７】バッファ４０は、圧縮部１０から入力され
た圧縮データＤ２０を、可変長符号発生器７５に入力す
る前にいったんバッファリングする。

【００２８】コントローラ５０は、ビットカウンタ５２
および作業用メモリ５４を有する。ビットカウンタ５２
は、記憶器３０に書き込まれたデータ量の累積値をビッ
トカウント値として保持している。コントローラ５０は
また、固定長符号発生器７０、可変長符号発生器７５、
ビットパッキング器８０、および記憶器３０を制御す
る。

【００２９】固定長符号発生器７０は、コントローラ５
０から固定長符号化命令（ＦＬＣ命令）１７０を受け取
り、固定長符号化をおこなう。ＦＬＣ命令１７０は、オ
ペランドとして固定長符号化コードおよびそのコード長
を含む。固定長符号発生器７０は、固定長符号化コード
（固定長データストリーム）Ｄ３２を生成し、固定長符
号化コードＤ３２およびそのコード長Ｄ３４をビットパ
ッキング器８０へと出力する。

【００３０】可変長符号発生器７５は、コントローラ５
０から可変長符号化命令（ＶＬＣ命令）１７５を受け取
り、可変長符号化をおこなう。ＶＬＣ命令１７５は、オ
ペランドとしてアドレス情報を含む。可変長符号発生器
７５は、ＶＬＣ命令１７５のアドレス情報に基づき、可
変長符号化テーブル４５にアドレッシングする。可変長
符号化テーブル４５は、可変長符号化コードおよびその
コード長を可変長符号発生器７５に与える。可変長符号
発生器７５は、可変長符号化コード（可変長データスト
リーム）Ｄ３６を生成し、可変長符号化コードＤ３６お
よびそのコード長Ｄ３８をビットパッキング器８０へと
出力する。

【００３１】ビットパッキング器８０は、固定長符号化
コードＤ３２およびそのコード長Ｄ３４、または可変長
符号化コードＤ３６およびそのコード長Ｄ３８を受け取
り、出力データストリームＤ４０を生成する。出力デー
タストリームＤ４０は、記憶器３０へと出力される。

【００３２】ダイレクトメモリアクセス回路９０は、コ
ントローラ５０からダイレクトメモリアクセス命令（Ｄ
ＭＡ命令）を受け取り、それに基づいて記憶器３０に記
憶されているデータを書き換える。

【００３３】図２は、ビットパッキング器８０の構成を
示す。

【００３４】ビットパッキング器８０は、ビット量カウ
ンタ２１０、シフト量演算器２２０、シフト動作器２３
０、算術ＯＲ回路２４０、およびデータ保持器２５０を
含んでいる。

【００３５】ビット量カウンタ２１０およびシフト量演
算器２２０には、固定長符号化コードのコード長（ビッ
ト量）Ｄ３４と可変長符号化コードのコード長（ビット
量）Ｄ３８とがそれぞれ入力される。

【００３６】ビット量カウンタ２１０は、入力されたコ
ード長Ｄ３４およびＤ３８のいずれか一方に基づいて累
積ビットカウンタをインクリメントする。シフト量演算
器２２０は、入力されたコード長Ｄ３４およびＤ３８の
いずれか一方に基づいてシフトするべき量（シフト量）
２７０を計算する。シフト量２７０については、後述す
る。

【００３７】シフト動作器２３０は、シフト量演算器２
２０で計算されたシフト量２７０の分だけ、入力された
固定長符号化コードＤ３２および可変長符号化コードＤ
３６のいずれか一方をシフトする。

【００３８】算術ＯＲ回路２４０は、シフト動作器２３
０にてシフトされた固定長符号化コードＤ３２または可
変長符号化コードＤ３６と、すでにデータ保持器２５０
に保持されているデータとのＯＲを取る。その結果は、
データ保持器２５０に上書きされる。

【００３９】データ保持器２５０は、固定長符号化コー
ドＤ３２および可変長符号化コードＤ３６を一時的に保
持する。データ保持器２５０は、シフト量演算器２２０
からスワップ信号２６０を受けると、保持しているデー
タのうち先頭ビットから所定の出力バス幅Ｎ＊８ビット
（Ｎは自然数）の分だけデータを出力する。そして、出
力されなかった残りのデータを先頭ビットにまでシフト
する。

【００４０】図３（ａ）および（ｂ）に、シフト動作の
概念を示す。

【００４１】図３（ａ）は、ある１つのパケットを生成
しはじめた後のデータのシフトの様子を示す。

【００４２】図３（ｂ）は、パケットを生成しはじめた
あとで、バス幅（Ｎ＊８）分のデータが記憶器３０へと
掃き出された直後のデータのシフトの様子を示す。

【００４３】以下、単に「符号化コード」と書いた場合
には、固定長符号化コードと可変長符号化コードとを包
含するものとする。

【００４４】はじめに、固定長符号化コードＤ３４また
は可変長符号化コードＤ３６の入力として、Ｘビット
（Ｘ＜Ｎ＊８）の符号化コード３００が入力されたとす
る。データ保持器２５０の長さ「Ｎ＊８＋Ａ」ビットだ
け左詰めにすれば、符号化コード３００は、データ保持
器２５０において左詰めに保持されることになる。すな
わち、符号化コード３００のシフト量は「Ｎ＊８＋Ａ」
ビットということになる。

【００４５】ついで、符号化コードＤ３２またはＤ３６
として、Ｙビット（Ｘ＋Ｙ＜Ｎ＊８）の符号化コード３
１０が入力されたとする。データ保持器２５０の長さ
「Ｎ＊８＋Ａ」ビットからＸビットを引いた値（Ｎ＊８
＋Ａ−Ｘ）だけ左にシフトすれば、符号化コード３１０
は、データ保持器２５０のデータ（現時点では符号化コ
ード３００のみ）と算術ＯＲをとったときに符号化コー
ド３００のすぐ右に保持されるようになる。すなわち、
符号化コード３１０のシフト量は「Ｎ＊８＋Ａ−Ｘ」と
いうことになる。

【００４６】さらに３つめのコードとしてＺビット（Ｘ
＋Ｙ＋Ｚ＞Ｎ＊８）の符号化コード３２０が入力された
とする。データ保持器２５０の長さ「Ｎ＊８＋Ａ」ビッ
トからＸビットおよびＹビットを引いた値（Ｎ＊８＋Ａ
−Ｘ−Ｙ）だけ左にシフトすれば、符号化コード３２０
は、データ保持器２５０のデータ（現時点で符号化コー
ド３００および３１０）と算術ＯＲをとったときに符号
化コード３１０のすぐ右に保持されるようになる。すな
わち、符号化コード３２０のシフト量は「Ｎ＊８＋Ａ−
Ｘ−Ｙ」ということになるこのようにして、シフト量２
７０がシフト量演算器２２０によって決定される。シフ
ト動作器２３０は、シフト量２７０にしたがって、入力
された符号化データＤ３２またはＤ３６をシフトする。
シフトされたデータは、つぎに算術ＯＲ回路２４０によ
って、すでにデータ保持器２５０にて保持されているデ
ータとＯＲをとられ、上述のようにデータ保持器２５０
に上書きされる。

【００４７】以上のようにして、入力された符号化コー
ドＤ３２およびＤ３６が、データ保持器２５０に左詰め
で保持されていく。

【００４８】データ保持器２５０に保持されるデータ量
が出力バス幅Ｎ＊８ビットをいったん超えると、ビット
量カウンタ２１０からデータ保持器２５０にスワップ信
号２６０が送られる。データ保持器２５０は、ビット量
カウンタ２１０からスワップ信号２６０を受け取ると、
保持しているデータのうち先頭ビットから出力バス幅Ｎ
＊８の分のデータを記憶器３０へと出力する。

【００４９】このとき、シフト量は、つぎに入力される
符号化データが、データ保持器２５０に残っている符号
化コード３２０の繰り越し部分（符号化コード３２５）
のすぐ右に保持されるような値に再設定される。符号化
コード３２５のビット量は、「Ｘ＋Ｙ＋Ｚ−Ｎ＊８」で
あるから、このときのシフト量は、「Ｎ＊８−Ａ−（Ｘ
＋Ｙ＋Ｚ−Ｎ＊８）」である。

【００５０】以上の繰り返しにより、入力される符号化
コードＤ３２およびＤ３６を左詰めの状態でデータ保持
器に保持し、出力バス幅に達するごとに符号化コードを
記憶器３０へと出力する。

【００５１】最後に、パケットの最終符号化コードとし
て符号化コードＤ３２およびＤ３６のいずれか一方が入
力されると、コントローラ５０は、ビット量カウンタ２
１０、シフト量演算器２２０、およびデータ保持器２５
０に終了命令１８０を送出する。

【００５２】ビット量カウンタ２１０は、終了命令１８
０を受け取ると、その時点でのビットカウント値Ｄ５０
をコントローラ５０に通知する。ビットカウント値Ｄ５
０は、パケットを生成しおえたときの累積的なビットカ
ウント値である。ビットカウント値Ｄ５０を、パケット
生成直前のカウント値と比較することにより、生成した
パケットのビット量が計算される。

【００５３】シフト量演算器２２０は、終了命令１８０
を受け取ると、シフト量をゼロクリアする。

【００５４】データ保持器２５０は、終了命令１８０を
受け取ると、保持しているデータを記憶器３０へと出力
する。

【００５５】このようにして、１パケット分のデータが
記憶器３０へと出力される。

【００５６】図４は、コントローラ５０によるパケット
化の処理手順を示す。

【００５７】ステップ４１０において、コントローラ５
０は、ビットカウンタ５２からビットカウント値を読み
出す。このビットカウント値は、パケットを生成する直
前でのビットカウント値である。コントローラ５０は、
このビットカウント値に基づいて記憶器３０内の対応す
るロケーションを計算する。ロケーションは、好ましく
は、記憶器３０のアドレスである。しかし、一般的に、
ロケーションは記憶器３０のアドレスとビット位置との
組み合わせである。

【００５８】以下では、説明を簡単にするために、ロケ
ーションは記憶器３０のアドレスであるとする。

【００５９】ビットカウント値と記憶器３０のアドレス
とは所定の一対一関係がある。たとえば、ビットカウン
ト値「０」はアドレス「０」に対応する。またたとえ
ば、記憶器３０のバス幅をＮ（Ｎは自然数）とすると
き、ビットカウント値「ＸＮ」（Ｘは自然数）はアドレ
ス「Ｘ」に対応する。

【００６０】ステップ４１５において、上記のビットカ
ウント値を第１のビットカウント値として作業用メモリ
５４に記憶し、上記のアドレスを第１のアドレスとして
作業用メモリ５４に記憶する。

【００６１】ステップ４２０において、コントローラ５
０は固定長符号発生器７０に固定長符号化命令（ＦＬＣ
命令）１７０を発行する。ＦＬＣ命令１７０は、図５に
示すように、オペランドとして固定長符号化コードおよ
びそのコード長を含む。 ＦＬＣ命令１７０を受け取っ
た固定長符号発生器７０は、ＦＬＣ命令１７０にしたが
って固定長符号化コードＤ３２を生成し、固定長符号化
コードＤ３２およびそのコード長Ｄ３４をビットパッキ
ング器８０に出力する。

【００６２】ＦＬＣ命令１７０は、典型的には、ＰＥＳ
パケット９００のＰＥＳヘッダ部９２０と、ペイロード
データ部９３０のサイド情報のうちの固定長データを生
成するために発行される。典型的には、ＰＥＳパケット
のフォーマットにしたがって、ＰＥＳヘッダ部９２０の
先頭フィールドから順々にデータを設定していく。

【００６３】ただし、ＰＥＳヘッダ部９２０のデータの
うち、この時点で決定できないデータがある。たとえ
ば、可変長符号化に依存するデータがそうである。この
時点ではまだ可変長符号化がおこなわれていないため、
可変長符号化に依存するデータは不定である。可変長符
号化に依存するデータには、たとえば、パケット長９２
３がある。このようなデータは、現時点では任意の値
（たとえば０）をダミー値として設定しておき、可変長
符号化をおこなって値が確定したあとで正しい値を改め
て設定すればよい。

【００６４】ステップ４２５において、コントローラ５
０は可変長符号発生器７５に可変長符号化命令（ＶＬＣ
命令）１７５を発行する。ＶＬＣ命令は、図５に示すよ
うに、オペランドとしてアドレスを含む。ＶＬＣ命令を
受け取った可変長符号発生器７５は、そのＶＬＣ命令に
したがって可変長符号化コードＤ３６を生成し、可変長
符号化コードＤ３６およびそのコード長Ｄ３８をビット
パッキング器８０に出力する。

【００６５】本実施例において、ＶＬＣ命令は、パケッ
ト９００のペイロードデータ部９３０の残り部分を生成
するために発行される。

【００６６】ステップ４３０において、コントローラ５
０はビットパッキング器８０に終了命令１８０を発行す
る。終了命令１８０を受け取ったビットパッキング器８
０は、上述のような処理をおこない、保持しているデー
タを記憶器３０へと出力する。

【００６７】ステップ４３５において、コントローラ５
０は再びビットカウンタ５２からビットカウント値を読
み出す。さらに、パケットの先頭アドレス（ステップ４
１５における第１のアドレス）に基づき、パケット長を
書き込むべきフィールドのアドレスを第２のアドレスと
して決定する。第２のアドレスは、第１のアドレスに当
該フィールドの相対アドレスを足すことによって知るこ
とができる。

【００６８】ステップ４４０において、読み出したビッ
トカウント値を第２のビットカウント値として作業用メ
モリ５４に記憶し、上記第２のアドレスを作業用メモリ
５４に記憶する。

【００６９】ビットカウンタ５２は、記憶器３０に書き
込まれたデータ量の累積値をビットカウント値として保
持している。すなわち、第２のビットカウント値は、１
つのパケットを生成し終えたときの累積ビット発生量を
表している。

【００７０】したがって、第２のビットカウント値か
ら、パケットを生成する直前のステップ４１５の第１の
ビットカウント値を引くと、今回生成したパケットのパ
ケット長が算出されることになる。

【００７１】ステップ４４５において、第２のビットカ
ウント値と第１のビットカウント値とを比較することに
よって、上述したようにパケットのビット発生量を決定
する。

【００７２】さらに、計算して得られたパケット長のデ
ータを、コントローラ５０によるＤＭＡ命令１９０によ
って、記憶器３０内に記憶されているパケットのヘッダ
情報のなかの対応するフィールド（第２のアドレス）に
書き込む。

【００７３】このように、本発明の装置を用いれば、可
変長符号化に依存するデータ値をとりあえずダミー値に
設定し、所定の形式のパケットを生成し記憶器に記憶し
たあとで、記憶器に記憶されている上記ダミー値を本来
の値に書き換えることができるようになる。

【００７４】これにより、出力データストリームをより
短時間で生成することができるようになる。また、符号
化とパケット化の回路を共通化することにより、装置全
体の回路量を減らすことができる。

【００７５】（実施の形態２）図６は、本発明の画像エ
ンコーダ１００ａの構成を示す。

【００７６】図６の画像エンコーダ１００ａは、図１に
おける終了命令１８０がバイトアライン命令１８５に置
き換わっている点と、ビットパッキング器８０がビット
パッキング器８０ａに置き換わっている点とを除いて、
図１の画像エンコーダ１００と同じである。図６におい
て、図１と同一の構成要素は同一の参照番号で示されて
いる。

【００７７】画像エンコーダ１００ａにおいて、ビット
パッキング器８０ａは、パケット化するための最後のデ
ータを受け取ったあと、コントローラ５０から終了命令
１８０を受け取るかわりに、バイトアライン命令１８５
を受け取る。

【００７８】図７は、ビットパッキング器８０ａの構成
を示す。

【００７９】ビットパッキング器８０ａは、図２のビッ
トパッキング器８０のビット量カウンタ２１０、シフト
量演算器２２０、およびデータ保持器２５０にかえて、
ビット量カウンタ２１０ａ、シフト量演算器２２０ａ、
およびデータ保持器２５０ａを備えている。

【００８０】ビットパッキング器８０ａおよびその構成
要素は、バイトアライン命令を受けるまでは、ビットパ
ッキング器８０と同様の動作をする。

【００８１】ビットパッキング器８０ａのデータ保持器
２５０ａは、バイトアライン命令１８５を受け取ると、
保持しているデータの後ろにある、バス幅Ｎ＊８ビット
に満たない部分３５０（図３（ｂ））に「０」を詰め、
それを記憶器３０へと出力する。

【００８２】シフト量演算器２２０ａは、バイトアライ
ン命令１８５を受け取ると、シフト量をゼロクリアす
る。

【００８３】ビット量カウンタ２１０ａは、バイトアラ
イン命令１８５を受け取ると、その時点でのカウント値
に、データ保持器２５０ａが追加した「０」のビット量
分をインクリメントし、それをカウント値Ｄ５０として
コントローラ５０に通知する。カウント値Ｄ５０は、パ
ケットを生成しおえたときの累積的なビットカウント値
である。カウント値Ｄ５０を、パケット生成直前のカウ
ント値と比較することにより、パケットのビット量が計
算される。

【００８４】このように、パケット化の最後にバイトア
ライン操作をおこなうことにより、記憶器に記憶される
パケットのデータが、かならずバス幅単位で記憶される
ことになる。したがって、記憶器に記憶されているパケ
ットにおいて、タイムスタンプを書き換えるときなど
に、各パケットの先頭を探す処理が簡素化され、それに
よってパケット化の処理時間が短縮される。

【００８５】

【発明の効果】本発明による画像エンコーダにおいて、
コントローラは、ビットカウンタからビットカウント値
を読み出すステップと、ビットカウント値を第１のビッ
トカウント値として作業用メモリに記憶するステップ
と、第１のビットカウント値に基づいて記憶器の第１の
ビットカウント値に対応するロケーションを第１のロケ
ーションとして決定するステップと、第１のロケーショ
ンを作業用メモリに記憶するステップと、固定長符号発
生器に固定長データストリームを生成させ、固定長デー
タストリームを記憶器に記憶させるステップと、可変長
符号発生器に可変長データストリームを生成させ、可変
長データストリームを記憶器に記憶させるステップと、
ビットカウンタからビットカウント値を再び読み出すス
テップと、読み出したビットカウント値を第２のビット
カウント値として作業用メモリに記憶するステップと、
第１および第２のビットカウント値に基づいて可変長デ
ータストリームのデータ量を決定するステップと、可変
長データストリームのデータ量を格納するための記憶器
のロケーションを第１のロケーションに基づいて第２の
ロケーションとして決定するステップと、第２のロケー
ションを作業用メモリに記憶するステップと、所定の可
変データを記憶器の第２のロケーションに記憶させるス
テップと、を実行する。

【００８６】これにより、可変長符号化に依存するデー
タが不定の状態でも、そのデータをダミー値に設定して
パケットを生成して記憶器に記憶し、そのデータ値が確
定したあとで正しい値に設定しなおすことができる。ま
た、入力画像データの符号化とパケット化とを、共通の
回路を用いて実現することができる。

【００８７】このように、本発明によれば、パケット化
を短時間で達成する画像エンコーダを提供することがで
きる。さらに、回路量の少ない画像エンコーダを提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の画像エンコーダ１００の構成を示す図
である。

【図２】本発明の画像エンコーダ１００のビットパッキ
ング器８０の構成を示す図である。

【図３】（ａ）および（ｂ）は、シフト動作およびシフ
ト量の概念を示す図である。

【図４】コントローラ５０によるパケット化の処理手順
を示す図である。

【図５】コントローラ５０の命令のオペコードおよびオ
ペランドを示す表である。

【図６】本発明の画像エンコーダ１００ａの構成を示す
図である。

【図７】本発明の画像エンコーダ１００ａのビットパッ
キング器８０ａの構成を示す図である。

【図８】従来の画像エンコーダ８００の構成を示す図で
ある。

【図９】パケットＤ８０の一例のデータ構成を示す図で
ある。

【符号の説明】

１０ 圧縮部 ２０ 符号化部 ３０ 記憶器 ５０ コントローラ ７０ 固定長符号発生器 ７５ 可変長符号発生器 ８０、８０ａ ビットパッキング器 ９０ ダイレクトメモリアクセス回路 １００、１００ａ 画像エンコーダ １７０ 固定長符号化命令 １７５ 可変長符号化命令 １８０ 終了命令 １８５ バイトアライン命令 １９０ ダイレクトメモリアクセス命令 Ｄ１０ 画像データ Ｄ２０ 圧縮データ Ｄ３２ 固定長符号化コード Ｄ３４ 固定長符号化コード長 Ｄ３６ 可変長符号化コード Ｄ３８ 可変長符号化コード長 Ｄ４０ 出力データストリーム Ｄ５０ ビットカウント値

Claims (2)

【特許請求の範囲】
1. 【請求項１】 固定長符号発生器と、可変長符号発生器
   と、ビットパッキング器と、記憶器と、コントローラと
   を備えた、入力画像データを圧縮し出力データストリー
   ムを生成する画像エンコーダであって、 該コントローラは、ビットカウンタと作業用メモリとを
   有し、該固定長符号発生器、該可変長符号発生器、該ビ
   ットパッキング器、および該記憶器を制御し、該コント
   ローラは、 該ビットカウンタからビットカウント値を読み出すステ
   ップと、 該ビットカウント値に基づいて該記憶器の該ビットカウ
   ント値に対応するロケーションを第１のロケーションと
   して決定するステップと、 該ビットカウント値を第１のビットカウント値として該
   作業用メモリに記憶するステップと、 該第１のロケーションを該作業用メモリに記憶するステ
   ップと、 該固定長符号発生器に固定長データストリームを生成さ
   せ、該固定長データストリームを該記憶器に記憶させる
   ステップと、 該可変長符号発生器に可変長データストリームを生成さ
   せ、該可変長データストリームを該記憶器に記憶させる
   ステップと、 該ビットカウンタからビットカウント値を再び読み出す
   ステップと、 該可変長データストリームのデータ量を格納するための
   該記憶器のロケーションを第２のロケーションとして決
   定するステップと、 該読み出したビットカウント値を第２のビットカウント
   値として該作業用メモリに記憶するステップと、 該第２のロケーションを該作業用メモリに記憶するステ
   ップと、 該第１および第２のビットカウント値に基づいて該可変
   長データストリームのデータ量を決定するステップと、 該該可変長データストリームの該データ量を該記憶器の
   該第２のロケーションに記憶させるステップと、 を実行する、画像エンコーダ。
2. 【請求項２】 前記コントローラが、前記可変長データ
   ストリームを前記記憶器のバス幅に応じてバイトアライ
   ン処理をするステップをさらに実行する、請求項１に記
   載の画像エンコーダ。