KR970003807B1 - 고속 재생을 위한 비트 스트림 엔코딩 회로 - Google Patents

고속 재생을 위한 비트 스트림 엔코딩 회로 Download PDF

Info

Publication number
KR970003807B1
KR970003807B1 KR1019930030326A KR930030326A KR970003807B1 KR 970003807 B1 KR970003807 B1 KR 970003807B1 KR 1019930030326 A KR1019930030326 A KR 1019930030326A KR 930030326 A KR930030326 A KR 930030326A KR 970003807 B1 KR970003807 B1 KR 970003807B1
Authority
KR
South Korea
Prior art keywords
picture
encoder
start address
encoding
bit stream
Prior art date
Application number
KR1019930030326A
Other languages
English (en)
Other versions
KR950020643A (ko
Inventor
송민진
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR1019930030326A priority Critical patent/KR970003807B1/ko
Publication of KR950020643A publication Critical patent/KR950020643A/ko
Application granted granted Critical
Publication of KR970003807B1 publication Critical patent/KR970003807B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

없음

Description

고속 재생을 위한 비트 스트림 엔코딩 회로
제1도는 종래의 비트 스트림 엔코딩 회로를 나타낸 블럭도.
제2도는 본 발명에 따른 고속 재생을 위한 비트 스트림 엔코딩 회로를 나타낸 블럭도,
제3도는 상기 제2도의 IPSA 계산부의 동작을 나타낸 흐름도,
제4도는 상기 제2도의 IPSA 엔코더의 동작을 나타낸 흐름도이다.
*도면의 주요부분에 대한 부호의 설명*
201 : 오디오 엔코더202 : 비데오 엔코더
203 : IPSA 계산부204 : 메모리
205 : IPSA 엔코더206 : 시스템 엔코더
본 발명은 고속 재생을 위한 MPEG(Moving Picture Experts Group)Ⅰ비트 스트림 엔코딩 회로에 관한 것으로서, 더욱 상세하게는 시스템 층(System Layer)에 Ⅰ픽쳐 시작 어드레스(ⅠPicture Start Address; 이하, IPSA라 칭함.)에 관한 정보를 첨가하여 MPEGⅠ비트스트림을 구성함으로서 디코딩시에 고속 재생이 가능해지는 비트 스트림 엔코딩 회로에 관한 것이다.
통상, 시스템 층은 비데오 정보+오디오 정보+부가정보로 이루어진다.
제1도는 종래의 비트 스트림 엔코딩 회로를 나타낸 블럭도로서, 오디오 엔코더(101)와, 비데오 엔코더(102)와, 비데오 엔코딩시에 IPSA를 계산하여 엔코딩하는 IPSA 계산 및 엔코더(103)와, 시스템 엔코더(104)로 구성된다.
이와같이 구성된 제1도에서 상기 IPSA 계산 및 엔코더(103)는 비데오 비트 스트림의 확장 데이타(Extension-data)영역 또는 유저 데이타(User-data)영역에 엔코딩하고, 그 값은 두Ⅰ픽쳐간의 상대적 위치(현 Ⅰ픽쳐이 시작 어드레스-이전 Ⅰ픽쳐의 시작 어드레스)를 사용한다.
이때, IPSA가 비데오 비트 스트림내의 GOP층에 있으므로 하나의 GOP층에 있는 Ⅰ픽쳐의 디스플레이가 끝나면 다음 GOP층의 시작 위치까지 파싱(Parsing)이 필요하다.
따라서, 고속 재생시에 시간을 소비하여 원하는 동작을 얻을 수 없는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적인 IPSA에 관한 모든 정보를 시스템 층에서 엔코딩하여 비트 스트림을 파싱하지 않음으로써 디코더에서 고속 재생이 가능해지는 비트스트림 엔코딩 회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 고속 재생을 위한 비트 스트림 엔코딩 회로의 특징은, 오디오 엔코더와, 비데오 엔코더와, 상기 오디오 엔코더와 비데오 엔코더의 출력단에 연결되어 시스템 전체를 엔코딩하는 시스템 엔코더와, 비데오 엔코딩시에 입력되는 픽쳐가 Ⅰ픽쳐이면 현 Ⅰ픽쳐의 시작 어드레스에서 이전 Ⅰ픽쳐의 시작 어드레스를 빼어 IPSA를 계산하고, 계산된 IPSA를 메모리에 저장한 후 이전 Ⅰ픽쳐의 시작 어드레스를 현 Ⅰ픽쳐의 시작 어드레스로 치환하는 IPSA 계산부와, 시스템 엔코딩시에 상기 메모리에 저장된 IPSA를 엔코딩하여 독립된 한 패킷을 만들고 시스템층의 각 팩의 첫번째 패킷으로 넣는 IPSA 엔코더로 구성되는데 있다.
이하, 본 발명에 따른 고속 재생을 위한 비트 스트림 엔코딩 회로의 바람직한 일실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 고속 재생을 위한 비트 스트림 엔코딩 회로의 블럭도이다.
제2도는 오디오 엔코더(201), 비데오 엔코더(202)와, 비데오 엔코딩시에 IPSA를 계산하는 IPSA 계산부(203)와, 계산된 IPSA를 저장하는 메모리(204)와, 시스템 엔코딩시에 상기 메모리(204)에 저장된 IPSA를 엔코딩하여 독립된 각 패킷(Packer)를 만드는 IPSA 엔코더(205)와, 상기 오디오 엔코더(201)와 비데오 엔코더(202) 및 IPSA 엔코더(205)의 출력단에 연결되어 시스템 엔코딩시 상기 IPSA엔코더(205)에서 만들어진 각 패킷을 시스템 층의 각 팩(Pack)의 첫번째 패킷으로 넣는 시스템 엔코더(206)로 구성된다.
제3도는 상기 제2도의 IPSA 계산부의 동작을 나타낸 흐름도이고, 제4도는 상기 제2도의 IPSA 엔코더의 동작을 나타낸 흐름도이다.
이와같이 구성된 본 발명에서 IPSA 계산부(203)는 비데오 엔코더(202)에서의 비데오 엔코딩시에 IPSA를 계산하여 메모리(204)에 저장한다. 그리고, 시스템 엔코더(206)에서의 시스템 엔코딩시에 메모리(204)에 저장된 IPSA를 엔코딩하여 독립된 한 패킷을 만들고 시스템 층을 각 팩의 첫번째 패킷으로 넣는다.
이때, 상기 IPSA 계산부(203)의 상세한 동작은 제3도와 같다.
즉, 픽쳐가 더 있는지를 판별하여(스텝 301), 픽쳐가 더이상 없다고 판별되면 비데오 엔코더(202)로 리턴하고(스텝 302), 픽쳐가 더 있다고 판별되면 Ⅰ픽쳐인지를 판별한다.(스텝 303).
상기 스텝(303)에서 Ⅰ픽쳐라고 판별되면 현 Ⅰ픽쳐의 시작 어드레스에서 이전 Ⅰ 픽쳐의 시작 어드레스를 빼어 IPSA를 계산한다.(스텝 304).
그리고, 상기 스텝(304)에서 계산된 IPSA를 메모리(204)에 저장하고(스텝 305), 이전 I 픽쳐의 시작 어드레스를 현 I 픽쳐의 시작 어드레스로 치환한다(스텝 306).
한편, 상기 IPSA 엔코더(205)의 상세한 동작은 제4도와 같다.
즉, 패킷 시작 코드를 프리픽스(Prefix)하고(스텝401), 스트림 고유번호(Stream-id)를 'BF'로 할당한다(스텝 402). 그리고, 패킷 길이를 '07FA'로 할당하고(스텝 403), 픽쳐가 더 있는지를 판별한다(스텝 404).
이때, 픽쳐가 더 있다고 판별되면 픽쳐 타입을 엔코딩하고(스텝 405), IPSA를 엔코딩한 후(스텝 406), 상기 스텝(404)으로 리턴하여 픽쳐가 더 있는지를 판별한다.
이때, 픽쳐 타입을 엔코딩하기 위해서 00로 시작하는 코드를 하기와 같이 할당한다.
0011 : I 픽쳐, 0010 : P 픽쳐, 0001 : B 픽쳐
그리고, 엔코딩 포맷은 하기의 <표 1>과 같다.
그리고, 상기 스텝(404)에서 픽쳐가 더 없다고 판별되면 시스템 엔코더(206)로 리턴한다(스텝 407).
한편, 본 발명에서 스트림 고유 번호(Stream-id)는 MPEG에서 규정한 Private-stream-2인 'BE'를 사용할 수 있다.
그리고, 픽쳐 타입 엔코딩과 IPSA 엔코딩 부분은 IPSA 계산부에서 수행될 수도 있다.
이상에서와 같이 본 발명에 따른 고속 재생을 위한 비트 스티림 엔코딩 회로에의하면, 시스템 층에 Ⅰ픽쳐의 시작 어드레스에 관한 정보를 첨가하여 MPEG Ⅰ비트 스트림을 구성함으로써 하나의 GOP층에 있는 Ⅰ픽쳐의 디스플레이가 끝나면 다음 GOP층의 시작 위치까지 파싱이 필요없게 되어 디코딩시 고속 재생이 가능해지는 효과가 있다.

Claims (3)

  1. 입력되는 오디오 정보를 엔코딩하는 오디오 엔코더와; 입력되는 비데오 정보를 엔코딩하는 비데오 엔코더와; 상기 오디오 엔코더와 비데오 엔코더의 출력단에 연결되어 시스템 전체를 엔코딩하는 시스템 엔코더와; 상기 비데오 엔코더에서의 비데오 엔코딩시에 입력되는 픽쳐가 Ⅰ픽쳐이면 현Ⅰ픽쳐의 시작 어드레스를 계산하고, 계산된 Ⅰ픽쳐 시작 어드레스를 메모리에 저장한 후 이전 Ⅰ픽쳐의 시작 어드레스를 현 Ⅰ픽쳐의 시작 어드레스로 치환하는 Ⅰ픽쳐 시작 어드레스 계산부와; 상기 시스템 엔코더에서의 시스템 엔코딩시에 상기 메모리에 저장된Ⅰ픽쳐 시작 어드레스를 엔코딩하여 독립된 한 패킷을 만들고 시스템 층의 각 팩의 첫번째 패킷으로 넣는Ⅰ픽쳐 시작 어드레스 엔코더로 구성된 고속 재생을 위한 비트 스트림 엔코딩 회로.
  2. 제1항에 있어서, 상기 Ⅰ픽쳐 시작 어드레스 엔코더는, 패킷 시작 코드를 프리픽스하고, 스트림 고유번호를 'BE'로 할당하고, 패킷 길이를 '07FA'로 할당한 후 픽쳐가 더 있으면 픽쳐 타입과 Ⅰ픽쳐 시작 어드레스를 엔코딩하는 것을 특징으로 하는 고속 재생을 위한 비트 스트림 엔코딩 회로.
  3. 제1항 또는 제2항에 있어서, 상기 Ⅰ픽쳐 시작 어드레스 엔코더는, 스트림 고유 번호로 'BE'를 할당함을 특징으로 하는 고속 재생을 위한 비트 스트림 엔코딩 회로.
KR1019930030326A 1993-12-28 1993-12-28 고속 재생을 위한 비트 스트림 엔코딩 회로 KR970003807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030326A KR970003807B1 (ko) 1993-12-28 1993-12-28 고속 재생을 위한 비트 스트림 엔코딩 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030326A KR970003807B1 (ko) 1993-12-28 1993-12-28 고속 재생을 위한 비트 스트림 엔코딩 회로

Publications (2)

Publication Number Publication Date
KR950020643A KR950020643A (ko) 1995-07-24
KR970003807B1 true KR970003807B1 (ko) 1997-03-21

Family

ID=19373332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030326A KR970003807B1 (ko) 1993-12-28 1993-12-28 고속 재생을 위한 비트 스트림 엔코딩 회로

Country Status (1)

Country Link
KR (1) KR970003807B1 (ko)

Also Published As

Publication number Publication date
KR950020643A (ko) 1995-07-24

Similar Documents

Publication Publication Date Title
US6438317B1 (en) Encoded stream generating apparatus and method, data transmission system and method, and editing system and method
JP2959916B2 (ja) デジタル・ビデオ・コーダ用のバーサタイルなエスケープ・ラン・レベル・コーダ
KR100418147B1 (ko) 대화형이미지조작장치와매크로블럭대화형조작및디코딩방법
US5253053A (en) Variable length decoding using lookup tables
EP1800487B1 (en) Method and apparatus for encoding/decoding point sequences on laser binary representation
KR960001482B1 (ko) 정보기록장치 및 재생장치
JP3341962B2 (ja) 可変長復号器及び可変長符号値を復号化する方法
KR100773304B1 (ko) 부호화 장치 및 부호화 방법
RU2119269C1 (ru) Телевизионная система для преобразования сжатых данных, представляющих изображения и размещенных в блоках, в несжатые данные и система для обработки сжатых видеоданных, передаваемых в виде блоков
GB2321154A (en) Reverse playback of MPEG video
US20050007263A1 (en) Video coding
KR970003807B1 (ko) 고속 재생을 위한 비트 스트림 엔코딩 회로
US20020006228A1 (en) Data decoding apparatus and method of same
JPH08116532A (ja) 画像復号化方式および装置
JPH0946237A (ja) 可変長コードの符号化及び分割装置
US7702021B2 (en) Decoding of digital video standard material during variable length decoding
US6859497B2 (en) Command frames and a method of concatenating command frames
KR0171443B1 (ko) 디지탈 비디오 카세트 레코더의 가변장 복호화 장치 및 방법
JPS6352812B2 (ko)
US5806026A (en) Degrouping method for an MPEG 1 audio decoder
CA1157565A (en) Multilevel processing of image signals
KR100219598B1 (ko) 복호화 장치
US8023564B2 (en) System and method for providing data starting from start codes aligned with byte boundaries in multiple byte words
JP2000152236A (ja) 動画像符号化装置および多重化方法とその装置および記録再生装置
JP3856325B2 (ja) 音声符号化方法及び音声復号方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee