JPH1155279A - 信号多重化装置 - Google Patents
信号多重化装置Info
- Publication number
- JPH1155279A JPH1155279A JP20936397A JP20936397A JPH1155279A JP H1155279 A JPH1155279 A JP H1155279A JP 20936397 A JP20936397 A JP 20936397A JP 20936397 A JP20936397 A JP 20936397A JP H1155279 A JPH1155279 A JP H1155279A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- codec
- multiplexing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
ペイロードに格納するセル化装置において、収容回線数
の増減に応じて音声コーデックを増減すると、出力タイ
ミングを等時間間隔に保つことができない。 【解決手段】 音声コーデックのような信号処理回路を
動作順ではなく、等時間間隔に動作する信号処理回路群
を一つのグループとして、グループ単位で一つのモジュ
ールに搭載し、収容回線数の増減に合わせてモジュール
数を増減する。
Description
送モード)通信において、低ビットレート音声信号をペ
イロードに格納するセルを生成するセル化装置内に搭載
され、セル化遅延時間を短縮し、かつ伝送路容量を有効
に利用するために複数回線の音声信号を多重化する信号
多重化装置に利用する。
(セル伝送速度)の範囲内でできるだけ多くの回線数の
音声信号を伝送することを目的として、セル組み立てを
行う前に信号処理回路(音声コーデック CODEC)
を用いて高効率符号化/無音圧縮等の処理が行われる。
セル組み立て回路は、コーデックにより回線ごとに処理
された圧縮音声信号を、出力信号の1ブロック(コーデ
ックフレーム)単位で多重してセルに格納する。圧縮処
理後の音声信号のビットレートが低いため、1回線の音
声信号だけを格納しようとすると、1つのセルの情報領
域(ペイロード)を充填するのに時間がかかる。このた
め、通信品質の劣化原因となるセル組み立て遅延時間を
小さく抑えるために、複数回線の多重化を行う必要があ
り、セル組み立て回路の前で信号多重化処理が行われ
る。
ーマット例を図6、出力タイミングの設定例を図7に示
してさらに具体的に説明する。
ムがあるが、ここではμ−law音声からCS−ACE
LP圧縮音声に変換するコーデックを例として入出力タ
イミングを説明する。
信号を送受する符号化アルゴリズムである。CS−AC
ELP( Conjugate Structure− Algebraic Code-exci
tedlinear prediction )は10ms周期で10バイト
(1コーデックフレーム)の信号を送受する符号化アル
ゴリズムである。コーデックの信号処理の周期は10m
sなので、125μsの80周期に入力される80バイ
トのμ−law信号を処理して、10バイトの圧縮音声
信号を出力する。10msの区切り(1フレーム周期)
の設定によって、そのコーデックの出力タイミングが決
まる。回線ごとのコーデックが複数個並列に動作する場
合、すべてのコーデックのフレーム周期の設定が必ずし
も同時である必要はないので、所望の出力タイミングが
得られるようにフレーム周期を設定することができる
(図7)。出力ビットレートが、2.048Mbpsと
すると10バイトをシリアル出力するのに、39.06
25μsしかかからないので、10ms(1フレーム周
期)内に最大256多重することが可能である。入力側
の信号量は8倍なので、ビットレートは16.382M
bpsとなる。
ペイロードに格納するのが、セル組み立て回路である。
格納する信号がとぎれることなく与えられるとき、連続
的にセルを組み立てることができるので遅延時間は最も
短くなり、遅延ゆらぎも小さくなる。また、このように
して生成されるATMセル数と伝送路に送出されるセル
数がバランスするとき、ATMセルがバッファ内に滞っ
て遅延を生じたり、バッファから溢れて廃棄されたりす
ることがないため、高い通話品質を実現でき、かつ伝送
路容量に空きが生じず、もっとも効率的にセルを伝送す
ることができる。セルに格納する信号を時間的に平均し
て与えるために、等時間間隔で圧縮音声信号を出力する
ようにコーデックを制御する装置が提案されている(特
願平9−37742 本願出願時に未公開)。
めには、収容する回線数分必要となるコーデックをモジ
ュール化することが考えられ、これを小さいスペースに
実装するためのソケットとあわせた実現方法を発明者ら
は提案した(特願平8−318229および特願平8−
318188 いずれも本願出願時に未公開)。
して、図8に示す構成の信号多重化装置があり、この信
号多重化装置は図8に示すように、動作するタイミング
順に昇番号(例えば1,2,3,4,・・・)をコーデ
ックに付与し、その番号順にコーデックを選んでモジュ
ールに搭載していた。例えば1〜8番目に動作するコー
デックは第1のモジュール、8〜16番目に動作するコ
ーデックは第2のモジュールに搭載していた。各モジュ
ールの(コーデックグループ)の出力タイミング例は図
9に示すようになる。
ルに搭載する装置構成は、実装スペースが小型化する他
に収容回線数の増減に応じて必要数のコーデックを過不
足なく実装することができる利点がある。必要でないコ
ーディックを省略すれば、装置コストが安価になり、消
費電力も低減することができる。
重化装置の構成では、モジュール単位で不要なコーデッ
クを削除すると、どのコーデックを削除する場合にも動
作タイミングの欠番号が連続するので、タイミング制御
回路に変更を加えない限り出力タイミングを等時間間隔
に保つことができなかった。
いは増加した場合にも回線収容数に応じた規模で制御回
路に変更を加えることなく等時間間隔に近い出力を得る
ことができる信号多重化装置を提供することを目的とす
る。また、制御回路に変更を加えることなく、不要な電
力を削減して等時間間隔の出力を得ることができる信号
多重化装置を提供し、セル化装置の小型化、伝送効率の
効率化を図ることができる信号多重化装置を提供するこ
とを目的とする。
は、信号処理回路としてのコーデックを動作順に選択す
るのではなく、1周期にわたって等時間間隔に動作する
コーデックを選んでモジュールあるいは全体を一つの基
板に搭載する。この構成によって任意のコーデックを削
除した場合にも、残りのコーデックは等時間間隔に動作
しているので、制御回路に変更を加えることなく等時間
間隔に近い出力を得ることができる。
される複数回線の信号をそれぞれ処理する複数の信号処
理回路と、この信号処理回路の出力タイミングを制御す
る制御回路と、前記信号処理回路の出力を時分割多重し
て任意の時間間隔の多重出力として出力する多重回路と
を備えた信号多重化装置において、信号処理の1周期に
わたって等時間間隔で動作する複数の前記信号処理回路
を一つのグループとし、このグループ単位で一つのモジ
ュールに搭載することを特徴とする。
ループとし、グループ単位でモジュールに搭載すること
で、収容回線数の増減に合わせてモジュール数を追加削
除しても等時間間隔に近いデータ出力が得られ、この際
に制御回路は信号処理回路を動作させるためにタイミン
グ信号の生成機構に変更を加える必要がない。
回路をモジュールに搭載することなく、制御回路と信号
処理回路とは同一基板上に搭載され、信号処理の1周期
にわたって等時間間隔で動作する複数の前記信号処理回
路を一つのグループとし、前記制御回路は、このグルー
プ単位で前記信号処理回路の動作を制御する手段を含む
ことを特徴とする。
動作を制御する手段は、前記信号処理回路のグループ単
位に電力供給制御を行う手段を含むことが好ましい。
ループとし、グループ単位で使用すれば収容回線数の増
減に合わせて使用しないグループへの電力供給を停止し
ても等時間間隔に近いデータ出力が得られ、簡単な制御
により消費電力を低減することができる。
入力される音声信号を処理するコーデックであり、複数
回線は並列に装置に収容され、この収容される複数の回
線の信号をそれぞれの信号処理回路に振り分ける回線選
択手段を備えることができ、またこの並列入力方式に代
えて、信号多重化装置に入力される信号が低ビットレー
トの信号が時分割多重された信号であり、この時分割多
重された信号をそれぞれの信号処理回路に振り分ける時
分割多重分離手段を設けることもできる。
施の形態を説明する。
多重化装置の構成を示す図である。この信号多重化装置
は、最大収容回線数が32で、回線数と等しい32個の
コーデックを8個ずつ4つのグループに分けてモジュー
ル化する場合の例である。
のコーデック(#1〜#32)が処理する回線を選択す
る回線選択回路SELと、32個のコーデック(COD
EC)の出力を多重して出力する多重回路MUXと、コ
ーデックおよび回線選択回路SELを制御する制御回路
CONTとを備える信号多重化装置であり、制御回路C
ONTは、各コーデックにその出力タイミング信号を与
えるためのタイミング信号生成部と、このタイミング信
号をコーデックごとに選択してコーデック制御信号を与
えるスイッチ(SW1)と、このスイッチを制御すると
ともに、回線選択回路SELに回線制御信号を与える制
御部とを備える。
は、32個のコーデックは、8個ずつ4つのグループに
分けられて第1のグループは第1のモジュールに搭載さ
れ、第2のグループは第2のモジュールに搭載され、第
3のグループは第3のモジュールに搭載され、第4のグ
ループは第4のモジュールに搭載され、各グループは等
時間間隔に動作するように、制御回路CONTからタイ
ミング信号が与えられることにある。
タイムチャートを参照して説明する。
信号を導くように回線選択回路SELを切り替える。ま
た制御回路CONTは、32個のコーデックが等時間間
隔に動作するようにタイミング信号をタイミング信号生
成部にて生成し、稼働するコーデックに対してタイミン
グ信号を供給する。ここで、タイミング信号の発生順に
コーデックに番号を付ける。これが図1のコーデックの
#1〜#32の番号である。
わせて等時間間隔に処理後のデータを出力するので、#
1、#5、#9、#13、#17、#21、#25、#
29の8個のコーデックのデータ出力タイミングもまた
等時間間隔になる。これらのコーデック群を第1のグル
ープとする。同様に#2、#6、#10、#14、#1
8、#22、#26、#30の8個のコーデック(第2
のグループ)、#3、#7、#11、#15、#19、
#23、#27、#31の8個のコーデック(第3のグ
ループ)、#4、#8、#12、#16、#20、#2
4、#28、#32の8個のコーデック(第4のグルー
プ)のデータ出力タイミングも等時間間隔になる。
モジュールに搭載されており、多重回路MUXにおい
て、コーデックから出力される処理後の音声信号を時分
割多重して多重出力信号として出力する。
クは8個で十分なので、任意のモジュール1個(例えば
第1のモジュール)を実装する。これら8個のコーデッ
クの中から回線数分のコーデックを選択して、タイミン
グ信号を供給し、回線選択回路SELにより信号経路を
形成する。第1のモジュール上のコーデックは、1、
5、9、13、17、21、25、29番目に動作する
ので、1、2、3、4、5、6番目に動作していた従来
例に比べて、等時間間隔に近い番号のコーデックを選択
することができる。例えば、図3に示すように、4回線
のとき、1、9、17、25番目を選択することによっ
て等時間間隔の出力が可能となる。3回線のときは、2
5番目を除いて、1、9、17番目を選択し、5回線の
ときは、5番目を追加して1、5、9、17、25番目
を選択する。このとき、第2〜第4のモジュールは使用
しないので実装する必要はなく、必要十分な規模の装置
を構成することができ、また、この装置は不必要な電力
を消費しない。
1、第3(または第2、第4)のモジュールを実装し、
同様の選択を行う。1、2、3、4、5、6番目と7、
8、9、10、11、12番目または1、2、3、4、
5、6番目と13、14、15、16、17、18番目
に動作していた従来例に比べて等時間間隔に近い番号の
コーデックを選択することができる。収容回線数が16
のときはモジュールを2個実装するだけでよく、等時間
間隔の出力を得ることができる。
隔に動作するコーデック群をグループとし、グループ単
位でモジュールに搭載するので、収容回線数の増減に合
わせてモジュール数を追加削除しても等時間間隔に近い
データ出力を得られる。この際、制御回路CONTは回
線選択回路SELの切り替えとタイミング信号の選択を
行うだけでよく、タイミング信号の生成機構に変更を加
える必要はない。
す。この実施の形態は、図1の信号多重化装置におい
て、コーデックをモジュールに搭載せず、本体基板に実
装する例である。
Tと同一基板に搭載されたコーデックを等時間間隔でグ
ループ分けし、このグループ単位で電源供給部PWから
の電源供給を制御するところにある。
は制御回路CONTによってオン/オフする電力スイッ
チ(SW2)を介して供給する。収容回線数が8回線以
下のときは、コーデックは8個で十分なので、任意の1
グループ(例えば第1のグループ)を使用する。このと
き、第2〜第4のグループは使用しないので、電力を供
給する必要はないから電力スイッチ(SW2)をオフに
する。コーデックの選択は第1の実施の形態と同様に行
う。収容回線数が9以上16以下のときは第1、第3
(または第2、第4)のグループを使用し、それ以外の
グループは使用しないので、電力スイッチをオフにし、
第1の実施の形態と同様にコーデックを選択する。
ック群をグループとし、グループ単位で使用すれば、収
容回線数の増減に合わせて使用しないグループへの電力
供給を停止しても等時間間隔に近いデータ出力が得ら
れ、簡単な制御により消費電力を低減することができ
る。この際、制御回路は回線選択回路の切り替えとタイ
ミング信号の選択を行うだけでよく、タイミング信号の
生成機構に変更を加える必要がない。
線数が32の場合を示したが、最大収容回線数がこれよ
りも大きい場合(例えば256回線)にも、等時間間隔
で動作するコーデック群をグループとすることによっ
て、同様の効果が得られることはいうまでもない。
を1グループにする場合で説明したが、最大収容回線数
の約数に等しい個数のコーデック群(例えば最大収容回
線数32なら4個や16個等)を1グループとする場合
にも、等時間間隔で動作するコーデック群をグループと
することによって、同様の効果が得られることはいうま
でもない。同様に、ちょうど約数にならない場合でも、
等時間間隔に近いコーデックを選択してグループ化する
ことによって、動作順にグループ化する場合に比べて実
施例と同様の効果を得ることができる。
回線選択回路SELが空間的に並列入力型である場合を
示したが、時分割的に多重入力される入力信号を複数の
コーデックに選択振り分けする場合でも同様の効果が得
られる。
用いることにより、制御回路に変更を加えなくても、収
容回線数に応じた規模で、かつコーデックからほぼ等し
い時間間隔の出力を得る信号多重化装置を構成すること
ができる。コーデックが搭載されたモジュールの増加削
減が容易であり、装置の小型化を図ることができる。ま
た、制御回路、特にそのコーデックの制御タイミング信
号生成部に変更を加えなくても、不要な電力を削減し、
かつコーデックからほぼ等しい時間間隔の出力を得る信
号多重化装置を構成することができる。
に使用することにより、装置の小型化を図ることがで
き、等時間間隔の多重出力信号をセル組み立てた回路に
与えることにより、高い通話品質を実現することがで
き、効率的にセルの伝送ができる装置を実現できる。
構成例を示す図。
出力タイミングを示す図。
力タイミングを示す図。
構成例を示す図。
Claims (6)
- 【請求項1】 入力される複数回線の信号をそれぞれ処
理する複数の信号処理回路と、この信号処理回路の出力
タイミングを制御する制御回路と、前記信号処理回路の
出力を時分割多重して任意の時間間隔の多重出力として
出力する多重回路とを備えた信号多重化装置において、 信号処理の1周期にわたって等時間間隔で動作する複数
の前記信号処理回路を一つのグループとし、このグルー
プ単位で一つのモジュールに搭載することを特徴とする
信号多重化装置。 - 【請求項2】 入力される複数回線の信号をそれぞれ処
理する複数の信号処理回路と、この信号処理回路の出力
タイミングを制御する制御回路と、前記信号処理回路の
出力を時分割多重して任意の時間間隔の多重出力として
出力する多重回路とを備えた信号多重化装置において、 前記制御回路および前記信号処理回路は同一基板上に搭
載され、 信号処理の1周期にわたって等時間間隔で動作する複数
の前記信号処理回路を一つのグループとし、 前記制御回路は、このグループ単位で前記信号処理回路
の動作を制御する手段を含むことを特徴とする信号多重
化装置。 - 【請求項3】 前記制御回路の前記信号処理回路の動作
を制御する手段は、前記信号処理回路のグループ単位に
電力供給制御を行う手段を含む請求項2記載の信号多重
化装置。 - 【請求項4】 前記信号処理回路は、低ビットレートで
入力される音声信号を処理するコーデックである請求項
1ないし3のいずれか記載の信号多重化装置。 - 【請求項5】 複数回線は並列に装置に収容され、この
収容される複数の回線の信号をそれぞれの信号処理回路
に振り分ける回線選択手段を備える請求項1ないし4の
いずれか記載の信号多重化装置。 - 【請求項6】 前記複数の信号処理回路に入力される複
数回線の信号は、低ビットレートの信号が時分割多重さ
れた信号であり、この時分割多重された信号をそれぞれ
の信号処理回路に振り分ける時分割多重分離手段を含む
請求項1ないし4のいずれか記載の信号多重化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20936397A JP3357581B2 (ja) | 1997-08-04 | 1997-08-04 | 信号多重化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20936397A JP3357581B2 (ja) | 1997-08-04 | 1997-08-04 | 信号多重化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1155279A true JPH1155279A (ja) | 1999-02-26 |
JP3357581B2 JP3357581B2 (ja) | 2002-12-16 |
Family
ID=16571706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20936397A Expired - Lifetime JP3357581B2 (ja) | 1997-08-04 | 1997-08-04 | 信号多重化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3357581B2 (ja) |
-
1997
- 1997-08-04 JP JP20936397A patent/JP3357581B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3357581B2 (ja) | 2002-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100582386B1 (ko) | 출력 및 입력 패킷 프로세싱 통신 장치, 트랜시버 유닛, 버퍼 시스템, 베이스밴드 시스템, 및 버퍼 시스템에 데이터를 저장하는 방법 | |
US20020184447A1 (en) | Multiport-ram memory device | |
US5146455A (en) | Wide range mixed rate TDM bus using a multiple of time slot interchange circuit switches | |
FI73111B (fi) | Kopplingsanordning foer utjaemnande av fasskillnader mellan linjetakten pao en till en pcm-telefoncentral anslutande pcm-tidsmultiplexledning och centraltakten hos denna telefoncentral. | |
JP3357581B2 (ja) | 信号多重化装置 | |
US6914901B1 (en) | System and method for communicating using multiple memory banks | |
KR19990005931A (ko) | Dsp 칩을 이용한 e1/t1용 음성 처리 모듈 | |
JP3388683B2 (ja) | 信号多重化装置 | |
RU2176131C2 (ru) | Устройство коммутации с временным разделением для электронной системы обмена данными | |
JP2005260397A (ja) | 時分割多重装置及び方法 | |
KR200317545Y1 (ko) | 데이터 순차 출력 장치를 구비한 시간 스위치 | |
KR900007066B1 (ko) | 대용량 타임슬롯 처리용 디지탈 집선장치 | |
JP3344319B2 (ja) | デマンドアサイン多重化装置とその制御方法 | |
JP2001054180A (ja) | 多重化処理装置 | |
JPS61146055A (ja) | 電子交換機 | |
EP1282330A2 (en) | Apparatus for switching time division multiplex channels | |
KR930009629B1 (ko) | 양방향 1k 타임슬럿 교환회로 | |
KR100462875B1 (ko) | 유무선 통신 시스템의 2m - 8m 데이터 변환 장치 | |
KR20040028300A (ko) | 듀얼-레이트 에이티엠 스위칭 장치 | |
JPH02271743A (ja) | データ通信方式 | |
JP2000004254A (ja) | パケット多重化装置及び方法 | |
JP2001238280A (ja) | タイムスイッチ | |
JPH04282928A (ja) | 多重化装置 | |
JPH0993267A (ja) | セル多重化回路及び多重化方法 | |
JPH0736544B2 (ja) | データ多重・分離方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |