JP2005260397A - 時分割多重装置及び方法 - Google Patents
時分割多重装置及び方法 Download PDFInfo
- Publication number
- JP2005260397A JP2005260397A JP2004066707A JP2004066707A JP2005260397A JP 2005260397 A JP2005260397 A JP 2005260397A JP 2004066707 A JP2004066707 A JP 2004066707A JP 2004066707 A JP2004066707 A JP 2004066707A JP 2005260397 A JP2005260397 A JP 2005260397A
- Authority
- JP
- Japan
- Prior art keywords
- data
- division multiplexing
- buffers
- time division
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
異なるレートのデータを時分割多重する。
【解決手段】
クロック・データ再生装置121〜12nは、入力データD1〜Dnを再生してバッファ141〜14nに印加し、入力データD1〜Dnからクロックを再生し、その再生クロックからデータD1〜DnのデータレートX1〜Xn(bps)を検出し、CPU16に通知する。CPU16は、各データD1〜Dnの優先度に関するユーザの指定に従い各データD1〜Dnに帯域を割当てる。タイミング制御回路24は、CPU16から指定される割当て帯域になるように各バッファ141〜14nの読み出しを制御する。各バッファ141〜14nは、制御符号及びチャネル識別子付きのデータを、タイミング制御回路24からの指示に従って、出力する。多重回路26は、バッファ141〜14nの出力データを多重する。
【選択図】
図1
Description
10B/8B変換回路44,判定回路46及び8B/10B変換回路48によりアイドルパターンを削除するので、多重後での伝送容量の無駄を低減できる。アイドルパターンが存在しない場合には、最大で回路44,46,48での処理時間に相当する遅延をもたらすことがありうる。
12(121〜12n):クロック・データ再生装置(CDR)
14(141〜14n):バッファ
16:CPU
18:バッファ制御装置
20:帯域割当てテーブル
22:クロック発生装置
24:タイミング制御回路
26:多重回路
28:アイドルパターン発生回路
30:出力端子
40,42:スイッチ
44:10B/8B変換回路
46:判定回路
48:8B/10B変換回路
50:FIFO(First-In First-Out)メモリ
52:制御符号・チャネル識別子発生回路
54:付加回路
60:データ列
62:クロック・データ再生装置(CDR)
64:バッファ
66:CPU
68:スイッチ(DEMUX)
701〜70n:出力ポート
Claims (9)
- データ(D1〜Dn)が入力する複数のデータ入力端子(10)と、
当該複数のデータ入力端子(10)からのデータ(D1〜Dn)をそれぞれ一時記憶し、チャネル識別子を付加して記憶データを出力する複数のバッファ(14)と、
各データ(D1〜Dn)に対する割当帯域を記憶する割当帯域テーブル(20)と、
所定サイクル単位で当該割当帯域テーブル(20)に従う帯域になり且つ互いに異なる時間軸上に位置するように、当該複数のバッファからのデータ読み出しを制御するタイミング制御回路(24)と、
当該複数のバッファ(14)から読み出された各データを時間軸上で多重する多重回路(26)
とを具備することを特徴とする時分割多重装置。 - 更に、
当該データ入力端子(10)からの各データ(D1〜Dn)のデータレート(X1〜Xn)を検出するデータレート検出器(12)と、
各データ(D1〜Dn)の優先度、及び当該データレート検出器(12)で検出された各データ(D1〜Dn)のデータレート(X1〜Xn)に従い、各データ(D1〜Dn)に対する割当帯域を決定し、当該割当帯域テーブル(20)に格納する割当帯域決定装置(16)
とを具備することを特徴とする請求項1に記載の時分割多重装置。 - 更に、当該多重回路(26)によるデータ多重の空きスロットを埋めるアイドルパターンを発生するアイドルパターン発生回路(28)を具備することを特徴とする請求項1又は2に記載の時分割多重装置。
- 当該複数のバッファの各々は、入力データに含まれるアイドルパターンを除去する装置(40,42,44,46,48)を具備する請求項1乃至3の何れか1項に記載の時分割多重装置。
- 複数の入力データ(D1〜Dn)をそれぞれ別のバッファ(14)に一時記憶する一時記憶ステップと、
当該バッファに一時記憶したデータにチャネル識別子を付加するチャネル識別付加ステップと、
各データ(D1〜Dn)に対する割当帯域に従い、所定サイクルで当該割当帯域になるように、各バッファからチャネル識別子付きのデータを読み出す読み出しステップと、
各バッファから読み出されたチャネル識別子付きデータを時間軸上で多重する多重ステップ
とを具備することを特徴とする時分割多重方法。 - 更に、
当該複数の入力データ(D1〜Dn)のデータレート(X1〜Xn)を検出するデータレート検出ステップと、
各データ(D1〜Dn)の優先度及び当該データレート(X1〜Xn)に従い、各データ(D1〜Dn)に対する割当帯域を決定する割当帯域決定ステップ
とを具備することを特徴とする請求項5に記載の時分割多重方法。 - 当該多重ステップは、各バッファから読み出されたチャネル識別子付きデータを時間軸上で多重した後に空きスロットがある場合に、更に当該空きスロットを埋めるアイドルパターンを多重することを特徴とする請求項5又は6に記載の時分割多重方法。
- 当該一時記憶ステップは、複数の入力データ(D1〜Dn)の内の1以上のデータからアイドルパターンを除去するステップを具備する請求項5乃至7の何れか1項に記載の時分割多重方法。
- 当該一時記憶ステップは、複数の入力データ(D1〜Dn)の内の低い優先度の1以上のデータからアイドルパターンを除去するステップを具備する請求項5乃至7の何れか1項に記載の時分割多重方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066707A JP4033152B2 (ja) | 2004-03-10 | 2004-03-10 | 時分割多重装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066707A JP4033152B2 (ja) | 2004-03-10 | 2004-03-10 | 時分割多重装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005260397A true JP2005260397A (ja) | 2005-09-22 |
JP4033152B2 JP4033152B2 (ja) | 2008-01-16 |
Family
ID=35085728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004066707A Expired - Fee Related JP4033152B2 (ja) | 2004-03-10 | 2004-03-10 | 時分割多重装置及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4033152B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116453A (ja) * | 2005-10-20 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 電力線通信装置及びデータ中継方法 |
KR101149988B1 (ko) * | 2009-11-27 | 2012-05-31 | 정제명 | 데이터 입력속도에 적응적인 tdm 통신장치 및 방법 |
JP2012109915A (ja) * | 2010-11-19 | 2012-06-07 | Fujitsu Telecom Networks Ltd | 制御装置、伝送装置および伝送システム |
JP2013521743A (ja) * | 2010-03-05 | 2013-06-10 | トムソン ライセンシング | 適応型ストリーミングシステムにおけるビットレート調整 |
CN109379207A (zh) * | 2017-08-08 | 2019-02-22 | 华为技术有限公司 | 一种业务复用方法、业务解复用方法以及相关设备 |
-
2004
- 2004-03-10 JP JP2004066707A patent/JP4033152B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116453A (ja) * | 2005-10-20 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 電力線通信装置及びデータ中継方法 |
KR101149988B1 (ko) * | 2009-11-27 | 2012-05-31 | 정제명 | 데이터 입력속도에 적응적인 tdm 통신장치 및 방법 |
JP2013521743A (ja) * | 2010-03-05 | 2013-06-10 | トムソン ライセンシング | 適応型ストリーミングシステムにおけるビットレート調整 |
JP2012109915A (ja) * | 2010-11-19 | 2012-06-07 | Fujitsu Telecom Networks Ltd | 制御装置、伝送装置および伝送システム |
CN109379207A (zh) * | 2017-08-08 | 2019-02-22 | 华为技术有限公司 | 一种业务复用方法、业务解复用方法以及相关设备 |
JP2020530959A (ja) * | 2017-08-08 | 2020-10-29 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | サービス多重化方法、サービス多重分離方法、及び関連デバイス |
JP6992939B2 (ja) | 2017-08-08 | 2022-01-13 | ホアウェイ・テクノロジーズ・カンパニー・リミテッド | サービス多重化方法、送信デバイス、及びネットワークデバイス |
US11349595B2 (en) | 2017-08-08 | 2022-05-31 | Huawei Technologies Co., Ltd. | Service multiplexing method, service demultiplexing method, and related device |
Also Published As
Publication number | Publication date |
---|---|
JP4033152B2 (ja) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8837492B2 (en) | Multiplexed data stream circuit architecture | |
US20130044756A1 (en) | System for TDM Data Transport Over Ethernet Interfaces | |
JP2010263610A (ja) | 伝送装置、通信制御方法、集線装置及び伝送システム | |
WO2008125059A1 (en) | Multiplexed data stream timeslot map | |
US8976796B2 (en) | Bandwidth reuse in multiplexed data stream | |
JP2008113395A (ja) | 光送信器のフレーム生成回路および光伝送方法 | |
JP2013062687A (ja) | データ多重伝送システム、多重伝送信号受信装置、多重伝送信号受信モジュール及び多重伝送信号送信装置 | |
JP2005218109A (ja) | 異なる同期信号を多重化するための時分割多重化フレーム及びその送受信方法 | |
JP5558564B2 (ja) | 可変ビットレート機器 | |
JP4033152B2 (ja) | 時分割多重装置及び方法 | |
JP2007096665A (ja) | 多重化装置及び分離装置 | |
JP2006270792A (ja) | フレーム伝送方法及び装置 | |
JP5467535B2 (ja) | 多重伝送システム、多重装置、多重分離装置、及び多重伝送方法 | |
JP4073312B2 (ja) | シリアル圧縮バス・インタフェース回路およびシリアル圧縮データを送る方法 | |
US20090110005A1 (en) | Switching circuit and switching method | |
JP2003274434A (ja) | Wdm装置及びクライアント装置及びwdmネットワーク | |
JP2011239059A (ja) | デジタルデータ送信装置、受信装置、送信方法、受信方法及びプログラム | |
JP2005260820A (ja) | 無瞬断切替装置 | |
JP2001094954A (ja) | 画像配信システムおよびその方法 | |
JP4998367B2 (ja) | データ伝送装置および帯域割当方法 | |
JP2888286B2 (ja) | 回線設定装置 | |
JP3388683B2 (ja) | 信号多重化装置 | |
JP2008103921A (ja) | ジッタバッファ回路 | |
KR20070008898A (ko) | 카운터를 이용하여 동기 데이터를 전송하는Residential 이더넷 노드 장치 및 그 동기데이터 전송 방법 | |
WO2019111554A1 (ja) | シリアルデータ伝送装置およびクロック再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |