JP2001238280A - タイムスイッチ - Google Patents

Abstract

(57)【要約】 【課題】 入ハイウェイをトーン入力のために用いるこ
となしにトーンデータの送出を行うことができ、これに
より効率的な構成を実現することを可能とする。 【解決手段】 各入ハイウェイ２を介してそれぞれ到来
したｍ×ｎチャネルのＰＣＭデータを、多重回路１２に
より時分割多重した上で交換メモリ１３に与え、交換メ
モリ１３に順に取り込み、記憶する。トーン発生回路４
より与えられる原信号データを、トーンメモリ１８に取
り込み、記憶する。アドレス発生部２０は、交換メモリ
１３からＰＣＭデータを順次出力させつつ、トーンデー
タを送出する必要がある出チャネルに対応するタイミン
グでは並行して、トーンメモリ１８からトーンデータあ
るいは原信号データを出力させる。これら交換メモリ１
３およびトーンメモリ１８のそれぞれの出力のいずれか
をセレクタ１９で選択した上で、分離回路１４によりｍ
本に分離して各出ハイウェイ３へと送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キーテレフォンや
ＰＢＸなどのディジタル交換機に搭載されるタイムスイ
ッチに関する。

【０００２】

【従来の技術】図６は従来のタイムスイッチの要部構成
を示すブロック図である。

【０００３】この図において、符号１を付してあるのが
タイムスイッチである。そしてこのタイムスイッチ１に
は、ｍ本ずつの入ハイウェイ２（2-1，…2-k，2-m）お
よび出ハイウェイ３（3-1，…3-k，3-m）が接続されて
いる。なお図６において“ｋ”は、［ｍ−１］に相当す
る。

【０００４】タイムスイッチ１では、入ハイウェイ２の
それぞれを介して到来する信号がシリアルパラレル変換
回路（Ｓ／Ｐ変換回路）１１（11-1，…11-k，11-m）に
よってそれぞれパラレル化された後、多重回路１２によ
り１本のパラレル信号に時分割多重化される。入ハイウ
ェイ２はそれぞれｎチャネルを収容している。従って多
重回路１２の出力信号には、ｍ×ｎチャネル分のデータ
が時分割多重されている。

【０００５】このｍ×ｎチャネル分のデータは、交換メ
モリ１３に順番に書き込まれる。

【０００６】交換メモリ１３に書き込まれたデータは、
その出力先に割り当てられたタイムスロットにおいて交
換メモリ１３から出力される。かくして、ｍ×ｎチャネ
ル分のデータが、多重回路１２から出力された際とは異
なる順序で並んだ信号が作成され、これが分離回路１４
に与えられる。

【０００７】分離回路１４は、交換メモリ１３から出力
される信号から、ｎチャネル分ずつのデータを抽出し、
ｍ本の信号に分離する。そしてここで分離されたｍ本の
信号は、ｍ個のパラレル／シリアル変換回路（Ｐ／Ｓ変
換回路）１５（15-1，…15-k，15-m）によってそれぞれ
シリアル化された後、出ハイウェイ3-1〜3-mのそれぞれ
へと送出される。

【０００８】かくして、交換メモリ１３からの各チャネ
ルのデータの出力順序を任意に変更することで、入側の
各チャネルと出側の各チャネルとを入れ替えることが可
能で、任意のチャネル交換が行えるのである。

【０００９】さて、このようなタイムスイッチが搭載さ
れるディジタル交換機では、サービス状態や回線状態の
報知のために、種々のトーンを出力する。すなわち、端
末として接続された電話機がオフフックされた場合に
は、ダイヤルができる状態であればその旨を示すダイヤ
ルトーンを、また回線が塞がっているなどのためにダイ
ヤルができない状態であればその旨を示すビジートーン
を、前記オフフックされた電話機に向けて送出する。

【００１０】そこで従来よりディジタル交換機では、入
ハイウェイ２のいくつかをトーンデータまたはトーンデ
ータの元となる原信号データの入力ために割り当て、タ
イムスイッチ１によるチャネル交換によって任意の送出
先へ向けて、任意のトーンのトーンデータを送出するよ
うにしている。

【００１１】図６の例では、１本の入ハイウェイ2-mを
トーンデータまたはトーンデータの元となる原信号デー
タの入力ために割り当て、ここにトーン発生回路４を接
続している。

【００１２】ところが、タイムスイッチ１は、入ハイウ
ェイ２と出ハイウェイ３とが同数であり、入ハイウェイ
２と出ハイウェイ３とが対をなす。このため、トーン入
力のために割り当てられた入ハイウェイ２に対応する出
ハイウェイ３（図６の場合は例えば出ハイウェイ3-m）
は使用されないこととなり、回路的に無駄が多くなって
いる。

【００１３】ところで近年のディジタル交換機では、サ
ービスの多様化のために様々なトーンが必要となってい
る。このため、それらの様々なトーンの全てを個々にタ
イムスイッチに入力するのでは、トーン入力のために割
り付けなければならない入ハイウェイのチャネル数が膨
大となってしまう。

【００１４】しかしながらトーンのうちには、同一の原
信号（ある周波数の連続信号）の断続パターンを異なら
せたものが含まれている。そこで従来より、原信号デー
タのみをタイムスイッチへと供給し、バッファメモリか
らの出力の際に断続パターンを作成することで個々のト
ーンを作成することが行われている。

【００１５】この場合、タイムスイッチを制御する制御
ＣＰＵは、チャネル交換のための制御に加えて、断続パ
ターンの形成のための制御をも行わなければならない。
このためトーンの種類が増えるに従い、制御ＣＰＵの処
理は著しく複雑となっており、制御ＣＰＵの負荷が増大
している。

【００１６】特に従来のタイムスイッチでは、１つの断
続制御により生成されるトーンデータは単一のチャネル
にしか出力できないので、個々のチャネルに関して断続
制御を行う必要があり、制御ＣＰＵの負荷が非常に増大
している。

【００１７】

【発明が解決しようとする課題】以上のように従来のタ
イムスイッチでは、一部の入ハイウェイをトーン入力の
ために割り当て、ここにトーンデータや原信号データを
挿入するようにしているので、その入ハイウェイに対応
する出ハイウェイが未使用となり、回路的な無駄が大き
いという不具合があった。

【００１８】また従来のタイムスイッチでは、所定の断
続パターンを持つトーンを生成するべく、原信号データ
が入力されて、かつその原信号データの出力に当り断続
制御がなされる場合には、個々のチャネルに関して断続
制御を行う必要があり、そのような制御を行う外部制御
手段の負担が大きいという不具合があった。

【００１９】また従来のタイムスイッチでは、所定の断
続パターンを持つトーンを生成するべく、原信号データ
が入力されて、かつその原信号データの出力に当り断続
制御がなされる場合には、断続制御の全てを外部制御手
段が行う必要があったため、外部制御手段の負担が大き
いという不具合があった。

【００２０】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは第１に、入ハイ
ウェイをトーン入力のために用いることなしにトーンデ
ータの送出を行うことができ、これにより効率的な構成
を実現することが可能なタイムスイッチを提供すること
にある。

【００２１】また本発明が目的とするところは第２に、
原信号データの出力に際して断続制御がなされることで
生成したトーンデータを再利用することを可能とし、こ
れにより断続制御の簡略化を図ることが可能なタイムス
イッチを提供することにある。

【００２２】また本発明が目的とするところは第３に、
原信号データの出力における断続制御を独自に行うこと
が可能であり、これにより外部制御手段の負担を軽減す
ることが可能なタイムスイッチを提供することにある。

【００２３】

【課題を解決するための手段】前記第１の目的を達成す
るために第１の発明は、外部に設けられた例えば制御Ｃ
ＰＵなどの外部制御手段からの制御に基づいてそれぞれ
ｎチャネル（ｎは２以上の整数）の例えばＰＣＭデータ
などの伝送データが時分割多重されるｍ本（ｍは２以上
の整数）ずつの入ハイウェイおよび出ハイウェイの間で
チャネル交換を行うタイムスイッチにおいて、前記ｍ本
の入ハイウェイを介して到来するｍ×ｎチャネルの伝送
データを所定順序で時分割多重する例えば多重回路など
の多重手段と、この多重手段により得られた信号中に多
重されているｍ×ｎチャネルの伝送データをそれぞれ取
り込んで記憶する、例えば交換メモリおよびアドレス発
生部からなる第１記憶手段と、外部から与えられるトー
ンデータあるいはトーンデータの元となる原信号データ
を取り込んで記憶する、例えばトーンメモリおよびアド
レス発生部からなる第２記憶手段と、前記第１記憶手段
に記憶されたｍ×ｎチャネルの伝送データを、それらが
前記外部制御手段から任意に指定された順序で時分割多
重された状態となるように前記第１記憶手段から順次出
力させるとともに、このｎ×ｍチャネルの伝送データが
それぞれ出力される出タイムスロットのうちの前記外部
制御手段から任意に指定された出タイムスロットにおい
て前記トーンデータあるいは前記原信号データを前記第
２記憶手段から出力させる例えばアドレス発生部などの
読出制御手段と、前記出タイムスロットのうち、前記伝
送データを送出すべき出チャネルに対応する出タイムス
ロットでは前記第１記憶手段の出力を、またトーンデー
タを送出すべき出チャネルに対応する出タイムスロット
では前記第２記憶手段の出力をそれぞれ選択出力する例
えばセレクタなどの選択手段と、この選択手段の選択出
力における各出タイムスロットの状態に基づいて前記選
択出力を所定のｎチャネルずつｍ本に分離する例えば分
離回路などの分離手段とを備えた。

【００２４】このような手段を講じたことにより、トー
ンデータあるいは原信号データは、第２記憶手段に取り
込まれて記憶され、第１記憶手段には記憶されない。そ
して、各出チャネルに対応する出タイムスロットのうち
でトーンデータを送出すべき出チャネルに対応する出タ
イムスロットにおいて選択手段により、第１記憶手段か
らの出力が第２記憶手段からの出力で置き換えられるこ
ととなり、トーンデータが出チャネルへと送出される。
従って、入チャネルにトーンデータを供給すること無し
に、出チャネルへのトーンデータの送出が実現される。

【００２５】また前記第２の目的を達成するために第２
の発明は、前記第１の発明における前記出タイムスロッ
トが設定されているのとは異なる期間に折返しチャネル
用の折返しタイムスロットを設定するとともに、この折
返しタイムスロットに前記原信号データを所定のトーン
データとなるように前記第２記憶手段から出力させる例
えばアドレス発生部や読出制御回路などの折返しトーン
読出手段を備え、さらに前記第２記憶手段を、前記折返
しタイムスロットへの出力も取り込んで記憶するものと
した。

【００２６】このような手段を講じたことにより、折返
しタイムスロットへの原信号データの出力の際に断続パ
ターンなどが与えられてトーンデータが生成され、この
トーンデータが第２記憶手段に記憶される。従ってこの
第２記憶手段に記憶されたトーンデータは、そのままで
複数の出タイムスロットへと出力することが可能とな
る。

【００２７】また前記第３の目的を達成するために第３
の発明は、前記第２の発明における前記折返しトーン読
出手段を、予め設定されたパターンデータに従って、前
記第２記憶手段からの前記原信号データの出力を前記外
部制御手段の制御を介することなく自動制御するものと
した。

【００２８】このような手段を講じたことにより、トー
ンデータを生成するための原信号データの出力制御が内
部的に自動的に行われ、外部制御手段の制御が必要とさ
れない。

【００２９】また前記第３の目的を達成するために第４
の発明は、前記第２の発明における前記折返しトーン読
出手段を、前記第２記憶手段からの前記原信号データの
出力を前記外部制御手段の制御の下に行う例えばアドレ
ス発生部などの第１制御手段と、予め設定されたパター
ンデータに従って、前記第２記憶手段からの前記原信号
データの出力を前記外部制御手段の制御を介することな
く自動制御する例えば読出制御回路などの第２制御手段
と、前記第１制御手段および前記第２制御手段を選択的
に前記第２記憶手段に接続する例えばセレクタなどの制
御切換手段とを備えた。

【００３０】このような手段を講じたことにより、トー
ンデータを生成するための原信号データの出力制御が、
外部制御手段の制御に応じて柔軟に行うことも、外部制
御手段の制御を必要とせずに内部的に自動的に行うこと
も可能となる。

【００３１】さらに第５の発明は、前記第３または第４
の発明における前記パターンデータを、前記外部制御手
段によって任意に更新可能とした。

【００３２】このような手段を講じたことにより、自動
生成するトーンデータを必要に応じて変更することが可
能となる。

【００３３】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態につき説明する。

【００３４】図１は本実施形態に係るタイムスイッチを
搭載したディジタル交換機の要部構成を示すブロック図
である。なお、図６と同一部分には、同一符号を付して
ある。

【００３５】この図において、破線で囲い、かつ符号５
を付して示されるのがタイムスイッチである。

【００３６】このタイムスイッチ５には、ｍ本ずつの入
ハイウェイ２（2-1〜2-m）および出ハイウェイ３（3-1
〜3-m）が接続されている。これらの入ハイウェイ２お
よび出ハイウェイ３は、それぞれ１つずつが対をなして
いる。そしてこれらの入ハイウェイ２および出ハイウェ
イ３には、対をなすものに共通にコーデック６（6-1〜6
-n）が接続される。一対の入ハイウェイ２および出ハイ
ウェイ３には、最大でｎ個（ｎは、入ハイウェイ２およ
び出ハイウェイ３での多重数）のコーデック６が接続可
能である。なお、図１では入ハイウェイ2-1および出ハ
イウェイ3-1に対するコーデック６の接続状況を示して
あるが、他の入ハイウェイ２および出ハイウェイ３につ
いても同様にコーデック６が接続される。

【００３７】そしてタイムスイッチ５は、コーデック６
のそれぞれから、入ハイウェイ２上の各コーデック６に
割り当てられたチャネルへと送出されたＰＣＭデータを
受け、これらのＰＣＭデータをその出力元のコーデック
６との接続先のコーデック６に出ハイウェイ上で割り当
てられたチャネルへと送出することで、コーデック６間
の交換接続を行う。

【００３８】またタイムスイッチ５には、トーン発生回
路４が接続されている。そしてタイムスイッチ５は、こ
のトーン発生回路４から出力される原信号データを、連
続的または断続的に出力することで所定の断続パターン
を持ったトーンデータを生成しつつ、トーンの送出対象
となっているコーデック６に出ハイウェイ上で割り当て
られたチャネルへと送出する。

【００３９】さらにタイムスイッチ５には、制御ＣＰＵ
７が接続されている。そしてタイムスイッチ５は、制御
ＣＰＵ７から設定される交換制御データに基づいて交換
処理を行う。またタイムスイッチ５は、制御ＣＰＵ７か
ら設定されるパターン情報に基づいて原信号データの出
力における断続制御を行う。

【００４０】さて、タイムスイッチ５は同図に示すよう
に、ｍ個のシリアル／パラレル変換回路（Ｓ／Ｐ変換回
路）１１（11-1〜11-m）、多重回路１２、交換メモリ１
３、分離回路１４、ｍ個のパラレル／シリアル変換回路
（Ｐ／Ｓ変換回路）１５（15-1〜15-m）、シリアル／パ
ラレル変換回路（Ｓ／Ｐ変換回路）１６、セレクタ１
７、トーンメモリ１８、セレクタ１９、アドレス発生部
２０、読出制御回路２１およびセレクタ２２を有してい
る。

【００４１】ここでＳ／Ｐ変換回路１１には、入ハイウ
ェイ２がそれぞれ接続されている。そしてＳ／Ｐ変換回
路１１はそれぞれ、入ハイウェイ２を介して到来するシ
リアル信号をパラレル信号に変換して多重回路１２に与
える。

【００４２】多重回路１２は、各Ｓ／Ｐ変換回路１１か
らそれぞれ与えられるｍ本のパラレル信号を、１本のパ
ラレル信号に時分割多重する。入ハイウェイ２はそれぞ
れｎチャネルを収容している。従って多重回路１２の出
力信号には、ｍ×ｎチャネル分のＰＣＭデータが時分割
多重されている。

【００４３】交換メモリ１３は、交換すべきＰＣＭデー
タを一時的に記憶しておくためのバッファメモリであ
る。この交換メモリ１３は、Ｓ／Ｐ変換回路１６から与
えられるパラレル信号に多重されている各ＰＣＭデータ
を、アドレス発生部２０から出力される書込みアドレス
に応じた記憶領域に記憶する。また交換メモリ１３は、
アドレス発生部２０から出力される読出しアドレスに応
じた記憶領域に記憶してあるＰＣＭデータをセレクタ１
９へと与える。

【００４４】分離回路１４は、セレクタ１９から与えら
れるパラレル信号から、ｎチャネル分ずつのデータを抽
出してｍ本のパラレル信号に分離する。そして分離回路
１４は、分離したｍ本のパラレル信号を、Ｐ／Ｓ変換回
路15-1〜15-mにそれぞれ与える。

【００４５】Ｐ／Ｓ変換回路１５はそれぞれ、分離回路
１４から与えられるパラレル信号をシリアル信号化す
る。Ｐ／Ｓ変換回路１５には、出ハイウェイ３がそれぞ
れ接続されており、その接続された出ハイウェイ３に上
記生成したシリアル信号を送出する。

【００４６】Ｓ／Ｐ変換回路１６は、トーン発生回路４
からシリアルデータとして到来する原信号データをパラ
レルデータに変換してセレクタ１７に与える。

【００４７】セレクタ１７には、Ｓ／Ｐ変換回路１１か
ら与えられる原信号データの他に、セレクタ１９からの
出力データが入力されている。そしてセレクタ１７は、
アドレス発生部２０から出力されるアドレスに従って、
Ｓ／Ｐ変換回路１１から与えられる原信号データおよび
セレクタ１９からの出力データのいずれか一方を選択
し、この選択したデータをトーンメモリ１８へと与え
る。

【００４８】トーンメモリ１８は、原信号データおよび
セレクタ１９から出力されたトーンデータを一時的に記
憶しておくためのバッファメモリである。トーンメモリ
１８には、原信号データを記憶するための記憶領域と、
トーンデータを記憶する記憶領域とが個別に設定されて
いる。このトーンメモリ１８は、セレクタ１７から与え
られる原信号データまたはトーンデータを、アドレス発
生部２０から与えられる書込みアドレスに応じた記憶領
域に記憶する。またトーンメモリ１８は、セレクタ２２
を介して与えられる読出しアドレスに応じた記憶領域に
記憶してある原信号データまたはトーンデータをセレク
タ１９へと与える。なお、読出しアドレスの制御によ
り、原信号データの出力が必要に応じて断続され、原信
号データを所定の断続パターンを持ったトーンデータと
してトーンメモリ１８から出力される。

【００４９】セレクタ１９は、アドレス発生部２０から
出力されるアドレスに従って、交換メモリ１３から与え
られるＰＣＭデータおよびトーンメモリ１８から与えら
れるトーンデータのいずれかを選択し、その選択したデ
ータを分離回路１４およびセレクタ１７へと与える。

【００５０】アドレス発生部２０は、入ハイウェイ２を
介して到来する各チャネルのＰＣＭデータを交換メモリ
１３の各チャネルに対応する所定の記憶領域に書き込む
ように所定の順序で巡回的に第１書込みアドレスを生成
し、この第１書込みアドレスを交換メモリ１３に与え
る。またアドレス発生部２０は、トーン発生回路４から
出力される複数チャネル（ここでは３２チャネル）の原
信号データをトーンメモリ１８の各チャネルに対応する
所定の記憶領域に書き込むように所定の順序で巡回的に
第２書込みアドレスを生成し、この第２書込みアドレス
をトーンメモリ１８に与える。さらにアドレス発生部２
０は、上述の第２書込みアドレスの合間で、かつセレク
タ１９からの出力信号中に設定されている折返しチャネ
ル（後述する）に同期したタイミングで、折返しチャネ
ルに送出されたトーンデータを各折返しチャネルに対応
する所定の記憶領域に書き込むように所定の順序で巡回
的に第３書込みアドレスを生成し、この第３書込みアド
レスをトーンメモリ１８に与える。

【００５１】一方、アドレス発生部２０には、コネクシ
ョンメモリ２０ａが設けられており、このコネクション
メモリ２０ａに制御ＣＰＵ７により交換制御データが書
き込まれる。そしてアドレス発生部２０は、このコネク
ションメモリ２０ａに書き込まれた交換制御データに基
づいて、１フレーム期間（通常は１２５μｓ）にｍ×ｎ
個が設定された出タイムスロットに、その出タイムスロ
ットに出力すべきＰＣＭデータが格納された記憶領域の
アドレス（交換メモリ１３のアドレスとトーンメモリ１
８のアドレスとが混在する）を第１読出しアドレスとし
て生成し、この第１読出しアドレスを交換メモリ１３、
セレクタ１９およびセレクタ２２に与える。またアドレ
ス発生部２０は、前記出タイムスロットの合間に設定さ
れた３２個の折返しタイムスロットに、トーンメモリ１
８にてトーンデータを記憶するために割り当てられた記
憶領域のアドレスを所定の順序で生成し、これを第２読
出しアドレスとして交換メモリ１３、セレクタ１９およ
びセレクタ２２に与える。なお３２個の折返しタイムス
ロットは、それぞれ３２チャネルの折返しチャネルに対
応する。

【００５２】読出制御回路２１は、制御ＣＰＵ７から設
定されている複数のパターンデータのいずれかに基づい
て、アドレス発生部２０が発生する読出しアドレスとは
別に独自に読出しアドレスを発生し、セレクタ２２へと
与える。また読出制御回路２１は、パターンデータに基
づいてＣＰＵ／ＡＵＴＯ信号を発生し、セレクタ２２へ
と与える。

【００５３】セレクタ２２は、アドレス発生部２０から
与えられる読出しアドレスおよび読出制御回路２１から
与えられる読出しアドレスのいずれかを、読出制御回路
２１から与えられるＣＰＵ／ＡＵＴＯ信号に応じて選択
し、トーンメモリ１８へと与える。

【００５４】ところで読出制御回路２１は図２に示すよ
うに、チャネルコード発生回路３０、ワークメモリ３
１、パターンメモリ３２、タイム更新回路３３、比較回
路３４、状態更新回路３５およびアドレス作成回路３６
を有してなる。

【００５５】チャネルコード発生回路３０は、折返しタ
イムスロットに同期したタイミングで、その折返しタイ
ムスロットに対応した折返しチャネルのそれぞれを識別
するための所定のチャネルコードを順次発生し、ワーク
メモリ３１およびパターンメモリ３２に与える。

【００５６】ワークメモリ３１には図３に模式的に示す
ように、折返しチャネルのそれぞれについて、そのチャ
ネルのトーンデータの現在の状態を示す現状データを記
憶する記憶領域が設定されている。そしてワークメモリ
３１は、チャネルコード発生回路３０から与えられるチ
ャネルコードにより示される折返しチャネルの現状デー
タを出力する。なお現状データは状態コードStateとタ
イムスタンプTime1とからなり、状態コードStateは状態
更新回路３５およびパターンメモリ３２へ、またタイム
スタンプTime1はタイム更新回路３３および比較回路３
４へそれぞれ与えられる。

【００５７】パターンメモリ３２には図４に模式的に示
すように、アドレスに対応して、パターンデータを記憶
する記憶領域が設定されている。なおここでのアドレス
は、チャネルコード発生回路３０から与えられるチャネ
ルコードと、ワークメモリ３１から与えられる状態コー
ドState1との組み合わせにより示されるそしてパターン
メモリ３２は、これらの記憶領域に制御ＣＰＵ７により
任意に書き込まれるパターンデータを記憶保持してお
き、与えられているアドレスが示す記憶領域に記憶され
たパターンデータを出力する。なおパターンデータは、
ＣＰＵ／ＡＵＴＯデータC/A、トーン種別コードTypeお
よび継続時間データTime2の３つのデータからなる。Ｃ
ＰＵ／ＡＵＴＯデータC/Aは、ＣＰＵ／ＡＵＴＯ信号と
してセレクタ２２へ与えられる。トーン種別コードType
は、状態更新回路３５およびアドレス作成回路３６のそ
れぞれへ与えられる。そして継続時間データTime2は、
比較回路３４に与えられる。

【００５８】タイム更新回路３３は、１フレーム（１２
５μｓ）毎にワークメモリ３１内の各タイムスタンプの
値を「＋１」する。またタイム更新回路３３は、状態更
新回路３５からのリセット指示に応じて、その際にチャ
ネルコードにより指定された記憶領域に記憶されている
タイムスタンプの値を「０」にリセットする。

【００５９】比較回路３４は、ワークメモリ３１から与
えられるタイムスタンプTime1の値とパターンメモリ３
２から与えられる継続時間データTime2の値とを比較
し、両値が一致した場合にその旨を状態更新回路３５へ
と通知する。

【００６０】状態更新回路３５は、比較回路３４から一
致が通知される毎に、その際にチャネルコードにより指
定された記憶領域に記憶されている状態コードの値を
「＋１」する。また状態更新回路３５は、状態コードの
値を「＋１」した後にパターンメモリ３２から与えられ
るトーン種別コードが「ｅｎｄ」を示すコードであるな
らば、直前に「＋１」した状態コードを「１」にリセッ
トするとともに、タイム更新回路３３に対してリセット
指示を与える。

【００６１】アドレス作成回路３６は、パターンメモリ
３２から与えられる状態コードTypeに所定の固定データ
を付加することでトーンメモリ１８に与える読出しアド
レスを作成し、セレクタ２２へと出力する。

【００６２】続いて、以上のように構成されたディジタ
ル交換機の動作につき説明する。

【００６３】まずアドレス発生部２０は、多重回路１２
から出力される信号中のｍ×ｎ個のタイムスロットに同
期した図５に示すようなタイミングで、第１書込みアド
レスを生成して交換メモリ１３に与える。なお図５にお
いて、第１書込みアドレスに関して示された数字は、各
タイミングでの第１書込みアドレスが示している記憶領
域が、交換メモリ１３中において最初から何番目の領域
であるかを示している。

【００６４】この結果、各入ハイウェイ２を介して到来
した各チャネルのＰＣＭデータは、多重回路１２で多重
された後の並び順に従って、交換メモリ１３における１
番目の記憶領域から順番に各記憶領域に書き込まれる。

【００６５】またアドレス発生部２０は、第１書込みア
ドレスを交換メモリ１３へと与えるのと同じタイミング
で、第２書込みアドレスを生成してセレクタ１７および
トーンメモリ１８へと与える。第２書込みアドレスは３
２チャネルにそれぞれ対応する３２個のみであるから、
１フレーム期間における一部の期間、すなわち例えば図
５に示すように第１書込みアドレスが１番目の記憶領域
のアドレスから３２番目までの記憶領域のアドレスを生
成する期間にのみ生成される。なお図５において第２書
込みアドレスに関して示された数字は、各タイミングで
第２書込みアドレスが示している記憶領域が、トーンメ
モリ１８にて原信号データを記憶するために設定された
記憶領域中において最初から何番目の領域であるかを示
している。

【００６６】そしてトーン発生回路４は、最大で３２種
類の原信号データを、第２書込みアドレスがアドレス発
生部２０により発生されるのと同一のタイミングでそれ
ぞれ出力している。またセレクタ１７は、アドレス発生
部２０からトーンメモリ１８に与えられる書込みアドレ
スを監視しており、この書込みアドレスが第２書込みア
ドレスである場合には、Ｓ／Ｐ変換回路１６の出力を選
択してトーンメモリ１８へと与える。

【００６７】この結果、このトーン発生回路４が出力す
る原信号データが、その出力順に従って、トーンメモリ
１８にて原信号データを記憶するために設定された記憶
領域における１番目の記憶領域から順番に各記憶領域に
書き込まれる。

【００６８】さらにアドレス発生部２０は、第１書込み
アドレスおよび第２書込みアドレスを交換メモリ１３へ
と与えている合間のタイミングで、第３書込みアドレス
を生成してセレクタ１７およびトーンメモリ１８へと与
える。第３書込みアドレスは３２チャネルの折返しチャ
ネルにそれぞれ対応する３２個のみであるから、１フレ
ーム期間における一部の期間、すなわち例えば図５に示
すように第２書込みアドレスが出力された直後のタイミ
ングでのみ生成される。なお図５において第３書込みア
ドレスに関して示された数字は、各タイミングで第３書
込みアドレスが示している記憶領域が、トーンメモリ１
８にてトーンデータを記憶するために設定された記憶領
域中において最初から何番目の領域であるかを示してい
る。

【００６９】この第３書込みアドレスが生成されるタイ
ミングは、セレクタ１９からの出力においては折返しチ
ャネルが設定されるので、この折返しチャネルに送出さ
れたトーンデータがセレクタ１７に折り返されている。
またセレクタ１７は、アドレス発生部２０からトーンメ
モリ１８に与えられる書込みアドレスを監視しており、
この書込みアドレスが第３書込みアドレスである場合に
は、セレクタ１９の出力を選択してトーンメモリ１８へ
と与える。

【００７０】この結果、セレクタ１９から折返しチャネ
ルへと送出されたトーンデータが、その出力順に従っ
て、トーンメモリ１８にてトーンデータを記憶するため
に設定された記憶領域における１番目の記憶領域から順
番に各記憶領域に書き込まれる。

【００７１】なお、第２書込みアドレスおよび第３書込
みアドレスを、トーンメモリ１８中の特定の記憶領域を
指定する実アドレスの先頭に、第２書込みアドレスおよ
び第３書込みアドレスのいずれであるかを識別する識別
ビットを付加したものとしておけば、セレクタ１７はこ
の識別ビットに応じて容易に選択動作を行うことが可能
となる。

【００７２】このようにして、交換メモリ１３へのＰＣ
Ｍデータの書き込みと、トーンメモリ１８への原信号デ
ータやトーンデータの書き込みとが並行して行われる。

【００７３】さて、以上のようにして交換メモリ１３に
書き込まれたＰＣＭデータやトーンメモリ１８に書き込
まれた原信号データおよびトーンデータは、アドレス発
生部２０で生成される第１読出しアドレスに応じて、書
き込み順序とは異なる順序で交換メモリ１３およびトー
ンメモリ１８からそれぞれ出力される。

【００７４】ここで第１読出しアドレスは、交換メモリ
１３およびトーンメモリ１８中の特定の記憶領域を指定
する実アドレスの先頭に、交換メモリ１３およびトーン
メモリ１８のいずれかを選択する選択ビットが付加され
て構成される。

【００７５】そこで交換メモリ１３およびトーンメモリ
１８は、読出しアドレスのうちの実アドレスにより指定
される記憶領域に記憶してあるデータを出力する。

【００７６】つまり、交換メモリ１３からは図５に示す
ようなタイミングで、出側のｍ×ｎ個のチャネルのそれ
ぞれへと送出すべきデータが出力される。なお図５にお
いて「ＣＨｘ」と示してあるのは、出側のｍ×ｎ個のチ
ャネルのうちのｘ番目のチャネルに送出すべきデータの
出力タイミングを示している。

【００７７】また、トーンメモリ１８からは図５に示す
ように、交換メモリ１３がデータ出力をするのと同時の
タイミングで、出側のｍ×ｎ個のチャネルのそれぞれへ
と送出すべきデータが出力される。なお図５において
「ＣＨｘ」と示してあるのは、出側のｍ×ｎ個のチャネ
ルのうちのｘ番目のチャネルに送出すべきデータの出力
タイミングを示している。

【００７８】従って、同一のアドレスにより指定される
交換メモリ１３の記憶領域およびトーンメモリ１８の記
憶領域のそれぞれにデータが記憶されているならば、交
換メモリ１３およびトーンメモリ１８の双方から同時に
データが出力されることになる。

【００７９】そこでセレクタ１９は、第１読出しアドレ
スのうちの選択ビットに基づいて、交換メモリ１３およ
びトーンメモリ１８のそれぞれの出力の一方を選択出力
する。なお具体的にセレクタ１９は、選択ビットが
「０」であるときには交換メモリ１３から出力されるＰ
ＣＭデータを選択し、また選択ビットが「１」であると
きにはトーンメモリ１８から出力されるトーンデータを
選択する。

【００８０】ところでトーンメモリ１８からトーンデー
タを出力する必要があり、かつそのトーンデータがトー
ンメモリ１８に記憶されていない場合には、アドレス発
生部２０は制御ＣＰＵ７の制御の下に、原信号データが
格納された記憶領域を示すアドレスの出力を所定のパタ
ーンで断続させる。

【００８１】この結果、トーンメモリ１８からは所定の
パターンに従って断続的に原信号データが出力されるこ
ととなり、任意のトーンデータが得られることになる。

【００８２】以上のようにして、入側の任意のチャネル
を介して到来したＰＣＭデータやトーンデータが出側の
任意のチャネルへと送出される。

【００８３】そして、出側の各チャネルに送出されたデ
ータは、分離回路１４により各チャネルに対応する出ハ
イウェイ３毎に分離された後、Ｐ／Ｓ変換回路１５によ
りシリアル信号化された上で、対応する出ハイウェイ３
へとそれぞれ送出される。そして出ハイウェイ３から、
各チャネルに対応したコーデック６により取り込まれ
る。

【００８４】ところでアドレス発生部２０が第１読出し
アドレスを出力する合間のタイミングでは、アドレス発
生部２０または読出制御回路２１により、第２読出しア
ドレスが出力される。この第２読出しアドレスは、３２
チャネルの折返しチャネルにそれぞれ出力すべき原信号
データが格納されるトーンメモリ１８中の記憶領域を示
すものであるから、１フレーム期間における一部の期
間、すなわち例えば図５に示すように出側の１番目から
３２番目までのチャネルに送出するデータを指定するた
めの第１読出しアドレスを出力した直後のタイミングで
のみ生成される。なお図５において「ＣＨｒｘ」と示し
てあるのは、３２チャネルの折返しチャネルのうちのｘ
番目のチャネルに出力すべきデータの出力タイミングを
示している。

【００８５】ただし、アドレス発生部２０および読出制
御回路２１は、上述のようにして折返しチャネルに割り
当てられた期間の全てにおいて常に第２読出しアドレス
を出力するのではなく、生成すべきトーンのパターンに
応じて第２読出しアドレスを断続する。

【００８６】この結果、原信号データからトーンデータ
が生成され、このトーンデータが折返しチャネルにて出
力されることとなる。

【００８７】ところで、第２読出しアドレスは、全てト
ーンメモリ１８の記憶領域を指定するものである。従っ
て第２読出しアドレスに基づいてトーンメモリ１８から
出力されるトーンデータは、必ずセレクタ１９により選
択され、必ず分離回路１４およびセレクタ１７に与えら
れる。

【００８８】セレクタ１７では前述したように、折返し
チャネルに同期したタイミングで第３書込みアドレスが
与えられており、セレクタ１９の出力が折返しチャネル
となっているときには、そのセレクタ１９の出力を選択
する。かくして、折返しチャネルに出力されたトーンデ
ータは、全てトーンメモリ１８へと与えられる。そして
このトーンデータは、第３書込みアドレスに基づき、ト
ーンメモリ１８のトーンデータ用の記憶領域に書込まれ
ることとなる。

【００８９】なお、この第２読出しアドレスが発生され
るタイミングは、分離回路１４では無視される。従っ
て、折返しチャネルに出力されたトーンデータは、その
まま出ハイウェイ３へと出力されることはない。

【００９０】しかしながら、トーンメモリ１８に書き込
まれたデータは、第１読出しアドレスに基づき、任意の
チャネルへと分配送出することが可能である。

【００９１】ところで、原信号データを断続出力するこ
とでトーンデータを生成する処理は、上述のように制御
ＣＰＵ７の制御の下にアドレス発生部２０が生成する読
出しアドレスを断続することでも行われるが、読出制御
回路２１が生成する読出しアドレスによっても行うこと
が可能である。

【００９２】以下、読出制御回路２１によるトーンデー
タの生成処理について、パターンメモリ３２に図４に示
すパターンデータが格納されている場合を例として詳細
に説明する。

【００９３】まずチャネルコード発生回路３０は、折返
しチャネルのタイミングに同期して、３２個のチャネル
コード「ＣＨ０」〜「ＣＨ３１」を順に発生する。

【００９４】まずチャネルコード発生回路３０が発生す
るチャネルコードが「ＣＨ０」のとき、ワークメモリ３
１は１番目の折返しチャネルに出力しているトーンに関
する現状データを出力する。

【００９５】現状データは、出力しているトーンの状態
を示す状態コードStateとその状態の継続時間を示すタ
イムスタンプTime1とからなる。すなわち、図３に示す
ように状態コードStateが「１」であり、タイムスタン
プTime1が「２４００」であるならば、パターンメモリ
３２においてチャネルコード「ＣＨ０」と状態コード
「１」との組み合わせによりなるアドレスで特定される
記憶領域に記憶されたパターンデータにより示される状
態、すなわち、トーン種別Ａの原信号データを「４００
０」なる時間継続して出力する状態であり、かつ現在は
その状態で「２４００」なる時間が経過したことを示し
ている。

【００９６】なお。ワークメモリ３１におけるタイムス
タンプTime1は、１フレーム毎にタイム更新回路３３に
よって「＋１」される。タイムスタンプTime1の値に１
２５μｓを掛けた値が実際の経過時間となる。そしてパ
ターンデータにおける継続時間の値は、タイムスタンプ
Time1の値と同様な値、つまり実際の継続時間を１２５
μｓで割った値となっている。

【００９７】そこでパターンメモリ３２は、チャネルコ
ード発生回路３０から与えられるチャネルコードと、ワ
ークメモリ３１から与えられる状態コードStateとの組
み合わせによりなるアドレスで特定される記憶領域に記
憶されたパターンデータを出力する。

【００９８】パターンデータは、ＣＰＵ／ＡＵＴＯデー
タC/A、トーン種別コードTypeおよび継続時間データTim
e2の３つのデータからなる。

【００９９】ここでＣＰＵ／ＡＵＴＯデータC/Aは、各
折返しチャネルに出力するトーンデータの断続制御を、
制御ＣＰＵ７の制御の下に行うか、あるいは読出制御回
路２１により自動的に行うかの設定情報である。そこで
このＣＰＵ／ＡＵＴＯデータC/Aは、ＣＰＵ／ＡＵＴＯ
信号としてセレクタ２２に与えられる。そしてセレクタ
２２がこのＣＰＵ／ＡＵＴＯ信号に基づき、ＣＰＵ／Ａ
ＵＴＯデータC/Aが「ＣＰＵ」を示すときにアドレス発
生部２０が出力する第２読出しアドレスを、また「ＡＵ
ＴＯ」を示すときに読出制御回路２１が出力する第２読
出しアドレスをそれぞれ選択することで、設定通りの動
作が行われるのである。

【０１００】トーン種別コードTypeは、出力すべき原信
号データを指定する情報である。そこでこのトーン種別
コードTypeに基づいてアドレス作成回路３６が、トーン
メモリ１８にて該当する原信号データが格納される記憶
領域を指定するアドレスを生成し、これを第２読出しア
ドレスとしてセレクタ２２に与える。従って、このよう
にして生成された第２読出しアドレスにより、トーンメ
モリ１８からトーン種別コードTypeに対応する原信号デ
ータが出力される。

【０１０１】継続時間データTime2は、各状態を継続す
る時間を示す。そこで比較回路３４では、この継続時間
データTime2の値をワークメモリ３１から出力されるタ
イムスタンプTime1の値が上回っているか否か、すなわ
ち現在の状態での経過時間が継続時間を超えたか否かを
監視している。

【０１０２】ここで、継続時間データTime2の値をタイ
ムスタンプTime1の値が上回っていると比較回路３４に
て判定されない限りは、状態更新回路３５はワークメモ
リ３１中の状態コードStateは変更しない。従ってこの
場合には、次のフレームにおいても同一の状態が継続さ
れることになる。

【０１０３】しかしながら継続時間データTime2の値を
タイムスタンプTime1の値が上回ったと比較回路３４に
て判定された場合には、状態更新回路３５は、ワークメ
モリ３１中の状態コードStateを、それまでの値に「＋
１」した値の新たな状態コードStateに更新する。この
とき状態更新回路３５は、状態コードStateを更新した
のちにパターンメモリ３２から出力されるトーン種別コ
ードTypeを確認し、これが断続パターンの１サイクルの
終了を示す「ｅｎｄ」なる情報であったならば、ワーク
メモリ３１中の状態コードStateを「１」にリセットす
る。またこのように状態コードStateの更新を行う場合
に状態更新回路３５は、タイム更新回路３３に対してリ
セット指示を与える。タイム更新回路３３は、状態更新
回路３５からリセット指示がなされたならば、ワークメ
モリ３１中のタイムスタンプTime1の値を「０」にリセ
ットする。従ってこの場合には、次のフレームから新た
な状態がスタートされる。

【０１０４】具体的には、１番目の折返しチャネルにお
いてトーン種別Ａの原信号データを４０００フレーム
（０．５ｓ）に渡り出力し終わったならば、無音（原信
号データ出力無し）の状態を４０００フレーム（０．５
ｓ）に渡り継続する第２の状態に移行する。そして無音
の状態が４０００フレームに渡り継続されたならば、次
の第３の状態のトーン種別コードTypeとして「ｅｎｄ」
が設定されているから、次からは第１の状態に戻って、
以降同様な動作を繰り返す。

【０１０５】かくして１番目の折返しチャネルには、ト
ーン種別Ａである原信号データの０．５ｓ送出と０．５
ｓ断とが繰り返されるトーンデータが出力されることに
なる。

【０１０６】他の折返しチャネルについても、そのチャ
ネルに対して設定されたパターンデータに応じて、同様
な動作が行われて任意のトーンデータが出力される。

【０１０７】以上のように本実施形態によれば、ＰＣＭ
データを交換するための交換メモリ１３とは別にトーン
メモリ１８を設け、原信号データおよびトーンデータは
このトーンメモリ１８に書込むようにしている。そし
て、交換メモリ１３では従来通りに出側の全てのチャネ
ルのタイミングでＰＣＭデータの出力を行いつつ、トー
ンデータを送出すべきチャネルでは同時に、トーンメモ
リ１８からのトーンデータの出力を行い、両メモリから
の出力データをセレクタ１９により選択して出ハイウェ
イ３へと送出するようにしている。この結果、入ハイウ
ェイを使用すること無しにトーンデータの送出を行うこ
とが可能であり、全ての入ハイウェイ２および出ハイウ
ェイ３を無駄なく使用することが可能である。

【０１０８】また本実施形態によれば、トーンメモリ１
８から出力したトーンをトーンメモリ１８に折り返すた
めの信号経路と折返しチャネルとを設定しているので、
原信号データのトーンメモリ１８からの読み出しを断続
制御することで生成されるトーンデータを、トーンメモ
リ１８から複数のチャネルへと配信することが可能とな
り、個々のチャネルに向けて個々にトーンデータを生成
しつつ送出する場合に比べてトーンデータ生成に係る処
理負担が大幅に軽減される。

【０１０９】また本実施形態によれば、出ハイウェイ３
へと送出するデータを出力するためのタイムスロットの
合間を利用して折返しチャネルを設定しているので、出
ハイウェイ３へと送出するデータを出力するためのタイ
ムスロットは均一な時間間隔で設定しておくことが可能
であり、分離回路１４での各出ハイウェイ３への分離の
ための処理が容易となる。

【０１１０】また本実施形態によれば、原信号データを
用いてトーンデータを生成するための断続制御を読出制
御回路２１により自動的に行うことができるので、制御
ＣＰＵ７の処理負担を軽減することが可能である。

【０１１１】また本実施形態によれば、折返しのための
トーンデータの生成を全て読出制御回路２１により行う
のではなく、制御ＣＰＵ７により行うことも可能として
いるので、折返しチャネルの一部を制御ＣＰＵ７の制御
により生成するトーンデータ用に設定しておくことで、
その時々に応じて任意のトーンデータを生成することが
可能となり、柔軟なトーンデータ生成を行うことが可能
である。

【０１１２】また本実施形態によれば、読出制御回路２
１がトーンデータを生成するための断続制御を行う際に
参照するパターンデータを制御ＣＰＵ７が書き換え可能
となっているので、提供サービスの変更などにともなっ
て必要なトーンデータが変化した場合でも、新たに必要
となったトーンデータを生成するように読出制御回路２
１の動作状態を設定することが可能である。

【０１１３】なお、本発明は上記実施形態に限定される
ものではない。例えば上記実施形態では、トーン発生回
路４からは原信号データを入力することとしているが、
トーンデータを入力しても良いし、原信号データおよび
トーンデータの双方を入力しても良い。

【０１１４】また上記実施形態では、読出制御回路２１
は折返しチャネルへの原信号データ出力の断続制御のみ
を行うものとしているが、出ハイウェイ３へと送出する
ためのタイムスロットにおける原信号データ出力の断続
制御をも行うようにしても良い。

【０１１５】また上記実施形態では、トーンデータの折
返し経路をセレクタ１９の出力から分岐しているが、ト
ーンメモリ１８の出力を分岐してセレクタ１７へと与え
るようにしても良い。

【０１１６】また上記実施形態では、出ハイウェイ３へ
と送出するデータを出力するための出タイムスロットの
合間に折返しチャネルを設定しているが、出タイムスロ
ットを１フレームの前寄りまたは後ろ寄りに設定して、
それらの出タイムスロット群の後ろまたは前に、連続し
た状態で折返しチャネルを設定することとしても良い。

【０１１７】また上記実施形態では、読出制御回路２１
のパターンメモリ３２に設定されるパターンデータは制
御ＣＰＵ７により更新可能としているが、パターンデー
タは固定的に設定しておいて更新しないようにしても良
い。

【０１１８】また上記実施形態では、各折返しチャネル
に出力するトーンデータを生成するための原信号データ
出力の断続制御を、アドレス発生部２０および読出制御
回路２１のいずれかを選択的に用いて行えるようにして
いるが、全ての折返しチャネルについて原信号データ出
力の断続制御を読出制御回路２１が行うようにしても良
い。

【０１１９】また上記実施形態では、読出制御回路２１
を設け、トーンデータの生成のための原信号データ出力
の断続制御をこの読出制御回路２１により自動で行うこ
とを可能としているが、読出制御回路２１を設けずに、
原信号データ出力の断続制御を常に制御ＣＰＵ７からの
制御に基づいて行うようにしても良い。

【０１２０】また読出制御回路２１の具体的な構成は、
図２に示したものには限定されず、任意の構成であって
良い。

【０１２１】また上記実施形態では、折返しチャネルを
設定し、トーンメモリ１８からの原信号データ出力を断
続制御することで生成されたトーンデータをトーンメモ
リ１８に記憶させるようにしているが、これは行わなく
ても良い。

【０１２２】このほか、本発明の要旨を逸脱しない範囲
で種々の変形実施が可能である。

【０１２３】

【発明の効果】第１の発明によれば、外部に設けられた
外部制御手段からの制御に基づいてそれぞれｎチャネル
（ｎは２以上の整数）の伝送データが時分割多重される
ｍ本（ｍは２以上の整数）ずつの入ハイウェイおよび出
ハイウェイの間でチャネル交換を行うタイムスイッチに
おいて、前記ｍ本の入ハイウェイを介して到来するｍ×
ｎチャネルの伝送データを所定順序で時分割多重する多
重手段と、この多重手段により得られた信号中に多重さ
れているｍ×ｎチャネルの伝送データをそれぞれ取り込
んで記憶する第１記憶手段と、外部から与えられるトー
ンデータあるいはトーンデータの元となる原信号データ
を取り込んで記憶する第２記憶手段と、前記第１記憶手
段に記憶されたｍ×ｎチャネルの伝送データを、それら
が前記外部制御手段から任意に指定された順序で時分割
多重された状態となるように前記第１記憶手段から順次
出力させるとともに、このｎ×ｍチャネルの伝送データ
がそれぞれ出力される出タイムスロットのうちの前記外
部制御手段から任意に指定された出タイムスロットにお
いて前記トーンデータあるいは前記原信号データを前記
第２記憶手段から出力させる読出制御手段と、前記出タ
イムスロットのうち、前記伝送データを送出すべき出チ
ャネルに対応する出タイムスロットでは前記第１記憶手
段の出力を、またトーンデータを送出すべき出チャネル
に対応する出タイムスロットでは前記第２記憶手段の出
力をそれぞれ選択出力する選択手段と、この選択手段の
選択出力における各出タイムスロットの状態に基づいて
前記選択出力を所定のｎチャネルずつｍ本に分離する分
離手段とを備えたので、入チャネルにトーンデータを供
給すること無しに、出チャネルへのトーンデータの送出
が実現されることとなり、この結果、入ハイウェイをト
ーン入力のために用いることなしにトーンデータの送出
を行うことができ、これにより効率的な構成を実現する
ことが可能なタイムスイッチとなる。

【０１２４】また第２の発明によれば、前記第１の発明
における前記出タイムスロットが設定されているのとは
異なる期間に折返しチャネル用の折返しタイムスロット
を設定するとともに、この折返しタイムスロットに前記
原信号データを所定のトーンデータとなるように前記第
２記憶手段から出力させる折返しトーン読出手段を備
え、さらに前記第２記憶手段を、前記折返しタイムスロ
ットへの出力も取り込んで記憶するものとしたので、第
２記憶手段に記憶されたトーンデータは、そのままで複
数の出タイムスロットへと出力することが可能となり、
この結果、原信号データの出力に当り断続制御がなされ
ることで生成したトーンデータを再利用することを可能
とし、これにより断続制御の簡略化を図ることが可能な
タイムスイッチとなる。

【０１２５】また第３の発明によれば、前記第２の発明
における前記折返しトーン読出手段を、予め設定された
パターンデータに従って、前記第２記憶手段からの前記
原信号データの出力を前記外部制御手段の制御を介する
ことなく自動制御するものとしたので、トーンデータを
生成するための原信号データの出力制御が内部的に自動
的に行われ、原信号データの出力における断続制御を独
自に行うことが可能であり、これにより外部制御手段の
負担を軽減することが可能なタイムスイッチとなる。

【０１２６】また第４の発明によれば、前記第２の発明
における前記折返しトーン読出手段を、前記第２記憶手
段からの前記原信号データの出力を前記外部制御手段の
制御の下に行う第１制御手段と、予め設定されたパター
ンデータに従って、前記第２記憶手段からの前記原信号
データの出力を前記外部制御手段の制御を介することな
く自動制御する第２制御手段と、前記第１制御手段およ
び前記第２制御手段を選択的に前記第２記憶手段に接続
する制御切換手段とを備えたので、トーンデータを生成
するための原信号データの出力制御が、外部制御手段の
制御に応じて柔軟に行うことも、外部制御手段の制御を
必要とせずに内部的に自動的に行うことも可能なタイム
スイッチとなる。

【０１２７】さらに第５の発明のよれば、前記第３また
は第４の発明における前記パターンデータを、前記外部
制御手段によって任意に更新可能としたので、自動生成
するトーンデータを必要に応じて変更することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るタイムスイッチを搭
載したディジタル交換機の要部構成を示すブロック図。

【図２】図１中の読出制御回路２１の詳細な構成を示す
ブロック図。

【図３】図２中のワークメモリ３１のメモリマップを模
式的に示す図。

【図４】図２中のパターンメモリ３２のメモリマップを
模式的に示す図。

【図５】図１中の交換メモリ１３およびトーンメモリ１
８に関するデータの書き込み・読み出しのタイミングを
示す図。

【図６】従来のタイムスイッチの要部構成を示すブロッ
ク図。

【符号の説明】

２（2-1〜2-m）…入ハイウェイ ３（3-1〜3-m）…出ハイウェイ ４…トーン発生回路 ５…タイムスイッチ ６（6-1〜6-n）…コーデック ７…制御ＣＰＵ １１（11-1〜11-m）…シリアル／パラレル変換回路（Ｓ
／Ｐ変換回路） １２…多重回路 １３…交換メモリ １４…分離回路 １５（15-1〜15-m）…パラレル／シリアル変換回路（Ｐ
／Ｓ変換回路） １６…シリアル／パラレル変換回路（Ｓ／Ｐ変換回路） １７…セレクタ １８…トーンメモリ １９…セレクタ ２０…アドレス発生部 ２０ａ…コネクションメモリ ２１…読出制御回路 ２２…セレクタ ３０…チャネルコード発生回路 ３１…ワークメモリ ３２…パターンメモリ ３３…タイム更新回路 ３４…比較回路 ３５…状態更新回路 ３６…アドレス作成回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 外部に設けられた外部制御手段からの制
   御に基づいてそれぞれｎチャネル（ｎは２以上の整数）
   の伝送データが時分割多重されるｍ本（ｍは２以上の整
   数）ずつの入ハイウェイおよび出ハイウェイの間でチャ
   ネル交換を行うタイムスイッチにおいて、 前記ｍ本の入ハイウェイを介して到来するｍ×ｎチャネ
   ルの伝送データを所定順序で時分割多重する多重手段
   と、 この多重手段により得られた信号中に多重されているｍ
   ×ｎチャネルの伝送データをそれぞれ取り込んで記憶す
   る第１記憶手段と、 外部から与えられるトーンデータあるいはトーンデータ
   の元となる原信号データを取り込んで記憶する第２記憶
   手段と、 前記第１記憶手段に記憶されたｍ×ｎチャネルの伝送デ
   ータを、それらが前記外部制御手段から任意に指定され
   た順序で時分割多重された状態となるように前記第１記
   憶手段から順次出力させるとともに、このｎ×ｍチャネ
   ルの伝送データがそれぞれ出力される出タイムスロット
   のうちの前記外部制御手段から任意に指定された出タイ
   ムスロットにおいて前記トーンデータあるいは前記原信
   号データを前記第２記憶手段から出力させる読出制御手
   段と、 前記出タイムスロットのうち、前記伝送データを送出す
   べき出チャネルに対応する出タイムスロットでは前記第
   １記憶手段の出力を、またトーンデータを送出すべき出
   チャネルに対応する出タイムスロットでは前記第２記憶
   手段の出力をそれぞれ選択出力する選択手段と、 この選択手段の選択出力における各出タイムスロットの
   状態に基づいて前記選択出力を所定のｎチャネルずつｍ
   本に分離する分離手段とを具備したことを特徴とするタ
   イムスイッチ。
2. 【請求項２】 前記出タイムスロットが設定されている
   のとは異なる期間に折返しチャネル用の折返しタイムス
   ロットを設定するとともに、 この折返しタイムスロットに前記原信号データを所定の
   トーンデータとなるように前記第２記憶手段から出力さ
   せる折返しトーン読出手段を備え、 さらに前記第２記憶手段は、前記折返しタイムスロット
   への出力も取り込んで記憶することを特徴とする請求項
   １に記載のタイムスイッチ。
3. 【請求項３】 前記折返しトーン読出手段は、予め設定
   されたパターンデータに従って、前記第２記憶手段から
   の前記原信号データの出力を前記外部制御手段の制御を
   介することなく自動制御するものであることを特徴とす
   る請求項２に記載のタイムスイッチ。
4. 【請求項４】 前記折返しトーン読出手段は、 前記第２記憶手段からの前記原信号データの出力を前記
   外部制御手段の制御の下に行う第１制御手段と、 予め設定されたパターンデータに従って、前記第２記憶
   手段からの前記原信号データの出力を前記外部制御手段
   の制御を介することなく自動制御する第２制御手段と、 前記第１制御手段および前記第２制御手段を選択的に前
   記第２記憶手段に接続する制御切換手段とを具備したこ
   とを特徴とする請求項２に記載のタイムスイッチ。
5. 【請求項５】 前記パターンデータは、前記外部制御手
   段によって任意に更新可能であることを特徴とする請求
   項３または請求項４に記載のタイムスイッチ。