JPH1155237A - データ処理装置および方法、情報記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 一定長のフレームが繰り返されているビット
ストリームの同期パターンを検出して同期を確立すると
き、任意データ部に同期パターンに誤認されるビットデ
ータが存在しても間違った同期を確立しない。 【解決手段】 入力されるビットストリームから同期パ
ターンの候補のビットデータを候補検出回路１２が検出
すると、一回目の検出から二回目の検出までカウント回
路１３がビットストリームのビット数を積算し、比較回
路１４は、積算されたビット数と事前に設定されている
一フレームのビット数とが一致すると同期確立信号を出
力し、一致しないとカウント回路１３を初期化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＰＥＧ(Ｍoving
Ｐicture Ｃoding Ｅxperts Ｇroup)オーディオな
どのビットストリームから同期パターンを検出するデー
タ処理装置および方法、このようなデータ処理方法をコ
ンピュータに実行させるプログラムが格納されている情
報記憶媒体に関する。

【０００２】

【従来の技術】ＭＰＥＧオーディオなどのデジタル信号
のビットストリームは、図３に示すように、一定長のフ
レームが繰り返される構造に規定されており、各フレー
ムには、ヘッダ部と任意データ部とが順番に配列されて
いる。ヘッダ部には同期パターンが内包されており、任
意データ部には、オーディオ信号の符号化データや曲名
などの付加的な各種データが記録される。

【０００３】“ＩＳＯ／ＩＥＣ(Ｉnternational Ｓtan
dardization Ｏrganization/Ｉnternational Ｅlectr
otechnical Ｃommission)１１１７２−３”により規格
化されたＭＰＥＧオーディオの場合、“１”が１２ビッ
トまで連続したビットデータを同期パターンと規定して
おり、同期パターンの後方にフレーム長などの情報を示
す２０ビットのビットデータを配置して３２ビットのヘ
ッダ部を規定している。

【０００４】ＭＰＥＧオーディオの記録データ部の符号
化データを復号してオーディオ信号を再生するデコーダ
装置は、同期パターンを検出する同期検出回路を具備し
ており、同期パターンの検出タイミングに基づいてデー
タ処理を実行することにより記録データ部のオーディオ
信号を復号化する。

【０００５】しかし、任意データ部には各種データが任
意に記録されるため、ここに同期パターンと同一の
“１”が１２ビットまで連続したビットデータが記録さ
れることがある。つまり、１２ビットの連続する“１”
のビットデータを検出するだけでは同期パターンを正確
に特定できないので、従来は１２ビットの連続する
“１”のビットデータをフレームの周期で検出したとき
に同期パターンの検出を確立している。

【０００６】

【発明が解決しようとする課題】上述のように従来の同
期検出回路では、任意データ部の１２ビットの連続する
“１”のビットデータを同期パターンと誤認しないた
め、このようなビットデータをフレームの周期で検出し
たときに同期パターンの検出を確立するようにしてい
る。

【０００７】しかし、前述のように任意データ部には各
種データが任意に記録されるため、図４に示すように、
連続する複数のフレームの任意データ部に１２ビットの
連続する“１”のビットデータが一フレームの周期で発
生することがある。

【０００８】例えば、前述のようにＭＰＥＧオーディオ
では任意データ部に曲名などを記録しているが、この曲
名の記録などは読取エラーを補償するために複数フレー
ムで繰り返されるので、上述のように同期パターンと同
一のビットデータがフレームの周期で発生する可能性が
高い。

【０００９】このような場合、従来の同期検出回路で
は、任意データ部のビットデータを同期パターンと誤認
されることがあり、これで同期が確立されるとデコーダ
装置は記録データ部のオーディオ信号を良好に再生でき
ずノイズを発生することになる。

【００１０】本発明は上述のような課題に鑑みてなされ
たものであり、任意データ部に同期パターンと同一のビ
ットデータがフレームの周期で記録されている場合で
も、同期パターンを正確に検出することができるデータ
処理装置および方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の一のデータ処理
装置は、同期パターンと任意データ部とが順番に配列さ
れた一定長のフレームが繰り返されているビットストリ
ームの入力を受け付けるストリーム入力手段と、入力さ
れるビットストリームから同期パターンの候補のビット
データを検出する候補検出手段と、同期パターンの候補
の一番目の検出から二番目の検出までビットストリーム
のビット数を積算するビット積算手段と、事前に設定さ
れている一フレームのビット数と積算されたビット数と
が一致すると同期を確立させて一致しないと前記ビット
積算手段の積算を初期状態から再開させる候補判定手段
と、を具備している。

【００１２】従って、同期パターンと任意データ部とが
順番に配列された一定長のフレームが繰り返されている
ビットストリームがストリーム入力手段により入力され
ると、この入力されるビットストリームから候補検出手
段により同期パターンの候補のビットデータが検出され
る。この同期パターンの候補の一番目の検出から二番目
の検出までビットストリームのビット数がビット積算手
段により積算され、候補判定手段は、事前に設定されて
いる一フレームのビット数と積算されたビット数とが一
致すると同期を確立させ、一致しないとビット積算手段
の積算を初期状態から再開させる。

【００１３】例えば、複数の連続するフレームの任意デ
ータ部に同期パターンと誤認されるビットデータがフレ
ームの周期で発生する場合、一番目に本来の同期パター
ンが検出されてから二番目に任意データ部のビットデー
タが検出されるか、一番目に任意データ部のビットデー
タが検出されてから二番目に本来の同期パターンが検出
されることになる。

【００１４】しかし、いずれの場合にも一番目の検出か
ら二番目の検出まで積算するビット数は一フレーム分よ
り少数となるので、これを一フレーム分のビット数と比
較して一致した場合のみ同期パターンを確立させれば、
任意データ部のビットデータを同期パターンとして誤認
することがない。また、積算したビット数が一フレーム
分に一致しないと積算が初期状態から再開されるので、
本来の同期パターンの検出と確立とが迅速に実行され
る。

【００１５】なお、本発明で云う各種手段は、その機能
を実現するよう形成されていれば良く、例えば、専用の
ハードウェア、適正なプログラムがソフトウェアにより
実装されたコンピュータ、適正なプログラムによりコン
ピュータの内部に実現された機能、これらの組み合わ
せ、等を許容する。

【００１６】本発明の他のデータ処理装置は、同期パタ
ーンと任意データ部とが順番に配列された一定長のフレ
ームが繰り返されているビットストリームが入力される
ストリーム入力配線と、入力されるビットストリームか
ら同期パターンの候補のビットデータを検出すると候補
検出信号を出力する候補検出回路と、一番目の候補検出
信号の入力から二番目の候補検出信号の入力までビット
ストリームのビット数を積算するカウント回路と、ビッ
トストリームの一フレームのビット数が事前に設定され
ているフレーム長保持回路と、事前に設定されている一
フレームのビット数と積算されたビット数とが一致する
と同期確立信号を出力して一致しないと前記カウント回
路に初期化信号を出力する比較回路と、を具備してい
る。

【００１７】従って、同期パターンと任意データ部とが
順番に配列された一定長のフレームが繰り返されている
ビットストリームがストリーム入力配線に入力される
と、この入力されるビットストリームから同期パターン
の候補のビットデータが候補検出回路により検出されて
候補検出信号が出力される。一番目の候補検出信号の入
力から二番目の候補検出信号の入力までカウント回路に
よりビットストリームのビット数が積算され、比較回路
は、フレーム長保持回路に事前に設定されている一フレ
ームのビット数と積算されたビット数とが一致すると同
期確立信号を出力し、一致しないとカウント回路に初期
化信号を出力する。

【００１８】例えば、複数の連続するフレームの任意デ
ータ部に同期パターンと誤認されるビットデータがフレ
ームの周期で発生する場合、一番目に本来の同期パター
ンが検出されてから二番目に任意データ部のビットデー
タが検出されるか、一番目に任意データ部のビットデー
タが検出されてから二番目に本来の同期パターンが検出
されることになる。

【００１９】しかし、いずれの場合にも一番目の検出か
ら二番目の検出まで積算するビット数は一フレーム分よ
り少数となるので、これを一フレーム分のビット数と比
較して一致した場合のみ同期パターンを確立させれば、
任意データ部のビットデータを同期パターンとして誤認
することがない。また、積算したビット数が一フレーム
分に一致しないと積算が初期状態から再開されるので、
本来の同期パターンの検出と確立とが迅速に実行され
る。

【００２０】本発明のデータ処理方法は、同期パターン
と任意データ部とが順番に配列された一定長のフレーム
が繰り返されているビットストリームの入力を受け付
け、入力されるビットストリームから同期パターンの候
補のビットデータを検出し、同期パターンの候補の一番
目の検出から二番目の検出までビットストリームのビッ
ト数を積算し、事前に設定されている一フレームのビッ
ト数と積算されたビット数とが一致すると同期を確立さ
せて一致しないとビット数の積算を初期状態から再開さ
せるようにした。

【００２１】従って、もしも複数の連続するフレームの
任意データ部に同期パターンと誤認されるビットデータ
がフレームの周期で発生する場合、一番目に本来の同期
パターンが検出されてから二番目に任意データ部のビッ
トデータが検出されるか、一番目に任意データ部のビッ
トデータが検出されてから二番目に本来の同期パターン
が検出されることになる。

【００２２】しかし、いずれの場合にも一番目の検出か
ら二番目の検出まで積算するビット数は一フレーム分よ
り少数となるので、これを一フレーム分のビット数と比
較して一致した場合のみ同期パターンを確立させれば、
任意データ部のビットデータを同期パターンとして誤認
することがない。また、積算したビット数が一フレーム
分に一致しないと積算が初期状態から再開されるので、
本来の同期パターンの検出と確立とが迅速に実行され
る。

【００２３】本発明の情報記憶媒体は、コンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
において、同期パターンと任意データ部とが順番に配列
された一定長のフレームが繰り返されているビットスト
リームの入力を受け付けること、入力されるビットスト
リームから同期パターンの候補のビットデータを検出す
ること、同期パターンの候補の一番目の検出から二番目
の検出までビットストリームのビット数を積算するこ
と、事前に設定されている一フレームのビット数と積算
されたビット数とが一致すると同期を確立させて一致し
ないとビット数の積算を初期状態から再開すること、を
前記コンピュータに実行させるためのプログラムが格納
されている。

【００２４】従って、この情報記憶媒体のプログラムを
コンピュータに読み取らせて対応するデータ処理を実行
させると、このコンピュータは、同期パターンと任意デ
ータ部とが順番に配列された一定長のフレームが繰り返
されているビットストリームの入力を受け付け、入力さ
れるビットストリームから同期パターンの候補のビット
データを検出し、同期パターンの候補の一番目の検出か
ら二番目の検出までビットストリームのビット数を積算
し、事前に設定されている一フレームのビット数と積算
されたビット数とが一致すると同期を確立させて一致し
ないとビット数の積算を初期状態から再開する。

【００２５】例えば、複数の連続するフレームの任意デ
ータ部に同期パターンと誤認されるビットデータがフレ
ームの周期で発生する場合、一番目に本来の同期パター
ンが検出されてから二番目に任意データ部のビットデー
タが検出されるか、一番目に任意データ部のビットデー
タが検出されてから二番目に本来の同期パターンが検出
されることになる。

【００２６】しかし、いずれの場合にも一番目の検出か
ら二番目の検出まで積算するビット数は一フレーム分よ
り少数となるので、これを一フレーム分のビット数と比
較して一致した場合のみ同期パターンを確立させれば、
任意データ部のビットデータを同期パターンとして誤認
することがない。また、積算したビット数が一フレーム
分に一致しないと積算が初期状態から再開されるので、
本来の同期パターンの検出と確立とが迅速に実行され
る。

【００２７】なお、本発明で云う情報記憶媒体とは、コ
ンピュータに各種処理を実行させるためのプログラムが
事前に格納されたものであれば良く、例えば、コンピュ
ータを一部とするシステムに固定的に接続されているＲ
ＯＭやＨＤＤ(Ｈard ＤiscＤrive)、コンピュータを一
部とするシステムに着脱自在に装填されるＣＤ(Ｃompac
t Ｄisc)−ＲＯＭやＦＤ(Ｆloppy Ｄisc)、等を許容
する。

【００２８】

【発明の実施の形態】本発明の実施の一形態を図１、図
２および図５乃至図７を参照して以下に説明する。な
お、本実施の形態に関して前述した一従来例と同一の部
分は、同一の名称を使用して詳細な説明は省略する。図
１は本実施の形態のデータ処理装置である同期検出回路
を示す回路図、図２は同期検出回路の各部の動作の関係
を示すタイムチャート、図５は同期検出回路に用いられ
るカウント回路の回路図、図６はカウント回路の各部の
動作の関係を示すタイムチャート、図７は同期検出回路
に用いられる比較回路の回路図である。

【００２９】本実施の形態のデータ処理装置である同期
検出回路１は、図１に示すように、ストリーム入力手段
であるストリーム入力配線１１を具備しており、このス
トリーム入力配線１１に候補検出手段である候補検出回
路１２が接続されている。この候補検出回路１２の出力
端子と前記ストリーム入力配線１１には、ビット積算手
段であるカウント回路１３が接続されており、このカウ
ント回路１３の出力端子には比較回路１４が接続されて
いる。

【００３０】この比較回路１４の他方の入力端子には、
ビット数記憶手段であるフレーム長保持回路１５が接続
されており、これらの回路１４，６により候補判定手段
が形成されている。前記比較回路１４には、同期確立信
号と初期化信号との出力端子１６，８が形成されてお
り、初期化信号の出力端子１７は前記カウント回路１３
のリセット信号の入力端子に接続されている。

【００３１】本実施の形態の同期検出回路１は、例え
ば、ＭＰＥＧオーディオのデコーダ装置（図示せず）に
利用されており、前記ストリーム入力配線１１には、同
期パターンと任意データ部とが順番に配列された一定長
のフレームが繰り返されているＭＰＥＧオーディオのビ
ットストリームが入力される。前記フレーム長保持回路
１５は、ＲＯＭやＲＡＭ(Ｒandam Ａcess Ｍemory)等
のメモリからなり、ビットストリームの一フレームのビ
ット数が“４６０８ビット”などとして事前に設定され
ている。

【００３２】前記候補検出回路１２は、前記ストリーム
入力配線１１から入力されるビットストリームのビット
データと事前に設定されている同期パターンのビットデ
ータとを照合することにより、入力されるビットストリ
ームから同期パターンの候補のビットデータを検出して
候補検出信号を出力する。

【００３３】前記カウント回路１３は、前記比較回路１
４からフィードバックされる初期化信号によりリセット
され、前記候補検出回路１２が出力する一番目の候補検
出信号の入力から二番目の候補検出信号の入力まで、前
記ストリーム入力配線１１から入力されるビットストリ
ームのビット数を積算する。

【００３４】図５はカウンタ回路１３の内部回路図であ
り、カウンタ回路１３はセットリセットフリップフロッ
プ３００と、アンドゲート３０２、３０４と、カウンタ
３０６を備えている。

【００３５】セットリセットフリップフロップ３００と
アンドゲート３０２、３０４はハイレベルのパルスとし
て入力される同期パタン候補検出信号が一番目の候補検
出信号であるか二番目の候補検出信号であるか判別し、
一番目の候補検出信号であればスタート信号を、二番目
の候補検出信号であればストップ信号を、同期パタン候
補検出信号に同期してカウンタ３０６へ出力する。セッ
トリセットフリップフロップ３０６は初期化信号により
リセットされ、同期パタン候補検出信号によりセットさ
れるので、入力する同期パタン候補検出信号が、初期化
後、一番目の候補検出信号であるか二番目以降の候補検
出信号であるか判別できる。

【００３６】カウンタ３０６は一番目の候補検出信号に
同期してスタート信号が入力されてから、二番目の候補
検出信号に同期してストップ信号が入力されるまでの
間、ビットストリームのビット数を積算し、積算された
ビット数を出力する。また、カウンタ３０６は初期化信
号が入力されるとビット数の積算値はゼロクリアされ
る。

【００３７】図５に示すカウンタ回路は図６のタイムチ
ャートに示すように一番目の候補検出信号の入力から二
番目の候補検出信号の入力までビットストリームのビッ
ト数を積算し、二番目の候補検出信号に同期して比較回
路１４に対してストローブ信号を出力する。比較回路１
４の比較結果が一致であった場合はデータ比較回路１４
より初期化信号は出力されないのでセットリセットフリ
ップフロップ３００およびカウンタ３０６は二番目の候
補検出信号が入力された時の状態を保持する（ケース
１）。一方、比較回路１４の比較結果が不一致であった
場合は比較回路１４より初期化信号が出力されセットリ
セットフリップフロップ３００およびカウンタ３０６は
初期化される（ケース２）。

【００３８】次に図１の前記比較回路１４は、前記フレ
ーム長保持回路１５に事前に設定されている一フレーム
のビット数と、前記カウント回路１３により積算された
ビット数とを比較し、これらが一致すると前記出力端子
１６から同期確立信号を出力し、一致しないと前記カウ
ント回路１３に初期化信号を出力する。

【００３９】図７は比較回路１４の内部回路図である。
比較回路１４は、データ比較器５０６によりフレーム長
保持回路１５に事前に設定されている一フレームのビッ
ト数とカウンタ回路１３により積算されたビット数とを
比較し、ストローブ信号に同期してデータ比較器５０６
が一致を示しているか、不一致を示しているかによっ
て、同期確立信号または、初期化信号のいずれかを出力
する。初期化信号はアンドゲート５０６の出力に設けら
れたデータフリップフロップによりクロックに同期して
出力される。

【００４０】上述のような構成において、本実施の形態
の同期検出回路１によるデータ処理方法を図２を参照し
て以下に説明する。まず、同期パターンと任意データ部
とが順番に配列された一定長のフレームが繰り返されて
いるＭＰＥＧオーディオのビットストリームがストリー
ム入力配線１１に入力されると、この入力されるビット
ストリームから同期パターンの候補のビットデータが候
補検出回路１２により検出されて候補検出信号が出力さ
れる。

【００４１】すると、一番目の候補検出信号の入力から
二番目の候補検出信号の入力までカウント回路１３によ
りビットストリームのビット数が積算され、この積算さ
れたビット数がフレーム長保持回路１５に事前に設定さ
れている一フレームのビット数とが比較回路１４により
比較される。この比較回路１４は、比較するビット数が
一致すると同期確立信号を出力するが、一致しないとカ
ウント回路１３に初期化信号を出力する。

【００４２】図２に示すように、先頭に同期パターン２
１,２３,…が位置する複数の連続するフレームの任意デ
ータ部に、同期パターンと誤認されるビットデータ２
２,…がフレームの周期で発生する場合、一番目に本来
の同期パターン２１,２３,…が検出されてから二番目に
任意データ部のビットデータ２２,…が検出されるか、
一番目に任意データ部のビットデータ２２,…が検出さ
れてから二番目に本来の同期パターン２１,２３,…が検
出されることになる。

【００４３】しかし、いずれの場合にも一番目の検出か
ら二番目の検出まで積算するビット数は一フレーム分よ
り少数となり、このような場合には本実施の形態の同期
検出回路１は同期確立信号を出力しない。さらに、本実
施の形態の同期検出回路１では、積算したビット数が一
フレーム分に一致しないと積算が初期状態から再開され
るので、本来の同期パターンの検出と確立とが迅速に実
行される。

【００４４】本実施の形態の同期検出回路１は、上述の
ように同期パターンの候補がフレームに対応した適正な
周期で検出される場合のみ同期を確立するので、任意デ
ータ部のビットデータを同期パターンと誤認して間違っ
た同期を確立することがなく、デコーダ装置によるＭＰ
ＥＧオーディオの再生不良の防止に寄与することができ
る。

【００４５】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではデータ処理装置である同
期検出回路１がＭＰＥＧオーディオのビットストリーム
の同期を確立することを例示したが、本発明のデータ処
理装置のデータ処理方法は、同期パターンと任意データ
部とが順番に配列された一定長のフレームが繰り返され
ている各種のビットストリームに適用可能である。

【００４６】また、上記形態では本発明のデータ処理装
置を同期検出回路１としてハードウェアにより形成する
ことを例示したが、本発明のデータ処理装置を適正なプ
ログラムが実装されたコンピュータで実現することも可
能である。例えば、ＭＰＥＧデータの再生は、従来はＭ
ＰＥＧボードと呼称される専用のハードウェアにより実
行されていたが、近年の高性能なコンピュータではソフ
トペグと呼称されるアプリケーションプログラムにより
ＭＰＥＧデータを再生することが可能である。

【００４７】その場合、上述した同期検出回路１の同期
検出のデータ処理をコンピュータにシミュレーションさ
せるプログラムを、ソフトペグの一部などとしてＲＯＭ
やＦＤ等の情報記憶媒体に格納しておくことが可能であ
る。その場合、コンピュータに同期検出のソフトウェア
を供給する情報記憶媒体には、ビットストリームの入力
を受け付けること、入力されるビットストリームから同
期パターンの候補のビットデータを検出すること、同期
パターンの候補の一番目の検出から二番目の検出までビ
ットストリームのビット数を積算すること、事前に設定
されている一フレームのビット数と積算されたビット数
とが一致すると同期を確立させて一致しないとビット数
の積算を初期状態から再開させること、をコンピュータ
に実行させるプログラムを格納しておけば良い。

【００４８】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【００４９】請求項１記載の発明のデータ処理装置は、
同期パターンと任意データ部とが順番に配列された一定
長のフレームが繰り返されているビットストリームの入
力を受け付けるストリーム入力手段と、入力されるビッ
トストリームから同期パターンの候補のビットデータを
検出する候補検出手段と、同期パターンの候補の一番目
の検出から二番目の検出までビットストリームのビット
数を積算するビット積算手段と、事前に設定されている
一フレームのビット数と積算されたビット数とが一致す
ると同期を確立させて一致しないと前記ビット積算手段
の積算を初期状態から再開させる候補判定手段と、を具
備していることにより、同期パターンがフレームに対応
した適正な周期で検出される場合のみ同期を確立するの
で、任意データ部のビットデータを同期パターンと誤認
して間違った同期が確立されることを防止できる。

【００５０】請求項２記載の発明のデータ処理装置は、
同期パターンと任意データ部とが順番に配列された一定
長のフレームが繰り返されているビットストリームが入
力されるストリーム入力配線と、入力されるビットスト
リームから同期パターンの候補のビットデータを検出す
ると候補検出信号を出力する候補検出回路と、一番目の
候補検出信号の入力から二番目の候補検出信号の入力ま
でビットストリームのビット数を積算するカウント回路
と、ビットストリームの一フレームのビット数が事前に
設定されているフレーム長保持回路と、事前に設定され
ている一フレームのビット数と積算されたビット数とが
一致すると同期確立信号を出力して一致しないと前記カ
ウント回路に初期化信号を出力する比較回路と、を具備
していることにより、同期パターンがフレームに対応し
た適正な周期で検出される場合のみ同期を確立するの
で、任意データ部のビットデータを同期パターンと誤認
して間違った同期が確立されることを防止できる。

【００５１】請求項３記載の発明のデータ処理方法は、
同期パターンと任意データ部とが順番に配列された一定
長のフレームが繰り返されているビットストリームの入
力を受け付け、入力されるビットストリームから同期パ
ターンの候補のビットデータを検出し、同期パターンの
候補の一番目の検出から二番目の検出までビットストリ
ームのビット数を積算し、事前に設定されている一フレ
ームのビット数と積算されたビット数とが一致すると同
期を確立させて一致しないとビット数の積算を初期状態
から再開させるようにしたことにより、同期パターンが
フレームに対応した適正な周期で検出される場合のみ同
期を確立するので、任意データ部のビットデータを同期
パターンと誤認して間違った同期が確立されることを防
止できる。

【００５２】請求項４記載の発明の情報記憶媒体は、コ
ンピュータが読取自在なソフトウェアが格納されている
情報記憶媒体において、同期パターンと任意データ部と
が順番に配列された一定長のフレームが繰り返されてい
るビットストリームの入力を受け付けること、入力され
るビットストリームから同期パターンの候補のビットデ
ータを検出すること、同期パターンの候補の一番目の検
出から二番目の検出までビットストリームのビット数を
積算すること、事前に設定されている一フレームのビッ
ト数と積算されたビット数とが一致すると同期を確立さ
せて一致しないとビット数の積算を初期状態から再開す
ること、を前記コンピュータに実行させるためのプログ
ラムが格納されていることにより、この情報記憶媒体の
プログラムをコンピュータに読み取らせて対応するデー
タ処理を実行させると、このコンピュータは、同期パタ
ーンがフレームに対応した適正な周期で検出される場合
のみ同期を確立するので、任意データ部のビットデータ
を同期パターンと誤認して間違った同期が確立されるこ
とを防止できる。

【図面の簡単な説明】

【図１】本発明の実施の一形態のデータ処理装置である
同期検出回路を示す回路図である。

【図２】データ処理装置の各部の動作の関係を示すタイ
ムチャートである。

【図３】ＭＰＥＧオーディオのビットストリームのデー
タ構造を示す模式図である。

【図４】ＭＰＥＧオーディオのビットストリームに同期
パターンと誤認されるビットデータが発生した状態を示
す模式図である。

【図５】カウント回路の回路図である。

【図６】カウント回路の各部の動作の関係を示すタイム
チャートである。

【図７】比較回路の回路図である。

【符号の説明】

１ データ処理装置である同期検出回路 １１ ストリーム入力手段であるストリーム入力配線 １２ 候補検出手段である候補検出回路 １３ ビット積算手段であるカウント回路 １４ 比較回路 １５ フレーム長保持回路 １６，１７ 出力端子 ２１，２３〜２５ 同期パターン ２２ 同期パターンと誤認されるビットデータ ３００ セットリセットフリップフロップ ３０２、３０４，５０２，５０６ アンドゲート ３０６ カウンタ ５００ データ比較器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 同期パターンと任意データ部とが順番に
   配列された一定長のフレームが繰り返されているビット
   ストリームの入力を受け付けるストリーム入力手段と、 入力されるビットストリームから同期パターンの候補の
   ビットデータを検出する候補検出手段と、 同期パターンの候補の一番目の検出から二番目の検出ま
   でビットストリームのビット数を積算するビット積算手
   段と、 事前に設定されている一フレームのビット数と積算され
   たビット数とが一致すると同期を確立させて一致しない
   と前記ビット積算手段の積算を初期状態から再開させる
   候補判定手段と、を具備していることを特徴とするデー
   タ処理装置。
2. 【請求項２】 同期パターンと任意データ部とが順番に
   配列された一定長のフレームが繰り返されているビット
   ストリームが入力されるストリーム入力配線と、 入力されるビットストリームから同期パターンの候補の
   ビットデータを検出すると候補検出信号を出力する候補
   検出回路と、 一番目の候補検出信号の入力から二番目の候補検出信号
   の入力までビットストリームのビット数を積算するカウ
   ント回路と、 ビットストリームの一フレームのビット数が事前に設定
   されているフレーム長保持回路と、 事前に設定されている一フレームのビット数と積算され
   たビット数とが一致すると同期確立信号を出力して一致
   しないと前記カウント回路に初期化信号を出力する比較
   回路と、を具備していることを特徴とするデータ処理装
   置。
3. 【請求項３】 同期パターンと任意データ部とが順番に
   配列された一定長のフレームが繰り返されているビット
   ストリームの入力を受け付け、 入力されるビットストリームから同期パターンの候補の
   ビットデータを検出し、 同期パターンの候補の一番目の検出から二番目の検出ま
   でビットストリームのビット数を積算し、 事前に設定されている一フレームのビット数と積算され
   たビット数とが一致すると同期を確立させて一致しない
   とビット数の積算を初期状態から再開させるようにした
   ことを特徴とするデータ処理方法。
4. 【請求項４】 コンピュータが読取自在なソフトウェア
   が格納されている情報記憶媒体において、 同期パターンと任意データ部とが順番に配列された一定
   長のフレームが繰り返されているビットストリームの入
   力を受け付けること、 入力されるビットストリームから同期パターンの候補の
   ビットデータを検出すること、 同期パターンの候補の一番目の検出から二番目の検出ま
   でビットストリームのビット数を積算すること、 事前に設定されている一フレームのビット数と積算され
   たビット数とが一致すると同期を確立させて一致しない
   とビット数の積算を初期状態から再開させること、を前
   記コンピュータに実行させるためのプログラムが格納さ
   れていることを特徴とする情報記憶媒体。