JPH1154565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1154565A JPH1154565A JP21344197A JP21344197A JPH1154565A JP H1154565 A JPH1154565 A JP H1154565A JP 21344197 A JP21344197 A JP 21344197A JP 21344197 A JP21344197 A JP 21344197A JP H1154565 A JPH1154565 A JP H1154565A
- Authority
- JP
- Japan
- Prior art keywords
- spherical bump
- semiconductor chip
- bump electrodes
- electrode
- spherical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線基板１の一表面と半導体チップ４の主面
との間における球状バンプ電極６の配置数、即ち球状バ
ンプ電極６の配置密度が低下する。 【解決手段】 配線基板１と半導体チップ４との間に複
数の球状バンプ電極６を有する半導体装置であって、前
記複数の球状バンプ電極６の夫々は、相互に最も近接す
る一方の球状バンプ電極６Ａと他方の球状バンプ電極６
Ｂとの高さ方向における配設位置が相互に異なるように
配置されている。前記複数の球状バンプ電極６は、平面
方向において行列状に規則的に配置されている。前記一
方の球状バンプ電極６Ａ及び他方の球状バンプ電極６Ｂ
は、平面方向において、前記半導体チップ４の辺に対し
てほぼ直角をなす直線に沿って交互に配置若しくは前記
半導体チップ４の辺に対してほぼ４５度の角度をなす直
線に沿って交互に配置されている。
との間における球状バンプ電極６の配置数、即ち球状バ
ンプ電極６の配置密度が低下する。 【解決手段】 配線基板１と半導体チップ４との間に複
数の球状バンプ電極６を有する半導体装置であって、前
記複数の球状バンプ電極６の夫々は、相互に最も近接す
る一方の球状バンプ電極６Ａと他方の球状バンプ電極６
Ｂとの高さ方向における配設位置が相互に異なるように
配置されている。前記複数の球状バンプ電極６は、平面
方向において行列状に規則的に配置されている。前記一
方の球状バンプ電極６Ａ及び他方の球状バンプ電極６Ｂ
は、平面方向において、前記半導体チップ４の辺に対し
てほぼ直角をなす直線に沿って交互に配置若しくは前記
半導体チップ４の辺に対してほぼ４５度の角度をなす直
線に沿って交互に配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板の一表面上にＣＣＢ（Ｃontrolled
Ｃollapse Ｂonding）方式で半導体チップを塔載する半
導体装置に適用して有効な技術に関するものである。
し、特に、配線基板の一表面上にＣＣＢ（Ｃontrolled
Ｃollapse Ｂonding）方式で半導体チップを塔載する半
導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、例えばＣＳＰ(Ｃhip
Ｓize Ｐackage)構造の半導体装置が開発されている。
このＣＳＰ構造の半導体装置は、配線基板の一表面上に
ＣＣＢ方式で半導体チップを塔載した構成になってい
る。ＣＣＢ方式は、配線基板の一表面に配置された電極
パッドと半導体チップの主面(回路形成面)に配置された
電極パッドとの間にバンプ電極を介在して両者を電気的
にかつ機械的に接続する方式である。このＣＣＢ方式
は、配線基板の一表面上に半導体チップをその占有面積
内において実装することができるので、ワイヤボンディ
ング方式に比べて配線基板の平面サイズ並びに信号伝搬
経路を縮小することができる。また、ＣＣＢ方式は、半
導体チップの主面の全域に電極パッドを配置することが
できるので、半導体装置の多ピン化(多端子化)を図るこ
とができる。バンプ電極としては、例えばＰｂ(鉛)−Ｓ
ｎ(錫)組成の金属材からなる球状バンプ電極(ボールバ
ンプ電極)が用いられている。この球状バンプ電極は、
配線基板の一表面上に半導体チップを塔載する前の段階
において、通常、半導体チップの電極パッド側に設けら
れている。
Ｓize Ｐackage)構造の半導体装置が開発されている。
このＣＳＰ構造の半導体装置は、配線基板の一表面上に
ＣＣＢ方式で半導体チップを塔載した構成になってい
る。ＣＣＢ方式は、配線基板の一表面に配置された電極
パッドと半導体チップの主面(回路形成面)に配置された
電極パッドとの間にバンプ電極を介在して両者を電気的
にかつ機械的に接続する方式である。このＣＣＢ方式
は、配線基板の一表面上に半導体チップをその占有面積
内において実装することができるので、ワイヤボンディ
ング方式に比べて配線基板の平面サイズ並びに信号伝搬
経路を縮小することができる。また、ＣＣＢ方式は、半
導体チップの主面の全域に電極パッドを配置することが
できるので、半導体装置の多ピン化(多端子化)を図るこ
とができる。バンプ電極としては、例えばＰｂ(鉛)−Ｓ
ｎ(錫)組成の金属材からなる球状バンプ電極(ボールバ
ンプ電極)が用いられている。この球状バンプ電極は、
配線基板の一表面上に半導体チップを塔載する前の段階
において、通常、半導体チップの電極パッド側に設けら
れている。
【０００３】前記球状バンプ電極は、配線基板の一表面
と半導体チップの主面との間に複数設けられている。こ
の複数の球状バンプ電極の夫々は、平面方向(横方向)に
おいて行列状に規則的に配置され、高さ方向(縦方向)に
おける配設位置が同一になっている。
と半導体チップの主面との間に複数設けられている。こ
の複数の球状バンプ電極の夫々は、平面方向(横方向)に
おいて行列状に規則的に配置され、高さ方向(縦方向)に
おける配設位置が同一になっている。
【０００４】なお、前記半導体装置については、例え
ば、工業調査会発行の電子材料〔１９９６年４月号、第
１４頁乃至第１９頁〕に記載されている。
ば、工業調査会発行の電子材料〔１９９６年４月号、第
１４頁乃至第１９頁〕に記載されている。
【０００５】
【発明が解決しようとする課題】前記複数の球状バンプ
電極の夫々は、相互に最も近接する一方の球状バンプ電
極の中間部と他方の球状バンプ電極の中間部との高さ方
向における位置が同一となる状態にて配置されている。
球状バンプ電極の中間部の幅は半導体チップの電極パッ
ドの幅に比べて広くなっている。このため、球状バンプ
電極間の間隔が半導体チップの電極パッド間の間隔に比
べて狭くなるので、球状バンプ電極間における短絡を抑
制するために球状バンプ電極の配列ピッチを広くしなけ
ればならず、配線基板の一表面と半導体チップの主面と
の間における球状バンプ電極の配置数、即ち球状バンプ
電極の配置密度が低下する。
電極の夫々は、相互に最も近接する一方の球状バンプ電
極の中間部と他方の球状バンプ電極の中間部との高さ方
向における位置が同一となる状態にて配置されている。
球状バンプ電極の中間部の幅は半導体チップの電極パッ
ドの幅に比べて広くなっている。このため、球状バンプ
電極間の間隔が半導体チップの電極パッド間の間隔に比
べて狭くなるので、球状バンプ電極間における短絡を抑
制するために球状バンプ電極の配列ピッチを広くしなけ
ればならず、配線基板の一表面と半導体チップの主面と
の間における球状バンプ電極の配置数、即ち球状バンプ
電極の配置密度が低下する。
【０００６】本発明の目的は、球状バンプ電極の配置密
度を高めることが可能な技術を提供することにある。
度を高めることが可能な技術を提供することにある。
【０００７】本発明の他の目的は、半導体装置の多ピン
化(多端子化)を図ることが可能な技術を提供することに
ある。
化(多端子化)を図ることが可能な技術を提供することに
ある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１０】配線基板と半導体チップとの間に複数の球
状バンプ電極を有する半導体装置であって、前記複数の
球状バンプ電極の夫々は、相互に最も近接する一方の球
状バンプ電極と他方の球状バンプ電極との高さ方向にお
ける配設位置が相互に異なるように配置されている。前
記複数の球状バンプ電極は、平面方向において行列状に
規則的に配置されている。前記一方の球状バンプ電極及
び他方の球状バンプ電極は、平面方向において、前記半
導体チップの辺に対してほぼ直角をなす直線に沿って交
互に配置若しくは前記半導体チップの辺に対してほぼ４
５度の角度をなす直線に沿って交互に配置されている。
状バンプ電極を有する半導体装置であって、前記複数の
球状バンプ電極の夫々は、相互に最も近接する一方の球
状バンプ電極と他方の球状バンプ電極との高さ方向にお
ける配設位置が相互に異なるように配置されている。前
記複数の球状バンプ電極は、平面方向において行列状に
規則的に配置されている。前記一方の球状バンプ電極及
び他方の球状バンプ電極は、平面方向において、前記半
導体チップの辺に対してほぼ直角をなす直線に沿って交
互に配置若しくは前記半導体チップの辺に対してほぼ４
５度の角度をなす直線に沿って交互に配置されている。
【００１１】上述した手段によれば、相互に最も近接す
る一方の球状バンプ電極の中間部と他方の球状バンプ電
極の中間部との高さ方向における位置が相互にずれるの
で、球状バンプ電極間の間隔を狭くしても球状バンプ電
極間における短絡を抑制できる。この結果、球状バンプ
電極の配列ピッチを狭くすることができるので、配線基
板の一表面と半導体チップの主面との間における球状バ
ンプ電極の配置数、即ち球状バンプ電極の配置密度を高
めることができる。
る一方の球状バンプ電極の中間部と他方の球状バンプ電
極の中間部との高さ方向における位置が相互にずれるの
で、球状バンプ電極間の間隔を狭くしても球状バンプ電
極間における短絡を抑制できる。この結果、球状バンプ
電極の配列ピッチを狭くすることができるので、配線基
板の一表面と半導体チップの主面との間における球状バ
ンプ電極の配置数、即ち球状バンプ電極の配置密度を高
めることができる。
【００１２】
【発明の実施の形態】以下、本発明の構成について、Ｃ
ＳＰ構造の半導体装置に本発明を適用した実施の形態と
ともに説明する。なお、実施の形態を説明するための図
面において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
ＳＰ構造の半導体装置に本発明を適用した実施の形態と
ともに説明する。なお、実施の形態を説明するための図
面において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
【００１３】図１は、本発明の一実施形態である半導体
装置の模式断面図である。
装置の模式断面図である。
【００１４】図１に示すように、ＣＳＰ構造の半導体装
置は、配線基板１の一表面上にＣＣＢ方式で半導体チッ
プ４を塔載した構成になっている。
置は、配線基板１の一表面上にＣＣＢ方式で半導体チッ
プ４を塔載した構成になっている。
【００１５】前記配線基板１は、これに限定されない
が、例えばガラス繊維にエポキシ系の樹脂若しくはポリ
イミド系の樹脂を含浸させた樹脂基板を主体とする多層
配線構造で構成されている。配線基板１の一表面には電
極パッド２が複数配置され、また、配線基板１の一表面
と対向するその裏面には電極パッド３が複数配置されて
いる。この電極パッド２、電極パッド３の夫々は、配線
基板１の配線を介して互いに電気的に接続されている。
が、例えばガラス繊維にエポキシ系の樹脂若しくはポリ
イミド系の樹脂を含浸させた樹脂基板を主体とする多層
配線構造で構成されている。配線基板１の一表面には電
極パッド２が複数配置され、また、配線基板１の一表面
と対向するその裏面には電極パッド３が複数配置されて
いる。この電極パッド２、電極パッド３の夫々は、配線
基板１の配線を介して互いに電気的に接続されている。
【００１６】前記配線基板１の裏面側には、外部端子と
してのバンプ電極８が複数設けられている。複数のバン
プ電極８の夫々は、配線基板１の裏面に配置された複数
の電極パッド３の夫々に固着され、電気的にかつ機械的
に接続されている。また、複数のバンプ電極８の夫々
は、平面方向(横方向)において行列状に規則的に配置さ
れ、高さ方向(縦方向)における配設位置が同一になって
いる。バンプ電極８としては、例えば３７［重量％］Ｐ
ｂ(鉛)−６３［重量％］Ｓｎ(錫)組成の金属材からなる
球状バンプ電極が用いられている。即ち、本実施形態の
半導体装置は、ＢＧＡ(Ｂall Ｇrid Ａrray)構造で構成
されている。
してのバンプ電極８が複数設けられている。複数のバン
プ電極８の夫々は、配線基板１の裏面に配置された複数
の電極パッド３の夫々に固着され、電気的にかつ機械的
に接続されている。また、複数のバンプ電極８の夫々
は、平面方向(横方向)において行列状に規則的に配置さ
れ、高さ方向(縦方向)における配設位置が同一になって
いる。バンプ電極８としては、例えば３７［重量％］Ｐ
ｂ(鉛)−６３［重量％］Ｓｎ(錫)組成の金属材からなる
球状バンプ電極が用いられている。即ち、本実施形態の
半導体装置は、ＢＧＡ(Ｂall Ｇrid Ａrray)構造で構成
されている。
【００１７】前記半導体チップ４は、これに限定されな
いが、例えば単結晶珪素からなる半導体基板上に絶縁
層、配線層の夫々を順次積層した構造で構成されてい
る。半導体チップ４には、論理回路システム、記憶回路
システム、或いはそれらの混合回路システムが塔載され
ている。また、半導体チップ４の主面(回路形成面)には
電極パッド５が複数配置されている。この複数の電極パ
ッド５の夫々は、半導体チップ４に塔載された回路シス
テムに電気的に接続されている。なお、本実施形態の半
導体チップ４の平面形状は、これに限定されないが、例
えば正方形状で構成されている。
いが、例えば単結晶珪素からなる半導体基板上に絶縁
層、配線層の夫々を順次積層した構造で構成されてい
る。半導体チップ４には、論理回路システム、記憶回路
システム、或いはそれらの混合回路システムが塔載され
ている。また、半導体チップ４の主面(回路形成面)には
電極パッド５が複数配置されている。この複数の電極パ
ッド５の夫々は、半導体チップ４に塔載された回路シス
テムに電気的に接続されている。なお、本実施形態の半
導体チップ４の平面形状は、これに限定されないが、例
えば正方形状で構成されている。
【００１８】前記配線基板１の一表面と半導体チップ２
の主面との間には複数のバンプ電極６が設けられてい
る。この複数のバンプ電極６の夫々は、半導体チップ４
の主面に配置された複数の電極パッド５の夫々に固着さ
れ、電気的にかつ機械的に接続されている。また、複数
のバンプ電極６の夫々は、配線基板１の一表面に配置さ
れた複数の電極パッド２の夫々に固着され、電気的にか
つ機械的に接続されている。バンプ電極６としては、例
えば９７［重量％］Ｓｎ−３［重量％］Ａｇ(銀)組成の
金属材からなる球状バンプ電極が用いられている。
の主面との間には複数のバンプ電極６が設けられてい
る。この複数のバンプ電極６の夫々は、半導体チップ４
の主面に配置された複数の電極パッド５の夫々に固着さ
れ、電気的にかつ機械的に接続されている。また、複数
のバンプ電極６の夫々は、配線基板１の一表面に配置さ
れた複数の電極パッド２の夫々に固着され、電気的にか
つ機械的に接続されている。バンプ電極６としては、例
えば９７［重量％］Ｓｎ−３［重量％］Ａｇ(銀)組成の
金属材からなる球状バンプ電極が用いられている。
【００１９】前記配線基板１の一表面と半導体チップ４
の主面との間の間隙部には、配線基板１と半導体チップ
２との熱膨張係数の差に起因するバンプ電極６の破損を
抑制するために樹脂７が充填されている。樹脂７として
は例えばエポキシ系の熱硬化性樹脂が用いられている。
の主面との間の間隙部には、配線基板１と半導体チップ
２との熱膨張係数の差に起因するバンプ電極６の破損を
抑制するために樹脂７が充填されている。樹脂７として
は例えばエポキシ系の熱硬化性樹脂が用いられている。
【００２０】前記複数の球状バンプ電極６の夫々は、図
２(図１の要部拡大模式断面図)に示すように、中間部の
幅Ａが半導体チップ４の電極パッド５の幅Ｂに比べて広
くなっている。また、複数の球状バンプ電極６の夫々
は、図３（球状バンプ電極の配置状態を示す半導体チッ
プの模式平面図）に示すように、平面方向(横方向)にお
いて行列状に規則的に配置されている。本実施形態にお
いて、複数の球状バンプ電極６の夫々は、半導体チップ
４の辺４Ａに対してほぼ直角をなす直線に沿って行列状
に配置されている。
２(図１の要部拡大模式断面図)に示すように、中間部の
幅Ａが半導体チップ４の電極パッド５の幅Ｂに比べて広
くなっている。また、複数の球状バンプ電極６の夫々
は、図３（球状バンプ電極の配置状態を示す半導体チッ
プの模式平面図）に示すように、平面方向(横方向)にお
いて行列状に規則的に配置されている。本実施形態にお
いて、複数の球状バンプ電極６の夫々は、半導体チップ
４の辺４Ａに対してほぼ直角をなす直線に沿って行列状
に配置されている。
【００２１】前記複数の球状バンプ電極６の夫々は、図
２に示すように、相互に最も近接する一方の球状バンプ
電極６Ａと他方の球状バンプ電極６Ｂとの高さ方向(縦
方向)における配設位置が相互に異なるように配置され
ている。本実施形態の複数の球状バンプ電極６の夫々
は、半導体チップ４の辺４Ａに対してほぼ直角となる直
線に沿って配置されているので、相互に最も近接する一
方の球状バンプ電極６Ａ及び他方の球状バンプ電極６Ａ
は、図３に示すように、半導体チップ４の辺４Ａに対し
てほぼ直角をなす直線に沿って交互に配置されている。
図３において、図を見易くするため、一方の球状バンプ
電極６Ａにおいては斜線を付している。
２に示すように、相互に最も近接する一方の球状バンプ
電極６Ａと他方の球状バンプ電極６Ｂとの高さ方向(縦
方向)における配設位置が相互に異なるように配置され
ている。本実施形態の複数の球状バンプ電極６の夫々
は、半導体チップ４の辺４Ａに対してほぼ直角となる直
線に沿って配置されているので、相互に最も近接する一
方の球状バンプ電極６Ａ及び他方の球状バンプ電極６Ａ
は、図３に示すように、半導体チップ４の辺４Ａに対し
てほぼ直角をなす直線に沿って交互に配置されている。
図３において、図を見易くするため、一方の球状バンプ
電極６Ａにおいては斜線を付している。
【００２２】図２に示すように、球状バンプ電極６Ａが
接続された電極パッド５の厚さは、球状バンプ電極６Ｂ
が接続された電極パッド５の厚さに比べて薄くなってい
る。また、球状バンプ電極６Ａが接続された電極パッド
２の厚さは、球状バンプ電極６Ｂが接続された電極パッ
ド２の厚さに比べて厚くなっている。即ち、本実施形態
においては、配線基板１の電極パッド２の厚さ及び半導
体チップ４の電極パッド５の厚さを変え、相互に最も近
接する一方の球状バンプ電極６Ａと他方の球状バンプ電
極６Ｂとの高さ方向(縦方向)における配設位置を相互に
異ならしめている。
接続された電極パッド５の厚さは、球状バンプ電極６Ｂ
が接続された電極パッド５の厚さに比べて薄くなってい
る。また、球状バンプ電極６Ａが接続された電極パッド
２の厚さは、球状バンプ電極６Ｂが接続された電極パッ
ド２の厚さに比べて厚くなっている。即ち、本実施形態
においては、配線基板１の電極パッド２の厚さ及び半導
体チップ４の電極パッド５の厚さを変え、相互に最も近
接する一方の球状バンプ電極６Ａと他方の球状バンプ電
極６Ｂとの高さ方向(縦方向)における配設位置を相互に
異ならしめている。
【００２３】このように、複数の球状バンプ電極６の夫
々を、相互に最も近接する一方の球状バンプ電極６Ａと
他方の球状バンプ電極６Ｂとの高さ方向(縦方向)におけ
る配設位置が相互に異なるように配置することにより、
相互に最も近接する一方の球状バンプ電極６Ａの中間部
と他方の球状バンプ電極６Ｂの中間部との高さ方向にお
ける位置が相互にずれるので、球状バンプ電極６間の間
隔を狭くしても球状バンプ電極６間における短絡を抑制
できる。この結果、球状バンプ電極６の配列ピッチを狭
くすることができるので、配線基板１の一表面と半導体
チップ４の主面との間における球状バンプ電極６の配置
数、即ち球状バンプ電極６の配置密度を高めることがで
きる。
々を、相互に最も近接する一方の球状バンプ電極６Ａと
他方の球状バンプ電極６Ｂとの高さ方向(縦方向)におけ
る配設位置が相互に異なるように配置することにより、
相互に最も近接する一方の球状バンプ電極６Ａの中間部
と他方の球状バンプ電極６Ｂの中間部との高さ方向にお
ける位置が相互にずれるので、球状バンプ電極６間の間
隔を狭くしても球状バンプ電極６間における短絡を抑制
できる。この結果、球状バンプ電極６の配列ピッチを狭
くすることができるので、配線基板１の一表面と半導体
チップ４の主面との間における球状バンプ電極６の配置
数、即ち球状バンプ電極６の配置密度を高めることがで
きる。
【００２４】また、配線基板１の一表面と半導体チップ
４の主面との間において球状バンプ電極６の配置密度を
高めることができるので、半導体装置の多ピン化(多端
子化)を図ることができる。
４の主面との間において球状バンプ電極６の配置密度を
高めることができるので、半導体装置の多ピン化(多端
子化)を図ることができる。
【００２５】なお、本実施形態は、複数のバンプ電極６
を半導体チップ４の辺４Ａに対してほぼ直角をなす直線
に沿って行列状に配置した例について説明したが、複数
のバンプ電極６は、図４(要部模式断面図)に示すよう
に、半導体チップ４の辺４Ａに対してほぼ４５度の角度
をなす直線に沿って行列状に配置してもよい。この場
合、相互に最も近接する一方のバンプ電極６Ａ及び他方
のバンプ電極６Ｂは、半導体チップ４の辺に対してほぼ
４５度の角度をなす直線に沿って交互に配置される。図
４において、図を見易くするため、一方の球状バンプ電
極６Ａにおいては斜線を付している。
を半導体チップ４の辺４Ａに対してほぼ直角をなす直線
に沿って行列状に配置した例について説明したが、複数
のバンプ電極６は、図４(要部模式断面図)に示すよう
に、半導体チップ４の辺４Ａに対してほぼ４５度の角度
をなす直線に沿って行列状に配置してもよい。この場
合、相互に最も近接する一方のバンプ電極６Ａ及び他方
のバンプ電極６Ｂは、半導体チップ４の辺に対してほぼ
４５度の角度をなす直線に沿って交互に配置される。図
４において、図を見易くするため、一方の球状バンプ電
極６Ａにおいては斜線を付している。
【００２６】また、配線基板１の電極パッド２の厚さ及
び半導体チップ４の電極パッド５の厚さを変え、相互に
最も近接する一方の球状バンプ電極６Ａと他方の球状バ
ンプ電極６Ｂとの高さ方向(縦方向)における配設位置を
相互に異ならしめた例について説明したが、図５(要部
模式断面図)に示すように、一方の球状バンプ電極６Ａ
とこれに接続される配線基板１の電極パッド２との間及
び他方の球状バンプ電極６Ｂとこれに接続される半導体
チップ４の電極パッド５との間に所定の厚さを有する導
電性部材９を介在し、相互に最も近接する一方の球状バ
ンプ電極６Ａと他方の球状バンプ電極６Ｂとの高さ方向
(縦方向)における配設位置を相互に異ならしめてもよ
い。
び半導体チップ４の電極パッド５の厚さを変え、相互に
最も近接する一方の球状バンプ電極６Ａと他方の球状バ
ンプ電極６Ｂとの高さ方向(縦方向)における配設位置を
相互に異ならしめた例について説明したが、図５(要部
模式断面図)に示すように、一方の球状バンプ電極６Ａ
とこれに接続される配線基板１の電極パッド２との間及
び他方の球状バンプ電極６Ｂとこれに接続される半導体
チップ４の電極パッド５との間に所定の厚さを有する導
電性部材９を介在し、相互に最も近接する一方の球状バ
ンプ電極６Ａと他方の球状バンプ電極６Ｂとの高さ方向
(縦方向)における配設位置を相互に異ならしめてもよ
い。
【００２７】また、図６(要部模式断面図)に示すよう
に、相互に最も近接する球状バンプ電極６のうち、一方
の球状バンプ電極６Ａに接続される配線基板１の電極パ
ッド２を配線基板１の一表面に形成された凸部に配置
し、この電極パッド２と対向する半導体チップ４の電極
パッド５を半導体チップ４の主面に形成された凹部に配
置し、他方の球状バンプ電極６Ｂに接続される配線基板
１の電極パッド２を配線基板１の一表面に形成された凹
部に配置し、この電極パッド２と対向する半導体チップ
４の電極パッド５を半導体チップ４の主面に形成された
凸部に配置して、相互に最も近接する一方の球状バンプ
電極６Ａと他方の球状バンプ電極６Ｂとの高さ方向(縦
方向)における配設位置を相互に異ならしめてもよい。
に、相互に最も近接する球状バンプ電極６のうち、一方
の球状バンプ電極６Ａに接続される配線基板１の電極パ
ッド２を配線基板１の一表面に形成された凸部に配置
し、この電極パッド２と対向する半導体チップ４の電極
パッド５を半導体チップ４の主面に形成された凹部に配
置し、他方の球状バンプ電極６Ｂに接続される配線基板
１の電極パッド２を配線基板１の一表面に形成された凹
部に配置し、この電極パッド２と対向する半導体チップ
４の電極パッド５を半導体チップ４の主面に形成された
凸部に配置して、相互に最も近接する一方の球状バンプ
電極６Ａと他方の球状バンプ電極６Ｂとの高さ方向(縦
方向)における配設位置を相互に異ならしめてもよい。
【００２８】また、本実施形態は、配線基板１の一表面
と半導体チップ４の主面との間に配置される球状バンプ
電極６に本発明を適用した例について説明したが、本発
明は配線基板１の裏面側に外部端子として配置される球
状バンプ電極８に適用してもよい。
と半導体チップ４の主面との間に配置される球状バンプ
電極６に本発明を適用した例について説明したが、本発
明は配線基板１の裏面側に外部端子として配置される球
状バンプ電極８に適用してもよい。
【００２９】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００３０】例えば、本発明は、配線基板の一表面上に
ＣＣＢ方式で複数の半導体チップを塔載し、１つの回路
システムを構成するＭＣＭ(Ｍulti Ｃhip Ｍodule)構造
の半導体装置に適用できる。
ＣＣＢ方式で複数の半導体チップを塔載し、１つの回路
システムを構成するＭＣＭ(Ｍulti Ｃhip Ｍodule)構造
の半導体装置に適用できる。
【００３１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。球状バンプ電極の配置密度を高める
ことができる。また、半導体装置の多ピン化(多端子化)
を図ることができる。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。球状バンプ電極の配置密度を高める
ことができる。また、半導体装置の多ピン化(多端子化)
を図ることができる。
【図１】本発明の一実施形態である半導体装置の模式断
面図である。
面図である。
【図２】図１の要部拡大模式断面図である。
【図３】球状バンプ電極の配置状態を示す半導体チップ
の模式平面図である。
の模式平面図である。
【図４】球状バンプ電極のその他の配置状態を示す半導
体チップの模式平面図である。
体チップの模式平面図である。
【図５】本発明の一実施形態の変形例を示す半導体装置
の要部模式断面図である。
の要部模式断面図である。
【図６】本発明の一実施形態の勿形例を示す半導体装置
の要部模式断面図である。
の要部模式断面図である。
１…配線基板、２，３…電極、４…半導体チップ、５…
電極、６…球状バンプ電極、７…樹脂、８…球状バンプ
電極、９…導電性部材
電極、６…球状バンプ電極、７…樹脂、８…球状バンプ
電極、９…導電性部材
Claims (4)
- 【請求項１】 配線基板と半導体チップとの間に複数の
球状バンプ電極を有する半導体装置であって、前記複数
の球状バンプ電極の夫々は、相互に最も近接する一方の
球状バンプ電極と他方の球状バンプ電極との高さ方向に
おける配設位置が相互に異なるように配置されているこ
とを特徴とする半導体装置。 - 【請求項２】 前記複数の球状バンプ電極は、平面方向
において行列状に規則的に配置されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】 前記一方の球状バンプ電極及び他方の球
状バンプ電極は、平面方向において、前記半導体チップ
の辺に対してほぼ直角をなす直線に沿って交互に配置さ
れていることを特徴とする請求項２に記載の半導体装
置。 - 【請求項４】 前記一方の球状バンプ電極及び他方の球
状バンプ電極は、平面方向において、前記半導体チップ
の辺に対してほぼ４５度の角度をなす直線に沿って交互
に配置されていることを特徴とする請求項２に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21344197A JPH1154565A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21344197A JPH1154565A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154565A true JPH1154565A (ja) | 1999-02-26 |
Family
ID=16639290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21344197A Withdrawn JPH1154565A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154565A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149836A (ja) * | 2005-11-25 | 2007-06-14 | Toshiba Corp | 半導体装置 |
| JP2011091087A (ja) * | 2009-10-20 | 2011-05-06 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US9142516B2 (en) | 2011-07-28 | 2015-09-22 | Socionext Inc. | Semiconductor device and manufacturing method therefor |
-
1997
- 1997-08-07 JP JP21344197A patent/JPH1154565A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149836A (ja) * | 2005-11-25 | 2007-06-14 | Toshiba Corp | 半導体装置 |
| JP4528715B2 (ja) * | 2005-11-25 | 2010-08-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2011091087A (ja) * | 2009-10-20 | 2011-05-06 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US9142516B2 (en) | 2011-07-28 | 2015-09-22 | Socionext Inc. | Semiconductor device and manufacturing method therefor |
| US9355974B2 (en) | 2011-07-28 | 2016-05-31 | Socionext Inc. | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473196A (en) | Semiconductor memory component comprising stacked memory modules | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US5025306A (en) | Assembly of semiconductor chips | |
| KR101009121B1 (ko) | 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법 | |
| US6462420B2 (en) | Semiconductor chip and semiconductor device having a chip-on-chip structure | |
| US5637920A (en) | High contact density ball grid array package for flip-chips | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| KR102587976B1 (ko) | 반도체 패키지 | |
| JP2000311917A (ja) | 半導体装置 | |
| US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
| US20210320067A1 (en) | Semiconductor package | |
| US7649250B2 (en) | Semiconductor package | |
| JPS6253000A (ja) | 半導体の実装構造 | |
| JPH1154565A (ja) | 半導体装置 | |
| JP3553195B2 (ja) | 半導体装置とその製造方法 | |
| US6198161B1 (en) | Semiconductor device | |
| JPH07335680A (ja) | 回路基板及びその製造方法、並びに半導体装置のワイヤボンディング方法及び半導体装置の封止方法 | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JP3638749B2 (ja) | メモリモジュール | |
| US6965162B2 (en) | Semiconductor chip mounting substrate and semiconductor device using it | |
| JPH0567070B2 (ja) | ||
| CN115497901B (zh) | 改善凸点开裂失效的高密度封装装置和方法 | |
| JPS60100443A (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |