JPH11507788A

JPH11507788A - 二方向リンクを介したデータ伝送の同期化

Info

Publication number: JPH11507788A
Application number: JP9502987A
Authority: JP
Inventors: ゴランペテルセン，ラルス; クンデル，ミカエル
Original assignee: テレフオンアクチーボラゲツトエルエムエリクソン
Priority date: 1995-06-13
Filing date: 1996-06-13
Publication date: 1999-07-06
Also published as: EP0872085A1; RU2156035C2; KR19990022927A; KR100330335B1; SE506540C2; DE69634048T2; EP0872085B1; SE9502142D0; WO1996042158A1; CN1094009C; CA2224196A1; CN1192836A; BR9608762A; DE69634048D1; SE9502142L; AU6021896A; MX9710102A

Abstract

(57)【要約】異なる数のデータビットを含み得るユーザ・セルのセルベーススイッチでの伝送が同期化される。伝送は、リンク制御機能間で交換される同期セルによってリンク上のデータの伝送を開始し制御する諸機能を含むリンク制御機能をおのおのが備えた機能エンティティ間で二方向リンクを介して行われる。同期セルの交換は、３つの状態（３０４，３０８，３１２）を有する同期状態マシンによって制御される。ＨＵＮＴ状態（３１２）において、リンク制御機能は、同期セルに対する所定のパターンと一致しているか否かを確立するためにリンクから入力される同期セルを調べる。所定のパターンを含む同期セルがＨＵＮＴ状態において見い出された後に始まるＰＲＥＳＹＮＣ状態（３０４）において、リンク制御機能は、所定のパターンを含むか否かを確立するために所定数のその後入力される連続した同期セルを調べる。これが事実であれば、制御プロセスはＨＵＮＴ状態に戻る。所定のパターンを含む所定数の同期セルがＰＲＥＳＹＮＣ状態にて見い出された後に始まるＳＹＮＣ状態（３０８）において、故障に関してデータを監視しながらリンク上のデータの伝送が許容される。故障が見つかれば、制御プロセスは再度ＨＵＮＴ状態において始まる。

Description

【発明の詳細な説明】二方向リンクを介したデータ伝送の同期化発明の技術分野第１の側面によれば、本発明はセルベーススイッチにおいて、二方向リンクを介してスイッチ・ポート及びスイッチ・コア間に異なる数のデータビットを含み得るユーザ・セルの伝送を同期化する方法及びシステムに関する。第２の側面によれば、この発明はデータ転送システムにおいて、それぞれのユーザ・データのサイズに応じて異なる数のデータビットを含み得るユーザ・セルに、二方向リンクを介しての、おのおのがユーザから届くと共にリンク上での伝送が予定されたデータを加える手段を有する機能エンティティ間のビットストリームとしてのデータの送信を同期化するシステムに関する。多くのデータ伝送システムにおいて、異なる機能エンティティがリンクを介して共に接続されている。特に、このことは電気通信システムにおいて当てはまる。リンクコストは多くの場合、物理的相互接続の数に依存している。相互接続が多ければ多い程、コストは高くなる。従って、デジタル信号を搬送する単一の物理的接続上で要求される全ての情報を加えることが一般の慣例である。このことによって、リンクの受信端で論理構造を再構築することが必要となる。このことを実行するために、異なるレベル上の構造を指示する暗黙情報を転送しなければならない。デジタル信号にコード化された暗黙情報の例は、ビット・アライメントの実行を可能にするクロック、及びオクテット、ワード、ＡＴＭセル、またはビットよりも高いあらゆる他の構造についてのアライメントの実行を可能にする同期化パターンである。技術的根拠ＡＴＭセルの送信と関連する同期化は、特に異なるセルサイズの場合における諸問題の顕在化に帰着する。ＡＴＭセルを転送するためのリンクは、ＡＴＭセルにおける所謂エッチ・イー・シー・フィールド(ＨＥＣ Field:Header Error Correction Field)及びプロセスの流れに基づいてセル同期化機構を有する。エッチ・シー・エス（ＨＣＳ： Header Check Sum）と称する計算の型式は、４つの連続するオクテットと、ＨＥＣに含まれる残りのものに基づいている。プロセスの流れは、状態ＨＵＮＴ、ＰＲＥＳＹＮＣ及びＳＹＮＣを有する状態マシンに基づいている。この目的のための周知の状態マシンは、ベルコア・ドキュメントエフ・エー−エヌ・ダブリュー・ティー−００１１０９（Bellcore document ＦＡ−ＮＷＴ−００１１０９）に説明されている。正しいＨＣＳの計算は問題の状態マシンをＰＲＥＳＹＮＣ状態に強制する。もし正しいＨＣＳの計算が５回連続してこの状態に現われるなら、ＳＹＮＣ状態への遷移が実行され、それ以外の場合はＨＵＮＴ状態への遷移が実行される。正しくないＨＣＳの計算が７回連続してＳＹＮＣ状態に現われたら、同様にＨＵＮＴへの遷移が実行される。発信側からのサポート無しで動作するこの種の閉じた状態マシンの使用における本質的な欠点は、同期化状態に達するための時間消費であり、従って同期化が失われたときのセル損失である。リンクが動作状態になる前に６０個以上のセルが損われ得る。別の欠点は、当該方法がリンク上の異なるサイズのセルの伝送を許容しないということである。米国特許第５，１２３，０１３号において、伝送すべきデータを含む固定長のデータセルから成る列を送信し受信するパケット接続式システムにおけるセル同期化が述べられている。同期パターンを含む少なくとも１つの同期化セルがデータセルの間に挿入される。１つ又は複数の同期セルは、或る状況において、即ち、何らのデータセルも送信されない期間の際、または同期セルの送信後の所定の間隔の際にデータセルが連続的に送信された後に送信される。英国特許第１，５５０，１２１号は、速度許容デジタルデータ復号化システムを説明している。デジタルワードは、同期セルと呼ばれると共に２倍の幅を有する各ワードの最初のセルを除いて、略同一の幅の各セルに記憶される。西独国特許第３，８４２，３７１号は、セル構造化デジタル信号のクロック周期に対する構成に関係している。発明の概要この発明の目的は、異なるサイズのセルを含むビットストリームにおけるセルアライメントの方法を提供することである。一般に、この目的は、小さい周期セル、及び二方向リンクの各側での適切な装置の使用に基づく高速同期アルゴリズムを使用することによって、この発明に従って達成される。第１の側面による方法において、リンク上のデータ伝送は、機能エンティティ間で交換されると共に、おのおのが一方にて、同期セルが同定され得る同期化パターンを含むと共に、他方において制御データを含む同期セルを用いて開始され、監視される。機能エンティティによって、制御データは、同期が首尾よくいくことを相互にチェックすることを許容する各値、または同期の損失を意味するものとして捕えられるリンク上の動作の状態において、機能エンティティに対して同期を回復させるための方策をとらせる値に設定することができる。第１の側面によるシステムにおいて、３つの状態を有する同期状態マシンによって制御されるリンク制御機能間で交換される同期セルを用いることによってリンク上のデータの送信を開始させ、制御する機能を含む各機能エンティティにリンク制御機能が含まれる。ＨＵＮＴ状態において、リンク制御機能は、同期セルに対する所定のパターンに一致するか否かを決定するためにリンクから到来する同期セルを調査させられる。ＨＵＮＴ状態にて見い出された所定のパターンと一致している同期セルが先にあるＰＲＥＳＹＮＣ状態において、リンク制御機能は、所定のパターンと一致するか否かを決定するためにその後到来する所定数の連続した同期セルを調査させられる。これが事実でなければ、ＨＵＮＴ状態への復帰が実行される。ＰＲＥＳＹＮＣ状態にある所定のパターンとの一致を示した所定数の同期セルが先にあるＳＹＮＣ状態において、エラーに関してデータを監視しながら、リンク上のデータの転送が許容される。エラーが見つかれば、ＨＵＮＴ状態への遷移が実行される。第２の側面によるシステムにおいて、リンク制御機能間で交換されると共に、おのおのが一方において、同期セルが同定され得る同定情報を含み、他方において制御データを含む同期セルを用いることによってリンク上のデータの転送を開始させ制御する機能を有する各機能エンティティにリンク制御機能が含まれる。各リンク制御機能によって、同期が存在することの相互チェックを許容する各値、または同期の損失を意味するものとして捕えられるリンク上の動作状態において、２つのリンク制御機能に対して同期を回復させる方策をとらせるようにする値を制御データに与えることができる。リンクに対する出力機能は、ユーザセルのストリームを受信すると共に、ここに各同期セルを挿入する同期セル挿入機能と、ユーザセル及び同期セルから成る得られたストリームを受信すると共に、この受信したストリームを、リンク上への１ビットクロック信号で刻時されるビットストリーム信号に変換する第１の変換機能と、を有している。リンクからの入力機能は、リンクから到来するビットストリーム信号を受信すると共に、この受信したビットストリーム信号を、通常は入力機能からのｎビットクロック信号でｎビット毎に刻時されるｎビット並列フォーマットに変換する第２の変換機能を備えている。比較機能は、ｎビット並列フォーマットにおいて同期セルの同定情報を調査し同定するために接続され、これが見い出されたときに確認信号を放出する。刻時機能は、入力機能からのｎビット並列フォーマットの１ビットクロック信号でビット毎に刻時することを可能にする。同期状態マシンは、ｎビットクロック信号によるｎビット並列フォーマットの刻時から１ビットクロック信号による刻時への遷移を制御するための確認信号を受信する。この発明の重要な利点は、高速同期化にあると共に、異なるセルサイズの出現を許容することにある。図面の説明この発明は、添付図面を参照して以下においてより厳密に説明されることとなる。図１は、この発明を使用することができる、ＡＴＭ及びＳＴＭライン接続双方に対して予定された電気通信スイッチを概略的に示している。図２は、この発明の理念の幾つかの主要な態様を図示するために、スイッチ・ポート及びスイッチ・コア間の二方向送信リンクを含む、図１によるスイッチの一部分をより詳細にかつより大きな規模で示している。図３は、図２による送信リンク上でこの発明に従って実行されるセル同期化と関連して使用される同期状態マシンに対する同期状態図を示している。図４は、可能な実用上の同期化シナリオのために図３による同期状態マシンを使用する際の、スイッチ・ポート及びスイッチ・コア間のトランザクション状態図を示している。図５及び図６は、同期セル及びユーザセルの各実施例の例をそれぞれ示している。図７は、図３による、各スイッチ・ポート及びスイッチ・コアに含まれるこの発明によるリンク制御システムの実施例の機能図をある程度詳細に示している。図８は、図７によるリンク制御システムの一部分の機能図をより詳細に示している。図９は、この発明に従ってセル同期化を実行するのと関連して使用される同期状態マシンに対する簡略化した同期状態図を示している。図１０は、可能な実用上の同期化シナリオのために図９による同期状態マシンを使用するときのスイッチ・ポート及びスイッチ・コア間のトランザクション状態図を示している。図１１は、以下の図を参照して説明されるこの発明によるリンク制御システムの実施例に使用される同期状態マシンに対するより詳細な同期状態図を示している。図１２は、図１１による同期状態マシンが含まれるリンク制御機能の機能図を示している。図１３及び図１４は、図１３によるリンク制御システムにおけるリンク同期プロセスの各例の時間制御図を示している。好ましい実施例図１は、非同期転送モード（ＡＴＭ：Asynchronous Transfer Mode）及び同期転送モード(ＳＴＭ：Synchronous Transfer Mode)回線接続双方に対して予定されたセルベース電気通信スイッチを示している。このスイッチは、各二方向リンク１０６₁〜１０６_nを介してスイッチ・コア１０４に接続された複数のスイッチ・ポート１０２₁〜１０２_nを備えている。スイッチ・ポート１０２は、例えば入り線１０７及び１０８、プロセッサ等を含み得る例えば通信網に接続されている。入り線１０７及び１０８はＡＴＭセルまたはＳＴＭタイムスロットを搬送することができる。スイッチ・ポート１０２₁及び１０２₂は、ＳＴＭ回線接続用の回線インターフェース回路カード１１０₁及びＡＴＭ回線接続用の回線インターフェース回路カード１１０₂上にそれぞれ位置しているように一例として概略的に示されている。回線インターフェース回路カード１１０₁及び１１０₂はまた、ユーザ・データ用のそれぞれのリンク１１４₁及び１１４₂を介して対応するスイッチ・ポート１０２₁及び１０２₂にそれぞれ接続されているそれぞれの回線終端１１２₁及び１１２₂を含むものとして概略的に示されている。スイッチ・ポート１０２_nは、ユーザ・データ用のリンク１１４_nを介してスイッチ・ポートに接続されたプロセッサ１１６を含むサーバー・カード１１０_n上に位置しているように例として概略的に示されている。図２は、リンク１０６_nを介した例えばスイッチ・ポート１０２_n及びスイッチ・コア１０４間の二方向トラフィックを図示している。スイッチ・ポート１０２_n はユーザ・セル中に届いたユーザ・データを加える。５３個のオクテットのＡＴＭセルに対して、５６個のオクテットのユーザ・セルサイズ、即ち、５３バイト＋セルサイズ情報＋検査合計を選択することができる。ＳＴＭタイムスロットはより小さいセルに加えられる。次いで、ユーザ・セルはスイッチ・コアを介してスイッチ・ポートから別のスイッチ・ポートに案内される。ユーザ・データをユーザ・セルに加える技術に関するより詳細な説明、及びこの文脈における異なる状況に対して、スウェーデン国特許出願第９４０２０５１−８号が参照される。スイッチ・ポート１０２_nは、外部から到着してリンク１０６_n上の前方に向けられるユーザ・データに基づいてユーザ・セルを受信すると共に、リンクから届いたユーザ・セルを放出し、そのデータが二重矢印２０４によって示されるように例えばネットワーク上に送出されることとなるリンク制御機能２０２を含んでいる。スイッチ・ポート１０２_n及びスイッチ・コア１０４間のトラフィックは、リンク制御機能２０２及びスイッチ・コア中のリンク制御機能２０６間に移る。リンク制御機能２０２及び２０６は、以下においてより厳密に説明するように、セル同期を管理する。異なるサイズのセルは双方向にビットストリームとしてリンク上を送信され、前記ビットストリームは２０８及び２１０で概略的に指示されている。ビットストリーム２０８及び２１０において、ユーザ・セルは２１２及び２１４でそれぞれ指示されている。セルの開始に関する明示情報でないものは転送される。従って、両側はリンクを同期させるためのセル・アライメントを実行しなければならない。このために、まさかの時にユーザ・セルの流れに導入される同期セルが使用される。ビットストリーム２０８及び２１０において、同期セルはそれぞれ２１６及び２１８で例として示されている。同期セルは各側のリンク制御機能２０２及び２０６でそれぞれ開始及び終了する。即ち、これらはリンク制御機能の外側のスイッチ・ポートまたはスイッチ・コアには現われない。ユーザ・セルは変化を受けずにリンク制御機能を通して案内される。リンク制御機能の動作の実行及び方法は各実施例の以下の説明からより詳細に判かるようになる。図３は、リンクを同期させるために使用される、リンクの各側のリンク制御機能に対する状態マシンの動作の方法を図示する同期状態図を示している。リンクからリンク制御機能に届く同期セルは、同期セル用の所定のパターンと比較される。入力同期セル及び所定のパターンの間の第１の検出された一致によって、矢印３０２に従って状態マシンは状態３０４ＰＲＥＳＹＮＣにされる。所定のパターンとの一致を示すこととなる、この後にＰＲＥＳＹＮＣ状態にある２つの連続した同期セルが見い出されたとの仮定をすれば、遷移が矢印３０６で示すように状態３０８ＳＹＮＣにまで実行されるか、さもなくば遷移が矢印３１０で示すように状態３１２ＨＵＮＴにまで実行される。この発明による方法は、ＰＲＥＳＹＮＣ状態の際の同期セルの連続した送信に基づいている。ＳＹＮＣ状態において、ユーザ・セルを送信することができる。各ユーザ・セルは、セル同期の維持を可能にする情報を含むと共に、更にセルサイズでのエラーを検出することを可能にするエラー・コードを有しなければならない。ＳＹＮＣ状態３０８にて検出されたエラーによって、同様に、矢印３１４に従って状態マシンは状態３１２にされる。ユーザ・セル中のエラー・コードが十分に考慮できなければ真のＳＹＮＣ状態を保証するために、監視状態マシンをＳＹＮＣ状態に付加することができる。所定数ｎの連続したユーザ・セルが発生すれば、この監視機能によって状態マシンは矢印３１４に従って状態３１２にされる。ユーザ・セルの構築及び所望の特性に関して前述した事項と関連した更なる説明のために、前記スウェーデン国特許出願第９４０２０５１−８号が参照される。高速同期化を達成するために、かつ動作状態にリンクを維持するため、ユーザ・セルを受信する側のリンク制御装置がリンク上の同期セルの制御データを開始側（originating side）のリンク制御機能に送信できることが要求される。開始側リンク制御装置に発生し得るこの種の制御データ（コマンド）及びこれによって引き起こされる方策の諸例は以下の通りである。１．制御データ：打ち切り。ユーザ・セルの現在の送信を停止して、代わりに同期セルを送出すべく、開始リンク制御装置に対する指令を暗黙に定義する。同期セルの現在の送信が終了し、その後、新しい同期セルが挿入される。２．制御データ：指示メッセージ。ＳＹＮＣ状態が存在することを指示すると共に、最初の適切な時点で同期セルを戻すべく、開始リンク制御装置に対する指令を暗黙に定義する。具体的には、通常動作にてできる限り少ない外乱を包含するように、戻された同期セルを通常のセルの流れに導入する。３．制御データ：同期。開始側からの復帰には何らの同期セルも要求されないことを指示する。前記３つの制御データまたは指令の使用は、図５、図７及び図８を参照した説明から以下においてより厳密に明らかとなる。打ち切り指令(abort lommand)は、図５を参照した説明に関連して以下において明瞭となるように、指示メッセージ指令によって置換することができよう。この時点で大きなユーザ・セルが転送されれば、結果は幾分ゆっくりとした同期化になる。以下の同期セル遷移ルールは状態マシンに対して適用される。１．ＨＵＮＴ／ＰＲＥＳＹＮＣ状態。打ち切りまたは指示メッセージ指令を含む開始側に同期セルを送出する。同期セルは、現在のセル送信を停止すること無く、最初の適切な時点で送出されるべきである。２．ＳＹＮＣ状態。ユーザ・セルを送出するか、または打ち切りまたは指示メッセージ指令を有する同期セルが受信されたら、各同期セルを送出する。図４は、可能な同期シナリオに対してスイッチ・ポート４０２及びスイッチ・コア４０４間の簡単なトランザクション状態図を概略的に示している。最初、双方の側はＨＵＮＴ状態及びＰＲＥＳＹＮＣ状態の何れかにある。従って、これらは、矢印４０６及び４０８でそれぞれ示すように、制御データである指示メッセージ／打ち切りを有する送出用同期セルである。規定された数の連続した同期セルの後に、双方共にＳＹＮＣ状態に入る。図示の例において、スイッチ・コア側４０４はスイッチ・ポートの前に矢印４１０に従ってＳＹＮＣ状態になる。従って、スイッチは、矢印４１２で示すように、制御データ同期を有する同期セルを送出することによって、制御データである打ち切り／指示メッセージを有する同期セルに応答する。ここで、スイッチ・ポート４０２は矢印４１４で示すように同期状態になる。スイッチ・ポートは、スイッチ・コアが既にＳＹＮＣ状態にあり、従って矢印４１６で示すようにユーザ・セルの送信を許容することを知っている。今、ユーザ・セルを受信しているスイッチ・コア４０４は、矢印４１８で示すように、順次ユーザ・セルの送信を許容することができる。リンクはここで両側にて動作状態にあり、何れかの側が、エラーの検出または動作になる監視機能に起因してＨＵＮＴ状態に入るまでこの状態を維持する。この例では、スイッチ・ポート４０２が影響を受けて、矢印４２０に従ってＨＵＮＴ状態になる。ここで、スイッチ・ポートは、矢印４２２に従って制御データである打ち切り／指示メッセージを有する同期セルを送出する。スイッチ・コア４０４は、矢印４２４に従ってユーザ・セルの代わりに制御データＳＹＮＣを含む同期セルを送出することによって応答しなければならない。所望する数の連続した同期セルの後に、スイッチ・ポートは矢印４２６に従ってＳＹＮＣ状態を回復する。２つの側は実際にＳＹＮＣ状態にあることに関して通常動作において相互にチェックすることができる。このことは、制御データの指示メッセージを有する同期セルを規則的に送出することによって行うことができる。他方の側は制御データの同期を有する同期セルを用いて所定時間内に応答しなければならない。このことが生じなければ、他方の側は或る種の誤ったＳＹＮＣ状態にあることを仮定することができる。同期化は、例えば失い得るが、このことは、セル分析が行われ、この状態がより長期間の際に首尾よくいき得る場所でのユーザ・セルの正確なパターンの存在に起因して検出されない。何らの同期セルも発生しなければ、正確な方策はユーザ・セルの送出を停止すると共に、他方の側を同期化にすることである。前述した方法は、先に説明した監視機能を完了するか、またはこれを置換することができる。ここで、この発明によるリンク制御システムの第１の実施例を図５ないし図８を参照してより詳細に説明する。高速同期化をもたらすために、同期セルは適切にできる限り小さくなければならず、それにも拘らず、連続した期間の際にユーザ・セル中に見い出すことが起こりそうもないパターンを許容するのにできる限り大きくなければならない。図５は、同期セルの実現の例を示している。同期セルのサイズは、２つのワード５０２及び５０４に限定されている。全てのコードはテトラバイナリー(tetrabina ry)形式で与えられている。第１のワード５０２は１６進数Ｃ２Ｆ１を含んでいる。第２のワード５０４は制御データの同期及びプロンプトに対する制御データフィールドを含んでおり、この場合、後者は置換された打ち切り、即ち先に代替案として述べた可能性を有している。主要な代替案によれば、図５の制御データフィールド５０４は、図示の２つの制御データの同期及びプロンプトの他に、制御データの打切りも含むことができよう。図５において、コードの１６進数０１００及び１６進数０２００はそれぞれ同期及びプロンプトに対する例として示されている。伝送方向は、ビット１ないし１６及びワード１ないし２である。フィールドにおける最上位のビットは最初に送信される。一番右寄りのビットは最下位である。前述した同期パターンは一例に過ぎない。他のコードも使用することができる。制御コードと共に同期化パターンは、同期セルの連続したシーケンスにおける同期セルの開始位置の明白な定義を可能にするように選択される。制御コードは２つのハミング距離（Hamming distance）を用いて選択される。図６は、多数のワード６０２₁ないし６０２_nを含むものとしてユーザ・セルを示している。サイズフィールド６０４は、エラー検出を許容する冗長符号化を用いて決定された異なるサイズに対するコードを含んでいる。この方法は周知であり、ハミング・コード（Hamming code）等に基づき得る。ユーザ・セルはまた２つのパリティ・ビット６０６及び６０８を含んでいる。更なる詳細は、前記スウェーデン国特許出願第９４０２０５１−８号から得ることができる。同期セルのコードと類似のコードは許容されない。サイズ・フィールドまたはパリティ・ビットにエラーが発生すれば、図３による状態マシンはＨＵＮＴ状態３１２に入る。図７は、図２を参照して先に外面的に説明し、各スイッチ・ポート及びスイッチ・コアに含まれる型式のリンク制御機能に対する機能ブロック図を示している。図２の場合のように、記号２０６は図７においては２つのリンク制御機能間のリンクに対して使用され、記号２０４はリンク制御機能との間のユーザ・セルのストリームに対して使用されている。しかしながら、図７においては、分割が行われて、リンク制御機能からのユーザ・セルのストリームには２０４₁が付されると共に、リンク制御機能へのユーザ・セルのストリームには２０４₁が付されるようになっている。リンク制御機能は直列／並列変換及び同期セル位置合せ機能７０２、セル分析機能７０４、同期状態マシン７０６、同期セル位置合せ機能７０８、クロック発生器、及び並列／直列コンバータ７１２を備えている。同期状態マシン７０６の機能は図４に従うものと考えることができる。スイッチ・ポート及びスイッチ・コア間のリンク１０６上では、ビットストリーム信号及びビットクロック信号が、受信方向に対する矢印７１６及び７１８、それに送信方向に対する矢印７２０及び７２２によってそれぞれ指示されるように、各方向に転送される。Ｓ／Ｐコンバータ及び同期セルアライメント機能７０２はビットストリーム７１６を受信して、これを１６ビットの並列データに変換する。この際、この並列データは、セル分析機能７０４へのワードストリーム７２４として認められる。常にＨＵＮＴ状態が同期状態マシン７０６に対して真であるとき、このマシンはＳ／Ｐコンバータ及び同期セルアライメント機能７０２に空き選択信号７２６を放出し、この機能は後者に対して各ビット位置（図５参照）に対する同期セルパターンを追求させる。このパターンが見い出されたとき、機能７０２は同期状態マシン７０６に同期一致信号７２８を放出すると共に、セル分析機能７０４に同期開始信号７３０を放出する。同期一致信号７２８は同期状態マシン７０６をＰＲＥＳＹＮＣ状態にすると共に、空き選択信号７２６を停止状態にする。空き選択信号７２６がアクティブのときにアクティブにのみなる同期開始信号７３０はセル分析機能７０４に対して同期セルが見い出されたことを指示する。Ｓ／Ｐコンバータ及び同期セルアライメント機能はここで並列モードになり、１ワード１ワード入力ビットストリーム７１６を刻時する。各ワードはワードクロック信号７３２によってセル分析機能７０４に指示される。Ｓ／Ｐコンバータ及び同期セルアライメント機能７０２は、同期パターンを同定する毎に同期状態マシンに対して同期一致信号７２８を放出する。セル分析機能７０４は、同期開始信号７３０を受信するときにスタートする内部セルサイズ・カウンタ（図示せず）を含んでいる。このカウンタはワードクロック信号７３２によって刻時される。セルサイズがカウント・ダウンされたとき、セル分析機能７０４は同期状態マシン７０６に対して、新しいセルが期待されることを指示する新しいセル信号７３４を放出する。セル分析機能７０４は新しいセルを検討して、サイズフィールドに受容されたフォーマットを有しているか否かを調べる。非受容コードによって、エラー信号７３６が同期状態マシン７０６に送信されることとなる。このエラー信号７３６は同期状態マシン７０６をＨＵＮＴ状態にさせる。セル分析機能７０４は、矢印２０４_fに従って、それぞれスイッチ・ポート及びスイッチ・コアにおける更なる処理のために各見い出されたユーザ・セルをそのまま通り過ぎる。同期セルはセル分析機能７０４において終了する。同期セルの制御データが取り出され、こうしてプロンプトが指示されれば（図３及び図５を参照した先の説明を参照）、プロンプト信号７４０が同期セル挿入機能７０８に送出される。未知の制御コードによって、エラー信号７３６が同期状態マシン７０６に送信されることとなる。同期状態マシン７０６の機能の流れは、図３による状態図から発生する。以下のルールは有効である。即ち、同期一致信号７２８がＨＵＮＴ状態にて発生すれば、この信号はＰＲＥＳＹＮＣ状態にさせられることとなる。２つの連続した同期セルの後に、同期一致信号７２８と共に新しいセル信号７３４はこの信号をＳＹＮＣ状態にする。監視機能が使用されれば、これは同期一致信号７２８と共に各新しいセル信号７３４によってリセットされることとなる。この監視機能を停止すること（trigging）によって、同期状態マシンはＨＵＮＴ状態にさせられる。同期状態マシン７０６は、ＨＵＮＴ状態にあるときは常に、Ｓ／Ｐコンバータ及び同期セルアライメント機能７０２に対して空き選択信号７２６を放出すると共に、ＳＹＮＣ状態にあるときは常に、同期セル挿入機能７０８に対して同期信号７４２を放出する。同期セル挿入機能７０８は、同期信号が停止されるとき（ＨＵＮＴ状態またはＰＲＥＳＹＮＣ状態を指示する）、同期セル／ユーザ・セルスイッチ機能７４８に対して義務同期セル７４６を放出するために、制御コード発生器７４４において出力同期セル中に制御コードを発生すべく同期信号７４２を使用する。スイッチ機能７４８では、プロンプト信号７４０が発生するときに、同期セル７４６がユーザ・セルのストリーム７５０中に導入される。セルストリーム７５０は、同期セルがスイッチ機能７４８に挿入されるときに、エラー２０４_tに応じて同期セル挿入機能７０８に到来する各ユーザ・セルが停止するファイフォ（fifo）７５２から始まる。同期セル挿入機能７０８は、矢印７５６に従ってその論理を実行するためにクロック発生器７１０からのクロックを使用する。Ｐ／Ｓコンバータ７１２は矢印７５８に従ってワードフォーマットのデータを受信すると共に、矢印７６０に従ってクロック発生器７１０によって、決定された速度で以ってリンク２０６上をそれぞれスイッチ・ポート及びスイッチ・コアへと送信するための出力ビットストリーム７２２を形成する直列ビットストリームを生成する。クロック発生器７１０はビットクロックを設定すると共に、出力方向のビットストリーム・ブロック７２２を刻時する。クロック発生器７１０は、破線７６２を用いて指示するように、双方向において同一の速度を達成するための入力ビットクロック信号７１８を使用することができよう。この場合、他方の側はクロック・マスタであると共に、クロックを発生しなければならないのに対して、出力ビットストリーム７２２を刻時するための入力ビットクロック信号７１８を使用する側はスレーブである。このような場合、スレーブはリンク１０６上に更にクロック信号７２０を送出する必要はない。図８は、Ｓ／Ｐ変換及び同期セル位置合せ機能７０２をより詳細に示している。具体的には、この機能７０２は直列／並列コンバータ８０２及び同期セル位置合せ機能８０４に分割されたものとして示され、内部論理が明瞭にされている。直列／並列コンバータ８０２は１６ビット・シフトレジスタ８０６及び１６ビット・レジスタ８０８を含んでいる。ビットクロック信号８１８によって制御されて、１６ビット・シフトレジスタ８０６は入力ビットストリームを１６ビット並列フォーマット８１０に変換する。以下において更に厳密に判かるように、１６ビット・レジスタは通常、直列／並列変換を完了するための１６ビットクロック・パルス毎に、かつ同期パターンを追求する際のビットクロック・パルス毎に位置合せクロック信号８１２によって刻時される。同期セル位置合せ機能８０４は、比較機能８１３、４ビットカウンタとして実行されるビットクロック分周器８１４、或る組合せ論理を有するマルチプレクサ８１６を含んでいる。比較機能８１３は、矢印８１８に従っていつ１６進数パターンＣ２Ｆ１がワードストリーム７２４に発生するのかを検出するためにレジスタ８０８の出力に接続されている。これが現実となるとき、比較機能８１３は、以下においてイコール信号とも称する同期一致信号７２８を同期状態マシン７０６（図７参照）に放出する。空き選択信号７２６が掛け合わされた同期一致信号７２８は同期開始信号７３０を形成する。これはＡＮＤ機能８２０で表わされており、その２つの入力はそれぞれ同期一致信号７２８及び空き選択信号を受信するために接続され、その出力上にて同期一致信号及び空き選択信号双方が発生するときに同期開始信号７３０が放出される。空き選択信号７２６が掛け合わされた反転同期一致信号７２８はマルチプレクサ８１６を制御する。これは、空き選択信号７２６を受信するために接続された入力、及び同期一致信号７２８を受信するために接続された反転入力を有するＡＮＤ機能８２２で表わされている。ＡＮＤ機能８２２の出力８２４は、マルチプレクサ８１６を制御するために接続されている。マルチプレクサ８１６はビットクロック信号７１８及びＡＮＤゲート８２９の出力上の出力信号８２８を受信するために接続され、ＡＮＤゲート８２９の各入力はカウンタ８１４の出力に発生する４つのビットのそれぞれを受信する。同期一致信号７２８ではなくて空き選択信号７２６が発生するとき、即ち、ＡＮＤ機能８２２の出力がハイになるとき、ビットクロック信号７１８がレジスタ８０８のクロック入力８１２上のアライメントクロック信号として、マルチプレクサ８１６によって選択される。空き選択信号７２６及び同期一致信号７２８双方が発生するとき、即ち、ＡＮＤ機能の出力がローになるとき、ビットクロック分周器８１４から得られた信号８２８がアライメントクロック信号として選択される。この得られたクロック信号は１６番目の時間毎にアクティブである。ビットクロッククロック分周器８１４の４ビットカウンタは、ビットクロックパルス毎に１ステップカウントする。ビットクロック分周器８１４の４つの出力上に発生する各ビットには、ｂ０，ｂ１，ｂ２及びｂ３が付されている。最上位ビットｂ３はワードクロック信号として使用される。ビットクロック分周器８１４は、ＡＮＤ機能８２２の出力８２４に接続されているリセット入力８３２を有している。ＡＮＤ機能８２２の反転入力上に信号同期一致７２８が無いために出力８２４がハイになるとき、即ち、ビットクロック信号７１８がアライメントクロック信号として選択されるとき、ビットクロック分周器がリセットされる。同期パターンが見い出されたとき、即ち、ＡＮＤ機能８２２の反転入力上に発生する同期一致信号７２８に起因して出力８２４がローになるとき、ビットクロック分周器８３２は１６ステップ後の再始動でカウントを開始する。状態マシン、及びこの状態マシンによる可能な同期化及び再同期化シナリオに対するスイッチ・ポート及びスイッチ・コア間のトランザクション遷移図の別の例を図９及び図１０を参照してより厳密に説明する。現在の例において、以下に述べる各状態及び対応する各コードは転送されることとなり、受信側では同時に述べる方策に帰着する。１−ＳＹＮＣ．受信側に対して、開始側がＳＹＮＣ状態にあることを指示する。２−ＰＲＥＳＹＮＣ．開始側がＰＲＥＳＹＮＣ状態にあり、第１の適切な時点で代わりに同期化セルを要求することを受信側に知らせる。戻された同期化セルは、通常動作のできる限り小さい外乱を起こすように通常のセルストリームに導入されることとなる。図９は、一方の側に対する同期状態図を示している。リンクの反対側からの各入力同期化セルは、同期化セルに対する所定のパターンと比較される。ＰＲＥＳＹＮＣ状態９０２であって、かつ３つの連続した同期化セルの後に、ＳＹＮＣ状態９０６は矢印９０４に従って発生する。ＳＹＮＣ状態９０６において、ユーザ・セルは流れ始めることができる。ユーザ・セルは、セル同期をＳＹＮＣ状態に維持するために使用される、そのサイズに関する情報を含んでいる。ユーザ・セル中で検出されたエラーによって、同期状態マシンは直接矢印９０８に従ってＰＲＥＳＹＮＣ状態にされる。高速同期を達成すると共に、リンクを動作状態に維持するために、反対側の状態を同期化セル中に送信できることが要求される。各状態は同期化セル指定中に与えられる。以下の同期化セル遷移ルールは、同期状態マシンに対して有効である。１−ＰＲＥＳＹＮＣ状態において、ＰＲＥＳＹＮＣ状態に関する指示で以って各同期化セルを反対側に送出する。スイッチ・コアは、スイッチ・ポートへの各ユーザ・セルの現在の送信を終了することとなる。スイッチ・ポートは、スイッチ・コアへの現在の送信を中断するか終了することが許される。２−ＳＹＮＣ状態において、各ユーザ・セルの送信をさせる。ＰＲＥＳＹＮＣ状態を指示する受信された各同期化セルは、各ユーザ・セルの現在の送信が完了した後の対応する同期化セルに帰着する。３−ＰＲＥＳＹＮＣ状態を指示する連続した同期化セルは、ユーザ・セルの現在の送信によって引き起こされた許容開始遅延の後の同期化セルの連続したストリームに対応することとなる。４−スイッチ・ポートは、ＳＹＮＣ状態において、スイッチ・コアが真の同期状態にあることを実証するための通例の根拠に基づいて、ＰＲＥＳＹＮＣ状態をシミュレートする同期化セルを送出することとなる。図１０において、双方の側は最初にＰＲＥＳＹＮＣ状態にある。従って、双方の側はＰＲＥＳＹＮＣ状態において一般に１００２が付された同期化セルを送出する。規定された数の連続した同期化セルの後に、双方の側はＳＹＮＣ状態に入り、このことは異なる時点で発生する。図に示した例では、スイッチ・コア１００４は最初、スイッチ・ポート１００８の前に、矢印１００６で示すようにＳＹＮＣ状態に入る。従って、スイッチ・コア１００４は、矢印１０１０で示すように、ＰＲＥＳＹＮＣ状態を指示する各受信した同期化セルに対してＳＹＮＣ状態を指示する同期化セルを送出することによって、ＰＲＥＳＹＮＣ状態を指示するその３つの受信した同期化セルに応答する。スイッチ・コア１００４によって放出された少なくとも３つの連続した同期化セル１００２の後に、スイッチ・ポート１００８は矢印１０１２で示すようにＳＹＮＣ状態に入る。ＰＲＥＳＹＮＣ状態の同期化セルは何らスイッチ・コア１００４から到来しないので、スイッチ・ポート１００８は矢印１０１４で示すように各ユーザ・セルを送出し始める。ここで各ユーザ・セルを受信するスイッチ・コア１００４は、矢印１０１６で示すように、順次各ユーザ・セルの送出を許容することができる。ここでリンクは双方の側において動作中であり、或る検出されたエラーに起因して何れかの側がＰＲＥＳＹＮＣ状態に入るまでその状態を維持することとなる。この例では、スイッチ・ポート１００８は矢印１０１８で示すように受信したユーザ・セルにてエラーを検出し、矢印１０２０で示すように、ＰＲＥＳＹＮＣ状態に入る。ここでスイッチ・ポート１００８は矢印１０２２で示すようにＰＲＥＳＹＮＣ状態の各同期化セルを送出する。ここでスイッチ・コア１００４は、矢印１０２６で示すように、各ユーザ・セルの代わりに、ＳＹＮＣ状態を指示する各同期化セルを送出することによって矢印１０２４で示すように応答しなければならない。所要数の同期化セルの後、スイッチ・ポート１００８は矢印１０２８の如くＳＹＮＣ状態を回復する。この後、双方の側は矢印１０３０の如く各送出用ユーザ・セルを相互に戻し合う。スイッチ・コア１００４が矢印１０３２の如く受信したユーザ・セルにエラーを検出するときの対応する過程もまた指示される。スイッチ・コアは矢印１０３４の如くＰＲＥＳＹＮＣ状態に入り、矢印１０３６の如くＰＲＥＳＹＮＣ状態を指示する各同期化セルを送出する。スイッチ・ポート１００８はユーザ・セルの代わりに、矢印１０４０で示すようにＳＹＮＣ状態を指示する同期化セルを送出することによって、矢印１０３８で示すように応答しなければならない。所望数の同期化セルの後に、スイッチ・コア１００４は矢印１０４２で示すように同期化状態を回復する。この後、双方の側は二重矢印１０４４に従って相互に送出用ユーザ・セルに復帰する。理論的には、スイッチ・コアが偽のＳＹＮＣ状態に入るという僅かな可能性がある。このことは、同期化が失われるが検出されないということを意味している。理由はユーザ・セルまたは誤ったユーザ・セルヘッドにおける正確な同期化パターンであり得る。この状況は理論的には長期間に及び得る。このような状況を扱うために、スイッチ・ポート側１００８は通常動作の際に、スイッチ・コア１００４が矢印１０４６で示すようにＰＲＥＳＹＮＣ状態をシミュレートする、同期化セルを規則正しく放出することによって実際にＳＹＮＣ状態にあることをチェックすることができる。所定期間内に、現在のユーザ・セル送信の後に、スイッチ・コア１００４は、矢印１０５０で示すようにＳＹＮＣ状態にある同期化セルで、矢印１０４８で示すように応答することとなる。このことが生じなければ、スイッチ・コアは或る種の偽のＳＹＮＣ状態にあることを仮定することができる。何らの同期化セルも戻されなければ、ユーザ・セルの送出が終了し、スイッチ・ポート側は同期にされる。通常動作において、スイッチ・ポートは、少なくとも最長のユーザ・セル型式に対応する期間の際に各同期化セルをシミュレートしたＰＲＥＳＹＮＣ状態に全く簡単に保つことによって、自身の終端側が実際のＳＹＮＣ状態にあることを保証することもできる。図１１ないし図１４を参照して、図７及び図８によるリンク制御機能の一部の変形に関するより詳細な説明を行うこととする。以下の特性及び方策は先の実施例と共通である。入力する直列ビットストリームは同期化され、この際、直列データは１６ビット並列データに変換され、同期化プロセスのアライメントの際に、正確なセル制限に対するデータのアライメントが行われる。入力クロック速度は、スイッチ・コアに使用されるクロック信号（複数の信号）のクロック速度に分割されることとなる。スイッチ・ポートへの出力方向において、出力される１６ビット並列データは直列ビットストリームに変換される。図１２において、図７及び図８と同一または対応する部分には同一の参照記号が付されている。理解されるように、図１１ないし図１４による実施例は、最小の可能量のチップ面積を使用しながらの最速の可能なセル同期化は１６ビット比較器８１３のみを使用することによって達成することができると共に、クロック周期毎に同期化パターン比較を行うことができるという理解に基づくものである。比較器８１３は直列／並列コンバータ８０８からの１６ビットデータを同期化セルの最初の１６ビットに含まれることとなるパターンと比較する。同期状態マシン７０６は、図１１を参照して、４つの同期状態、即ち、ＨＵＮＴ１１０２、第１のＰＲＥＳＹＮＣ１１０４、第２のＰＲＥＳＹＮＣ１１０６及びＳＹＮＣ１１０８のうちの現在の同期状態のトラックを保つ。ＨＵＮＴ状態１１０２において、リンク同期プロセスはアクティブである。比較器８１３がパターン類似性を指示するとき、プロセスは矢印１１１０に従って第１のＰＲＥＳＹＮＣ状態１１０４に入る。３つの連続するパターン類似性の後に、矢印１１１２及び１１１４に従って、ＳＹＮＣ状態１１０８及び通常動作を開始することができる。ＳＹＮＣ状態１１０８及びＰＲＥＳＹＮＣ状態１１０４／１１０６において、直列／並列コンバータ８０２の出力レジスタ８０８は、各１６番目のデータビットの後に完全に新しい１６ビットワードをもたらすように、１６データビット周期毎に１度だけロードされる。しかしながら、同期化プロセスの際に、レジスタ８０８は代わりに（スイッチ・ポートからのデータクロック７１８によって）クロック周期毎に刻時されることとなる。この結果、入力直列データストリーム７１６におけるビットは、データクロック周期毎に、それぞれビット位置０及びヒット位置１の新しいビットで２ビット位置（双方のクロックエッジで変化するスイッチ・ポートからのデータによる２つのビット）シフトされる。各クロック周期の際に、比較器８１３は同期化パターンに対する出力ワードストリームを走査する。パターン類似性で、同期装置の通常の動作を開始する信号７２８を放出する。このことは、レジスタ８０８がクロック周期毎にロードされるのを停止され、第１のＰＲＥＳＹＮＣ状態１１０４への遷移が矢印１１１０に従って実行され、かつリンク同期プロセスの際にリセットされたクロック分周器８１４が０から１５までのカウントを開始することを意味している。また次のセルが同期化セルであれば、第２のＰＲＥＳＹＮＣ状態１１０６が矢印１１１２に従って達成され、さもなくば矢印１１１６に従ってＨＵＮＴ状態への復帰が実行され、リンク同期プロセスが再始動する。３つの連続した同期パターンの類似性の後に、プロセスは矢印１１１４に従ってＳＹＮＣ状態１１０８に入り、さもなくば矢印１１１８に従ってＨＵＮＴ状態への復帰が実行され、リンク同期が再始動する。ＳＹＮＣ状態１１０８からＨＵＮＴ状態１１０２への復帰は、パリティ・エラーまたは或る他のエラーがセル中で検出されたことをセル分析装置７０４が指示するときに実行される。前記同期方法を用いて、セルにおける全ての１６個の可能ビット位置がセル周期内で開始位置としてテストされる。データクロックの正のエッジ上の１６ビットのみがテストされる。図１２によるセル同期装置はスイッチ・ポートからのデータクロックの双方のクロックエッジを使用する。スイッチ・ポートから受信された各ユーザ・セルの最初のビットは、正のクロックエッジ上に発生する。クロック分周器８１４は、スイッチ・コアに使用される異なるクロック信号を発生するために使用される４ビット・カウンタである。リセット入力８３２上のリセット信号がアクティブでない場合にのみ、カウントアップがデータクロック信号７１８の立上りエッジで行われる。それぞれＰＲＥＳＹＮＣ状態１１０４／１１０６及びＳＹＮＣ状態１１０８において、カウンタ８１４は０から１５までカウントし、そこから直ちに再度０から開始する。ＨＵＮＴ状態１１０２の際に、リセット入力８３２が起動される。同期カウント／リセットは、データクロック７１８の立上りエッジで行われる。同期状態マシン７０６は、そのカウンタ入力１２０４でクロック分周器８１４からのビット２を受信すると共に、現在の同期状態のトラックを保つ２ビット・カウンタ１２０２を含んでいる。図１１においてまた指示されるように、００はＨＵＮＴ状態を意味し、０１は第１のＰＲＥＳＹＮＣ状態を意味し、１０は第２のＰＲＥＳＹＮＣ状態を、また１１はＳＹＮＣ状態を意味する。４つの状態は、それぞれ＝０、＝１、＝２及び＝３で図１２においてカウンタ１２０２の出力上で指示される。同期カウントアップは、ハイである起動用入力１２０６によってカウントが起動されるときに、クロック信号のリアエッジ上で行われる。同期リセットは、リセット入力１２０８が起動されれば、クロック信号のリアエッジで行われる。カウントアップは以下のときに起動される。 −ＨＵＮＴ状態１２０２が存在し、比較器８１３からのイコール信号７２８が起動用入力１２０６上に存在するとき。 −ＰＲＥＳＹＮＣ状態が存在し、新しいセルの最初のワードの際に起動用入力１２０６上にイコール信号７２８が発生するとき。リセットは以下のときに起動される。 −ＳＹＮＣ状態１２０８が存在し、エラー指示７３６がセル分析装置７０４から得られるとき。 −ＰＲＥＳＹＮＣ状態が存在し、セルの最初のワードの際にイコール信号７２８が比較器８１３から得られないとき。外面的に前述した同期状態マシンの各機能の達成方法に関するより厳密な詳細は、図１２において１２１０，１２１２及び１２１４でより詳細に示された論理ブロック、それに後で図７から導入された参照番号が付されるそれらの相互及び外部接続の助力を得て当業者によって実現される。直列／並列コンバータ８０２は直列ビットストリームを１６ビット並列データに変換する。このコンバータ８０２は２つの８ビット・シフトレジスタ８０６．１及び８０６．２、それに１６ビット・レジスタ８０８から構成される。シフトレジスタ８０６．１はビットクロック８１８の立上りエッジで刻時され、シフトレジスタ８０６．２はリアエッジで刻時される。この結果、シフトレジスタ８０６．１及び８０６．２のおのおのは２ビット周期毎に刻時されることとなる。このことは、１６個のビットが受信されたとき、ビット１，３，…，１５はレジスタ８０６．１にあり、ビット２，４，…，１６はレジスタ８０６．２にある（ビット１は最初に受信され、ビット１６は最後に受信される）ことを意味している。最初のビット、即ち、ビット１はビットクロック７１８の正のエッジで受信されることとなる。１６個のビットが受信された後、１６ビット・レジスタ８０８がロードされる。ローディング入力８１２が起動されれば、クロック入力１２１６上のビットクロック信号７１８の立上りエッジ上で同期ローディングが行われる。ローディング入力１２１６は、クロック分周器８１４が値７を示すか、またはＡＮＤゲート８２２の出力に従ってＨＵＮＴ状態が存在すれば、論理機能８１６を介して起動されることとなる。レジスタ８０８への１６ビット入力データは、ビット位置１，３，…，１５がシフトレジスタ８０６．１から選択され、ビット位置２，４，… ，１６がシフトレジスタ８０６．２から選択されるようにして、シフトレジスタ８０６．１，８０６．２からの２×８ビット並列出力データから選択される。比較器８１３からの信号７２８に対する反転入力及び信号７２６に対する入力の他に、ＡＮＤゲート８２２はまた、同期セル発生器７４４からのユーザ・セル信号１２１８に対する反転入力を有している。この信号１２１８は、ユーザ・セルがスイッチ・ポートに転送されている最中であることを指示する。エラーが生じてＨＵＮＴ状態の変化が発生したとき、スイッチ・ポートへのセル送信が終了するまで、再同期プロセスは始まらない。並列／直列コンバータ７１２は１６ビット並列出力データをスイッチ・ポートへの直列ビットストリーム７２２に変換する。このコンバータ７１２は、２つの８ビット・シフトレジスタ７１２．１及び７１２．２、それにマルチプレクサ１２２０から構成される。クロック分周器８１４の出力８２８からのローディング入力１２２６及び１２２８がそれぞれ起動されれば、双方のシフトレジスタ７１２．１及び７１２．２はそれぞれクロック入力１２２２及び１２２４上のビットクロック信号７１８によって同時にロードされる。４ビット・カウンタ８１４が、上記に従ってローディング入力１２２６及び１２２８に接続されたその出力上に値７または１５を有する毎にローディング入力が起動されることとなる。１６ビット並列出力データの各ビット１，３，…，１５は７１２．１にロードされ、各ビット２，４，…，１６は７１２．２にロードされる。シフトレジスタ７１２．１及び７１２．２の双方は、ビットクロック７１８の立上りエッジで刻時（シフト）され、このことはこれらのシフトレジスタが２ビット周期毎にシフトされるだけであることを意味している。ローディング入力１２２６または１２２８が起動されれば、何らのシフティングも行われない。マルチプレクサ１２２０は、２つのシフトレジスタ７１２．１及び７１２．２からの出力を選択するために１２３０でのビットクロックを使用する。ビットクロック＝１７１２．１が選択されれば、ビットクロック＝０７１２．２が選択されれば。この結果、１６ビット出力データのローディングの後、最初のビット１がスイッチ・ポートへ送出され、そこでさっそくビット２が送出され、そのゆえにシフトレジスタがデータをシフトし、ビット３が送出され、そこでさっそくビット４が送出される等であることとなる。スイッチ・ブロック８１３は並列入力データを同期化セルの最初の１６ビットの所定のパターン（１６進数「Ｃ２Ｆ１」）と比較する。パターンが一致するとき、同期一致信号８２８が送出される。図１３及び図１４の時間図は、リンク同期プロセスの際の時間制御を図示している。図１３において、線１はビットクロック信号７１８を示し、線２はレジスタ８０６．１からの出力データを示し、線３はレジスタ８０６．２からの出力データを示し、線４は1６ビット・レジスタ８０８のローディング入力への起動信号を示し、線５はレジスタ８０８から出力された並列データ７２４を示し、線６は類似性信号７２８を示し、線７は同期状態マシン７０６からの同期状態信号７４２を示し、線８は４ビット・カウンタ８１４からのカウント信号８２８を示し、線９は４ビット・カウンタ８１４からカウンタ１２０２のカウンタ入力へのビット−２信号１２０４を示している。どのようにしてシフトレジスタ８０６．１及び８０６．２が信号７１８の各正のクロックエッジ１３０２及び負のクロックエッジ１３０４でそれぞれシフトするかが図１３の線１ないし線３から明らかとなる。最初、同期装置は線図の線７における１３０６で指示されるＨＵＮＴ状態１２０２（図１１）にあり、従ってレジスタ８０８は正のクロックエッジでロードされる。各クロック周期によって、同期パターン１６進数「Ｃ２Ｆ１」を見い出すために比較回路８１３の並列データ７２４が調査される。幾つかのクロック周期の後、線図の線６の１３１０で発生するイコール信号７２８によって指示される、線５の１３０８にてパターンが見い出される。イコール信号７２８の始めは、比較を行うと共に、次のクロック周期の際にレジスタ８０８が再度ロードされるのを防止するためには或る程度の時間が必要とされることを指示するために、１３１２で影が付けられている。遅延は１データクロック周期を下回らなければならない。イコール信号７２８が発生したとき、カウンタ８１４は線８の１３１４でカウントを開始する。４ビット・カウンタ８１４がその出力８２８にて値７を有するとき、同期化状態ＰＲＥＳＹＮＣが線７の１３１６で指示されるように発生する。３つの連続した同期セルの後に、図１４を参照して以下において説明するように、同期状態への遷移が行われることとなる。図１４は、セルでのエラーがセル分析機能８０４によって検出された場合に何が起こるかを図示している。図において、以下の線が指示される。１レジスタ８０８のローディング入力１２１６上の信号。２レジスタ８０８からのワードストリーム７２４。３クロック分周器８１４からのワードクロック７３２、即ち、ビット３。４セル分析機能７０４から同期状態マシン７０６へのエラー信号７３６。５同期状態マシン７０６から同期セル導入ブロック７０８への同期状態信号７４２。６同期セル発生器７４４からのユーザ・セル信号１２１８。７比較機能８１３からのイコール信号７２８。セル中のエラーがセル分析機能７０４によって検出されたとき（線４の１４０２参照）、ＨＵＮＴ状態への遷移が発生する（線５の１４０４参照）。同期セル発生器７４４からの首尾よくいったユーザ・セル信号１２１８が、セルは場合によってスイッチ・ポートに転送されることを指示するという事実に起因して、同期プロセスは直ちには開始しない。先ず、線６の１４０６にて指示されるように現在のユーザ・セル信号１２１８が終了し、これによって１４０８にて指示されるようにシフトレジスタ８０８がそのローディング入力でローディング信号８１２を得るとき、同期化に対する調査が開始される。線２において、このことは信号７２４の１４１０での急速に変化する過程によって発生する。この場合、イコール信号７２８が、線７の１４１２で示すように、線２の１４１４でのパターンが好都合であることを指示する前には、１６ビット・クロック周期がかかることとなる。ＰＲＥＳＹＮＣ状態への遷移は、線５の１４１６で行われる。３つの連続したイコール信号１４１２，１４１８，１４２０の後に、線５の１４２２において同期状態ＳＹＮＣへの遷移が行われる。図１２に含まれるゲートによる各遅延は、同期プロセスの際に極めてクリティカルである。２００Ｍ bit／ｓのデータ速度が使用されれば、各クロック周期の長さはほんの１０nsである。同期パターンの調査並びにレジスタ８０８へのローディング起動信号８１２の停止及びクロック分周期８１４へのリセット信号８３２の停止は、前記時間を下回る間に行う必要がある。ゲートに対する遅延は略０．３nsである。比較器８１３の入力からレジスタ８０８のローディング入力８１２及びクロック分周器８１４のリセット入力８３２までのゲートレベルの数は、１．８nsを下回ることを意味する約５〜６である。この発明による前記セル同期化は、セル・クロックが転送されないということに起因して要求される。新しいセル毎に開始を指示するクロックが双方の側でリンクを通して信号送信されれば、リンク制御は多分かなりの程度まで回避可能となり得る。しかしながら、セルベーススイッチの場合、各ピンがコストを暗示する１つのチップにおいてスイッチ・コアを形成できることとなることが希望である。スイッチ・コアがクロック・スレーブにさせられることを含めて、この発明による前記方法を使用することによって、各ピンの半分のみがリンクに対して要求されるだけである。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年９月９日【補正内容】請求の範囲１．二方向リンク（１０６）を介した機能エンティティ（１０２，１０４）間のビットストリーム（７１６）としてのデータの転送を同期化するデータ転送システムでの同期化システムであって、各機能エンティティが前記リンク上を転送されることとなる入力されるユーザ・データを、それぞれのデータの大きさに応じて異なる数のデータビットを含み得るユーザ・セルに加える手段を有してなる前記同期化システムにおいて、リンク制御機能間で交換されると共に、おのおのが一方で、同期セルを同定することができる同定情報（５０２）を含み、他方において、同期が存在することの相互チェックを許容する各値、または同期の損失を意味するものとして捕えられる前記リンク上の動作状態にて、２つのリンク制御機能に対して同期を回復させる方策をとらせる値を各リンク制御機能によって与えることができる制御データ（５０４）を含む各同期セルによって前記リンク上のデータの前記転送を開始させ、制御する諸機能を有する各機能エンティティに含まれる前記リンク制御機能（２０２，２０６）を具備し、この際、前記機能が、ユーザ・セルのストリーム（２０４ｔ）を受信すると共に、ここに各同期セルを挿入する同期セル挿入機能（７０８）、及びユーザ・セル及び同期セルから成る前記得られたストリームを受信すると共に、これを、前記リンク上の１ビット・クロック信号で刻時されるビットストリーム信号に変換する第１の変換機能（７１２）を有する前記リンクへの出力機能と、前記リンクから入力されるビットストリーム信号を受信すると共に、これを、通常入力機能からのｎビット・クロック信号でｎビット毎に刻時されるｎビット並列フォーマットに変換する第２の変換機能（８０２）を備えた前記リンクからの前記入力機能と、前記ｎビット並列フォーマットにて同期セルの同定情報を調査し同定すると共に、前記同定情報が見い出されたとき、確認信号（７２８）を放出するために接続された比較機能（８１３）と、前記入力機能からの前記ｎビット並列フォーマットの１ビット・クロック信号でビット毎に刻時するのを可能にする刻時機能と、前記確認信号（７２８）を受信して、前記ｎビット・クロック信号を用いた前記ｎビット並列フォーマットの刻時から前記１ビット・クロック信号を用いた刻時への遷移を制御する同期状態マシン（７０６）と、を備えたことを特徴とする前記同期化システム。２．請求項１記載のシステムにおいて、前記ｎビット並列フォーマットを受信すると共に、そこに含まれる各ユーザ・セルを分析し同定し、かつユーザ・セルのエラーを検出したときに前記同期状態マシン（７０６）にエラー信号を放出し、該エラー信号が前記制御用の前記同期状態マシン（７０６）によって同様に使用されてなるセル分析機能（７０４）によって特徴づけられる前記システム。３．請求項１または２記載のシステムにおいて、前記同期状態マシンが、前記確認信号（７２８）が無いことにより、空き選択信号が発生する限り、前記１ビット・クロック信号を用いた前記ｎビット並列フォーマットの刻時を引き起こす前記空き選択信号（７２６）を放出するＨＵＮＴ状態を有することを特徴とする前記システム。４．請求項２及び３記載のシステムにおいて、前記空き選択信号の放出を含む前記ＨＵＮＴ状態は、前記同期状態マシンが前記エラー信号（７３６）を受信するときに発生することを特徴とする前記システム。５．請求項３または４記載のシステムにおいて、各ユーザ・セルの送信が継続しているか否かを調査し、これが事実であれば、ユーザ・セル信号（１２１８）を放出し、該信号が無いことが前記１ビット・クロック信号を用いて前記ｎビット並列フォーマットを刻時する別の状態を形成してなる機能性によって特徴づけられる前記システム。６．請求項５記載のシステムにおいて、前記空き選択信号（７２６）を受信する入力、前記確認信号（７２８）を受信する入力、及び前記ユーザ・セル信号（１２１８）を受信する入力を有する第１の論理回路（８２２）であって、その出力（８２４）は、前記確認信号及びユーザ・セル信号が無いために前記空き選択信号が発生するとき、前記ＨＵＮＴ状態に対応する空き選択値を取り出してなる前記第１の論理回路と、前記ｎビット・クロック信号を発生する回路（８１４）と、前記第１の論理回路（８２２）の前記出力（８２４）に接続された入力、及び前記回路（８１４）の出力に接続された入力を有して前記ｎビット・クロック信号を発生する第２の論理回路（８１６）であって、その出力（８１２）が前記刻時機能に接続されて、前記第１の論理回路（８２２）の前記出力上に前記空き選択値が発生するとき、前記刻時機能に対して前記１ビット・クロック信号を用いて前記ｎビット並列フォーマットを刻時させてなる前記第２の論理回路と、を備えたことを特徴とする前記システム。７．請求項１ないし６の何れかに記載のシステムにおいて、前記入力機能は、前記ビットストリーム信号が２ビット毎に前記１ビット・クロック信号の各エッジで刻時される２つの並列ｎ／２ビット・シフトレジスタ（８０６．１，８０６．２）であって、その両出力が、前記第２の論理回路（８１６）の前記出力（８１２）に接続されたローティング入力を有し、前記nビット・クロック信号または前記１ビット・クロック信号で刻時が行われるｎビット・レジスタ（８０８）の入力に接続されてなる前記２つの並列ｎ／２ビット・シフトレジスタから成る直列／並列コンバータを備えたことを特徴とする前記システム。８．請求項７記載のシステムにおいて、前記出力機能は、前記ユーザ・セル及び同期セルストリームが２ビット毎に前記データクロック信号のエッジで刻時される２つの並列ｎ／２ビット・シフトレジスタ（７１２．１，７１２．２）から成る並列／直列コンバータを備え、この際、前記シフトレジスタの両出力が、前記１ビット・クロック信号によって制御されると共に、その出力（７２２）が前記リンクに接続されているマルチプレクサ（１２２０）に接続されてなることを特徴とする前記システム。９．請求項６ないし８の何れかに記載のシステムにおいて、前記ｎビット・クロック信号を発生する前記回路は、１ビット・クロック信号を受信するクロック入力、及び前記第１の論理回路（８２２）からの前記出力（８２４）に接続されたリセット入力（８３２）を有するｎ／４ビット・クロック分周器（８１４）から成ることを特徴とする前記システム。 10．請求項８及び９記載のシステムにおいて、前記第２の論理回路（８１６）の入力に接続されている前記クロック分周器（８１４）の出力は、前記並列／直列コンバータに含まれる前記ｎ／２ビット・シフトレジスタ（７１２．１，７１２．２）のおのおののローディング入力（１２２６，１２２８）にも接続されていることを特徴とする前記システム。 11．請求項３ないし１０の何れかに記載のシステムにおいて、前記状態マシンがまた、同期セルの第１の制御データによって制御されて、前記ＨＵＮＴ状態にて発生した確認信号（７２８）によって開始され、前記ｎビット並列フォーマットの刻時が前記ｎビット・クロック信号を用いて行われると共に、前記比較機能（８１３）がその後入力される所定数の連続した同期セルを調査するＰＲＥＳＹＮＣ状態であって、前記所定数の同期セルが調査される前に前記確認信号が無ければ、前記ＨＵＮＴ状態への復帰が行われてなる前記ＰＲＥＳＹＮＣ状態と、同期セルの第２の制御データによって制御されて、全ての前記所定数の同期セルに対して前記ＰＲＥＳＹＮＣ状態にて受信された確認信号（７２８）によって開始されると共に、エラーに関してデータを監視しながら前記リンク上のデータの伝送が許容されるＳＹＮＣ状態であって、エラーが見い出されれば、前記ＨＵＮＴ状態への遷移が行われてなる前記ＳＹＮＣ状態と、を有することを特徴とする前記システム。 12．データビットの数がそれぞれのユーザデータの大きさによって決まるユーザ・セルでのユーザ・セルの、二方向リンクを介したスイッチ・ポート及びスイッチ・コア間の伝送をセルベーススイッチにて同期化する方法において、機能エンティティの間で交換されると共に、おのおのが一方で、同期セルを同定することができる同期化パターンを含み、他方において、同期が首尾よくいっていることの相互チェックを許容する各値、または同期の損失を意味するものとして捕えられる前記リンク上の動作の状態にて、前記機能エンティティに対して同期を回復する方策をとらせる値に前記機能エンティティによって設定することができる制御データを含む同期セルによって、前記リンク上のデータの伝送が開始され監視されることを特徴とする前記方法。 13．請求項１２記載の方法において、データの二方向伝送の開始が、その制御データが同期セルの復帰に対する要求を意味すると共に、同期の存在を確認する値を有する所定数の連続した同期セルを相互に送出し合う前記機能エンティティによって先んじられることを特徴する前記方法。 14．請求項１３記載の方法において、データの伝送が、代わりに所望の同期セルを送出することによって、前記機能エンティティのおのおのがそれぞれの所定数の同期セルの最後のものに応答した後に開始されることを特徴とする前記方法。 15．請求項１２ないし１４の何れかに記載の方法において、制御データが同期セルの復帰に対する要求を意味すると共に、同期の存在を確認する値を有する同期セルを相互に規則正しく送出し合う前記機能エンティティによって、存在している同期の相互チェックを行うことを特徴とする前記方法。 16．請求項１２ないし１５の何れかに記載の方法において、前記機能エンティティに対して同期を回復する方策をとらせる前記値が、同期の損失を検出すると共に、制御データが同期の存在を確認する値を有する同期セルの復帰に対する要求を意味する前記機能エンティティによって送出中の所定数の同期セルに含まれることを特徴とする前記方法。 17．請求項１２ないし１５の何れかに記載の方法において、前記機能エンティティに対して同期を回復する方策をとらせる前記値が、同期の損失を検出すると共に、データの伝送を中断し、制御データが同期の存在を確認する値を有する同期セルを送出する、他方の機能エンティティに対する要求を包含する前記機能エンティティによって送出中の所定数の同期セルに含まれることを特徴とする前記方法。 18．請求項１６または１７記載の方法において、代わりに所望の同期セルを送出することによって前記所定数の同期セルの最後のものに対して回答した第２の機能エンティティ後に、データの伝送が同期の損失を検出した前記機能エンティティから新たに開始されることを特徴とする前記方法。 19．データビットの数がそれぞれのユーザデータの大きさによって決まるユーザ・セルの、二方向リンクを介した機能エンティティ間の伝送をセルベーススイッチにて同期化するシステムにおいて、３つの状態、即ち、リンク制御機能が、同期セルに対する所定のパターンと一致するか否かを決定するために前記リンクから入力される同期セルを調査させられるＨＵＮＴ状態と、前記ＨＵＮＴ状態において、見い出された前記所定パターンと一致している同期セルによって先んじられると共に、前記リンク制御機能が、前記所定のパターンと一致するか否かを決定するためにその後入力される所定数の連続した同期セルを調査させられ、この際、これが事実でなかったならば、前記ＨＵＮＴ状態への復帰が行われてなるＰＲＥＳＹＮＣ状態と、前記ＰＲＥＳＹＮＣ状態において、前記所定のパターンとの一致を示す前記所定数の同期セルによって先んじられると共に、エラーに関してデータを監視しながら前記リンク上のデータの転送が許容され、この際、エラーが見つかれば前記ＨＵＮＴ状態の遷移が行われてなるＳＹＮＣ状態と、を有する同期状態マシンによって制御される前記リンク制御機能間で交換される同期セルによって前記リンク上のデータの伝送を開始し制御する諸機能を含む各機能エンティティに含まれる前記リンク制御機能を備えたことと、各同期セルが一方では、同期セルを同定することができる同期化パターンを含み、他方では、同期が存在することを前記リンク制御機能間で相互チェックすることを許容する各値、または同期の損失を意味するものとして捕えられる前記リンク上の動作の状態において、前記リンク制御機能に対して同期を回復する方策をとらせる値を前記リンク制御機能によって与えることができる制御データを含むことと、を特徴とする前記システム。 20．請求項１９記載のシステムにおいて、機能エンティティ開始データでの前記リンク制御機能が、受信用機能エンティティでの前記リンク制御機能からの同期セルにて以下の制御データ、即ち、データの現在の転送を中断する指令を意味し、代わりに同期セルを送出し、新たな同期セルをその後に挿入するために現在の同期セル転送を終了する第１の制御データと、ＳＹＮＣ状態が存在することを指示すると共に、通常の動作の際にできる限り小さな外乱を引き起こすように、通常のセルの流れでの第１の適切な時点に同期セルが代わりに送出されることとなることを意味する第２の制御データと、何らの同期セルも代わりに要求されないことを指示する第３の制御データと、を受信することを特徴とする前記システム。 21．請求項２０記載のシステムにおいて、前記状態マシンの前記ＨＵＮＴ状態及びＰＲＥＳＹＮＣ状態にて、リンク制御機能は、現在のセル送信を停止すること無く前記第１の適切な時点で各同期セルを、前記第１または第２の制御データを含む前記第２のリンク制御機能に送出することを特徴とする前記システム。 22．請求項２０または２１記載のシステムにおいて、前記状態マシンの前記ＳＹＮＣ状態にて、リンク制御機能は他方のリンク制御機能にデータを送出するか、または前記第１または第２の制御データを含む入力同期セルに反応を示すことを特徴とする前記システム。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ【要約の続き】のデータの伝送が許容される。故障が見つかれば、制御プロセスは再度ＨＵＮＴ状態において始まる。

Claims

【特許請求の範囲】１．二方向リンク（１０６）を介した機能エンティティ（１０２，１０４）間のビットストリーム（７１６）としてのデータの転送を同期化するデータ転送システムでの同期化システムであって、各機能エンティティが前記リンク上を転送されることとなる入力されるユーザ・データを、それぞれのデータの大きさに応じて異なる数のデータビットを含み得るユーザ・セルに加える手段を有してなる前記同期化システムにおいて、リンク制御機能間で交換されると共に、おのおのが一方で、同期セルを同定することができる同定情報（５０２）を含み、他方において、同期が存在することの相互チェックを許容する各値、または同期の損失を意味するものとして捕えられる前記リンク上の動作状態にて、２つのリンク制御機能に対して同期を回復させる方策をとらせる値を各リンク制御機能によって与えることができる制御データ（５０４）を含む各同期セルによって前記リンク上のデータの前記転送を開始させ、制御する諸機能を有する各機能エンティティに含まれる前記リンク制御機能（２０２，２０６）を具備し、この際、前記機能が、ユーザ・セルのストリーム（２０４ｔ）を受信すると共に、ここに各同期セルを挿入する同期セル挿入機能（７０８）、及びユーザ・セル及び同期セルから成る前記得られたストリームを受信すると共に、これを、前記リンク上の１ビット・クロック信号で刻時されるビットストリーム信号に変換する第１の変換機能（７１２）を有する前記リンクへの出力機能と、前記リンクから入力されるビットストリーム信号を受信すると共に、これを、通常入力機能からのｎビット・クロック信号でｎビット毎に刻時されるｎビット並列フォーマットに変換する第２の変換機能（８０２）を備えた前記リンクからの前記入力機能と、前記ｎビット並列フォーマットにて同期セルの同定情報を調査し同定するために接続され、前記同定情報が見い出されたとき、確認信号（７２８）を放出する比較機能（８１３）と、前記入力機能からの前記ｎビット並列フォーマットの１ビット・クロック信号でビット毎に刻時するのを可能にする刻時機能と、前記確認信号（７２８）を受信して、前記ｎビット・クロック信号を用いた前記ｎビット並列フォーマットの刻時から前記１ビット・クロック信号を用いた刻時への遷移を制御する同期状態マシン（７０６）と、を備えたことを特徴とする前記同期化システム。２．請求項１記載のシステムにおいて、前記ｎビット並列フォーマットを受信すると共に、そこに含まれる各ユーザ・セルを分析し同定し、かつユーザ・セルのエラーを検出したときに前記同期状態マシン（７０６）にエラー信号を放出し、該エラー信号が前記制御用の前記同期状態マシン（７０６）によって同様に使用されてなるセル分析機能（７０４）によって特徴づけられる前記システム。３．請求項１または２記載のシステムにおいて、前記同期状態マシンが、前記確認信号（７２８）が無いことにより、空き選択信号が発生する限り、前記１ビット・クロック信号を用いた前記ｎビット並列フォーマットの刻時を引き起こす前記空き選択信号（７２６）を放出するＨＵＮＴ状態を有することを特徴とする前記システム。４．請求項２及び３記載のシステムにおいて、前記空き選択信号の放出を含む前記ＨＵＮＴ状態は、前記同期状態マシンが前記エラー信号（７３６）を受信するときに発生することを特徴とする前記システム。５．請求項３または４記載のシステムにおいて、各ユーザ・セルの送信が継続しているか否かを調査し、これが事実であれば、ユーザ・セル信号（１２１８）を放出し、該信号が無いことが前記１ビット・クロック信号を用いて前記ｎビット並列フォーマットを刻時する別の状態を形成してなる機能性によって特徴づけられる前記システム。６．請求項５記載のシステムにおいて、前記空き選択信号（７２６）を受信する入力、前記確認信号（７２８）を受信する入力、及び前記ユーザ・セル信号（１２１８）を受信する入力を有する第１の論理回路（８２２）であって、その出力（８２４）は、前記確認信号及びユーザ・セル信号が無いために前記空き選択信号が発生するとき、前記ＨＵＮＴ状態に対応する空き選択値を取り出してなる前記第１の論理回路と、前記ｎビット・クロック信号を発生する回路（８１４）と、前記第１の論理回路（８２２）の前記出力（８２４）に接続された入力、及び前記回路（８１４）の出力に接続された入力を有して前記ｎビット・クロック信号を発生する第２の論理回路（８１６）であって、その出力（８１２）が前記刻時機能に接続されて、前記第１の論理回路（８２２）の前記出力上に前記空き選択値が発生するとき、前記刻時機能に対して前記１ビット・クロック信号を用いて前記ｎビット並列フォーマットを刻時させてなる前記第２の論理回路と、を備えたことを特徴とする前記システム。７．請求項１ないし６の何れかに記載のシステムにおいて、前記入力機能は、前記ビットストリーム信号が２ビット毎に前記１ビット・クロック信号の各エッジで刻時される２つの並列ｎ／２ビット・シフトレジスタ（８０６．１，８０６．２）であって、その両出力が、前記第２の論理回路（８１６）の前記出力（８１２）に接続されたローディング入力を有し、前記ｎビット・クロック信号または前記１ビット・クロック信号で刻時が行われるｎビット・レジスタ（８０８）の入力に接続されてなる前記２つの並列ｎ／２ビット・シフトレジスタから成る直列／並列コンバータを備えたことを特徴とする前記システム。８．請求項７記載のシステムにおいて、前記出力機能は、前記ユーザ・セル及び同期セルストリームが２ビット毎に前記データクロック信号のエッジで刻時される２つの並列ｎ／２ビット・シフトレジスタ（７１２．１，７１２．２）から成る並列／直列コンバータを備え、この際、前記シフトレジスタの両出力が、前記１ビット・クロック信号によって制御されると共に、その出力（７２２）が前記リンクに接続されているマルチプレクサ（１２２０）に接続されてなることを特徴とする前記システム。９．請求項６ないし８の何れかに記載のシステムにおいて、前記ｎビット・クロック信号を発生する前記回路は、１ビット・クロック信号を受信するクロック入力、及び前記第１の論理回路（８２２）からの前記出力（８２４）に接続されたリセット入力（８３２）を有するｎ／４ビット・クロック分周器（８１４）から成ることを特徴とする前記システム。 10．請求項８及び９記載のシステムにおいて、前記第２の論理回路（８１６）の入力に接続されている前記クロック分周器（８１４）の出力は、前記並列／直列コンバータに含まれる前記ｎ／２ビット・シフトレジスタ（７１２．１，７１２．２）のおのおののローディング入力（１２２６，１２２８）にも接続されていることを特徴とする前記システム。 11．請求項３ないし１０の何れかに記載のシステムにおいて、前記状態マシンがまた、同期セルの第１の制御データによって制御されて、前記ＨＵＮＴ状態にて発生した確認信号（７２８）によって開始され、前記ｎビット並列フォーマットの刻時が前記ｎビット・クロック信号を用いて行われると共に、前記比較機能（８１３）がその後入力される所定数の連続した同期セルを調査するＰＲＥＳＹＮＣ状態であって、前記所定数の同期セルが調査される前に前記確認信号が無ければ、前記ＨＵＮＴ状態への復帰が行われてなる前記ＰＲＥＳＹＮＣ状態と、同期セルの第２の制御データによって制御されて、全ての前記所定数の同期セルに対して前記ＰＲＥＳＹＮＣ状態にて受信された確認信号（７２８）によって開始されると共に、エラーに関してデータを監視しながら前記リンク上のデータの伝送が許容されるＳＹＮＣ状態であって、エラーが見い出されれば、前記ＨＵＮＴ状態への遷移が行われてなる前記ＳＹＮＣ状態と、を有することを特徴とする前記システム。 12．異なる数のデータビットを含み得るユーザ・セルの、二方向リンクを介したスイッチ・ポート及びスイッチ・コア間の伝達をセルベーススイッチにて同期化する方法において、機能エンティティの間で交換されると共に、おのおのが一方で、同期セルを同定することができる同期化パターンを含み、他方において、同期が首尾よくいっていることの相互チェックを許容する各値、または同期の損失を意味するものとして捕らえられる前記リンク上の動作の状態にて、前記機能エンティティに対して同期を回復する方策をとらせる値に前記機能エンティティによって設定することができる制御データを含む同期セルによって、前記リンク上のデータの伝送が開始され監視されることを特徴とする前記方法。 13．請求項１２記載の方法において、データの二方向伝送の開始が、その制御データが同期セルの復帰に対する要求を意味すると共に、同期の存在を確認する値を有する所定数の連続した同期セルを相互に送出し合う前記機能エンティティによって先んじられることを特徴とする前記方法。 14．請求項１３記載の方法において、データの伝送が、代わりに所望の同期セルを送出することによって、前記機能エンティティのおのおのがそれぞれの所定数の同期セルの最後のものに応答した後に開始されることを特徴とする前記方法。 15．請求項１２ないし１４の何れかに記載の方法において、制御データが同期セルの復帰に対する要求を意味すると共に、同期の存在を確認する値を有する同期セルを相互に規則正しく送出し合う前記機能エンティティによって、存在している同期の相互チェックを行うことを特徴とする前記方法。 16．請求項１２ないし１５の何れかに記載の方法において、前記機能エンティティに対して同期を回復する方策をとらせる前記値が、同期の損失を検出すると共に、制御データが同期の存在を確認する値を有する同期セルの復帰に対する要求を意味する前記機能エンティティによって送出中の所定数の同期セルに含まれることを特徴とする前記方法。 17．請求項１２ないし１５の何れかに記載の方法において、前記機能エンティティに対して同期を回復する方策をとらせる前記値が、同期の損失を検出すると共に、データの伝送を中断し、制御データが同期の存在を確認する値を有する同期セルを送出する、他方の機能エンティティに対する要求を包含する前記機能エンティティによって送出中の所定数の同期セルに含まれることを特徴とする前記方法。 18．請求項１６または１７記載の方法において、代わりに所望の同期セルを送出することによって前記所定数の同期セルの最後のものに対して回答した第２の機能エンティティ後に、データの伝送が同期の損失を検出した前記機能エンティティから新たに開始されることを特徴とする前記方法。 19．異なる数のデータビットを含み得るユーザ・セルの、二方向リンクを介した機能エンティティ間の伝送をセルベーススイッチにて同期化するシステムにおいて、３つの状態、即ち、リンク制御機能が、同期セルに対する所定のパターンと一致するか否かを決定するために前記リンクから入力される同期セルを調査させられるＨＵＮＴ状態と、前記ＨＵＮＴ状態において、見い出された前記所定パターンと一致している同期セルによって先んじられると共に、前記リンク制御機能が、前記所定のパターンと一致するか否かを決定するためにその後入力される所定数の連続した同期セルを調査させられ、この際、これが事実でなかったならば、前記ＨＵＮＴ状態への復帰が行われてなるＰＲＥＳＹＮＣ状態と、前記ＰＲＥＳＹＮＣ状態において、前記所定のパターンとの一致を示す前記所定数の同期セルによって先んじられると共に、エラーに関してデータを監視しながら前記リンク上のデータの転送が許容され、この際、エラーが見つかれば前記ＨＵＮＴ状態の遷移が行われてなるＳＹＮＣ状態と、を有する同期状態マシンによって制御される前記リンク制御機能間で交換される同期セルによって前記リンク上のデータの伝送を開始し制御する諸機能を含む各機能エンティティに含まれる前記リンク制御機能によって特徴づけられる前記システム。 20．請求項１９記載のシステムにおいて、各同期セルが一方では、同期セルを同定することができる同期化パターンを含み、他方では、同期が存在することを前記リンク制御機能間で相互チェックすることを許容する各値、または同期の損失を意味するものとして捕えられる前記リンク上の動作の状態において、前記リンク制御機能に対して同期を回復する方策をとらせる値を前記リンク制御機能によって与えることができる制御データを含むことを特徴とする前記システム。 21．請求項２０記載のシステムにおいて、機能エンティティ開始データでの前記リンク制御機能が、受信用機能エンティティでの前記リンク制御機能からの同期セルにて以下の制御データ、即ち、データの現在の転送を中断する指令を意味し、代わりに同期セルを送出し、新たな同期セルをその後に挿入するために現在の同期セル転送を終了する第１の制御データと、ＳＹＮＣ状態が存在することを指示すると共に、通常の動作の際にできる限り小さな外乱を引き起こすように、通常のセルの流れでの第１の適切な時点に同期セルが代わりに送出されることとなることを意味する第２の制御データと、何らの同期セルも代わりに要求されないことを指示する第３の制御データと、を受信することを特徴とする前記システム。 22．請求項２１記載のシステムにおいて、前記状態マシンの前記ＨＵＮＴ状態及びＰＲＥＳＹＮＣ状態にて、リンク制御機能は、現在のセル送信を停止すること無く前記第１の適切な時点で各同期セルを、前記第１または第２の制御データを含む前記第２のリンク制御機能に送出することを特徴とする前記システム。 23．請求項２１または２２記載のシステムにおいて、前記状態マシンの前記ＳＹＮＣ状態にて、リンク制御機能は他方のリンク制御機能にデータを送出するか、または前記第１または第２の制御データを含む入力同期セルに反応を示すことを特徴とする前記システム。