CN1094009C - 通过一条双向链路对数据传送进行同步 - Google Patents

Abstract

对在基于信元的交换机中的用户信元传输进行同步，其中用户信元可以包含不同数量的数据比特。传送是在功能实体间的一条双向链路上进行的，其中每个功能实体包括一个链路控制功能部分，它用于启动和控制链路上数据的传送，采用的是在链路控制功能间交换同步信元的方式。同步信元的交换由一个同步状态机控制，它有3个状态(304，308，312)。在搜索状态(312)，链路控制功能检查来自链路的同步信元，以确定它是否符合预定的同步信元的模式。在预同步状态(304)，该状态在一个包含预定的模式的同步信元在搜索状态下被发现后启动，此后链路控制功能检查预定数量的连续同步信元，用以确定它们是否包含预定的模式。如果不是这样，控制过程就返回到搜索状态。在同步状态(308)，该状态在预定数量的包含预定模式的同步信元在预同步状态下已被发现后启动，允许在链路上的数据的传送，同时监视数据是否有差错。如果发现差错，则控制过程再次开始搜索状态。

Description

通过一条双向链路对数据传送进行同步

技术领域

按照第一方面，本发明涉及一种方法和一个系统，它用于同步在基于信元的交换机中通过一条双向链路在交换端口和交换核心之间传输可以包含不同数目数据比特的用户信元。

按照第二方面，本发明涉及一个系统，它用于同步在数据传送系统中通过一条双向链路在各功能实体之间传输比特流形式的数据，每一功能实体具有用于将从用户来到的数据和要在链路上传送的数据放入用户信元的装置，取决于用户数据的大小，用户信元可以包含不同数目的数据比特。

背景技术

在许多数据传输系统中，不同的功能实体由一条链路连在一起。尤其是在电信系统中确实是这样。在许多情况中，链路成本依赖于相互间物理连接的数量。相互连接越多，成本将会越高。因此，一种通常的做法是把所需的所有信息放在承载数字信号的单条物理连接上。这样使得在链路的接收端有必要重建逻辑结构。为完成该工作，必须传送隐含的信息，它指向在不同层上的结构。

被编码在数字信号中的隐含信息的例子是时钟，它能产生比特定位；以及一个同步模式，它能对八位位组(即字节)、码字、ATM信元或每种比比特高的结构进行定位。

与ATM信元传送有关的同步会产生出各种问题，特别是当出现不同大小的信元时更是如此。

一条用于传递ATM信元的链路有一种信元同步机制，它基于ATM信元中所谓的HEC字段(信头差错校正字段)以及处理流程。一种称为HCS(信头校验和)的计算方式基于包含在HEC中的4个连续的八位位组以及剩余部分。该处理流程是基于一个状态机，它有状态搜索、预同步和同步。一种用于此目的的有名的状态机在Bellcore文件FA-NWT-001109中有描述。

正确的HCS计算迫使存在问题的状态机进入状态“预同步”。假设在该状态下出现连续6次正确的HCS计算，则执行向“状态同步”的转换，否则执行向状态“搜索”的转换。在状态“同步”下，7次连续的不正确HCS计算之后，就要使状态转换到状态“搜索”。

采用这种其工作没有来自始发端的支持的封闭状态机的主要缺点在于达到同步状态的时间消耗，以及因之当失步时产生的信元丢失。在链路达到工作状态之前，可能会有多于60个信元丢失。另一个缺点在于所讨论的方法不容许在链路上传送不同大小的信元。

在美国专利5,123,013中，描述了分组连接系统中的信元同步，它用于发送及接收信元序列，后者由固定长度的数据信元细成，信元中包含要发送的数据。在数据信元间至少要插入一个包含同步模式的同步信元。

同步信元或各信元在某些情况下发送，即在没有数据信元发送的时间周期或者在同步信元发送后一个预定的时间段内数据信元已被成功地发送之后进行发送。

GB1,550,121中描述了一种对速度容差的数字数据解码系统。除了被称为同步信元的每个字的初始信元具有双倍宽度外，数字字存储在大约相同宽度的信元中。

DE3,842,371涉及到一种用于信元结构的数字信号的时钟同步的实现方案。

发明内容

本发明的目的是提供一种用于包含不同大小的信元的比特流的信元定位方法。一般来说，这是根据本发明通过使用基于较小同步信元并在双向链路每一端使用合适的装置的快速同步算法来达到的。

根据本发明的数据传送系统中的一种同步系统，用于同步在功能实体之间通过一条双向链路传送比特流的形式的数据，每个功能实体有用于把到达的用户数据加到用户信元中的装置，该到达的用户数据应是在链路上传送的，而在用户信元中，数据比特的数目取决于相应的用户数据的数量，

其特征在于，每个功能实体中包括一个链路控制功能，其功能是通过在链路控制功能间进行交换的同步信元启动和控制链路上数据的传送，并且每个同步信元一方面包括标识信息，通过它来识别同步信元，另一方面包括控制数据，通过每个链路控制功能可以给该控制数据指定一些可允许相互检查同步机制确实存在的值，或者指定一个能在被认为表明失步的链路工作状态下迫使两个链路控制功能采取措施重新恢复同步的值，所述的功能包括：

一种面对链路的输出功能，它具有同步信元插入功能，它接收用户信元流，并在其中引入同步信元；和一个第一变换功能，它接收包括用户信元和同步信元的结果数据流，并把该数据流转换成一个比特流，后者以一个1比特时钟信号为时钟而输出到链路上去，

一个来自链路的输入功能，它包括一个第二变换功能，接收来自链路的一个比特流信号，并把该比特流变换成n位并行格式，它通常是由来自输入功能的一个n比特时钟信号作为时钟而输出每个第n比特，

一个所连接的比较功能，用于在n比特并行格式中搜索和识别同步信元的标识信息，当它被发现后，就发送一个证实信号，

一个时钟功能，用于以来自输入功能的n比特并行格式的一个1比特时钟信号作为时钟使每一比特输出，

一个同步状态机，它接收证实信号，用于控制把具有n比特时钟信号的n比特并行格式的时钟变换成具有1比特时钟信号的时钟，

所述同步状态机有一个搜索状态，在该状态下，由于没有证实信号，它就发送一个搜索信号，只要它一出现，就迫使用一位时钟信号作为n比特并行格式的时钟信号，

具有检查是否正在进行用户信元发送的功能，如果存在这种情况，它就发送一个用户信元信号，若不存在这种情况，它就会进一步形成一种条件，以使1比特时钟信号作为n比特并行格式的时钟信号，

一个第一逻辑电路，它具有一个接收搜索信号的输入、一个接收证实信号的输入、和一个接收用户信元信号的输入，当没有证实信号和用户信元信号而出现搜索信号时，第一逻辑电路的输出具有对应该搜索状态的一个搜索值，

一个用于产生n比特时钟信元的电路，

一个第二逻辑电路，它有一个输入端连接到第一逻辑电路的输出，和一个输入端连接到所述的电路的输出，用于产生n比特时钟信号，它的输出连接到时钟功能，用于当搜索值出现在第一逻辑电路的输出时，迫使时钟功能以1比特时钟信号作为n位并行格式的时钟信号。

根据本发明的一种同步传输的方法，用于同步在一个基于信元的交换机中在交换机端口和交换机核心之间通过双向链路传输用户信元中的用户信元，在这些用户信元中，数据比特的数目取决于相应的用户数据的数量，其特征在于，链路上数据的传送是通过在各功能实体间交换的同步信元来启动和监视的，同步信元一方面包括一个同步模式，同步信元可以通过它来进行识别；另一方面还包含控制数据，该控制数据可以通过功能实体而被设置成一些可允许相互检查同步机制是占优势的值，或被设置成一个能在被认为是表明失步的链路工作状态下迫使功能实体采取措施恢复同步机制的值。

本发明的重要优点是快速同步以及它允许有不同的信元大小。

附图说明

本发明将参照附图更详细地进行描述，其中，

图1简要地表示一个本发明可以在其中使用的电信交换机，它同时用作ATM及STM线路连接；

图2更详细和以更大标度地表示图1的变换机的一部分，包括交换机端口与交换机核心之间的一条双向传送链路，它用于说明本发明思想的各主要方面；

图3表示一个同步状态机的同步状态图，它用于按照本发明在图2所示的传送链路上所进行的信元同步；

图4表示当使用图3的同步状态机作为一种可能的实际同步情况时，交换机端口和交换机核心间的事务处理状态图；

图5和图6分别表示一个同步信元和一个用户信元的实施方案的例子；

图7更详细地表示按照本发明的一个链路控制系统的实施方案的功能图，正如图3所示的每台交换机端口和交换机核心中所包含的那样。

图8更详细地表示图7的链路控制系统的一部分的功能图。

图9表示按本发明进行信元同步所使用的同步状态机的简化同步状态图；

图10表示当使用图9的同步状态机作为一种可能的实际同步情况时在交换机端口和交换机核心间的事务处理状态图。

图11表示同步状态机的更详细的同步状态图，它用在根据本发明的链路控制系统的一种实施方案中，正如参照下列图所描述的那样。

图12表示一个链路控制功能的功能图，其中也包括图11的同步状态机；

图13和14表示图13的链路控制系统中的链路同步过程的实例的时间控制图。

实施例说明

图1表示一台基于信元的电信交换机，用作ATM(异步转移模式)和STM(同步转移模式)的线路连接。交换机包含多个交换机端口1021-102n，它们通过双向链路1061-106n中每一条连接到一个交换机核心104。交换机端口102连接到例如一通信网，后者可以包括入线107和108及处理器等。线路107和108可以承载ATM信元或STM时隙。交换机端口1021和1022在原理上表示为一个例子，它们分别位于线路接口电路卡1101上作为STM线路连接及位于线路接口电路卡1102上作为ATM线路连接。线路接口电路卡1101和1102也简要地表示为其每个包含一个相应的线路终端1121和1122，它们通过用于各自的用户数据的链路1141和1142分别与相应的交换机端口1021和1022相连接。作为一个例子，交换机端口102n简要地表示为位于服务器卡110n上，后者包括处理器116，116通过用于用户数据的链路114n连接到交换机端口。

图2更详细地说明例如在交换机端口102n和交换机核心104之间通过链路106n的双向业务。交换机端口102n把到达用户数据加入用户信元中。要选择这些用户信元的大小，以便能适合用户数据。对于53个字节的ATM信元，因而可以选择56个字节的用户信元大小，即53个字节加上信元大小的信息加上校验和。把STM时隙加到较小的信元中。然后把用户信元从一个交换机端口通过交换机核心引导向另一个端口。对于用户数据加入用户信元的技术的更详细的描述以及该上下文的不同使用环境，可参考端典专利申请第9402051-8号。

交换机端口102n包含一个链路控制功能202，它接收来自外面的基于信元的用户数据，把它转送到链路106n上，并把来自链路的用户信元发送出去，用户信元的数据应被发送到网络上，由双箭头204表示。在交换机端口102n和交换机核心104之间的业务流转到交换机核心的链路控制功能202和链路控制功能206之间。链路控制功能202和206管理信元同步，下面将更详细地描述。

不同大小的信元在链路上以比特流的形式双向传输，所述的比特流在208和210简要作了表示。在比特流208和210中，用户信元分别在212和214作出表示。不传递有关信元的起始的明显的信息。因此两端必须进行信元定位，用于对链路的同步。为达到该目的，采用了同步信元，当需要时把同步信元引入到用户信元流中。在比特流208和210中，在216和218处分别指示一个同步信元，作为举例。在每一端，同步信元分别在链路控制功能202和206起始和终止，即它们不出现在交换机端口或链路控制功能之外的交换机核心。用户信元不受影响地通过链路控制功能导入。链路控制功能的执行和工作方式通过下面实施方案的描述会更为详细。

图3表示一个同步状态图，说明链路每端的链路控制功能的一个状态机的工作方式，它用于对链路的同步。从链路来到链路控制功能的同步信元与同步信元的一个预定模式进行比较。第一次检测到一个来到的信元同步与预定模式一致将迫使状态机按箭头302到达预同步状态304。假定此后在预同步状态发现了2个连续的同步信元，这表示与预定模式一致，则按照箭头306使状态转移到同步状态308，不然按箭头310使状态转移到搜索状态312。按照本发明的方法是基于在预同步状态连续地发送同步信元。在同步态可以发送用户信元。每个用户信元必须包括使信元同步能够维持的信息，而且有检错码，它使检测信元大小中的差错成为可能。在同步态308中一个检测到的差错会使状态机按箭头314转移到状态312。如果认为用户信元中的检错码还不够，为保证真正的同步状态，还可以加入一个监测状态机到同步状态。如果出现预定数目n的连续用户信元，则监测功能按箭头314使状态机到达状态312。为进一步阐述清楚有关上面谈到的关于用户信元的组建和希望的特性，参考上面提到的瑞典专利申请9402051-8。

为达到快速同步，并且使链路保持在一种工作状态，要求接收用户信元那一侧的链路控制单元能在同步信元中发送控制数据到始发侧的链路控制功能。

这种控制数据(命令)的例子以及因而导致的、可在始发侧的链路控制单元出现的措施是：

1.控制数据：放弃。其含义为指令始发侧链路控制单元停止发送用户信元而发送同步信元。当前同步信元发送应当完成，并在此后插入新的同步信元。

2.控制数据：提示。它表示当前是同步状态，并且指令始发侧链路控制单元在第一个合适的时刻返回一个同步信元。具体地讲，返回的同步信元应引入正常的信元流，这样在正常工作时尽量少地引入干扰。

3.控制数据：同步。它指示不需要从始发侧返回同步信元。

参考图5、7和8的描述，以上三种控制数据或命令的用法将会更清楚。

放弃命令可以被提示命令代替，正如下面会看到的，即参考图5所作的描述。如果此时要传送的是大量的用户信元，结果是同步在某种程度上要慢一些。

下列同步信元转移规则为状态机所采用：1.搜索预同步状态。发送包括放弃和提示命令在内的同步信元到始发侧。同步信元应在第一个合适的时刻发送，而不用停止当前的信元传输。2.同步状态。如果已经接收到了一个含有放弃或揭示命令的同步信元，则发送用户信元或发送同步信元。如果有同步信元返回，它们通常包括控制数据同步。

图4简要地表示交换机端口402和交换机核心404之间一种可能的同步情况的简单的事务处理状态图。

首先，两侧都处于搜索和预同步状态之一。因此，它们分别由箭头406和408表示，发送具有控制数据提示/放弃的同步信元。在发送了预定数目的连续同步信元后，两侧都进入同步状态。在所示的例子中，交换机核心侧404按箭头410在交换机端口之前进入同步状态。此后，交换机核心通过发送带有控制数据同步的一个同步信元，如箭头412，应答带有控制数据放弃/提示的同步信元。交换机端口402现在进入同步状态。如箭头414。交换机端口知道交换机核心已经处于同步状态，因此允许用户信元的发送，如箭头416。交换机核心404现在接收用户信元，因而可以容许用户信元发送，如箭头418。链路现在在两侧都处于工作状态，并且保持这种状态，直到任何一侧由于检测到差错或监测功能开始工作而进入搜索状态。

在该例子中，交换机端口402受影响，并按箭头420进入搜索状态。交换机端口现在按箭头422发送出带有控制数据放弃/提示的同步信元。交换机核心404必须发送带有控制数据同步的同步信元而不是按箭头424发送用户信元。在所要求的数目的连续同步信元发送后，交换机端口恢复同步状态，如箭头426所示。

两侧可在正常工作下相互检验看是否它们真正处于同步状态。这可以通过有规则地发送带有控制数据提示的同步信元来完成。另一侧应该在预定的时间内用带有控制数据同步的同步信元来应答。如果这不发生，可以假定处于某种差错的同步状态。同步可能例如将丢失，但由于在实行信元分析的地方用户信元中存在一个正确的模式，这种失步不会被检测到，并且这种状态可以持续一个较长的时间。如果没有同步信元出现，正确的措施则是停止用户信元的发送，并且使另一侧达到同步状态。所述的方法可以完成或代替以前描述的监测功能。

现在将参考图5-8更详细地描述根据本发明的一个链路控制系统的第一种实施方案。

为达到快速同步，同步信元应该适当地尽可能小，但仍然大到允许一个同步模式，该模式在一个不中断的时间内不可能在用户信元中发现。图5表示同步信元实现的例子。同步信元的大小限制为2个字502和504。所有的码都以四元二进制(tetrabinary)的形式给出。第一个字502包括一个同步模式16进制数C2F1。第二个字504包括一个控制数据字段，用于控制数据同步和提示，在本例子中，数据提示已经代替数据放弃，一种所提到作为上面的替代的可能性。按照主要的替代方案，图5中的控制数据字段504除了所示的两个控制数据同步和提示，还要包括控制数据放弃。在图5中，16进制数0100和0200分别表示同步和提示的例子。

传送指令是比特1到比特16和字1到字2。一个字段中的最高有效比特是先传送的。最右边的比特是最低有效比特。所陈述的同步模式仅是一个例子；也可以使用其它的代码。对同步模式连同控制码一起选择，以便能够明确地定义一个连续同步信元序列中的同步信元的开始位置。选择汉明距离为2的控制码。也可以考虑其它的码字。

图6表示用户信元，它包含一定数目的字6021-602n。长度字段604包含有不同预定大小的码字，它带有冗余编码，允许错误检测。该方法是公知的，可以基于汉明码或类似的码。用户信元还包括两个奇偶校验比特606和608。进一步的细节可以从上面提到的瑞典专利申请9402051-8中获得。类似于同步信元的那种码是不允许的。如果在长度字段或检验比特中出现错误，则状态机按照图3进入搜索状态312。

图7表示一个链路控制功能的功能框图，它早已参照图2就作了粗略的描述，并且它已包括在每个交换机端口和交换机核心中了。正如图2的例子，名称206已在图7中使用来标明两个链路控制功能间的链路，名称204用于来往于链路控制功能的信元流。然而，在图7已作了划分，这样来自链路控制功能的用户信元流称为204f，去往链路控制功能的用户信元流称为204t。链路控制功能包括一个串/并转换和信元定位功能702，一个信元分析功能704，一个同步状态机706，一个同步信元定位功能708，一个时钟发生器710和一个并/串变换器712。同步状态机706的功能可以设想为按照图4的功能。

在一个交换机端口和交换机核心间的链路106上，在每个方向上要传送比特流信号和比特时钟信号，分别地在接收方向由箭头716和718表示，在发送方向由箭头720和722表示。S/P转换器和同步信元定位功能702接收比特流716，并把它转换为16比特的并行数据，它被认为是去往信元分析功能704的字节流724。

一般来说，当同步状态机706确定处于搜索状态时，它要发送出一个搜索信号726给S/P转换器和同步信元定位功能702，它使后者搜索每个比特位的一个同步信元模式，参考图5。当该模式被发现后，功能702发送出一个同步符合信号728给同步状态机704，和一个同步启动信号730给信元分析功能704。同步符合信号728使同步状态机706到达预同步状态，并使搜索信号726去激活。当搜索信号726激活时，同步启动信号730才激活，指示信号分析功能704：已经发现了一个同步信元。

S/P转换器和同步信元定位功能702现在转到并行方式，给来向比特流716一个字接一个字地时钟同步。每个字由字节时钟信号732指示给信元分析功能704。S/P转换器和同步信元定位功能702每次当它识别出一个同步模式时便发出同步符合信号728给同步状态机。

信元分析功能704包含一个内部信元大小计数器(未示出)，当它接收到同步启动信号730后就启动。计数器由字时钟信号732作为时钟而工作。当信元大小已经计数完毕后，信元分析功能704发送一个新信元信号734给同步状态机706，它表明一个新信号已到了。信元分析功能704分析该新信元，看它是否具有长度段中的可接收格式。一个非可接受码使它发送一个差错信号736到同步状态机706。该差错信号736致使同步状态机706到达搜索状态。

信元分析功能704如箭头204f所示分别传递所发现的用户信元到交换机端口和核心供作进一步处理。同步信元在信元分析功能704中终止。同步信元的控制数据被取出，如果指示一个提示，参考早先参照图3和5作的描述，一个提示信元740被发送到同步信元插入功能708中。一个未知控制码会导致发送差错信号736到同步状态机706。

同步状态机706的功能流程显现在图3的状态图中。下列规则是有效的：如果同步符合信号728出现在搜索状态，它将致使转移到预同步状态。新的信元信号734和同步符合信号728一起使它在两个连续信元之后到达同步状态。如果使用监测功能，它将被每个新的信元信号734和同步符合信号728一起复位。触发监测功能使同步状态机到达搜索状态。同步状态机706总是当它处于搜索状态时发送搜索信号726给S/P转换器和同步信元定位功能702，并且总是当它处于同步状态时，发送一个同步信号742给同步信元插入功能708。

同步信元插入功能708使用同步信号742在控制码发生器744中产生去向同步信元中的控制码，并当同步信元去激活之后(表示搜索状态或预同步状态)，用于发送必须的同步信元746给同步信元/用户信元交换功能748。在交换功能748中，当提示信号740出现时，将同步信元746引入到用户信元流750中。信元流750由一个fifo 752始发，其中当有同步信元插入到交换机功能748中时，按照同步信元插入功能708的差错204t，使来向用户信元停止。同步信元插入功能708使用来自时钟发生器710的时钟来操作它的逻辑，如箭头756所示。

P/S转换器712以字的格式接收数据，如箭头758，并产生一串行比特流，形成去向比特流722，在链路206上分别传送到交换机端口和交换机核心。其发送的速率(如箭头760)由时钟发生器710确定。

时钟发生器710产生比特时钟，并作为去向比特流块722的时钟同步。时钟发生器710可以用来向比特时钟信号718使得在两个方向保持相同的速率。在这种情况下，另一侧必须是一个时钟主导装置并且产生出时钟，而使用来向比特时钟信号718对去向比特流722进行时钟同步的一侧则是从装置。在这种情况下，从方不需要再发送时钟信号到链路106上。

图8更详细地表示S/P转换和同步信元定位功能702。更具体地讲，它被表示为一个串/并转换器802和一个同步信元定位功能804两部分，内部逻辑说明得很清楚。

串/并转换器802包括一个16位的移位寄存器806和一个16位寄存器808。由比特时钟信号18控制，16位移位寄存器806把到来的比特流转换为16位并行格式810。下面会看得更清楚，16位寄存器一般由一个定位时钟信号812进行时钟同步，在每个第16位时钟脉冲时完成串/并转换，在对同步模式的搜索期间对每比特时钟脉冲进行同步。

同步信元定位功能804包括一个比较功能813、一个执行4比特计数器功能的比特时钟除法器814，一个具有某种组合逻辑的复用器816。比较器功能813连在寄存器808的输出，如箭头818，用于检测何时十六进制模式C2F1出现在字流724。当这种情况发生时，比较功能813发送出同步符合信号728(下面也称为相等信号)给同步状态机706，参考图7。同步符合信号728与搜索信号726相乘生成同步启动信号730。这由一个“与”功能820来标记，它的两个输入连接成分别接收同步符合信号728和搜索信号726，并且在它的输出端，当同步符合信号和搜索信号均出现时，发送出同步启动信号730。

取反的同步符合信号728乘以搜索信号726，用来控制复用器816。这由一个“与”功能822来标记，一个输入端连接成接收搜索信号726，一个取反的输入端连接成接收同步符合信号728。“与”功能822的输出824连接成控制复用器816。复用器816连接成接收比特时钟信号718和一个“与”门829的输出端上的输出信号828，它的输入接收计数器814的输出端上的每一个四比特。当搜索信号726而不是同步符合信号728出现时，即“与”功能822的输出为高电位时，比特时钟信号718被复用器816选择作为寄存器808的时钟输入812的定位时钟信号。当搜索信号726和同步符合信号728都出现时，即“与”功能822的输出变为低电位时，从比特时钟除法器814导出的信号828被选择作为定位时钟信号。该导出的时钟信在每1/16的时间激活。

比特时钟除法器824的四位计数器对每个比特时钟脉冲就计数一次。出现在比特时钟除法器814的四个输出上的比特记作b0、b1、b2和b3。最高有效位b3被用作字时钟信号732。比特时钟除法器814有一个复位输入端832，它连到“与”功能822的输出端824。当输出824由于“与”功能822的取反输入端没有同步符合信号728而变为高电位时，即当比特时钟信号718被选为定位时钟信号时，比特时钟除法器被置位。当同步模式被发现时，即由于“与”功能822的取反输入端上出现同步符合信号728而使824的输出变为低电位时，比特时钟除法器832开始计数，每16步后重新开始。

一个状态机的进一步的例子以及根据该状态机用于可能的同步和重新同步的情况的交换机端口和交换机该心间的事务处理转移图，在下面将参考图9和10更详细地进行描述。

在当前例中的状态及下面所述的对应的码将会被传递，在接收侧导致产生同时陈述的措施：1.二同步。指示接收侧：始发侧处于同态状态。2.二预同步。通知接收侧：始发侧处于预同步状态，需要在第一个合适的时刻返回一个同步信元。返回的同步信元应该引入正常的信元流中，这样尽量少地造成对正常工作的干扰。

图9表示一侧的同步状态图。

来自链路的相反侧的来向同步信元与预定的模式进行比较，以达到对信元同步。在预同步状态902以及三个连续的同步信元之后，按箭头904，同步状态906出现。在同步状态906，用户信元开始发送。用户信元包含有关它的大小的信元，它用作维持同步状态下的信元同步。用户信元中被检测到的差错直接致使同步状态机到达预同步状态902，如箭头908。

为达到快速同步，并使链路处于工作状态，要求对方侧的状态可以在同步信元中发送出来。在同步信元规范中指定各状态。

下列同步信元转移规则对同步状态机是有效的：1.在预同步状态。发送同步信元给对方侧，其中带有有关预同步状态的指示。交换机核心应终止向交换机端口的用户信元的当前发送。允许交换机端口中断或终止对交换机核心的当前发送。2.在同步状态。允许发送用户信元。接收到的指示预同步状态的同步信元在当前的用户信元发送完成后，应导致产生一个相应的同步信元。3.指示预同步状态的连续同步信元在由当前用户信元的发送导致的允许的初始化时延后，应对应于连续的同步信元流。4.交换机端口应发送同步信元(它用于模拟状态预同步)以规则方式验证：在状态同步下，交换机核心确实是处于同步状态。

在图10中，两侧开始均处于预同步状态。于是它们发送同步信元(一般地指示为1002)，其状态为预同步。在一个规定数目的连续同步信元后，两侧都进入同步状态，这是在不同的时刻出现的。在图中所示的例子中，交换机核心1004首先进入同步状态，如箭头1006，而后是交换机端口1008。因此，交换机核心对它三次收到的指示预同步状态的同步信元作出响应，即对每个收到的指示预同步状态的同步信元，发送一个指示同步状态的同步信元(如箭头1010)。在由交换机核心1004发送出至少3个连续同步信元1002之后，交换机端口1008进入同步态，如箭头1002。因为没有带有状态预同步的信元来自交换机核心1004，交换机端口1008现在开始发送用户信元，如箭头1004。当前正接收用户信元的交换机核心1004转而可以允许发送用户信元，如箭头1006。现在链路在两侧都处于工作状态，而且将一直保持，直到某一侧因检测某个差错而进入预同步状态为止。

在该例子中，交换机端口1008检测到接收的用户信元中的一个错误(箭头1018)，因而进入预同步状态(箭头1020)。交换机端口1008现在发送具有预同步状态的同步信元(箭头1022)。交换机核心1004现在必须通过发送表示同步状态的同步信元(箭头1026)而不是用户信元来响应，箭头1024。在所需数目的同步信元之后，交换机端口1008重新恢复同步状态(箭头1028)。此后两侧返回到互相向对方发送用户信元(箭头1030)。

当交换机核心1004在一个接收的用户信元中检测到一个错误后(箭头1032)，也要指示相应的发生过程。它进入预同步状态(箭头1034)，并且发送表示预同步状态的同步信元(箭头1036)。交换机端口1008现在必须通过发送表示同步状态的同步信元(箭头1040)而不是用户信元来响应(箭头1038)。在所需数目的同步信元之后，交换机核心1004重新恢复同步状态(箭头1042)。此后，两侧转为相互向对方发送用户信元(如双箭头1044)。

理论上有一种很小的可能性：交换机核心进入一个假的同步态。这暗示同步去步，但没有检测到。原因可能是用户信元中的正确同步模式或但用户信元信头错误。这种情况理论上可能延续一个较长的时间。为处理这种情况，处于正常工作的交换机端口侧1008通过有规律地发送同步信元(如箭头1046)，模拟预同步状态，从而在正常工作期间检查交换机核心1004是真正地处于同步状态。在一个预定的周期内，在发送了当前的用户信元后，交换机核心应该用带有同步状态(箭头1050)的同步信元来响应(如箭头1048)。如果这不发生，则可以假设交换机核心处于某种虚假同步状态。

如果没有同步信元返回，则终止发送用户信元，迫使交换机核心侧进入同步。

在正常的工作下，交换机端口也以通过非常简单地使同步信元在至少对应最长的用户信元类型的期间内保持在模拟的预同步状态，从而来确保它自己的终端一侧真正地处于同步状态。

参考图11-14，现在要对图7和8的链路控制功能的修改部分作更详细的描述。下列特性和措施与先前的实施方案是共同的。来向串行比特流应被同步，串行数据被转换为16位并行数据，并且在同步过程的定位中，对数据进行定位以校正信元容限。来向时钟速率应被划分成交换机核心中使用的时钟信元(信元)的时钟速率。在去向方向，即去向交换机核心方向，去向16位并行数据被转换成一个串行比特流。

在图12中，对于与图7和8中相同或对应的部分给出了相同的参考名称。

下面将看到，按图11-14的实施方案基于一种理解：尽可能快的信元同步在使用尽可能小的芯片空间时可以通过仅用一个16位比较器813来达到，并且每个时钟周期进行同步模式的比较。比较器813比较来自串/并变换器808的16位数据与同步信元中的前16位中应包含的同步模式。参考图11，同步状态机706跟踪四个同步状态，即搜索态1002、第一预同步1104，第二预同步1106和同步1108中当前的一个。

在搜索状态1102，链路同步过程被激活。当比较器813指出模式相同，该过程进入第一预同步态1104，箭头1110。在连续三次模式比较相同后，如箭头1112和1114，同步状态1108和正常工作可以启动。

在同步状态1108和预同步状态1104/1106，串/并变换器802中的输出寄存器808每当第16个数据比特周期才装载一次从而在每第16数据比特之后提供一个完整的新16比特字。然而，在同步过程中，寄存器808应每个时钟周期受时钟同步(由来自交换机端口的数据时钟718)。结果，来向串行数据流716中的比特对每个数据时钟周期要移位2个比特位置(由于来自交换机端口的数据在时钟两边缘要改变2比特)，比特位置0和比特位置1分别都是一个新比特。在每个时钟周期，比较器813对去向字流扫描以搜索同步模式。在模式相同时，发送信号728，它启动同步单元的正常工作。这暗示着，寄存器808被禁止在每个时钟周期进行装载，按箭头1110，状态转移到第一预同步态1104，而且在链路同步过程中已被复位的时钟分频器814开始从0到15的计数。如果下一个信元也是一个同步信元，按照箭头1112达到第二预同步状态1106，否则按照箭头1116，返回到搜索态1112，链路同步过程重新启动。在连续三次同步模式相同后，该过程进入同步状态1108，如箭头1114，否则按箭头1118返回到搜索状态1102，链路同步重新启动。当信元分析单元704指示信号中一个奇偶校验差错或某个其它差错已被检测到后，从同步态1108返回到搜索态1102。

用所描述的同步方法，一个信元中所有16个可能的比特位置已被测试为一个信元周期内的起始位置。只有在数据时钟的正边缘的16个比特被测试。

按照图12，信元同步单元使用来自交换机端口的数据时钟的两个时钟边缘。从交换机端口接收的每个用户信元的第一个比特将出现在正时钟边缘。

时钟分频器814是一个4位计数器，它用于产生交换机核心中使用的不同时钟信号。仅当复位输入端832的复位信号不激活时，在数据时钟的前沿进行计数。分别在预同步和同步态1104/1106和1108，计数器814从0到15计数，然后又从0开始。在搜索态1102，复位输入832被激活。在数据时钟718的前沿，执行同步计数/复位。

同步状态机706包括一个2位计数器1202，在它的计数器输入端1204从时钟分频器814接收比特2，并且跟踪当前的同步状态。正如在图11中所示，00表示搜索状态，01表示第一预同步状态，10表示第二预同步状态以及11表示同步状态。四个状态也在图12中的计数器1202的输出端表示出来，分别为0、1、2、和3。当计数过程由一个激活输入1206高电位来激活时，在时钟信号的后沿执行同步计数。如果一个复位输入1208被激活，在时钟信号的后沿执行同步复位。

当下列情时，激活计数：

-当前是搜索状态1202，来自比较器813的一个相等信号728出现在激活输入端1206上，

-当前是预同步状态，在一个新信元的第一个字期间，一个相等信号728出现在激活输入端1206。

当下列情况时，激活复位：

-当前是同步状态1208，从信元分析器704获得一个差错指示736，

-当前是预同步状态，在一个信元的第一个字期间，不能从比较器813获得一个相等信号728。

对于如何达到上面粗略描述的同步状态机的功能的更加详细的描述，本领域技术人员通过图12在1210，1212和1214所示的更加详细的逻辑方块图、以及其相互间和外部连接的帮助下可以实现，后面参照由图7介绍的标号数字。

串/并变换器802把串行比特流变换为16位并行数据。它包括2个8位移位寄存器806.1和806.2和一个16位寄存器808。寄存器806.1由比特时钟818的前沿作时钟驱动，移动寄存器806.2由时钟后沿作时钟驱动。结果是移位寄存器806.1和806.2的每一个每当第二个比特周期受时钟驱动。这意味着，当16个比特已被接收到后，比特1，3，…15在寄存器806.1中，比特2，4，...16在寄存器806.2中(比特1第一个被接收，比特16最后一个被接收)。第一个比特，即比特1，应在比特时钟718的正沿被接收。

在16个比特已经接收到后，则对16位寄存器808进行装载。如果装载输入812被激活，则在时钟输入1216的比特时钟信号718的前沿进行同步装载。每次时钟分频器具有值7或者按照“与”门822的输出如果是处于搜索状态，装载输入812将通过逻辑功能816激活。去到寄存器808的16位输入数据从来自移位寄存器806.1，806.2的2×8位并行输出中选出，其方法是比特位置1，3，...15是从806.1选出，而比特位置2，4，...，16是从806.2中选出。

除了有对来自比较器813的信号728的输入和对信号726的取反输入外，“与”门822也具有对来自同步信元发生器744的用户信元信号1218的取反输入。该信号1218表示用户信元正在被传送到交换机端口。当差错出现并且搜索状态已发生改变时，重新同步过程直到发送到交换机端口的信元已经中止后才开始。

并/串变换器712把16位并行输出数据转换成串行比特流722，发送到交换机端口。它包括2个8位移位寄存器712.1和712.2和一个复用器1220。移位寄存器712.1和712.2同时分别由时钟输入1222和1224上的比特时钟信号装载，条件是来自时钟分频器814的输出828的装载输入1226和1228分别被激活。每当4位寄存器814的输出具有值7和15时(其输出按照上面的描述连接到装载输入1226和1228)，装载输入应被激活。16位并行输出数据的比特1，3，...15被装进712.1，比特2，4，...16被装进712.2。移位寄存器712.1和712.2在比特时钟718的前沿由时钟驱动(移位)，这表示它们仅当每个第二比特周期才移位。如果装载输入1226和1228被激活，则不进行移位。

复用器1220使用位于1230的比特时钟，用于在来自两个移位寄存器712.1和712.2的输出之间进行选择。如果比特时钟等于1，选择712.1；如果比特时钟等于0，则选择712.2。结果是，在装载了16位的输出数据后，第1位被送到交换机端口，然后是第2位，在移位寄存器对数据移位后，第3位被送出去，然后是第4位，等等。

交换机块813将进行输入数据与同步信元中的前16位的预定模式(16进制CF1)进行比较。当模式匹配时，则发送同步符合信号828。

图13和14的时间图说明了链路同步过程中的时间控制。

在图13中，线：

1表示比特时钟信号718，

2表示来自寄存器806.1的输出数据，

3表示来自寄存器806.2的输出数据，

4表示输入16位寄存器808的装载输入812的激活信号，

5表示从寄存器808输出的并行数据724，

6表示相同信号728，

7表示来自同步状态机706的同步状态信号742，

8表示来自4位计数器814的计数信号828，

9表示从4位计数器814输入计数器1202的输入端的第2位信号1204。

从图13的线1-3可以看出，移位寄存器806.1和806.2如何分别在信号718的每个正时钟沿1302和负时钟沿1304移位的。首先，同步单元处于搜索状态1202(图11)，在图中以线7在1306处表示，因此寄存器808在每个正时钟沿装载。每个时钟周期搜索比较电路813的并行数据，用以发观同步模式16进制数C2F1。几个时钟周期后，该模式被找到(在线5的1308处)，它由图中的线6的1310处出现的相等信号728表示。相等信号728的起始部分在1312处以阴影表示，表明需要一些时间作比较，并且防止寄存器808在下一次时钟周期又被装载一次。当相等信号728出现时，计数器814开始计数(在线8的1314处)。当4位寄存器814在它的输出端828有值7时，进行同步的预同步状态出现，由线7的1316处表示。经历了连续三次同步信元后，状态将转移到同步态，正如下面将参考图14所描述的。

图14说明如果信元中被信元分析功能804检测到一个差错，将会发生什么。在图中，由下列线表示：

1.寄存器808的装载输入1216上的信号812，

2.来自寄存器808的字流724，

3.字时钟732，即来自时钟分频器814的第3位，

4.从信元分析功能704送往同步状态机706的差错信号736，

5.从同步状态机706送到同步信元引入块708的同步状态信号742，

6.来自同步信元发生器744的用户信元信号1218，

7.来自比较功能813的相等信号728。

当由信元分析功能704检测到信元有差错时(参考线4的1402处)，状态转移到搜索状态(参考线5的1404处)。由于来自同步信元发生器744的占优势的用户信元信号1218表示信元偶尔会发送交换机端口的事实，同步过程不立即启动。首先，当当前的用户信元信号1218终止(在线6的1406处表示)、从而移位寄存器808获得其装载输入上的装载信号812时(在1408处指示)，搜索同步启动。在线2，这表现为信号724的1410处的快速变化的过程。这种情况下，在线7的1412处的相等信号728指示线2的1414处的模式匹配之前，这将要占用几个16位时钟周期。在线5的1416处状态转移到预同步状态。在三个连续相等信号1412、1418、1420之后，状态转移到同步的同步状态(线5的1422处)。

图12中的门电路所造成的时延在同步过程中非常关键。如果采用200Mb/s的数据速率，每个时钟周期仅仅10纳秒长。对同步模式的搜索、把激活信号812装载进寄存器808的停止、以及把复位信号832输入时钟分步器814这三者都必须在小于该时间的期间完成。

一个门电路的时延大约是0.3纳秒。从比较器813的输入到寄存器808的装载输入812和时钟分频器814的复位输入832的门电路的级数大约是5～6，这表示其延时小于1.8纳秒。

按照本发明的上述的信元同步是需要的，因为信元时钟是不传送的。如果一个表示每个新信元的开始的时钟在两端通过链路上传送，链路控制可能在很大程度上是可能避免的。然而所希望的是，在基于信元的交换机情况下，交换机核心应该能在一块芯片上实现，在此每个插脚都意味着成本花费。通过使用按照本发明的上述方法，其中包括以交换机核心作为一个从时钟，则一条链路仅需要一半的插脚。

Claims (15)

1.数据传送系统中的一种同步系统，用于同步在功能实体(102，104)之间通过一条双向链路(106)传送比特流(716)的形式的数据，每个功能实体有用于把到达的用户数据加到用户信元中的装置，该到达的用户数据应是在链路上传送的，而在用户信元中，数据比特的数目取决于相应的用户数据的数量，

其特征在于，每个功能实体中包括一个链路控制功能(202，206)，其功能是通过在链路控制功能间进行交换的同步信元启动和控制链路上数据的传送，并且每个同步信元一方面包括标识信息(502)，通过它来识别同步信元，另一方面包括控制数据(504)，通过每个链路控制功能可以给该控制数据指定一些可允许相互检查同步机制确实存在的值，或者指定一个能在被认为表明失步的链路工作状态下迫使两个链路控制功能采取措施重新恢复同步的值，所述的功能包括：

一种面对链路的输出功能，它具有同步信元插入功能(708)，它接收用户信元流(204t)，并在其中引入同步信元；和一个第一变换功能(712)，它接收包括用户信元和同步信元的结果数据流，并把该数据流转换成一个比特流，后者以一个1比特时钟信号为时钟而输出到链路上去，

一个来自链路的输入功能，它包括一个第二变换功能(802)，接收来自链路的一个比特流信号，并把该比特流变换成n位并行格式，它通常是由来自输入功能的一个n比特时钟信号作为时钟而输出每个第n比特，

一个所连接的比较功能(813)，用于在n比特并行格式中搜索和识别同步信元的标识信息，当它被发现后，就发送一个证实信号(728)，

一个时钟功能，用于以来自输入功能的n比特并行格式的一个1比特时钟信号作为时钟使每一比特输出，

一个同步状态机(706)，它接收证实信号(728)，用于控制把具有n比特时钟信号的n比特并行格式的时钟变换成具有1比特时钟信号的时钟，

所述同步状态机有一个搜索状态，在该状态下，由于没有证实信号(728)，它就发送一个搜索信号(726)，只要它一出现，就迫使用一位时钟信号作为n比特并行格式的时钟信号，

具有检查是否正在进行用户信元发送的功能，如果存在这种情况，它就发送一个用户信元信号(1218)，若不存在这种情况，它就会进一步形成一种条件，以使1比特时钟信号作为n比特并行格式的时钟信号，

一个第一逻辑电路(822)，它具有一个接收搜索信号(726)的输入、一个接收证实信号(728)的输入、和一个接收用户信元信号(1218)的输入，当没有证实信号和用户信元信号而出现搜索信号时，第一逻辑电路(822)的输出(824)具有对应该搜索状态的一个搜索值，

一个用于产生n比特时钟信元的电路(814)，

一个第二逻辑电路(816)，它有一个输入端连接到第一逻辑电路(822)的输出(824)，和一个输入端连接到所述的电路(814)的输出，用于产生n比特时钟信号，它的输出连接到时钟功能，用于当搜索值出现在第一逻辑电路(822)的输出时，迫使时钟功能以1比特时钟信号作为n位并行格式的时钟信号。

2.按照权利要求1所述所述的系统，其特征在于，由一个信元分析功能(704)接收n比特并行格式，并分析和识别其中所含的用户信元，当检测某个用户信元有差错时，就发送一个差错信号(736)到同步状态机(706)，所述的差错信号也类似地由同步状态机(706)用作所述的控制。

3.按照权利要求2所述的系统，其特征在于，当同步状态机接收到差错信号(736)时，包括了发送搜索信号在内的搜索状态也出现。

4.按照权利要求1所述的系统，其特征在于，输入功能包括一个串/并变换器，后者包括两个并行的n/2比特移位寄存器(806.1和806.2)，其中在1比特时钟信号的每个边沿，比特流信号的每个第二比特受时钟同步而输入该移位寄存器，它的输出连接到一个n比特寄存器(808)的输入，该寄存器有一个连接到第二逻辑电路(816)的输出(812)的装载输入(816)，其中用n比特时钟信号或者1比特时钟信号执行时钟同步。

5.按照权利要求1所述的系统，其特征在于，输出功能包括一个并/串变换器，后者包括两个并行n/2比特移位寄存器(712.1和712.2)，其中用户信元和同步信元流的每个第二比特是在数据时钟信号的一个边沿受时钟同步输入移位寄存器的，它的输出连接到受一比特时钟信号控制的一个复用器(1220)，并且它的输出(722)是连接到链路的。

6.按照权利要求1所述的系统，其特征在于，用于产生n比特时钟信号的电路包括一个n/4比特时钟分频器(814)，它具有一个用于接收1比特时钟信号的时钟输入端和一个连接到第一逻辑电路(822)的输出(824)的复位输入端(832)。

7.按照权利要求6所述的系统，其特征在于，时钟分频器(814)的输出连接到第二逻辑电路(816)的一个输入，也连接到包含在并/串变换器中的每个n/2比特移位寄存器(712.1，712.2)的一个装载输入端(1226，1228)。

8.按照权利要求1所述的系统，其特征在于，状态机还具有：

受一个同步信元的第一控制数据控制的一个预同步状态，由出现在搜索态中的证实信号(728)启动，其中n比特并行格式是由n比特时钟信号作为时钟信号的，比较功能(813)检查此后到达的预定数目的连续同步信元，如果在完成预定量的同步信元检查之前没有证实信号，则要返回搜索状态，以及

一个受同步信元的第二控制数据控制的同步状态，它由证实信号(728)启动，该证实信号是在对于全部预定数目的同步信元的预同步状态下已经收到的，在该状态下允许把数据传送到链路上，同时监视数据是否有差错，如果差错发生，状态就转移到搜索态。

9.一种同步传输的方法，用于同步在一个基于信元的交换机中在交换机端口和交换机核心之间通过双向链路传输用户信元中的用户信元，在这些用户信元中，数据比特的数目取决于相应的用户数据的数量，其特征在于，链路上数据的传送是通过在各功能实体间交换的同步信元来启动和监视的，同步信元一方面包括一个同步模式，同步信元可以通过它来进行识别；另一方面还包含控制数据，该控制数据可以通过功能实体而被设置成一些可允许相互检查同步机制是占优势的值，或被设置成一个能在被认为是表明失步的链路工作状态下迫使功能实体采取措施恢复同步机制的值。

10.按照权利要求9所述的方法，其特征在于，在启动双向传送数据之前各功能实体互相发送预定数量的连续同步信元，同步信元的控制数据表示要求返回同步信元，返回同步信元的控制数据具有一个证实同步确实存在的值。

11.按照权利要求10所述的方法，其特征在于，在每一功能实体通过发回所需的同步信元来应答预定数量的同步信元中的最后一个之后，数据的传输才被启动。

12.按照权利要求11所述的方法，其特征在于，功能实体之间所进行的对存在同步的相互检查是通过相互有规律地发送同步信元来实现的，其中同步信元的控制数据表示要求回送同步信元，同步信元的控制数据具有一个证实同步存在的值。

13.按照权利要求12所述的方法，其特征在于，迫使功能实体采取措施恢复同步的值被包括在由已检测到失步的功能实体所发送的预定数量的同步信元中，该值的含义是请求返回控制数据的同步信元，其控制数据具有一个证实同步的确实存在的值。

14.按照权利要求12所述的方法，其特征在于，迫使功能实体采取措施恢复同步的值被包括在由已检测到失步的功能体实体所发送的预定数量的同步信元中，该值包括要求另一个功能实体去中断数据传送并发送一个同步信元，该同步信元的控制数据有一个证实同步确实存在的值。

15.按照权利要求14所述的方法，其特征在于，数据传送是由已检测到失步的功能实体在第二功能实体已通过送回所需的同步信元来应答预定数量的同步信元的最后一个之后才新启动的。

Images