JPH11505323A

JPH11505323A - 小型低価格半導体機器

Info

Publication number: JPH11505323A
Application number: JP8531900A
Authority: JP
Inventors: ピーフィンガー、ユージーン
Original assignee: カーティスインスツルメンツインコーポレイテッド
Priority date: 1995-04-18
Filing date: 1996-04-17
Publication date: 1999-05-18
Also published as: CN1185829A; US6202039B1; EP0827585A1; WO1996033386A1; EP0827585A4

Abstract

(57)【要約】パラメータを物理的に測定(100)し表示(200)するシステムは、パラメータの値を表す入力信号であって任意の形及び振幅を有する入力信号を受け入れ、パラメータの値を任意の形に表示することを含む。

Description

【発明の詳細な説明】小型低価格半導体機器技術領域本発明は、一般的に、測定パラメータの表示に関するが、特に、それに限らず、任意の入力パラメータを受信する新規な小型低価格半導体機器及び方法、並びにそのための選択された表示器を駆動する表示器及び方法に関し、特に動力設備付きの車両に有用なものである。背景技術特に動力設備付きの車両（乗物）においては、しかし必ずしもそれに限らないが、圧力、温度、液位、電圧、電流のような物理的なパラメータの測定及び表示、また場合によってはそれらの高及び／または低の表示が必要である。従来は、これらの機能のほとんど全部が、比較的高価でスペースをとる各種電気機械ゲージで対応されていた。高低の表示が必要な場合は、補助センサーと表示器がしばしば使用された。その方が通常の計測信号から極限状態の存在を演繹するよりむしろ経済的だからである。また、電気機械表示器を収容するためには、該表示器を形成するための自由度は非常に限られているため、センサーは非線形に設計されねばならないことが多い。この後者の要因は、従来のシステムよりさらにコストとスペースがかかる。圧力、温度、液位、電圧、電流のようなパラメータに特に適する物理的パラメータの測定及び表示のための方法と装置を持つことが望ましい。そのような装置に電気的入力を提供することができる廉価なセンサーとトランデューサは豊富にある。不幸にも、これらのトランスデューサとセンサーには、電気的な形態のものと非線形なものが非常に多い。それゆえ、本発明の第１の目的は、任意な形状と、ある程度任意な振幅入力信号を容認することである。パラメータを人間工学的な理由でまたは解像上の理由で形成し、圧縮し、あるいは拡大するために、表示された外形を示すことが望ましい場合が非常に多い。それゆえ、パラメータを任意な形状で表示することが、本発明の第２の目的である。利用可能で廉価なトランスデューサとセンサーの多くは、むしろ低いインピーダンスを有し、（本発明で提供する「マイクロ機器」の意味において）過度な電力量を必要とする。それゆえ、相トランスデューサを数種の電力保存モードで作動することが、本発明の第３の目的である。トランスデューサには増加する物理的パラメータのために増加する出力を備えるように設計されたものもあり、また増加する入力のために減少する出力を発生するものもある。それゆえ、入力を通常（上昇）モードまたは反転すなわち逆（下降）モードで処理するのが、本発明の第４の目的である。入力信号は校正された源（例えば、絶対ボルト）から発せられることもあり、また入力信号が装置によって（しばしば電力保存モードで）励起されなければならないトランスデューサから発せられる場合もある。それゆえ、「絶対」モードか「比率」モードのいずれかで作動することが本発明の第５の目的である。パラメータの中には、（例えば、スロッシング・タンクの燃料センダのように）本来ジッタかノイズを発するものがある。それゆえ、減衰またはスルーレイト制御の程度を変化させることが本発明の第６の目的である。例えば、圧力と電圧の割には速く、または燃料レベルと温度の割には遅くというように。臨界アプリケーションでは、仕様外状態が検知されたときに、警告か作動をシャットダウンするように、上記のように第２センサーがしばしば導入される。プログラム可能なオーバ及び／またはアンダ警告出力を備えることが、本発明の第７の目的である。その他の臨界アプリケーションでは、低または高仕様外状態が検知されたときに警告及び／または作動をシャットダウンするように、第２及び第３のセンサーを両方とも導入することができる。それゆえ、プログラム可能なオーバ及び／またはアンダ警告出力を少なくともさらに一つ追加して備えることが、本発明の第８の目的である。車両市場のために設計された大抵の器具には、照明が組み入れられている。それゆえ、発光ダイオードを直接駆動することによる自己照明を行うことが、本発明の第９の目的である。発光ダイオードは順次に（ポインター・モード）照明してもよく、あるいは付加的に（バーグラフ・モード）照明してもよい。それゆえ、２つのモード、すなわちポインターかバーグラフのうちいずれかで自己照明を行うことが本発明の第１０の目的である。携帯用乾電池で作動する装備のようなアプリケーションには、装置とトランスデューサを非常に低い電力レベルで駆動することが必要になるものがある。本来低電力の（または高インピーダンスの）トランスデューサは、電力保存モードの一つで作動されること、また装置が直接駆動ＬＣＤモードで作動されることが期待される。このモードでは、液晶表示器は、−４０℃から＋８５℃までの温度範囲で温度修正をする必要なく駆動される。それゆえ、液晶表示器を直接駆動することが本発明の第１１の目的である。ＬＣＤは順次に（ポインター・モード）作動してもよく、あるいは付加的に（バーグラフ・モード）作動してもよい。それゆえ、二つのモード、すなわちポインターかバーグラフのいずれかで低電力ＬＣＤ起動を行うことが本発明の第１２の目的である。ＬＥＤ及びＬＣＤ表示器の双方とも、アドレス個別区分を駆動する。これらの区分は、垂直直線、水平直線、対角線直線、上向き曲線、下向き曲線、模様、マトリックス等、様々な形状に配列できる。二つ以上の発光ダイオードを同時に一組として付勢することができる。二つ以上のＬＣＤ区分は同時に並行して付勢することができる。静止発光ダイオードは直接付勢することができるが、静止ＬＣＤ区分は交流駆動信号を必要とする。静止素子は目盛記号または情報の一部として対処され、電力が適用されるときはいつでも起動できるよう意図されている。それゆえ、ＬＣＤ区分駆動装置を継続的に作動できるようにすることが本発明の第１３の目的である。発光ダイオードは特定の色分けフォーマットで組み立てることができる。例えば、伝統的な緑−黄−赤の「進め−注意乃至警告/止まれ」のシーケンスを、同時に測定値を「示」しながら、その解釈を伝えるために表示器内に配置することができる。目盛の拡大縮小の輪郭制御と一緒にすれば、表示器は、異常に大量の正確な情報を、比較的少ない表示器素子で伝えることができる。それゆえ、測定と統合した色分け状況情報を提供することが本発明の第１４の目的である。仕様外状態が検知されると、問題が存在する事実に注意を喚起するため、表示器を「フラッシュ」させることがしばしば望ましい。それゆえ、範囲の上限または下限に各種のフラッシュ・モードを備えることが本発明の第１５の目的である。仕様外状態が範囲の両限界に生じるような場合、両方の状態を表示器に「フラッシュ」させることが望ましい場合がある。それゆえ、範囲の上限と下限の両方に各種の独立したフラッシュ・モードを備えることが本発明の第１６の目的である。情報が遅い速度で変化することが知られている場合、ノイズのある環境で境界線の読み出しが行われるときの明らかな「フリッカー」を減少させるため、表示器の更新を長めの間隔に限定することが望ましい場合がある。それゆえ、様々な変換率の間隔を備えることが本発明の第１７の目的である。これは通常スルーレイト制御と共に使用される（第６の目的）。情報がややノイシーだと知られているときは、境界線フリッカーの見込みを減らすためヒステリシスを導入することが望ましい場合がある。それゆえ、ヒステリシス・オン/オフ機能を備えることが本発明の第１８の目的である。これは通常変換率制御（第１７の目的）及びスルーレイト制御（第６の目的）と共に使用される。スルー率（スルーレート）、変換率、及びヒステリシスを別々に制御すれば、様々な応答時間の要件を持つシステムのジッタ及びノイズの問題の解決に多くの可能性が生じる。それらを合わせて表示器関連の人間工学的微同調、及び/または出力信号に関する警告応答微同調を考慮することができる。ここに記載された方法及び装置は、特に小型で廉価なダイの上にシングルチップで３倍の技術を実現するために構造的に最適化されてきた（３倍の技術＝ＣＭＯＳ（相補型金属酸化膜半導体）におけるアナログ、デジタル、及び不揮発性メモリ）。完全な器具にするための解決策は、最適な進化した電気機械ゲージと、それらが１００年間も市場を支配するために価格競争が必要である。それゆえ、小型で廉価な３倍の科学技術も駆使したチップに実質的に統合可能であることが本発明の第１９の目的である。一つの、しかモータった一つのシングルチップが、無数のトランスデューサと共に、多くの機能オプションをもって、ＬＥＤかＬＣＤフォーマットのいずれかで多数の変形を表示し、多数の電源から作動する生産ラインのすべての計器装備のニーズに貢献するよう意図されている。したがって、本発明は不揮発性メモリによりチップ・レベルで、また「スタッフィング」指示により回路板レベルでプログラム可能であることが望ましい。典型的なスタッフィング指示は、電圧オプションのための抵抗値である。トランスデューサの等級のための抵抗値、フィルター応答のためのコンデンサー値、特定色彩フォーマットのためのＬＥＤ配列、特定記号のためのＬＣＤ組立体等。それゆえ、統合可能なオプションがすべて、器具製造時に不揮発性メモリにプログラムされることが、本発明の第２０の目的である。アプリケーションの大部分が、電圧、ＬＥＤ色彩指定、及びトランスデューサの「等級」の比較的少ない組み合わせで満たされることに注目されたい。したがって、非常に高レベルの組立部品が、多数のオプションの組み合わせに変形するプログラミング情報を待ってストックされ得る。絶対値、オフセット、線形性、及び方向（増加対減少）を考慮すると、例えば、抵抗センダーのためのトランスデューサ校正の可能性は巨大である。しかし、これらは便宜上絶対値の広い等級、例えば２〜３の広い等級にまとめることができる。これが抵抗器スタッフィングによって組立部品レベルで行われるとき、絶対値を微同調し、オフセットを調整し、所望の表示器応答に関する線形性を解像し、この本質的に「機能的に完成した」組立レベルで不揮発性メモリプログラミングに方向を指定することは簡単な事になる。この「１チップで全てを」のテーマをさらに詳述すると、高電流駆動能力またはチップのサイズ（コスト）を妥協して処理することなくチップの低電力消費を最適化することがこの設計の意図である。それゆえ、高電流駆動能力を維持しながら、低い静止電流で作動することが本発明の第２１の目的である。検討を要する絶対基準オンチップ生成には２つの分野がある。第１は時間基準、第２は電圧基準である。非常に低価格であるが適度に正確な時間基準が、すべての内部刻時、アナログからデジタルへの変換、ＬＣＤ駆動波形、表示器・フラッシュ、不揮発性メモリ装填、不揮発性メモリを見ることを確立するために必要である。１３１ｋＨｚ（トリミング後）で運転する完全に統合されたＲ−Ｃ発振器に続き、２進計数チェーンが、都合よくＬＣＤドライバのために６４Ｈｚ、またフラッシャのために２Ｈｚ（それぞれ２¹¹、及び２¹⁶で割った）を発生する。廉価のバンド・ギャップ電圧調整器は、順調な温度係数及び曲率誤差はあるが貧弱な絶対値で、相補形ＭＯＳにおいて製造できる。調整器の誤差はトリミングで許容限度内におさめることができる。それゆえ、小型低価格発振器を統合し、この発振器を不揮発性メモリからの指示でトリムすることが、本発明の第２２の目的であり、これらの指示は最初ウエハ試験中に挿入されるが、必要ならば最終組立中に書き換えられる。効率のよい、小型低価格のバンド・ギャップ調整器を統合し、その調整器を不揮発性メモリからの指示でトリムすることが、本発明の第２３の目的であり、これらの指示は最初ウエハ試験中に挿入されるが、必要ならば最終組立中に書き換えられる。本発明の他の目的及び特別な特徴、素子、利点は、以下の説明及び添付図面から明らかになるであろう。この開示は十（１０）の別々の状態を生成するポインター、バーグラフ、ピクトグラム、アイコン等を持つ表示器を説明している。方法は１２，１５，２０，２５等を付した状態の幾つにも適合されるので、非常に実用的である。どの場合でも、記憶された閾値は、例えば、１０個の状態に対して９個の閾値、２５個の状態に対して２４個の閾値というように、表示器状態の数より１個少ない。それゆえ、器具製造の間に多くの表示器状態を不揮発性メモリに記憶させるのが、本発明の第２４の目的である。これら閾値の各々は、所望の正確さとアナログ／デジタル変換プロセスの解像度に比例した解像度でデジタルに記憶される。それゆえ、指定された器具正確度を満たすに十分な正確さと解像度を持つアナログ／デジタル変換プロセスを実行することが、本発明の第２５の目的である。変換プロセスは、６，７，８，９または１０ビットの解像度をもつことが、非常にしばしば予期される。この開示は８ビットの例に焦点を当てている。それらが自動車、幹線道路外の車両、モータ／ジェネレータのセット、モータ／圧縮器のセット等における機器アプリケーションに非常に適しているからである。発明の開示本発明は、特に、好ましい実施例においてパラメータの物理的測定及び表示器を提供することにより前記目的を達成するものであり、前記装置は、前記パラメータの値を表す、任意の形及び振幅を有する入力信号を受け入れることと、前記パラメータの値を任意の形に表示することを含む。図面の簡単な説明添付の図面を参照して、本発明とその様々な面が容易に理解されるであろう。添付の図面は、図示のためにのみ提出され、発明の範囲を規定するものではない。図１から図は、本発明に有用な交流アナログ−デジタル変換回路を示すブロック／略図である。図４Ａから図４Ｃは、入力電圧信号の範囲を変える方法を示す部分略図である。図５から図７は、本発明に有用な付加交流アナログ−デジタル変換回路を示すブロック／略図である。図８Ａから図８Ｃは、本発明の半導体機器の回路設計を示すブロック／略図である。図８Ｄは、読み出しのために図８Ａから図８Ｃの配列を示す。図９から図１１は、代わりの表示器素子と代わりの入力及び許容誤差外の表示配列で使用される図８の装置を示すブロック／略図である。図１２は、代わりの許容誤差外の配列を示すブロック／略図である。図１３は、図８の装置のためのプログラミング及び校正記憶マップを説明する表である。図１４は、前記半導体機器のアナログ−デジタル変換回路のための典型的なタイミング・シーケンスを示す。図１５から図１７は、前記半導体機器と共に使用される代わりの補助素子を示すブロック／略図である。図１８は、本発明が電力保存モードであるときに使用される入力転換回路設計を示すブロック／略図である。図１９は、前記半導体機器のための出力ドライバー真理値表である。図２０から図２２は、各種表示器素子と共に使用される出力ドライバー配列を示す略図である。図２３は、区分（ポインター）ドライバーの「オン」及び「オフ」状態と、バックプレーン・ドライバーに関する記号ドライバーの「オン」状態を示す波形を含む。図２４は、前記半導体機器のための上部フラッシャ真理値表である。図２５は、前記半導体機器のための下部フラッシャ真理値表である。図２６は、前記半導体機器のための「ハイ・アウト」真理値表である。図２７は、前記半導体機器のための「ロウ・アウト」真理値表である。図２８は、非線形抵抗トランスデューサの抵抗／圧力の関係を示す。図２９は、２つの非線形抵抗トランスデューサの抵抗／温度の関係を示す。図３０は、図２８のトランスデューサと関連する入力回路設計の略図である。図３１は、図２９のトランスデューサと関連する入力回路設計の略図である。図３２は、図２８及び図３０に示された入力のための完全なトランスデューサから出力への変形の概略を提示する表である。図３３は、図２９及び図３１に示された入力のための完全なトランスデューサから出力への変形の概略を提示する表である。図３４は、図２８、図３０図、図３２の例のための記憶マップを提示する表である。図３５は、本発明のシングルチップ相補形ＭＯＳの平面図である。図３６から図３８はそれぞれ、図９に示された本発明実施例を組み込む器具パッケージの等角投影図、平面図、及び側面図である。発明を実施するための最良の形態図において、類似または同一の素子は、各図を通して一致した符号で示し、図番号への挿入符号は、素子が記載された図面が最もよく見えるように読む人を方向づける。もっとも、その素子は別の図面でも見られるが。図１は、本発明の濾波システムに共同する手段として用いられるアナログをデジタルに変換するＡ／Ｄコンバータ１００を示す。電圧を周波数に変換するＶ／Ｆコンバータ（Ｖ−Ｆ）１０２は、２秒の測定インターバルで０から２ボルトの入力範囲で０から２ｋＨｚの出力範囲となり、また、その出力に接続された１２ステージのバイナリーカウンタ１０４において２秒にわたって０から２ボルト＝０から２ｋＨｚ＝０から４０００計数を得る優秀な積分アナログ／デジタル・コンバータを構成する。これにより、バイナリーカウンタ１０４に接続された出力レジスタ１０６の計数値は、０から２５０になる。２秒毎に、転送コマンドが転送兼リセット回路１０８から出力され、それにリセットコマンドが続けて発生される。これらのコマンドは、秒に対するマイクロ秒のように積分インターバルに関して持続期間において微少である。そのインターバルは、１０分の１秒から１００分の１秒範囲の非常に実用的な変換（積分）インターバルを生じるように、電圧／周波数変換ファクタ及びカウント・ダウン・ステージとともに、容易に拡張または縮小される。たとえば、０から２．５ボルト（Ｖ）の入力範囲は、引き続く状態を生じる１７ステージのバイナリーカウンタにより１．２５ｋＨｚの電圧／周波数変換出力を生じる。０から２．５ボルト＝０から１．２５ｋＨｚ＝０から１２５，０００計数は１００秒にわたって得られる。これにより、出力レジスタ１０６のトータル計数値は０から２４４になる。予め定められたインターバルにわたる積分は、図２に示すように、デュアル・スロープ(dual slope)・アナログ／デジタル・コンバータ１２０内の固有のアナログの前側の回路において実行される。この場合、入力電圧は、アナログ積分器１２２内の所望のインターバルにわたる時間に関して積分され、次いで時間及び計数制御の基に素早く反積分（分解積分）される(de-integrated)。典型的な変換が８ビットのオーダであり、積分インターバルが通常秒のオーダであるから、入力の切り換えまたは重大なエラーの発生に関わりなく、反積分電流（すなわち、分解積分電流）が入力信号を１ミリ秒のインターバルにわたって圧倒することを単に許すことにより変換は維持することができる。反積分化インターバルの間、積分器１２２は、入力信号に対し直接的応答して連続的に“再”積分(up-inte grating)をする。変換すべき時間が生じるとき、いわゆる２秒毎に、リセットコマンド（Ｒ）がリセット兼変換回路１２４から出力カウンタ兼レジスタ１２６に出力され、次いでラッチ１２８をセットする変換コマンド（Ｃ）が直ちに発生される。ラッチ１２８のＱは、反（分解）積分化電流源１３０を起動させかつ最大入力信号により１ミリ秒の反積分インターバルにわたってアンドゲート１３２を開くロジック“１”になり、これにより、カウンタ１２６はアンドゲート１３２を介して入力する２５０ｋＨｚ（ＣＬＫ）を計数して歩進する。２分の１のスケールの入力は、５００ミリ秒を必要とし、１２５の計数値等を生じる。積分器１２２の出力がベースラインレベルに達しているとき、ベースライン検出器１３４は、状態を変化させ、ラッチ１２８を直ちにリセットして、反積分電流と出力カウンタ兼レジスタ１２６における計数とを停止させる。ベースライン検出器１３４は、単一の正電源のために０．１ボルトに都合よくセットしてもよい。正負電力供給システムにおいては、ベースライン検出器１３４は、０．０ボルトを設定してもよく、これによりゼロ点検出器になる。積分器１２２のための分解積分電流源すなわち反積分電流源１３０は、図２のアナログ／デジタル・コンバータ１２０において浮いた状態に示されている。その電流源は、単一の電力供給システムにおける正のベースラインに入力信号を送ることにより、電源関係基準信号に抗して固定してもよく、これにより双方向の電流が積分器に流れることを許す。例えば、通常の０から２ボルトの入力信号は１から３ボルトに変換することができ、入力積分器及び反積分電流源は図３に示すアナログ／デジタル・コンバータ１４０に変更することができる。アナログ／デジタル・コンバータ１４０は、図２に示すデジタル／アナログ・コンバータ１２０のようにいくつかの要素を含み、また、＋１．００ボルトの基準源１４２の付加を有する。以下の計算は、図３に示すアナログ／デジタル・コンバータ１４０のためのいくつかの実際的な値を示す。ベース電力が６．００ボルト（Ｖ）であること、＋１．００ボルトの基準信号が＋６．００ボルトから直接分配されること、入力信号範囲が＋１から＋３ボルトであること、変換インターバルが２．００秒であること、積分キャパシタの容量ＣINTが１．００マイクロファラッド（μＦ）であること、最大入力が３ボルトの積分器１２２の出力範囲が１から５ボルトであること、１．００ボルトの下限値が１．００ボルトの基準入力を有するベースライン検出器１３４により（任意に）調整されること、５ボルトの上限値が要素値により制御されること、及び、反積分時間が最大１ミリ秒（ｍＳ）であることを前提とする。（１）Ｑ＝ＣΔＥ＝１×１０^-6（５−１）＝４マイクロ・アンペア・秒（μ Ａ秒）（２）積分器入力／最大入力電圧＝（−４μＡ秒）／２秒＝−２μＡ（３）ＲINT＝（１−３Ｖ）／（−２μＡ）＝−２／−２メガオーム（ＭΩ ）＝１ＭΩ （４）１ミリ秒当たり４ボルトでのキャパシタの放電に必要な積分器入力電流＝（＋４μＡ秒）／０．００１秒）＝＋４０００μＡ＝＋４ミリＡ((６)参照) （５）ＲDIN＝（６−１）／４ｋΩ＝１．２５ｋΩ（（６）参照）（６）理論上、分解積分電流は４μＡ秒の放電パルスを提供しなければならない。１ミル秒のための２μＡの無視可能の入力電荷＝２ナノアンペア秒（ＮＡ秒）。（４）及び（５）は、それぞれ、次いで、４．００２ミリＡ及び１．２４９３８ｋΩになる。続いて、図４は、０から２ボルトの入力（図４Ａ）を、図４Ｃに示す計算式を使用して、０から１０００Ωの抵抗トランスデューサのための１から３ボルトの入力（図４Ｂ）への単純な一変換形式を示す。正負の電力供給源が使用されるとき、特に負の入力信号を使用することにより、積分器はさらに単純化される。その最も単純な形においては、積分器は図５に示す回路１５０になる。回路１５０においては、図５に示しように、ＲINTが入力に対し移動されており、また、ゼロ点検出器１５２が図２及び図３のベースライン検出器１３４におき換えられている。しかし、通常は、入力信号は共通ライン（ＣＯＭ）に関して正（この場合、小さい）であり、積分増幅器が積分器の前に用いられる。そのような回路を図６に示す。アナログ／デジタル・コンバータ１６０は、積分器１２２の前に反転電圧増幅器１６２を含む。これは低レベル信号を処理するとき有利であり、また、入力増幅器１６２の入力オフセット電圧性能が積分器１２２の入力オフセット電圧性能から（入力増幅器の電圧ゲインを介して）最も離される。アナログ／デジタル・コンバータは、これが濾波プロセスに重要な協力回路を備えていないとき、図７に示すアナログ／デジタル・コンバータ兼アナログ比較器１７０に単純化することができる。利点は、以下の通りである。（１）集積された単一のチップに容易にすることができる。（２）比較的小さい回路領域になる。（３）周波数エラーに関係ない（電圧基準にだけ依存する）。不都合なことは、もちろん、変換プロセス固有の積分（すなわち、濾波）がないことと、コンバータ１７０が常に濾波入力と共同して使用されるように意図されることである。変換を要求されたとき、（典型的には１／２，１，２，４…秒等の）リセット兼コンバータ１７２から、出力カウンタ１７４をリセットする短いリセットコマンド(Ｒ)が出力され、ラッチ１７６をセットする変換コマンド(Ｃ)が引き続いて直ちに出力される。ラッチ１７６のセットは、比較的速いクロック（例えば、１３１ｋＨＺ）がアンドゲート１７８を通過することを許す。カウンタ１７４は、デジタル／アナログ・コンバータ１８０からの出力がローパスフィルタ１８２からの出力を越えるまで計数し、カウンタ１８４が状態を変化するとき、ラッチ１７６をリセットし、クロックを中断させる。出力カウンタ１７４の情報は次の変換インターバルまで残り、それゆえに出力カウンタ１７４は回路１７０のための出力レジスタとしても作用する。図示の実施例における最大変換時間は、２５５×７．６μ秒（＝１．９５ｍ秒）である。その間の、フィルタ１８２の応答は数秒（例えば、１ｍΩ及び２μＦ＝２秒）とすることができ、変換率は４秒等とすることができる。それゆえに、変換時間は“アップデイト”期間(更新期間)の０．０５％以下を占めることができ、分離出力レジスタの必要性を除去する。カウンタ１７４はオーバーフローを防止するために２５５に制限されている。少なくともレベル検出器の部分をデジタル／アナログ変換プロセスと結合させることにより、さらに単純化することができる。デジタル／アナログ・コンバータが、独立的変換よりも、メモリに記憶された閾値の順次表現(sequential repr esentation)を変換するとき、出力カウンタ兼レジスタ及び関係するクロック及びリセットのための必要性を除去することができる。変換を要求されたとき、変換が濾波された入力信号より大きく（通常または反転（逆）の選択に依存して、小さく）なるまで、メモリは列毎に読み出され、列毎に変換される。このレベルは、次の変換が要求されるまで、維持される。図８は、本発明の半導体デバイス２００の回路例を示す。デバイス２００は、トランスデューサ（図示せず）から“ＸＤＣＲＩＮ”に受けた入力信号を、バッファー２０２と集積アレイ２０４とを介して受けるアナログ／デジタル・コンバータ１７０（図７）を含む。回路１７０の出力は、ドライブモード発生器２１２に結合されたレベル変換器２１０に供給される。デバイス２００には、以下の機能を有する９６ビットの不揮発性メモリ・アレイ２２０が配置されている。半導体デバイス２００の普遍性を明らかにする図９において、デバイスは、半導体機器２３０を製作すべく、抵抗コンバータＲ_xを入力側に備える補助回路に結合されている。デバイス２００は、ポインタ・モードの１０セグメントの発光ダイオード（ＬＥＤ）表示器２３２を駆動し、各警告出力はプルダウン・モードの遠隔ＬＥＤ２３４，２３６を駆動する。電力分散抵抗器Ｒ４Ａ，Ｒ４Ｂは、僅かに大きい単一の抵抗器として備えてもよい。図１０は、半導体機器２４０を製作すべく、電圧入力を有する補助回路に結合されたデバイス２００を示す。デバイス２００は、バーグラフ・モードの１０セグメントのＬＥＤ表示器を駆動し、各警告出力はプルアップ・モードの遠隔ＬＥＤ２４４，２４６を駆動する。図１１は、オフセットゼロの抵抗器Ｒ_xを入力側に有する半導体機器２５０を製作すべく、補助回路に結合されたデバイス２００を示す。デバイス２００は、ポインタ・モードまたはバーグラフ・モードの１０セグメント＋記号説明(legend)の液晶表示器（ＬＣＤ）２５２を駆動する。警告出力はプルダウン・モードの遠隔ロー・パワー・リレー２５４，２５６を駆動させ、ハイ状態及びロー状態を別々に知らせる。図１２は、プルダウン・モードにおいてＬＥＤ２６２，２６４にオア接続されたＬＥＤ２６０を示し、この信号ＬＥＤは許容外れ状態（ハイまたはロー）を知らせる。これは、１０セグメントのＬＥＤ表示器またはＬＣＤ表示器と共同して使用することができる。上記の半導体機器２３０，２４０，２５０における、入力、表示器及び警報信号の典型的な組み合わせは、実施例として示しているにすぎず、種々変更することができる。再び図８を図１３とともに参照するに、図１３はプログラミング及び構成メモリ・マップを示し、集積された発振器２７０は８つのトリム可能性の１つをメモリ位置ＣＡＬ４，ＣＡＬ５及びＣＡＬ６に挿入することにより、試験の間校正される。これらは、発振器２７０の抵抗器アレイまたはキャパシタ・アレイを制御する。公称１３１ｋＨｚは、システムの全てのサブクロックを発生する長いバイナリ・カウンタ・チェーン２７２を駆動する。このチェーンは、１／４Ｈｚ（４秒）より低い周波数を平均化する。集積されたバンド・ギャップ電圧基準源(band gap voltage reference)２８０は、試験の間、８つの状態可能性の１つをメモリ位置ＣＡＬ１，ＣＡＬ２及びＣＡＬ３を介して挿入することにより、校正される。これらは、電圧基準源２８０の抵抗器アレイを制御する。基準源からの出力は、内部及び（時々）外部での使用のためにアナログ・バッファ増幅器２８２に供給される。その出力側のスイッチ２８４は、メモリ位置ＰＲ２３による制御の基にある。ＰＲ２３がロジック“１”であると、スイッチ２８４は閉路され、半導体デバイスは、絶対モード(absolute mode)になり、コンバータ１７０に対する基準がトリム化された絶対バンド・ギャップ基準(trimmed absolute band gap reference)になる。そのときに“ＲＥＦＩＯ“に現れる信号は、完成機器またはシステムにおいて他の補助基準として使用してもよい。ＰＲ２３がロジック”０“であると、スイッチ２８４は開路され、デバイス２００は”比率“モード(ratio mode)になり、コンバータ１７０は外部電源から提供される。 “ＸＤＣＲＩＮ“の信号は、アナログバッファ増幅器２０２に供給され、そのＲ・Ｃローパスフィルタにおいて濾波されて出力される。抵抗器アレイ２０４の部分は、メモリ位置ＰＲ２４，ＰＲ２５により制御される集積された切換抵抗器アレイであり、４つの抵抗器の可能性を許す。キャパシタ部分は、外部に結合されており、また、時定数における重要なジャンプを表す。抵抗器は小さなステップを生じる（典型的には、キャパシタの場合１５または２０から１、抵抗器の場合２から１）。不揮発性メモリ２２０は、９６ビット（１２列×８欄）の構成であり、列１から９は９つの閾値Ｔ１１からＴ９９をそれぞれ０から９の十進数に対応する８ビットのワードとして記憶している。列１０及び１１は、個々のプログラミング・ビットまたはビットのクラスタ(cluster)を記憶している。各ビットは、１から８により続けられるＰＲ１またはＰＲ２として識別される。列１２は、校正データ（ＣＡＬ１からＣＡＬ３，ＣＡＬ４からＣＡＬ６）の２つのクラスタと、２つのプログラミングビット（ＣＡＬ７及びＣＡＬ８）とを記憶している。図１３は、プログラミング割り当て及び校正割り当ての要約を記憶している。これらの各メモリ位置は、ブロック図の中に２回現れる（メモリ・アレイ自体の中、及び、機能制御部分）。データは、メモリ２２０に装填され、双方向シリアル・データ・ポート（ＰＩＯ）３００を介してメモリに現れて検討される。８つのデータビットの各グループは、関係するメモリ列を識別するために４ビットのアドレスにより添えられる。３つの入力及び１つの出力は、メモリへの新たなデータの記録に関係される。プログラミング・クロック（ＰＣＬ）は出力であり、メインのカウンタ・チェーン（Ｃ０からＣ１９）から得られる。周波数の選択は、ある程度は自由であるが、３つの入力を同期させることが必要である。典型的なＣＸは、Ｃ６，Ｃ７またはＣ８である。ＰＥＮは、プログラミング可能入力である。それは、ＰＩＯポートを入力モードにおき、ロジック“１”を提供されてＰＲＶがプログラミング電圧入力であるとき、プログラム・シーケンサ３０２を活動可能にする。メモリ２２０のプログラミング（または、再プログラミング）は、通常の電力供給回路外の電圧を必要とする。半導体デバイス２００のための最大コスト効果を維持するために、通常のオン・チップ・プログラミング電圧発生器がボード外へ移され、特に、プログラミングをしばしば同時に作成することができることを考慮すると、有益である。プログラム・シーケンサ３０２は、整然とした消去を通して動き、クロックＣＹからの計時を基にシーケンスを書き込む。もちろん、クロックＣＹに関係される。時間及び電圧制御を経て、列を介して、消去させ、記録させ、前進させるように、インストラクションを発生する。変換率は、使用者の要求に基づいて４分の１にプログラムされる。メモリ位置ＰＲ２６，ＰＲ２７は、その選択を制御する。この実施例においては、変換率は、１／２秒、１秒、２秒または４秒である。８から１６秒のように長い実変換時間のためには、全ての要素のためのターミナル時定数は、温度効果が無意味になるようにされる。時定数は分のオーダであり、時間平均化計画が実際上目立たないターミナル効果のために温度リップルを生じる。変換率にわたる制御は、人間工学及び／または信号ノイズ／ジッターを考慮して指令されるが、トランスデューサ電力保存を補助すべく機能的に伸ばされる。５ボルト・ブリッジ励起の１００Ωブリッジ抵抗器列における０から１００Ωトランスデューサにおいて、最悪の電流は、１５ｍＡである。この電流が１５ボルト（１２ボルトＤＣシステムの高フロート・チャージ電圧）から機器に供給されなければならないと、最大電力は７５ミリワット（ｍＷ）になる。これは、マイクロ機器の末端キャパシティを越えてもよい。この電力が１／２から１／８に変調されると、時間平均化トランスデューサ励起負荷はそれぞれ３７５または９４ｍＷに減じられる。ＰＲ２８は、測定前にトランスデューサを励起すべく、変換率セレクタ３１０からの変換幅変調（ＰＷＭ）出力を制御し、それにより電力を保存する。ＰＲ２８がロジック“１”であると、ＣＷＭ出力は、変換期間の最後の１／８のために活動する。図１４は、１／８デユーティー・サイクル（ＰＲ２８＝０）を有する４秒変換のために典型的なタイミング・シーケンス（可変時間軸スケール上）を示す。図８Ａから図８Ｃを続けて参照するに、ＣＷＭ信号は、緩衝されてＸＰＭ（トランスデューサ電力変調）として外部に提供される。特にこれは、電力変換が、高周囲温度、非常に高いトランスデューサ抵抗、“マイクロ機器“における熱消散制限、携帯電池による作動等の命令である各種のアプリケーションにおいて使用される。一般的に、これは、信号をパルス幅内に安定化させなければならないので、比較的速いフィルタ時定数で使用される。この例において、最大時定数は、９０ミリ秒では１／２％以下がエラーの維持に好ましく、または７０ミリ秒では１／１０％以下がエラーの維持に好ましい。回路は、図１５に示す外部バッファ増幅器３２０を使用することにより、完成される。電力変換をさらに改良するために、ＸＰＭからの出力は、抵抗器の対３３０／３３２により分圧される。これは、また、半導体デバイス２００のように同じ供給電圧（＋ＤＣ）から電力を供給されるとき、バッファ増幅器２０２のための”ヘッドルーム“が動作することを許す。図１６は、ＸＰＭが反転され、外部低抵抗ＰチャンネルＦＥＴ３４０を駆動する他の例を示し、従って１／８でゅティーサイクル電力保護モードの単一の外部要素を備える接地抵抗トランスデューサ３４２の駆動を許す。図１５及び図１６において、負荷は“ハイ出力”及び“ロー出力”から除去され、液晶表示器は電力消費を最大に減少させるために使用される。図１５及び図１６において、直列調整器３５０は、（変調器の“オフ”タイムの間総入力電流が低下することを許すことにより）トランスデューサ電力変調で達成することができるゲインを実現するために単純なツェナーダイオード分流調整器におき換えられる。図１７は、比較的高電流のエミッタ・フォロワのトランスデューサ・ドライバとＮチャンネルＭＯＳＦＥＴランプ・ドライバ３６０，３６２とを備える低電力分流調整器を示す。このシステム構成は、やや低電力の“マイクロ機器”が白熱電球のような低インピーダンス・オフボード負荷を駆動することを許す。全ての高電流は、無調整電源から直接流れる。図１８は、電力保護モードで作動するとき、フィルタをトラック・ホールド手法に作動させることにより比較的まともな正確度を維持しつつ、ログ・フィルタの応答時間に比例して維持することができる機器構成を示す。例えば、サンプル毎のパラメータの最大値の変化が５％のオーダであると思われるとき、１／２％内に得るべき設定時間は、１００％ステップ変化のために減少する時定数５．３よりも、時定数２．３であろう（ｅ^-2.3ほぼ０．１０、×５％＝０．５％；ｅ^- ^5.3 ほぼ０．００５、×１００％＝０．５％）。それゆえに、同じ有効正確度のためには、フィルタは２．３倍長く（５．３／２．３＝２．３により遅く）することができる。この変形例は、ＣＷＭ信号の制御の基で、第５の状態を集積された切換抵抗器アレイ２０４に挿入することにより組み立てられる。ＣＷＭがローであると、抵抗器スイッチは開放され、これによりアナログ・バッファ増幅器２０２の出力を通ってかえることを避ける。アナログ比較器の入力インピーダンスは、無限であるものと仮定される。ＴＨＩは、トラッキング／ホールド入力である。それは、ＣＷＭがハイの間トラッキング（追跡）し、ローの間ホールド（保持）するために、または、全時間トラッキングのために＋ＤＣにジャンプされる。これは不揮発性メモリにプログラムすることができる。デジタル／アナログ・コンバータ１７０の他の要素は、既に述べたように作動する。図８Ａから図８Ｃを続けて参照するに、レベル検出器２１０は、変換されたデータを９つの記憶済の閾値（メモリ２２０内のＴ１１からＴ９９）と比較し、１０の実現性の１つ内のそのデータをおく。これらの実現性は、第１に９つの記憶済の閾値であるか否か、第２にヒステリシスであるか否か、第３に入力ファンクションが通常(normal)であるか逆すなわち反転(invert)であるか、のファンクションである。ＣＡＬ８は、ヒステリシスを制御し、ロジック“１”でヒステリシスがアクティブであることを指令する。ＣＡＬ７は、通常／反転を制御し、ロジック“１”で通常モード（ノーマルモード）を表す。ヒステリシスがオンであると、閾値は、入力信号がその閾値にあるとき、迷いを防止するために閾値を通過させた後、１ビットのシフト・ダウンをされる。これの代わりに、この機能は、変換回路１７０の中に組み込むことができる。ヒステリシスがオフであると、閾値のシフトは生じない。Ｌ００出力は、通常モードにおいてはＴ１１より小さい変換値によって制御され、反転モード（逆モード）においてはＴ１１より大きい変換値によって制御される。スケールの他端において類似の反転が生じ、Ｌ９９出力は、通常モードにおいてはＴ９９以上の変換値により制御され、反転モードにおいてはＴ９９より小さい値によって制御される。図１９は、ポインタ／バーグラフの表示機能に関係する通常／反転のファンクションを表す出力ドライバ閾値表を示す。実施例は、通常モードにおいてはリニア０から＋ＤＣの電圧ファンクションと、反転モードにおいてはリニア＋ＤＣから０の電圧ファンクションとを示す。範囲は、合計２５０のための２５の平均的な間隔をおいた１０の変換値を含むように仮定される。ゼロ保護リミット及び正保護リミットに関して、入力がオーバーシュートまたはアンダーシュートの場合に半導体デバイス２００の損傷を防止する物理的保護制限値が”ＸＤＣＲＩＮ”にあり、入力電流はサブ・ラッチアップ値（典型的には、入力保護設計に依存する１０から１００ｍＡ）に制限される。さらに、アナログ／デジタル変換器１７０内のオーバーフロ限界値及びアンダーフロー限界値は、０から２５５の範囲の外に違法数が生じることを防止する。ドライブモード発生器２１２は、１０ゾーンの復号化データを１０のＬＣＤ表示器またはＬＥＤ表示器で必要な形に整える。メモリ位置ＰＲ２２は、ポインタ・モードまたはバーグラフ・モードを選択する。Ｃ１１は、直列ドライブＬＣ波形を発生するために、６４Ｈｚの基準信号を提供する。図２０はＬＥＤポインタを作動させる出力ドライバを示し、図２１はＬＥＤバーグラフ表示器を作動させる出力ドライバを示し、図２２は１０セグメントのパルス記号(regend) ＬＣＤ表示器のためのドライバ及びそれらの接続用途を示す。図２３は、常に存在する記号表示ドライバ及び典型的なセグメントのためのＬＣＤ波形を、常に存在する背面パネル・ドライバに関係させてオン状態とオフ状態とにおいて示す。ポインタ・モードにおいて、出力ドライバが１つずつ常に駆動される。バーグラフ・モードにおいては、現在復号されたゾーンのＬ００からの全てのドライバが常に駆動される。これらのモードは、図１９の表に要約されている。Ｌ８８及び１９９は、メモリ位置ＰＲ１１及びＰＲ１２と、Ｃ１６からの２Ｈｚの基準信号とにより制御される上部フラッシャ４００を介する付加的制御の基に入る。そのための４つの上部フラッシャ・モードは、図２４の上部フラッシャ真理値表により規定される。点滅が要求されると、出力はＣ１６により変調されるか、Ｃ１６になる。Ｌ１１及びＬ００は、メモリ位置ＰＲ１３及びＰＲ１４と、Ｃ１６からの２Ｈｚの基準信号とにより制御される下部フラッシャ４０２を介する付加的制御の基に入る。そのための４つの下部フラッシャ・モードは、図２５の下部フラッシャ真理値表により規定される。点滅が要求されると、出力はＣ１６により変調されるか、Ｃ１６になる。上部出力器４２０（ハイ出力）は、２つの上部復号化レベルとメモリ位置ＰＲ１５及びＰＲ１６の直接制御を受ける。その出力信号は、出力ドライバＬ８８及びＬ９９（例えば、ＬＥＤ対ＬＣＤ、ポインタ対バーグラフ、点滅モード）から独立している。そのための４つの“ハイ出力”は、図２６のハイ出力機能モードに記載されている。下部出力器４３０は、２つの下部復号化レベルとメモリ位置ＰＲ１７及びＰＲ１８の直接制御を受ける。その出力信号は、出力ドライバＬ００及びＬ１１（例えば、ＬＥＤ対ＬＣＤ、ポインタ対バーグラフ、フラッシャ・モード）から独立している。そのための４つの“ロー出力”は、図２７のロー出力機能モードに記載されている。最後に、２つの非直線的抵抗性トランスデューサ特性を２つの新たな非直線的表示器特性に変換する手法を説明する。最初に、図２８に示す圧力に対して上昇する抵抗特性のトランスデューサを使用する。第２に、図２９に示す温度に対して上昇する抵抗特性のトランスデューサを使用する。各トランスデューサは、図３０に示す入力ブリッジの１つのレグＲP，ＲTに配置されている。図３３，図３４の表に示す電圧変化を生じる。プロセスの第１のステップは、その完全な作動範囲にわたってトランスデューサを特徴付け、主たる重要性（通常、拡張性及びアラーム範囲）に特有の注意を払うことを引き起こさせる。第２のステップは、電流源、電圧源、インピーダンスを経る電圧源等の駆動モードの選択に関する。これらの例において、トランスデューサは抵抗トランスデューサ（ＲT）であり電源は直列抵抗を経る電圧である。直列抵抗（Ｒ１）は、タスクのための所望の解明及び正確さを維持しつつ、 “ＸＤＤＲＩＮ”の能力と両立する任意の全範囲電圧を生じるように選択される。ユニットが比率モードで作動すべきとき、ブリッジの他の半分（Ｒ２及びＲ３）は、範囲、分解及び正確さと両立する基準信号を発生するように、選択される。これらの例において、“ＲＥＦＩＯ”は、図３０に示すブリッジのトランスデューサの最大出力電圧に関してはほぼフルスケールにあるが、図３１に示すブリッジのトランスデューサの最大出力電圧に関してはほぼ７０％だけである。７０％での切り捨ては、最上のプログラムされた閾値を越える値のために２５５で制限しかつアナログ／デジタル変換プロセスが振り切れになることを許すことにより、正確さ及び解明の改良をする。同じ戦略が図３０に適用されているならば、ほぼ８０％の切り捨て限度は４％の安全マージンで使用することができる。スケールの低電圧端での切り捨ては可能ではあるが、これらの実施例においては説明したより廉価な解決手段を越える手段を必要とする。第３のステップは、所望の出力切り捨のそれそれにおいて“ＸＤＣＲＩＮ” を計算することを引き起こす。例えば、図３２の表において、１００ポンド／平方インチ・電圧（７０３０７ｋｇ／ｍ²・電圧）は、｛（１３６）／（１３６＋４００）×（５．１０）＋１．２９４ボルトである。第４のステップは、この電圧を十進数に変換し、最後にそれに等しい２進数に変換して不揮発性メモリ２２０に記憶する。図３２と１００ポンド／ｉｎ²をさらに参照するに、Ｔ９９は、｛（１．２９４）／（１．７３４）｝×（２５５）＝１９０．３（１９０に丸める）に等しい。機器の個性は、全ての機能及び強制指令を不揮発性メモリ２２０にローディングすることにより完成される。図３４の表は、図２８，図３０及び図３４により規定される実施例のために完全に満たされたメモリ概要を示す。図３５は、本発明をＣＭＯＳの単一チップ５００に具現化例のレイアウトを図表的に示し、その中には、図８Ａ，図８Ｂ及び図８Ｃに示す、アナログ要素、デジタル要素及びメモリ要素が含まれている。チップ５００は、ほぼ０．１１インチ×０．１１インチ（ほぼ２７．９４ｍｍ×２７．９４ｍｍ）の外側長さ×幅の寸法と、ほぼ０．００４インチ×０．００４インチ（ほぼ１．０１６ｍｍ×１．０１６ｍｍ）の測定値を有する接続パッドとを有する。チップ５００の製造コストは、１９９６年において＄１．００である。最良のケースにおいては、全てではないが、上記のプログラミングは機器の制作者側において完成されるが、使用者側において完成させてもよい。図３６から図３８は、図９に示す要素の物理的実施例を示す。それらの要素は、複数の主部６０２を有する薄い水平の基板６００の上に組み付けられている。図３７及び図３８に示す数値の端にはインチである。図示しないがもしあれば、ハウジングは最終の端から端までの寸法を提供する。もちろん、機器要素を多くの他の簡潔な配置とすることが可能である。上記したように、容器は自己充足であり、また、電力とトランスデューサとを接続するだけでトランスデューサからの実際の入力波形を表示器２３２に出力する可変性を選択的に提供することができる。上記した目的は、引き続く説明から明らかなように、効果的に達成される。上記の機器構成すなわちシステム構成は、本発明から逸脱することなく、種々変更することができる。それゆえに、上記の説明は、実施例であり、本発明はそれに限定されない。

Claims

【特許請求の範囲】１．パラメータの物理的測定及び表示のための装置であって、ほぼ０．１１インチ×０．１１インチ（ほぼ２７．９４ｍｍ×２７．９４ｍｍ）の外側長さ×幅の寸法を有するプログム可能の半導体要素を含み、前記半導体要素は、前記パラメータの値を表す入力信号であって任意の形及び振幅を有する入力信号を受け入れる手段と、前記パラメータの値を任意の形に表示器に表示する出力信号を提供する手段とを有する、パラメータの物理的測定及び表示装置。２．前記半導体要素は、少なくとも１つの電力保存モードにおいてミィーティング・トランスデューサを作動させる手段、通常（上昇）モード及び逆（下降）モードの一方において前記入力信号を扱う手段、“絶対“モード及び”比率“モードの一方において作動する手段、減衰またはスルー率の選択度合いにおいて作動する手段、少なくとも１つのオーバ及び／またはアンダー警告信号を提供する手段、少なくとも１つの発光ダイオードを直接駆動すべく前記出力信号を提供する手段、ポインタまたはバーグラフの一方に発光ダイオードを直接駆動すべく前記出力信号を提供する手段、液晶表示器を直接駆動すべく前記出力信号を提供する手段、ポインタまたはバーグラフの一方に低電力液晶表示器を直接駆動すべく前記出力信号を提供する手段、連続的に作動する液晶表示器を駆動すべく前記出力信号を提供する手段、カラーの復号化ステイタス情報を提供すべく前記出力信号を提供する手段、少なくとも１つのレンジ限界でフラッシュ・モードを提供すべく前記出力信号を提供する手段、不明確な読み出しが騒々しい周囲環境において作られたとき、見えるフリッカーを減少させるべく種々の変換率インターバルを提供する手段、ボーダーライン・フリッカーの可能性を小さくすべくヒステリシスを導入する手段、当該装置の一部である機器の製造時に前記半導体要素の不揮発性メモリに全集積可能オプションのプログラミングを提供する手段、高電流駆動能力を維持しつつ、低入力電流で当該装置を作動させる手段、前記半導体要素の不揮発性メモリからの指令で前記半導体要素の小さく廉価な発振器を整える手段、及び、前記半導体要素の不揮発性メモリからの指令で前記半導体要素の小さく廉価な調整器を整える手段を含むグループから選択された１以上の手段を含む、請求項２に記載の装置。３．前記半導体要素は、その中に集積された、デジタル回路、アナログ回路及び不揮発性メモリを含む、請求項１に記載の装置。４．パラメータの物理的測定及び表示のための方法であって、ほぼ０．１１インチ×０．１１インチ（ほぼ２７．９４ｍｍ×２７．９４ｍｍ）の外側長さ×幅の寸法を有するプログム可能の半導体要素を提供すること、前記パラメータの値を表す入力信号であって任意の形及び振幅を有する入力信号を受け入れるべく前記半導体要素を使用すること、及び、前記パラメータの値を任意の形に表示器に表示する出力信号を提供すべく前記半導体要素を使用することを含む、パラメータの物理的測定及び表示方法。５．前記半導体要素の使用は、少なくとも１つの電力保存モードにおいてミィーティング・トランスデューサを作動させること、通常（上昇）モード及び逆（下降）モードの一方において前記入力信号を扱うこと、“絶対“モード及び”比率“モードの一方において作動すること、減衰またはスルーの選択度合いにおいて作動すること、少なくとも１つのオーバ及び／またはアンダー警告信号を提供すること、少なくとも１つの発光ダイオードを直接駆動すべく前記出力信号を提供すること、ポインタまたはバーグラフの一方に発光ダイオードを直接駆動すべく前記出力信号を提供すること、液晶表示器を直接駆動すべく前記出力信号を提供すること、ポインタまたはバーグラフモードの一方に低電力液晶表示器を直接駆動すべく前記出力信号を提供すること、連続的に作動する液晶表示器を駆動すべく前記出力信号を提供すること、カラーの復号化ステイタス情報を提供すべく前記出力信号を提供すること、少なくとも１つのレンジ限界でフラッシュ・モードを提供すべく前記出力信号を提供すること、不明確な読み出しが騒々しい周囲環境において作られたとき、見えるフリッカーを減少させるべく種々の変換率インターバルを提供すること、ボーダーライン・フリッカーの可能性を小さくすべくヒステリシスを導入すること、当該装置の一部である機器の製造時に前記半導体要素の不揮発性メモリに全集積可能オプションのプログラミングを提供すること、高電流駆動能力を維持しつつ、低入力電流で当該装置を作動させること、前記半導体要素の不揮発性メモリからの指令で前記半導体要素の小さく廉価な発振器を整えること、及び、前記半導体要素の不揮発性メモリからの指令で前記半導体要素の小さく廉価な調整器を整えることの工程を含むグループから選択された１以上の工程を含む、請求項１に記載の装置。６．さらに、内部に集積された、デジタル回路、アナログ回路及び不揮発性メモリを含む前記半導体要素を提供することを含む、請求項４に記載の方法。