JPH11502700A - 複数巻線の多相直流モータに駆動信号を供給するための装置、駆動システム及びディスクドライブ - Google Patents

Abstract

(57)【要約】 本発明は、駆動信号を複数巻線の多相直流モータ（８）に供給するための装置に関する。前記装置は、前記駆動信号を巻線（２、４、６）に供給する多相インバータ（１０）と、位相誤り信号を得るためにこの巻線の逆起電力信号をサンプリングする位相検出器（４０）と、前記位相誤り信号に依存して制御信号を生成するローパスフィルタ（４２）と、位相及び周波数が前記制御信号に依存する周波数信号を生成し、多相インバータ（１０）が前記駆動信号を巻線（２、４、６）に供給するタイミングがこの周波数信号に依存するような、可制御発振器（４４）とを有している。前記装置はさらに、少なくも前記位相誤り信号内にフライバック信号が存在する間、一時的に前記ローパスフィルタ（４２）による該位相誤り信号の更なる処理を抑止し、この結果、該位相誤り信号内に存するフライバックパルスの処理が抑止される、マスキング回路（７０）を有している。

Description

【発明の詳細な説明】 複数巻線の多相直流モータに駆動信号を供給するための装置、駆動システム及び ディスクドライブ 技術分野 本発明は、駆動信号を複数巻線の多相直流モータに供給するための装置であっ て、該装置は、これら巻線が所定のシーケンスで前記駆動信号により再来的に通 電される（少なくとも一つの巻線は、少なくとも所定のフリー期間中は駆動信号 が供給されない）ように前記モータのこれら巻線に前記駆動信号を供給する多相 インバータと、 前記多相インバータの制御の下、駆動信号が前記少なくとも一つの巻線に印加 されない各前記フリー期間中、位相誤り信号を得るためにこの巻線の逆起電力信 号をサンプリングする位相検出器と、 前記位相誤り信号に依存して制御信号を生成するローパスフィルタと、 位相及び周波数が前記制御信号に依存する周波数信号を生成する（前記多相イ ンバータが前記駆動信号を各前記巻線に供給するタイミングが、この周波数信号 の周波数及び位相に依存する）可制御発振器とを有する装置に関する。本発明は また、多相直流モータ及びこのような装置を有する駆動システムにも関する。本 発明はさらに、このような駆動システムを含むディスクドライブにも関する。 インバータにより駆動されるブラシレス直流モータは、通常、巻線が通電され る瞬間において固定子及び回転子の位置の間の所望の位相角関係を維持するため にフィードバックループを使用する。この位相角関係は、例えば、前記モータが 最大トルクを産み出すように選択されても良い。 巻線のフリー期間(a free period)は、通常、他の巻線が駆動信号を受信する 該他の巻線の駆動期間中か、該駆動期間に一致して生じる。巻線のフリー期間の 始まり及び終わりはまた、通常、他の巻線の駆動期間の始まりすなわち終わりに 一致する。例えば、三相モータの場合、これは、いかなる瞬間において（互いに 関して１２０°位相シフトされている二つの駆動期間の間）駆動信号が二つの巻 線に印加され、（各駆動期間の半分の長さであるフリー期間の間）第３の巻線に は駆動信号が印加されないことを意味する。この第３の巻線は、“フローティン グ”を保ち、本質的に既知である逆起電力信号を生成する。 背景技術 このような装置は、米国特許第4,928,043 号から既知である。この既知の装置 は、位相検出器、ローパスフィルタ及び可制御発振器を有するフィードバックル ープを含んでいる。このフィードバックループは、結果として、位相ロックルー プ（PLL）である。前記位相検出器は、一つ以上の巻線からの順次の逆起電力信 号を組合わせ、全ての逆起電力信号には同一の極性が与えられて、位相誤り信号 を形成する。前記ローパスフィルタは、巻線の逆起電力電圧と基準値とを比較し 、前記発振器に対する制御信号を得るためにこの差を積分する積分器として構成 される。この制御信号は、ＶＣＯタイプの前記発振器を制御し、この発振器は、 多相インバータのスイッチングの瞬間を制御する。インバータにより決定される モータの回転子の所望の位置が、該回転子の実際の位置から逸れている場合、前 記制御信号の電圧が応じて変化し、これにより、前記ＶＣＯはこの偏差を無くす ように該インバータのスイッチングの瞬間を補正するであろう。前記逆起電力信 号の電圧は、前記モータが最大トルクを生成するという最適条件を持つ。ＰＬＬ により、この電圧の偏差が、結果として該偏差を無くすための前記制御信号の変 化になる。 最適効率のために、前記既知の装置は、前記駆動信号のパルス幅を変調する（ パルス幅変調）、切換電流調整器(a switched current regulator)を持つ。この 技術は、前記逆起電力信号上に偽成分を引き起こす。この既知の装置は、位相ロ ックループを用いるため、これら偽成分に対する感受性はかなり減少している。 しかしながら、位相ロックループを持つ前記既知の装置は、整流が理想の瞬間 に生じないため前記モータが始動される際正確に動作しない問題を有している。 発明の開示 本発明の目的の一つは、この問題を解決することにある。このため、本発明に よる装置は、少なくとも前記位相誤り信号内にフライバック信号が存在する間、 前記ローパスフィルタによる前記位相誤り信号の更なる処理を一時的に抑止し、 この結果、前記位相誤り信号内に存する前記フライバックパルスの処理が抑止さ れる、マスキング回路を有することを特徴とする。 このように、マスキング回路は、前記位相誤り信号から、すなわち、前記ロー パスフィルタに印加されるサンプリングされた逆起電力信号からフライバックパ ルスを除去する。整流（前記インバータのスイッチングの瞬間）後、フライバッ クパルスは現れ、この継続期間は、モータ電流及び自己誘導効果に依存する。ゆ えに、フライバックパルスの継続時間は、モータが始動され、該モータが低速で ある場合長い。逆に、逆起電力信号は、モータが始動され、該モータが低速であ る場合小さい。これは、これらフライバックパルスが逆起電力信号に勝ることを 意味する。この結果として、積分器により形成される前記ローパスフィルタは、 偏差を持つ制御信号を生成するであろう。偏差を持つ制御信号は、整流が理想の 瞬間にもたらされないことを意味する。本発明によれば、フライバックパルスが 除去されるため、位相ロックループ回路による直接の始動が可能である。さらに 、これは、いかなる速度、すなわち、低速度でも整流が理想の瞬間に生じること を保証する。フライバックパルスは、前記発振器が整流を開始した後直ちに現れ る。前記マスキング回路は、例えば直接前記発振器の出力信号に基づいててこの 瞬間を決定できる。好ましくは、フライバックパルスの終わりが、検出回路によ り検出される。この回路は、例えば、サンプリングされた逆起電力すなわち該逆 起電力より得られる量と基準値とを比較する比較器を有しても良い。この検出回 路はまた、例えば、フライバックパルスの終わりを検出するエッジ検出器として 構築されても良い。 さらにとりわけ、前記マスキング回路は、前記位相誤り信号の前記ローパスフ ィルタへの供給を遮断し、フライバックパルスの更なる処理を抑止するための第 １のスイッチング手段を有する。このスイッチング手段は、フライバックパルス を抑圧するための非常に効果的で経済的に有利な手段を形成する。 既に述べたように、整流は、発振器により開始される。内部遅延により、実際 の整流、すなわち、前記発振器の周波数信号に対する前記インバータの応答が、 わずかに遅れて現れるであろう。これはまた、サンプリングされた逆起電力信号 にいくらかの偽成分を引き起こす。これらの偽成分の除去も確実にするため、前 記マスキング回路は、前記位相誤り信号の前記ローパスフィルタへの供給を、好 ましくは少なくとも所定の最小期間の間抑止する。 どんないかなる理由でも、前記マスキング回路が、フライバックパルスの終わ りまたはフライバックパルスが無いことを検出し損ねる場合、該マスキング回路 が、フリー期間全体にわたって前記位相誤り信号の前記ローパスフィルタへの供 給を抑止することは望ましくない。これを防止するために、本発明によるマスキ ング回路は、好ましくは所定の長さの所定の最大期間の後前記抑止を終了する。 通常、この最大期間は、前記モータが前記巻線を介して最大電流で始動される場 合に生じるフライバックパルスの想像される最大継続時間に等しく選択されるで あろう。 本発明の好ましい実施例においては、前記マスキング回路は、前記位相誤り信 号の前記ローパスフィルタへの供給を遮断する際、該ローパスフィルタに第１の 基準信号を供給する。これは、不確定の過渡期が遮断の瞬間に前記ローパスフィ ルタの入力に生じない利点を持つ。特に、前記第１の基準信号が、積分増幅器と して構築される前記ローパスフィルタに印加される基準値としても使用される直 流電圧である場合、前記位相誤り信号の該ローパスフィルタへの供給が遮断され る際、該ローパスフィルタの入力に差電圧が現れないであろう。 米国特許第5,306,988 号及び第5,221,881 号はまた、逆起電力信号がゼロを通 過することを検出する零交叉検出回路を抑止するためのマスキング回路を有する 、ブラシレス直流モータを制御する装置を開示している。しかしながら、この装 置は、多相インバータが再来的に駆動信号を巻線に供給するタイミングが位相ロ ックループにより生成される周波数信号の周波数及び位相に依存するような、位 相ロックループを持たない。さらに、前記零交叉検出回路は、本発明による装置 においては好ましいような可変の時間ではなく、一定時間抑止される。一定時間 抑止することは、前記回路がモータの始動に基づき再活性化される場合に、通常 、フライバックパルスは依然存する点で不利である。言い換えると、前記一定時 間は、フライバックパルスの継続時間よりも短い。しかしながら、前記一定時間 が、 モータの始動に基づきフライバックパルスが完全に抑圧されるような長さに選択 された場合でも、満足の行く制御を最早より高速ではできないであろう。なぜな ら、この場合、逆起電力信号を抑圧する部分が大きすぎるからである。 図面の簡単な説明 ここで、本発明は、図面を参照してより詳細に述べられるであろう。 各図において、 第１図は、本発明による装置の可能な実施例を示し、 第２図は、第１図に示される装置の電源回路の一例を示し、 第３図は、第１図に示される装置の動作を図示するための表であり、 第４図は、第１図に示される装置によりモータに連続的に印加される駆動信号 を図的に示し、 第５図は、第１図に示される装置の動作を図示するための波形図を示し、 第６図は、第１図に示される装置のマスキング回路の一例を示し、 第７図は、図に示されるような装置を含むディスクドライブの一例を示してい る。 発明を実施するための最良の形態 第１図において、参照番号１は、三相ブラシレス直流モータ８の三つの巻線２ 、４及び６に駆動信号を供給するための装置を示している。前記モータの固定子 の各巻線には、該モータの磁気回転子が回転するように、所定のシーケンスで駆 動信号が再来的に供給される。しかしながら、少なくとも一つの巻線には、所定 のフリー期間中駆動信号は供給されない。本例においては、三つの巻線全てが、 所定のフリー期間において駆動信号を、再来的に受信しないのであって、同時に 受信しないことはない。装置１は、上述のようにモータ８の巻線２、４及び６に 駆動信号を印加するための本質的に既知である多相インバータ１０を有している 。多相インバータ１０により生成される前記駆動信号は、ライン１２、１４及び １６を介して巻線２、４及び６に印加される。 本例においては、多相インバータ１０は、この場合、三相直流モータが駆動さ れるべきであるため、三相インバータである。この例においては、多相インバー タ１０は、電源回路１８及びシーケンサ２０を有している。シーケンサ２０は、 電源回路１８が巻線２、４及び６に順次形式、すなわち、所定のシーケンスで再 来的に駆動信号を供給するように、ライン２２．１〜２２．６を介して該電源回 路１８を順次駆動する。第２図は、電源回路１８の一例を示している。電源回路 １８は、従来の三つ組みハーフＨブリッジ(a conventional triple half-Hbridg e)を有している。電源回路１８は、電源ライン２６及び零電位ライン２８の間に 配置される三つの直流電流パス２４、２４’及び２４”を有している。本例にお いては、供給電圧Ｖ₀が、電源ライン２６に印加され、前記零電位ラインは、接 地されている。 各電流パス２４、２４’及び２４”は、二つの直列接続されたトランジスタ３ ０及び３２、３０’及び３２’並びに３０”及び３２”を有している。これらト ランジスタ３０、３０’、３０”、３２、３２’及び３２”は各々、例えば、本 質的に既知であるＦＥＴまたはいかなる他のスイッチング手段からなっても良い 。さらに、各トランジスタ３０、３０’、３０”、３２、３２’及び３２”は、 関連付けられたフライバックダイオード３４、３４’、３４”、３６、３６’及 び３６”を有している。各フライバックダイオードは、関連付けられた前記トラ ンジスタと逆平行に配置される。ある巻線において該巻線のフリー期間中に生じ る逆起電力電圧により生成されるフライバック信号は、これらフライバックダイ オードを介して流れることができる。供給ライン１２、１４及び１６は、トラン ジスタ３０、３０’、３０”、３２、３２’及び３２”の間でノードＡ、Ｂ及び Ｃに各々接続される。 電源回路１８の動作は、第３図における表を参照して、及びモータ８を示す第 ４図を参照して詳細に述べられる。巻線２、４及び６の各端子は、第４図におい てノードＡ、Ｂ及びＣとして示され、第１図乃至第３図におけるノードＡ、Ｂ及 びＣに対応する。一般的に、動作時に、あるノード（例えば、ノードＡ）は電源 ライン２６に接続され、他のノード（例えば、ノードＢ）は零電位ライン２８に 接続され、最後のノード（例えば、ノードＣ）はフローティングを保つようにな っている。すなわち、６個の異なる位相が考えられる。例えば、第１の位相Ｆに おいては、前記電源回路は、トランジスタ３０をターンオンするようにライン２ ２．３を介して制御され、これにより、ノードＡが電源ライン２６に接続される 。この第１の位相Ｆにおいて、トランジスタ３２’は同時に、ノードＢを零電位 ライン２８に接続するようにライン２２．５を介して駆動される。他のトランジ スタは、この第１の位相Ｆにおいてはターンオフされる。この結果、駆動電流が 、前記第１の位相Ｆの際には、電源ライン２６からノードＡにトランジスタ３０ を介して、ノードＡからノードＢに巻線２及び４を介して並びにノードＢからラ イン２８にトランジスタ３２’を介して流れるように生成される。この場合、ノ ードＣは、フローティングを維持する。この第１の位相は、第３図及び第４図に 示されている。第３図の第１のラインは、電流がノードＡからノードＢに流れ、 ノードＣはフローティングが保たれていることを示している。第４図においては 、この電流は、参照番号丸１でマークされている矢印により示されている。全体 的に同様に、第２の位相において電流はノードＡからノードＣに流れ、ノードＢ はフローティングが保たれる。３〜６の他の位相が、第３図及び第４図に同様に 示されている。さらに、駆動信号がモータの巻線に印加される駆動期間Ｐ_aを、 規定することができる。フリー期間Ｐ_vを、駆動信号が巻線に印加されない期間 として規定することができる。第３図はまた、この駆動期間Ｐ_a及びフリー期間 Ｐ_vも与えている。この図は、本例においては、二つの巻線の駆動期間Ｐ_aの間に 他の一つの巻線に駆動信号が印加されないように、所定の駆動期間Ｐ_aの間に駆 動信号が各モータ巻線に印加されることを示している。さらに、フリー期間の始 まりと終わりは、駆動期間の始まりすなわち終わりに一致し、各駆動期間は、一 つのフリー期間の２倍の長さである。 フリー期間Ｐ_vの間、上述のように、ノードＡ、ＢまたはＣの一つは、フロー ティングが保たれる。しかしながら、例えばノードＣが前記第１の位相において フローティングが保たれる場合、前記モータの回転子の回転は、巻線６に誘導電 圧を生成するであろう。この誘導電圧は、ノードＣと前記三つの巻線のＹ結線点 Ｓとの間で利用でき、以下逆起電力信号として参照される。同様に、逆起電力が 、前記第２の位相ＦにおいてノードＢとＹ結線Ｓとの間で生成され、前記第３の 位相ＦにおいてノードＡとＹ結線Ｓとの間で生成され、以下同様である。 シーケンサ２０は、一般的に知られているタイプのものであり、クロック信号 を有しライン３８を介して印加される周波数信号の周期(the rhythm)で、第３図 の表に与えられるシーケンスでトランジスタ３０、３０’、３０”、３２、３２ ’及び３２”を再来的にターンオンする信号をライン２２．１〜２２．６上に生 成する。シーケンサ２０は、例えば、前記モータの一電気的回転中に６回シフト される、本質的に既知であるシフトレジスタを有しても良い。本例においては、 それゆえ、ライン３８上の前記クロック信号は、前記回転子の回転周波数の６倍 高い周波数を持つ。 巻線２、４及び６において各々生成される上述の逆起電力信号は、前記モータ の回転子の実際の位置についての情報を含んでいる。それゆえ、これらの信号を 、必要ならば、実際の回転子の位置を補正できるように、この実際の回転子の位 置と所望の回転子の位置とを比較するために使用することができる。この目的の ため、当該装置は、位相検出器４０、ローパスフィルタ４２及び可制御発振器４ ４を有するフィードバックループを含んでいる。実際の回転子の位置を表す前記 逆起電力信号は、ライン１２、１４及び１６を介して位相検出器４０に印加され る。以下に記載されるデコーダ４８により、所望の回転子の位置が、シーケンサ ２０によりライン２２．１〜２２．６上に生成される出力信号から得ることがで き、対応する信号が、ライン５０、５２及び５４を介して位相検出器４０に印加 される。本例において、可制御発振器４４は、ＶＣＯ（電圧制御発振器）である 。さらに、当該装置は、パルス幅変調器５６を有し、この変調器は、脈動供給電 圧Ｖ₀を生成し、この電圧は、電源回路１８に印加される。前記モータの速度は 、供給電圧Ｖ₀のパルス幅を変化させることにより制御することができる。この ため、当該装置は、パルス幅変調器５６を制御する、速度制御器５８を有する。 発振器４４の出力信号は、モータ速度の測定量であり、ライン６０を介して速度 制御器５８に印加される。速度制御器５８は、ライン６０上の前記信号により表 される実際の速度と、該速度制御器５８に例えばライン６２を介して入力される 所望の速度とを比較する。ライン６２を介して入力される所望の速度とライン６ ０上の前記信号に応じた実際の速度との間に差がある場合、速度制御器５８は、 この速度差がゼロに減少するようにライン６４を介してパルス幅変調器５６を制 御する ことができる。 モータ速度を制御するためにパルス幅制御を用いることは、高効率を達成でき る点で有利である。パルス幅変調は、前記逆起電力信号上に偽成分を引き起こす 。しかしながら、前記フィードバックループが位相ロックループであるため、こ れらの偽成分は、前記回転子の瞬時位置の制御に悪影響を及ぼさない。ローパス フィルタ４２が、このパルス幅変調により生じた高周波の偽成分を除去する。こ のように、位相ロックループは、前記モータの速度がパルス幅変調により制御さ れていても、前記固定子及び前記回転子の位置の間の所望の位相角関係を維持す る。 可制御発振器４４は、クロック信号を有する上述の周波数信号を生成し、ライ ン３８を介してシーケンサ２０を計時する。 当該装置の動作、とりわけ、該装置のフィードバックループの動作が、第５図 の図により説明される。 第５図においてＦでマークされている第１の矢印は、モータが一回の完全な電 気的回転を実行する場合順次生じる６個の異なる位相を与えている。列Ａ、Ｂ及 びＣは各々、前記モータのノードＡ、Ｂ及びＣに対する時間の関数としての電圧 を与えている。これは、例えば、第１及び第２の位相時、ノードＡの電圧は供給 電圧Ｖ₀に等しいことを示している。第３の位相時、ノードＡはフローティング であり、逆起電力信号が巻線２に生成される。第４の位相の始まりにおいて、ノ ードＡ上の電圧は、該ノードＡが零電位ライン２８に接続されるため、零点の電 圧に等しくなる。この状況は、第４及び第５の位相の間維持される。第６の位相 において、ノードＡは再びフローティングになり、別の逆起電力信号が生成され る。ノードＢにおいては、ノードＡにおける信号と同様の信号が生成され、この ノードＢにおける信号は、ノードＡにおける信号に関して位相が１２０°シフト されている。同様に、ノードＣにおける信号は、ノードＡにおける信号に関して ２４０°の位相シフトを持つ。 既に述べたように、逆起電力信号は、モータの回転子の位置についての情報を 含んでいる。全ての情報を使用可能にするために、ノードＡ、Ｂ及びＣに現れる 逆起電力信号は、必要ならば反転されて、サンプリングされ、第５図に示される ような位相誤り信号（ＦＦ）を形成するために組合わされる。正確に逆起電力信 号を組合わせ位相誤り信号を形成するために、当該装置はさらに、シーケンサ２ ０の出力信号が印加されるデコーダ４８を有している。本質的に既知のように、 シーケンサ２０の出力信号は、デコーダ４８がライン５０、５２及び５４上に各 々スイッチング信号Ｓ₁、Ｓ₂及びＳ₃を生成するように処理される。これらスイ ッチング信号Ｓ₁、Ｓ₂及びＳ₃は、ライン５０、５２及び５４を介して位相検出 器４０に印加される。信号Ｓ₁を値１と仮定する場合、ライン１２上の信号（ノ ードＡ上の信号）は変形されず伝送される。信号Ｓ₁を値０と仮定する場合、ラ イン１２上の信号は遮断され、信号Ｓ₁を値−１と仮定する場合、ライン１２上 の信号は反転される。これはまた、信号Ｓ２及びＳ３に関するライン１４及び１ ６上の信号にも適用される。結果として、第５図に示されるような位相誤り信号 が、ライン６６上の位相検出器４０の出力に生成される。このように、位相検出 器４０は、全ての利用可能な逆起電力信号を組合わせ、これら信号には同一の極 性が与えられる。全ての利用可能な逆起電力情報が位相誤り信号（ＦＦ）に存す ることは有利である。次いで、この位相誤り信号がローパスフィルタ４２に直接 印加される場合、例えばパルス幅変調器５６によりもたらされるかもしれない、 例として位相誤り信号の第２位相に示されるようないかなる偽成分も、このフィ ルタにより抑止される。このように、前記ローパスフィルタは、前記パルス幅変 調器により生じるかもしれないジッタが抑止された制御信号を生成する。ライン ６８により、この制御信号は可制御発振器４４に印加され、該発振器は、この信 号に応答して第５図に示されるような周波数信号（Ｖ）をライン３８上に生成す る。シーケンサ２０は、周波数信号（Ｖ）により計時される。 しかしながら、前記位相誤り信号（ＦＦ）は、前記実際の回転子の位置につい ての情報を含まず、前記逆起電力信号を部分的にマスクするようなフライバック パルス（Ｐ）を含んでいる。これらフライバックパルスは、可制御発振器４４が 整流を開始した後直ちに始まる。言い換えると、所定の巻線に対するフライバッ クパルスは、該巻線への駆動信号の供給が停止され、この巻線がフローティング に保たれた後直ちに始まる。フライバックパルスの継続時間は、モータ電流及び 自己誘導効果に依存する。これは、この場合有用な逆起電力が比較的小さく、一 方フライバックパルスは比較的広いためにモータを始動しにくくさせる。この結 果、ローパスフィルタ４２は、逆起電力信号のみならず、これらフライバックパ ルスにも依存する出力信号を生成する。これらフライバックパルスは、回転子の 瞬時位置には無関係であるため、前記ローパスフィルタの出力信号は、フライバ ックパルスの大きさに依存する大きさの誤りを示すであろう。この場合、回転子 の位置は、位相ロックループにより正確に制御されないであろう。 このフライバックパルスの問題を軽減するために、第１図に示される装置はさ らに、マスキング回路７０を有している。このマスキング回路７０は、補正され た信号（ＦＦ’）を得るために位相誤り信号（ＦＦ）内のフライバックパルスを 抑圧する。本例においては、これらフライバックパルスは、前記位相誤り信号か ら一様に除去される。とりわけ、前記位相誤り信号の前記ローパスフィルタへの 供給が、フライバックパルスが現れる瞬時に抑止される。各抑止は、フリー期間 の始まりにおいて開始される。これは、整流が生じる瞬間、すなわち、巻線の駆 動期間（Ｐ_a）からフリー期間（Ｐ_v）への遷移の瞬間、抑止が生じることを意味 する。さらに、各フリー期間における各抑止は、前記マスキング回路が関連する フライバックパルスが停止したことを検出した場合終了する。この目的のため、 前記マスキング回路は、例えば、フライバックパルスの終端を検出する検出回路 を有しても良い。これは、種々の方法で可能であり、以下に与えられる例が全部 ではない。このような検出回路は、例えば、エッジ検出器を有しても良い。他の 例においては、前記検出回路は、前記逆起電力信号すなわち逆起電力信号の導関 数が関連する期間の少なくとも一部期間内で所定の基準値に等しいかどうかを検 出する比較器を有しても良い。 これは、いかなる場合において、前記抑止の継続時間が、厳格に必要とされる ほど長くないことを意味する。フライバックパルスが最早存しない瞬間、マスキ ング回路７０は再び、ライン７２を介してフィルタ４２に直接位相誤り信号を転 送するであろう。 第６図は、マスキング回路７０の一例を示している。マスキング回路７０は、 少なくとも一つの開状態及び一つの閉状態を持つ第１の可制御スイッチング手段 ７４を有している。閉状態においては、ライン６６上の位相誤り信号が、ライン ７２を介してローパスフィルタ４２に直接転送される。このマスキング回路はさ らに、少なくとも一つの開状態及び一つの閉状態を持つ第２のスイッチング手段 ７６を有している。この第２のスイッチング手段が閉状態の場合、ライン７２は 基準電圧（Ｖ_ref）に接続される。この場合、ライン７２は、この基準電圧によ り決定される第１の基準信号を搬送し、この第１の基準信号は、ローパスフィル タ４２に印加される。第１のスイッチング手段７４及び第２のスイッチング手段 リップフロップ７８は、ライン３８上の前記発振器の出力により計時される。前 記マスキング回路はさらに、ライン６６に接続される第１の入力及び直流電圧が 印加される第２の入力を持つ比較器８０の形態で検出回路を有している。すなわ ち、第２の基準信号が、前記第２の入力に印加され、これは、本例においては前 記第１の基準信号と同一である。比較器８０の出力は、ＯＲ演算回路８２の入力 に接続される。ライン３８上の周波数信号はまた、第１のタイマ８４及び第２の タイマ８６にも印加される。第１のタイマ８４の出力は、ＯＲ演算回路８２の第 ２の入力に接続される。第２のタイマ８６の出力は、これらスイッチング手段を 制御するために第３のスイッチング手段８８に接続される。ＯＲ演算回路８２の 出力は、この第３のスイッチング手段を介してフリップフロップ７８の入力に接 続される。 マスキング回路７０は、以下にように動作する。発振器４４が整流を開始する や否や、前記フリップフロップがライン３８を介してリセットされる。これは、 フリップフロップが、第１のスイッチング手段７４が開くように、及び第２のス イッチング手段７６が閉じるように制御することを意味する。すなわち、前記フ リップフロップは、とりわけ、逆起電力信号の抑止を始動するための始動回路を 形成する。結果として、この場合前記基準電圧Ｖ_refにより形成される前記第１ の基準信号が、ローパスフィルタ４２の入力に印加される。本例においては、基 準電圧Ｖ_refが、供給電圧Ｖ₀の半分に等しい。フライバックパルスがライン６６ 上に存する限り、このライン上の電圧は、略々０であろう。しかしながら、フラ イバックパルスが終わるや否や、ライン６６上の電圧は、上昇するであろう。ラ イン６６上の電圧がＶ_refに等しくなる瞬時において、比較器８０は、０に等し い出力信号を生成するであろう。第３のスイッチング手段８８が閉じられてい ると仮定する場合、前記フリップフロップは、他方の状態に設定され、第１のス イッチング手段７４は閉じられ、第２のスイッチング手段７６は開かれる。この 結果として、ライン６６上の位相誤り信号は、最早遮断されず、ライン７２を介 してローパスフィルタ４２の入力に印加される。 発振器４４による整流の開始はまた、第１のタイマ８４も始動する。第１のタ イマ８４の特徴は、このタイマが、該タイマが始動された瞬時においてゼロでな い信号を供給することである。タイマ８４は、所定の最小期間が満了するまでこ の信号を維持する。再び前記第３のスイッチング手段が閉じられていると仮定す る場合、これは、前記フリップフロップが少なくとも前記最小期間の間自身の元 の状態を維持し、ゆえに、第１のスイッチング手段７４がこの最小期間の間開い たままであり、第２のスイッチング手段７６がこの最小期間の間閉じたままであ ることを意味する。装置１における内部遅延の結果として、実際の整流、すなわ ち、前記発振器からの前記周波数信号への前記インバータの応答がわずかに遅れ て現れるであろう。これは、サンプリングされた逆起電力信号内に外乱を引き起 こす。これら外乱の全てが前記最小期間内に生じるため、該外乱は前記ローパス フィルタに印加されないであろう。前記所定の最小期間の終端において、前記第 １のタイマの出力信号はゼロになるであろう。この瞬間から、前記フリップフロ ップの状態は、ゆえに、比較器８０の出力信号に依存するであろう。 第２のタイマ８６も、前記発振器が整流を開始する瞬間にリセットされる。こ の瞬間から、前記第２のタイマの出力信号は、ゼロではない値を仮定するであろ う。第３のスイッチング手段８８は、前記第２のタイマの出力信号がゼロでない 限り閉じられている。しかしながら、この第３のスイッチング手段は、前記第２ のタイマの出力信号が所定の最大期間の後ゼロになった場合開かれるであろう。 この最大期間は、前記最小期間よりも長く、逆起電力信号を生じ得る前記フリー 期間の長さよりも短いものである。フライバックパルスが、存在しないか、どん ないかなる理由で前記比較器により検出されない場合でも、前記第２のタイマは 、前記第３のスイッチング手段が前記最大期間の満了の後開かれることを確実に するであろう。結果として、フリップフロップ７８を介して、第１のスイッチン グ手段７４は再び閉じられ、第２のスイッチング手段７６は開かれるであろう。 逆 起電力信号を生じ得る期間の継続時間はモータ速度に依存するため、第２のタイ マ８６の前記最大期間を前記モータの瞬間速度に依存させることが好ましい。こ の最大期間は、前記モータ速度が速くなるに連れ、短くすることができる。これ は、例えば、発振器４４によりライン３８上に生成される前記周波数信号により タイマ８６を設定することにより達成することができる。 本例においては、前記ローパスフィルタは、発振器４４に印加される前記制御 信号を得るために前記位相誤り信号と第３の基準信号との間の差を積分する積分 器を有する。この例においては、この第３の基準信号も、前記基準電圧Ｖ_refか らなる。これは、前記マスキング回路が前記第１の基準信号を前記ローパスフィ ルタに供給する場合、この積分器の入力に差電圧が現れない点で有利である。し かしながら、例えば受動ＲＣフィルタ等の他のタイプのローパスフィルタを使用 できることも明らかであろう。 本発明の範囲は上述の例に決して限定されないことを強調する。 例えば、前記第１のスイッチング手段は、完全にフライバックパルスを抑圧す るよりむしろ減衰させる減衰器により置き換えられても良い。その上、すでに述 べたように、フライバックの存在はまた、他の方法で検出することもできる。本 例においては、フライバックパルスの開始が、前記発振器により生成される周波 数信号に基づいて決定される。明らかに、適切な検出回路により前記位相誤り信 号自体に基づいてフライバックパルスの始まりと終わりの両方を決定することも 可能である。 さらに、前記第１及び第２の基準信号は、必ずしも互いに等しい必要はない。 既に述べたように、前記検出回路は、エッジ検出器を含んでも良い。この目的の ために、前記比較器は、例えば、前記位相誤り信号の傾斜を決定する微分器と組 合わされても良い。前記傾斜が所定の値を超えるや否や、フライバックパルスの 立ち下がり区間が検出されたと結論を引き出しても良い。この目的のため、微分 信号が、例えば、この微分信号と基準値とを比較する比較器に印加されても良い 。 本例においては、前記逆起電力信号の抑圧は、前記フライバックパルスの終わ りの検出により中断される。これは、抑圧期間が可変であることを意味する。し かしながら、他の例においては、前記マスキング回路にストップタイマを設け、 所定の継続期間の抑圧期間の満了により抑圧を終了することができる。前記マス キング回路に可制御ストップタイマを設け、モータの回転の瞬間速度に長さが依 存する抑圧期間の満了により抑圧を終了することも等しく可能である。同様に、 フライバックパルスの立ち下がり区間の検出の後所定時間の満了により抑圧が終 了されても良い。 前述の始動回路は、前記多相インバータが前記周波数信号の印加に応答して新 しい位相に設定される瞬間に各抑圧を開始する。しかしながら、前記始動回路は 、例えば前記逆起電力信号自体等の他の信号に基づいてフリー期間の始まりを検 出することもできる。 さらに、本発明は、三相直流モータに決して限定されない。同様の原理に基づ いて、本発明はまた、二相、三相、四相、五相．．．ｎ相モータに使用すること ができる。その上、本発明は、Ｙ構造で配置される巻線を持つ三相モータと組合 せた使用に限定されない。他の構造もまた考慮できる。多相直流モータ及び本発 明による装置を有する駆動システムは、好ましくは、コンピュータハードディス クドライブ、ＣＤ−ＲＯＭドライブ、フロッピーディスクドライブ等のディスク ドライブにおいて使用される。第７図は、このようなディスクドライブ９０の一 例を示している。ディスクドライブ９０は、本例においては三つの、磁化可能デ ィスク９２のアセンブリの形態の情報担体を有している。さらにディスクドライ ブは、回転可能ディスク９２上にディジタル情報を書込むための、及びディスク ９２からディジタル情報を読出すための読出し／書込ユニット９４も有している 。これら回転可能ディスク９２は、第１図に示されるような装置１とモータ８と により駆動される。ディスクドライブ９０の利点は、該ディスクドライブ９０の 始動に非常に信頼性がある。これは、ディスクドライブ９０が始動時に望ましく ない方向に回転を始める危険性がなく、それにも関わらず、該ディスクドライブ は非常に素早く始動するであろうことを意味する。これは、位相ロックループと マスキング回路７０との組合せの結果として達成される。位相ロックループは、 モータ８が所望の回転方向で始動することを保証する。いかなる更なる工程なし では、位相ロックループを使用することにより、ディスクドライブの始動時間が 比較的長くなるであろう。マスキング回路７０は、始動が素早くもたらされるこ と を確実にする。しかしながら、当該装置はまた、他のドライブと組合わせた使用 にも適している。これらの変形は全て、本発明の範囲内に収まると考えられる。

Claims (1)

1. 【特許請求の範囲】 １．駆動信号を複数巻線の多相直流モータに供給するための装置であって、該装 置は、これら巻線が所定のシーケンスで前記駆動信号により再来的に通電される （少なくとも一つの巻線は、少なくとも所定のフリー期間中は駆動信号が供給さ れない）ように前記モータのこれら巻線に前記駆動信号を供給する多相インバー タと、 前記多相インバータの制御の下、駆動信号が前記少なくとも一つの巻線に印 加されない各前記フリー期間中、位相誤り信号を得るためにこの巻線の逆起電力 信号をサンプリングする位相検出器と、 前記位相誤り信号に依存して制御信号を生成するローパスフィルタと、 位相及び周波数が前記制御信号に依存する周波数信号を生成する（前記多相 インバータが前記駆動信号を各前記巻線に供給するタイミングが、この周波数信 号の周波数及び位相に依存する）可制御発振器とを有する装置において、 前記装置はさらに、少なくとも前記位相誤り信号内にフライバック信号が存 在する間、前記ローパスフィルタによる前記位相誤り信号の更なる処理を一時的 に抑止し、この結果、前記位相誤り信号内に存する前記フライバックパルスの処 理が抑止される、マスキング回路を有することを特徴とする装置。 ２．請求項１に記載の装置において、前記マスキング回路は、前記位相誤り信号 の前記ローパスフィルタへの供給を遮断し、フライバックパルスの更なる処理を 抑止するための第１のスイッチング手段を有することを特徴とする装置。 ３．請求項２に記載の装置において、前記マスキング回路は、前記位相誤り信号 の前記ローパスフィルタへの供給を遮断する際、該ローパスフィルタに第１の基 準信号を供給することを特徴とする装置。 ４．請求項１、２または３に記載の装置において、前記マスキング回路は、駆動 信号が関連する前記巻線に印加されない前記フリー期間の始まりにおいて抑止を 開始するための始動回路を有することを特徴とする装置。 ５．請求項４に記載の装置において、前記始動回路は、前記多相インバータが前 記周波数信号の印加に応答して新しい位相に設定される瞬間に各抑止を開始す ることを特徴とする装置。 ６．請求項４または５に記載の装置において、前記マスキング回路は、前記逆起 電力信号すなわち該逆起電力信号の導関数が関連するフリー期間の少なくとも一 部の期間内で所定の基準値に等しくなる際、該関連するフリー期間における各抑 止を終了する停止回路を含むことを特徴とする装置。 ７．請求項４または５に記載の装置において、前記マスキング回路は、所定の継 続時間の抑止期間の満了の後抑止を終了するためのストップタイマを含むことを 特徴とする装置。 ８．請求項４または５に記載の装置において、前記マスキング回路は、前記モー タの回転の瞬間速度に長さが依存する抑止期間の満了の後抑止を終了するための 可制御ストップタイマを含むことを特徴とする装置。 ９．請求項６に記載の装置において、前記マスキング回路は、所定の継続期間の 最大抑止期間の満了の後前記抑止を終了することを特徴とする装置。 １０．請求項１乃至９の何れか一項に記載の装置において、前記マスキング回路 は、少なくとも所定の継続期間の最小抑止期間の間前記ローパスフィルタによる 前記位相誤り信号の処理を抑止することを特徴とする装置。 １１．請求項９及び１０に記載の装置において、前記最小期間は、前記最大期間 よりも短いことを特徴とする装置。 １２．請求項２及び６に記載の装置において、前記第１のスイッチング手段は、 制御可能で、少なくとも一つの開状態と一つの閉状態とを仮定することができ、 前記位相誤り信号は、前記閉状態において前記ローパスフィルタに供給され、前 記開状態において、前記位相誤り信号の前記ローパスフィルタへの供給が抑止さ れ、前記マスキング回路がさらに、フライバックパルスの終わりを検出するため の検出回路を含み、前記第１のスイッチング手段が、該検出回路の出力信号に依 存して制御されることを特徴とする装置。 １３．請求項３及び１２に記載の装置において、前記マスキング回路はさらに、 少なくとも一つの開状態と一つの閉状態とを持つ第２の可制御スイッチング手段 を含み、前記第１の基準信号は、前記第２のスイッチング手段の閉状態において 前記ローパスフィルタに供給され、前記第２のスイッチング手段の開状態 において、前記第１の基準信号の前記ローパスフィルタへの供給は抑止され、前 記第２のスイッチング手段は、前記検出回路の前記出力信号に依存して制御され ることを特徴とする装置。 １４．請求項９並びに請求項１２及び１３の何れか一項に記載の装置において、 前記マスキング回路はさらに、前記フリー期間の始まりにおいて前記発振器によ りリセットされ、次いで前記所定の最小期間が満了するまで信号を供給し、この 結果と、前記第１のスイッチング手段は開状態が維持される、第１のタイマを含 むことを特徴とする装置。 １５．請求項１３及び１４に記載の装置において、前記第２のスイッチング手段 は、前記第１のタイマにより供給される前記信号が存する結果閉状態で維持され ることを特徴とする装置。 １６．請求項１１並びに請求項１４及び１５の何れか一項に記載の装置において 、前記マスキング回路はさらに、前記フリー期間の始まりにおいて前記発振器に より始動され、次いで前記所定の最大期間の満了の後信号を供給し、この結果、 前記第１のスイッチング手段が閉状態のままである場合該第１のスイッチング手 段は開状態に設定される、第２のタイマを有することを特徴とする装置。 １７．請求項１６に記載の装置において、前記第２のスイッチング手段は、該ス イッチング手段が開状態のままである場合、前記第２のタイマにより供給される 前記信号が存する結果閉状態に設定されることを特徴とする装置。 １８．請求項１４乃至１７の何れか一項に記載の装置において、前記マスキング 回路はさらに、ＯＲ演算回路、第３の可制御スイッチング手段及びフリップフロ ップを含み、前記検出回路の出力及び前記第１のタイマの出力は、前記ＯＲ演算 回路の各々の入力に接続され、該ＯＲ演算回路の出力は、前記第３の可制御スイ ッチング手段を介して前記フリップフロップの入力に接続され、前記第３の可制 御スイッチング手段は、前記第２のタイマにより制御され、前記第１及び第２の 可制御スイッチング手段は、前記フリップフロップの二つの出力 １９．請求項１２乃至１８の何れか一項に記載の装置において、前記検出回路は 、前記位相誤り信号及び基準値を表す第２の基準信号が印加される比較器を有す ることを特徴とする装置。 ２０．請求項１乃至１９の何れか一項に記載の装置において、前記ローパスフィ ルタは、前記制御信号を得るために前記位相誤り信号と第３の基準信号との間の 差を積分する積分器を有することを特徴とする装置。 ２１．請求項３及び２０に記載の装置において、前記第１及び第３の基準信号は 互いに同一のものであることを特徴とする装置。 ２２．請求項３及び１９に記載の装置において、前記第１及び第２の基準信号は 互いに同一のものであることを特徴とする装置。 ２３．請求項２１及び２２に記載の装置において、各前記基準信号は、直流信号 からなることを特徴とする装置。 ２４．請求項１乃至２３の何れか一項に記載の装置において、前記装置はさらに 、前記モータの前記巻線に供給される前記駆動信号を変調するためのパルス幅変 調器を有するモータ速度制御器を含むことを特徴とする装置。 ２５．多相直流モータ及び請求項１乃至２４の何れか一項に記載の装置を有する 駆動システム。 ２６．請求項２５に記載の駆動システムを含むディスクドライブ。