JPH114537A - 漏洩電流減衰装置 - Google Patents

漏洩電流減衰装置

Info

Publication number
JPH114537A
JPH114537A JP9154979A JP15497997A JPH114537A JP H114537 A JPH114537 A JP H114537A JP 9154979 A JP9154979 A JP 9154979A JP 15497997 A JP15497997 A JP 15497997A JP H114537 A JPH114537 A JP H114537A
Authority
JP
Japan
Prior art keywords
current
transistor
source
amplifying means
equation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9154979A
Other languages
English (en)
Other versions
JP3788660B2 (ja
Inventor
Ryuichi Yamada
田 竜 一 山
Yasuhiro Amano
野 泰 宏 天
Masaharu Ikeda
田 雅 春 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15497997A priority Critical patent/JP3788660B2/ja
Publication of JPH114537A publication Critical patent/JPH114537A/ja
Application granted granted Critical
Publication of JP3788660B2 publication Critical patent/JP3788660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 <作動状態>において可変電流源からの出力
電流値を全て電流増幅手段に流して出力電流値を正確に
得られるようにし、<スリープ状態>で無駄な電流を使
わずに漏洩電流を減衰させる。 【解決手段】 抵抗6と、この抵抗6に電流を供給する
電流源5と、抵抗6と電流源5により得られた電圧をエ
ミッタ入力とし、コレクタを電圧源4に接続し、ベース
を電流増幅手段10からの入力として動作状態が変化す
るトランジスタ7とを設け、電流増幅手段10の入力電
流を設定する電流源1からの電流を全て電流増幅手段1
0に供給した上で、スリープ状態での漏洩電流を減衰さ
せるようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器に利用される
漏洩電流減衰装置に関する。
【0002】
【従来の技術】図4は漏洩電流を発生させる寄生電流源
を含む可変電流源の出力を増幅させる電流増幅器であ
り、抵抗により漏洩電流を減衰させる構成を示してい
る。図4において、1は可変電流源、10は電流増幅手
段、20は抵抗である。電流増幅手段10は、トランジ
スタ2と3から構成されており、12は電流増幅手段1
0の入力端子で、13は電流増幅手段10の出力端子で
ある。なお、トランジスタ3は並列にn個接続してい
る。可変電流源1は、電流増幅手段10の入力端子12
に接続されており、抵抗20は、入力端子12と接地間
に接続されている。
【0003】以下に回路の動作を説明する。可変電流源
1の出力電流値Ics1は、電流増幅手段10への入力
電流と抵抗20に流れる電流に分流し、(式1)で表せ
る。 Ics1=Iin+I20 ・・・(式1) ただし、Iin:電流増幅手段10への入力電流値 I20:抵抗20に流れる電流値 電流増幅手段10の出力電流値Ioは、電流増幅手段1
0の入力端子12に入力される電流値Iinをn倍に増
幅して出力するものであり、(式2)で表せる。 Io=Iin*n ・・・(式2) ただし、n:電流増幅手段10の電流増幅の倍数 ここで、(式1)を(式2)に代入してIinを消去す
るとIoとIcs1の関係は(式3)で表せる。 Io=(Ics1−I20)*n ・・・(式3) 以降、可変電流源1により設定される出力電流値Ics
1を電流増幅手段10により増幅して、出力電流値Io
を出力する状態を<作動状態>とし、電流増幅手段10
の出力電流値Io=0とする場合の状態を<スリープ状
態>として説明する。
【0004】<スリープ状態>まず、出力電流値Io=
0としたい場合の動作を説明する。この場合、可変電流
源1の出力電流値Ics1=0であれば、電流増幅手段
10の出力電流値Io=0となるが、可変電流源1には
漏洩電流が発生する要素が含まれ、Io=0としたい時
でも漏洩電流値Irが出力されてしまう。すなわち、
(式3)における可変電流源1の電流値Ics1=Ir
となり、出力電流値IoとIrの関係は(式4)で表せ
る。 Io=(Ir−I20)*n ・・・(式4) ただし、Ir:可変電流源1の漏洩電流値
【0005】ここで、出力電流値Io≒0にするには、
電流増幅手段10の入力電流値Iin≒0にすればよ
く、電流増幅手段10の入力トランジスタ2をカットオ
フにして出力電流値Ioをゼロにする。すなわち、抵抗
20に流れる電流値I20を漏洩電流値Irと等しくな
るようにすることによって、(式4)より出力電流値I
o=0とすることができる。
【0006】この電流増幅手段10の入力トランジスタ
2をカットオフにするには、トランジスタ2のベース・
エミッタ間電圧値Vbe2を十分小さくすることによっ
て実現することができる。一般的にトランジスタが動作
状態のときのベース・エミッタ間電圧値Vbeを0.65V
とすると、0.65V より0.2V以上小さいVbe=0.45V以
下になればトランジスタはカットオフとみなすことがで
きる。従って、可変電流源1の漏洩電流値Irを抵抗2
0に全て流すようにするには、電流増幅手段10の入力
トランジスタ2のベース・エミッタ間電圧値Vbe2が
0.45V以下になるように抵抗20の抵抗値R20を設定
する必要がある。Vbe2≦0.45V とするとR20は
(式5)で表せる。 R20≦Vbe2/Ir ≦0.45V /Ir ・・・(式5) ただし、Vbe2:トランジスタ2のベース・エミッタ
間電圧値
【0007】<作動状態>一方、電流増幅手段10から
の出力電流値Ioを得る場合を説明する。この場合、
(式1)に示したように電流源1の電流値Ics1は抵
抗20に分流する。そして、(式3)に示すように、そ
の誤差が電流増幅手段10によりn倍されて出力され
る。つまり、得ようとしている出力電流が大きくずれて
しまう問題を生じる。そこで、抵抗20の代わりに、図
5に示すようなトランジスタ21と抵抗22と可変電流
源23で構成される回路を、電流増幅手段10の入力端
子12に接続することで上記問題を解決している。
【0008】以下に動作を説明する。まず、<スリープ
状態>では、可変電流源23は電流値Ics23を出力
するとする。この時、Ics23と抵抗22により得ら
れたトランジスタ21のベース電位Vbでトランジスタ
21がオンする。すると、漏洩電流Irはトランジスタ
21のコレクタに流れ、電流増幅手段10のトランジス
タ2はオフして、出力電流Io=0となる。一方、<作
動状態>では、可変電流源23の電流値Ics23=0
とする。この時、Vb=0となりトランジスタ21はオ
フとなる。すると、トランジスタ21には電流が流れな
くなり可変電流源1で設定する電流は、全て電流増幅手
段10に流れる。
【0009】
【発明が解決しようとする課題】しかしながら、上記従
来の方法によると、抵抗20を使用した場合は、<作動
状態>において正確な増幅電流が得られないという問題
を生じ、抵抗20の代わりに図5に示す回路を使用した
場合は、<スリープ状態>においてトランジスタ21を
オンさせるため可変電流源23が電流を供給し続けてい
なければならないという問題を生じる。これは、携帯機
などの限られた容量の電源を使用する場合では無駄な電
流となる。
【0010】本発明は、このような従来の問題を解決す
るものであり、<作動状態>において可変電流源からの
出力電流値を全て電流増幅手段に流して出力電流値を正
確に得られるようにし、<スリープ状態>で無駄な電流
を使わずに漏洩電流を減衰させる優れた漏洩電流減衰装
置を提供することを目的とするものである。
【0011】
【課題を解決するための手段】本発明は、上記目的を達
成するために、抵抗と、この抵抗に電流を供給する電流
源と、抵抗と電流源により得られた電圧を入力として動
作状態が変化するトランジスタとを設け、電流増幅手段
の入力電流を設定する電流源からの電流を全て電流増幅
手段に供給した上で、スリープ状態での漏洩電流を減衰
させるようにしたものである。
【0012】
【発明の実施の形態】本発明の請求項1に記載の発明
は、抵抗と、前記抵抗に電流を供給する電流源と、前記
抵抗と電流源により得られた電圧をエミッタ入力とする
トランジスタとを備え、前記トランジスタのコレクタを
電圧源に接続し、ベースを入力とする漏洩電流減衰装置
であり、電流源と電流増幅手段への入力電流を設定する
電流源のオン/オフを一致させて、トランジスタの動作
を変化させる。<作動状態>においては、トランジスタ
をオフして、増幅させようとする基の電流源出力を全て
電流増幅手段へ供給することで、素子のばらつきと温度
による依存性を改善する。一方、<スリープ状態>にお
いては、トランジスタをオンして漏洩電流を分流させる
ことで、減衰させることができる。
【0013】本発明の請求項2に記載の発明は、前記ト
ランジスタにかかる電圧源を用いず、トランジスタをダ
イオード接続し、コレクタおよびベースを入力とする構
成にした請求項1記載の漏洩電流減衰装置であり、請求
項1記載の発明におけるトランジスタの接続方法を変え
ることにより、さらに漏洩電流の減衰能力を向上させる
ことができる。
【0014】本発明の請求項3に記載の発明は、前記ト
ランジスタにかかる電圧源を用いず、前記電流源により
得られた電圧をトランジスタのベース入力とし、エミッ
タを入力とする構成にした請求項1記載の漏洩電流減衰
装置であり、請求項1記載の発明におけるトランジスタ
の接続方法を変えることにより、さらに漏洩電流の減衰
能力を向上させることができる。
【0015】(実施の形態1)図1は本発明の第1の実
施の形態の構成を示すものであり、従来例の説明に用い
た符号が同様な構成要素に対して用いてある。図1にお
いて、1は可変電流源、10は電流増幅手段、30は漏
洩電流減衰装置である。電流増幅手段10は、トランジ
スタ2と3から構成されており、12は電流増幅手段1
0の入力端子で、13は電流増幅手段10の出力端子で
ある。なお、トランジスタ3は並列にn個接続してい
る。
【0016】漏洩電流減衰装置30は、電圧源4と可変
電流源5と抵抗6とトランジスタ7で構成され、トラン
ジスタ7のベースが漏洩電流減衰装置30の入力端子3
1と接続されている。なお、トランジスタ7は並列にm
個接続している。可変電流源1は、電流増幅手段10の
入力端子12と漏洩電流減衰装置30の入力端子31に
接続されている。
【0017】次に、上記第1の実施の形態の動作につい
て説明する。まず、可変電流源5と可変電流源1の動作
関係について定義する。電流増幅を行う場合で可変電流
源1が電流値Ics1を出力する時、可変電流源5は電
流値Ics5を出力する。ただし、電圧源4の電圧値V
4はトランジスタ7が飽和しない電圧を設定する。一
方、電流出力をカットオフする場合で可変電流源1が漏
洩電流値Irを出力する時、可変電流源5の電流値Ic
s5=0を出力するようにする。以下に、従来例と同様
に<スリープ状態>と<作動状態>に分けて説明する。
【0018】<スリープ状態>まず、電流増幅手段10
の出力電流値Io=0としたい場合の動作を説明する。
この場合、従来例で示したように可変電流源1からは漏
洩電流値Irが出力される。漏洩電流値Irは、電流増
幅手段10に流れる電流と漏洩電流減衰装置30に流れ
る電流の和であり、(式6)で表せる。 Ir=Iin+I31 ・・・(式6) ただし、Iin:電流増幅手段10に流れる電流値 I31:漏洩電流減衰装置30に流れる電流値
【0019】ここで、漏洩電流減衰装置30のトランジ
スタ7のエミッタ電位をVaとすると、Vaは可変電流
源5と抵抗6により(式7)で表せる。 Va=Ics5*R6 ・・・(式7) ただし、Ics5:可変電流源5の出力電流値 R6:抵抗6の抵抗値 この時、漏洩電流減衰装置30の可変電流源5の電流値
Ics5=0と設定していることより、Va=0となり
トランジスタ7は、エミッタが接地する。そして、漏洩
電流減衰装置30に電流値I31が分流するようにな
り、(式8)で表せる。 I31=m*Ib7 ・・・(式8) ただし、Ib7:トランジスタ7のベース電流値 m:トランジスタ7と並列接続するトランジスタ数
【0020】一方、電流増幅手段10に流れる電流値I
inは、トランジスタ2のベース電流とコレクタ電流お
よびトランジスタ3のベース電流となることより、(式
9)で表せる。 Iin=Ib2+Ic2+n*Ib3 ・・・(式9) ただし、Ib2:トランジスタ2のベース電流値 Ic2:トランジスタ2のコレクタ電流値 Ib3:トランジスタ3のベース電流値 n:トランジスタ3と並列接続するトランジスタ数 そして、トランジスタ2およびトランジスタ3が同一特
性であり、電流利得がhfeとすると、(式9)は(式
10)で表せる。 Iin=(1+hfe+n)*Ib23 ・・・(式10) ただし、hfe:電流利得 Ib23:トランジスタ2およびトランジスタ3のベー
ス電流
【0021】よって、電流増幅手段10の入力電流値I
inをゼロにするには、(式6)(式8)(式10)よ
り、(式11)が必要条件となる。 m*Ib7≧(1+hfe+n)*Ib23 ・・・(式11) すなわち、電流増幅手段10の出力電流値Ioを大きく
減衰させるには、トランジスタ7の並列接続数mを大き
くすればよい。
【0022】<作動状態>一方、電流増幅手段10の出
力電流値Ioを得たい場合を説明する。この場合、漏洩
電流減衰装置30の可変電流源5は電流値Ics5を出
力している設定になっている。トランジスタ7のエミッ
タ電位であるVaは(式7)で示したようにIcs5と
抵抗6の抵抗値R6の積で示される。
【0023】可変電流源1の出力電流値Ics1から、
漏洩電流減衰用端子31に分流する電流値I31は、ト
ランジスタ7のエミッタ電位Vaがトランジスタ7をカ
ットオフさせるように、Va=Vbe2≒0.65V と設定
することでゼロとなる。つまり、Ics5*R6=0.65
V となるようにIcs5とR6を設定する。このよう
に、トランジスタ7をカットオフにすると、漏洩電流減
衰装置30に流れる電流I31=0となりIcs1は全
て電流増幅手段10に流れ込むようになり、電流増幅手
段10で設定したn倍の増幅率で出力電流値Ioが得ら
れるようになる。
【0024】以上のように、上記第1の実施の形態によ
れば、<作動状態>において可変電流源1からの出力電
流値Ics1は、すべて電流増幅手段10へ入力され、
電流増幅手段10の出力電流値Ioは、可変電流源1の
電流値Ics1のn倍が得られるようになる。
【0025】(第2の実施の形態2)上記第1の実施の
形態において、<スリープ状態>において漏洩電流Ir
を減衰させるには、漏洩電流減衰装置30のトランジス
タ7のコレクタ電位を決める電圧源が必要であるのに加
え、分流する電流値I31がトランジスタ7を通して抵
抗6に流れることで、トランジスタ7のエミッタ電位V
aが上昇し、電流値I31は減少する方向に働く。その
ため、さらに並列に接続するトランジスタの倍数mを大
きくする必要があり、素子数が増えることが問題とな
る。
【0026】本発明の第2の実施の形態は、上記問題を
解決するものであり、図2にその構成を示す。図2にお
いて、1は可変電流源、10は電流増幅手段、40は漏
洩電流減衰装置である。電流増幅手段10は、トランジ
スタ2と3から構成されており、12は電流増幅手段1
0の入力端子で、13は電流増幅手段10の出力端子で
ある。なお、トランジスタ3は並列にn個接続してい
る。
【0027】漏洩電流減衰装置40は、可変電流源5と
抵抗6とトランジスタ8で構成され、トランジスタ8の
ベースとコレクタが漏洩電流減衰装置40の入力端子4
1と接続されている。なお、トランジスタ8は並列にm
個接続している。可変電流源1は、電流増幅手段10の
入力端子12と漏洩電流減衰装置40の入力端子41に
接続されている。
【0028】上記第2の実施の形態の動作については、
第1の実施の形態と同様であるが、漏洩電流減衰装置4
0のトランジスタ8のコレクタとベースを出力端子41
に接続する構成にして、漏洩電流の減衰能力を上昇させ
たのに加え、電圧源を削除したことを特徴とする。以下
に、<スリープ状態>と<作動状態>に分けて説明す
る。
【0029】<スリープ状態>まず、電流増幅手段10
の出力電流値Io=0としたい場合の動作を説明する。
この場合、可変電流源1の漏洩電流値Irは、電流増幅
手段10に流れる電流と、漏洩電流減衰装置40に流れ
る電流の和となり、(式12)で表せる。 Ir=Iin+I41 ・・・(式12) ただし、Iin:電流増幅手段10に流れる電流値 I41:漏洩電流減衰装置40に流れる電流値
【0030】ここで、漏洩電流減衰装置40のトランジ
スタ8のエミッタ電位をVaとすると、Vaは(式7)
で示したように可変電流源5の出力電流と抵抗6の積で
表せる。この時、漏洩電流減衰装置40の可変電流源5
の電流値Ics5をゼロと設定していることより、Va
=0となり、トランジスタ8は、エミッタが接地する。
そして、漏洩電流減衰装置40に電流値I41が分流す
るようになり、(式13)で表せる。 I41=m*(Ib8+Ic8) =m*(1+hfe)*Ib8 ・・・(式13) ただし、Ib8:トランジスタ8のベース電流値 Ic8:トランジスタ8のコレクタ電流値 m:トランジスタ7と並列接続するトランジスタ数 hfe:トランジスタ8の電流増幅率
【0031】一方、電流増幅手段10に流れる電流値I
inは、(式10)で表せる。よって、電流増幅手段1
0の入力電流値Iinをゼロにするには、(式12)
(式10)(式13)より、(式14)が必要条件とな
る。 m*(1+hfe)*Ib8≧(1+hfe+n)*Ib23 ・・・(式14) すなわち、電流増幅手段10の出力電流値Ioを大きく
減衰させるには、トランジスタ8の並列接続数mを大き
くすればよい。
【0032】<作動状態>一方、電流増幅手段10の出
力電流値Ioを得たい場合を説明する。この場合、漏洩
電流減衰装置40の可変電流源5は、電流値Ics5を
出力している設定になっている。トランジスタ8のエミ
ッタ電位であるVaは、(式7)で示したようにIcs
5と抵抗6の抵抗値R6の積で示される。
【0033】可変電流源1の出力電流値Ics1から、
漏洩電流減衰用端子41に分流する電流値I41は、ト
ランジスタ8のエミッタ電位Vaがトランジスタ8をカ
ットオフさせるようにVa=Vbe2≒0.65V と設定す
ることでゼロとなる。つまり、Ics5*R6=0.65V
となるようにIcs5とR6を設定する。
【0034】このように、トランジスタ8をカットオフ
にすると、漏洩電流減衰装置40に流れる電流I41=
0となり、Ics1は全て電流増幅手段10に流れ込む
ようになり、電流増幅手段10で設定したn倍の増幅率
で出力電流値Ioが得られるようになる。
【0035】以上のように、上記第2の実施の形態によ
れば、第1の実施の形態における漏洩電流減衰装置30
に流れる電流値I31と、第2の実施の形態に示した漏
洩電流減衰装置40に流れる電流値I41とを比較した
場合、(式8)と(式13)から明らかなように、第2
の実施の形態の方が(m*hfe*Ib8)倍だけ増大
されていることがわかる。また、トランジスタ8にかか
る電圧源が不要となる利点がある。
【0036】(実施の形態3)上記第2の実施の形態で
は、漏洩電流減衰装置40に分流する電流値I41がト
ランジスタ8を通して抵抗6に流れることで、トランジ
スタ8のエミッタ電流が上昇し、電流値I41は減少す
る方向に働く。そのため、さらに並列に接続するトラン
ジスタの倍数mを大きくしなければならない問題が残
る。
【0037】本発明の第3の実施の形態は、上記問題を
解決するものであり、その構成を図3に示す。図3にお
いて、1は可変電流源、10は電流増幅手段、50は漏
洩電流減衰装置である。電流増幅手段10は、トランジ
スタ2と3から構成されており、12は電流増幅手段1
0の入力端子で、13は電流増幅手段10の出力端子で
ある。なお、トランジスタ3は並列にn個接続してい
る。
【0038】漏洩電流減衰装置50は、可変電流源5と
抵抗6とトランジスタ9で構成され、トランジスタ9の
エミッタが漏洩電流減衰装置50の入力端子51と接続
されている。なお、トランジスタ9は並列にm個接続し
ている。可変電流源1は、電流増幅手段10の入力端子
12と漏洩電流減衰装置50の入力端子51に接続され
ている。
【0039】上記第3の実施の形態の動作については、
第1の実施の形態と同様であるが、漏洩電流減衰装置5
0のトランジスタ9のエミッタを漏洩電流減衰装置50
の入力端子51に接続し、可変電流源5と抵抗6により
ベース電位を制御する構成で、漏洩電流の減衰能力を上
昇させたことに特徴がある。以下に、<スリープ状態>
と<作動状態>に分けて説明する。
【0040】<スリープ状態>まず、電流増幅手段10
の出力電流値Io=0としたい場合の動作を説明する。
この場合、可変電流源1の漏洩電流値Irは、電流増幅
手段10に流れる電流と、漏洩電流減衰装置50に流れ
る電流の和となり、(式15)で表せる。 Ir=Iin+I51 ・・・(式15) ただし、Iin:電流増幅手段10に流れる電流値 I51:漏洩電流減衰装置40に流れる電流値
【0041】ここで、漏洩電流減衰装置50のトランジ
スタ9のベース電位をVaとすると、Vaは(式7)で
示したように可変電流源5の出力電流と抵抗6の積で表
せる。この時、漏洩電流減衰装置50の可変電流源5の
電流値Ics5をゼロと設定していることより、Va=
0となり、トランジスタ9は、ベースが接地する。そし
て、漏洩電流減衰装置50に電流値I51が分流するよ
うになり、(式16)で表せる。 I51=m*Ic9 =m*hfe*Ib9 ・・・(式16) ただし、Ic9:トランジスタ9のコレクタ電流値 Ib9:トランジスタ9のベース電流値 m:トランジスタ9と並列接続するトランジスタ数 hfe:トランジスタ9の電流増幅率
【0042】一方、電流増幅手段10に流れる電流値I
inは、(式10)で表せる。よって、電流増幅手段1
0の入力電流値Iinをゼロにするには、(式15)
(式10)(式16)より、(式17)が必要条件とな
る。 m*hfe*Ib9≧(1+hfe+n)*Ib23 ・・・(式17) すなわち、電流増幅手段10の出力電流値Ioを大きく
減衰させるには、トランジスタ9の並列接続数mを大き
くすればよい。
【0043】<作動状態>一方、電流増幅手段10の出
力電流値Ioを得たい場合を説明する。この場合、漏洩
電流減衰装置50の可変電流源5は、電流値Ics5を
出力している設定になっている。トランジスタ9のベー
ス電位であるVaは、(式7)で示したようにIcs5
と抵抗6の抵抗値R6の積で示される。
【0044】可変電流源1の出力電流値Ics1から、
漏洩電流減衰用端子51に分流する電流値I51は、ト
ランジスタ9のベース電位Vaがトランジスタ9をカッ
トオフさせるようにVa=Vbe2≒0.65V と設定する
ことでゼロとなる。つまり、Ics5*R6=0.65V と
なるようにIcs5とR6を設定する。
【0045】このように、トランジスタ9をカットオフ
にすると、漏洩電流減衰装置50に流れる電流値I51
=0となり、Ics1は全て電流増幅手段10に流れ込
むようになり、電流増幅手段10で設定したn倍の増幅
率で出力電流値Ioが得られるようになる。
【0046】以上のように、上記第3の実施の形態によ
れば、第1の実施の形態における漏洩電流減衰装置30
に流れる電流値I31と、第3の実施の形態に示した漏
洩電流減衰装置50に流れる電流値I51とを比較した
場合、(式8)と(式16)から明らかなように、第3
の実施の形態の方がhfe倍だけ増大されていることが
わかる。また、トランジスタにかかる電圧源は不要とな
る利点がある。さらに、漏洩電流減衰装置50に分流す
る電流値I51は、トランジスタ9を通してコレクタへ
流れるため、第1および第2の実施の形態で問題とした
漏洩電流減衰装置へ分流する電流の低下を改善すること
ができる利点がある。
【0047】
【発明の効果】上記実施の形態より明らかなように、第
1の発明は、漏洩電流減衰装置は抵抗と電流源により得
られた電圧によりトランジスタの動作を制御し、その電
圧をゼロとするスリープ状態においては、制御のための
電流を必要とせず、トランジスタのエミッタ電位を接地
状態としトランジスタのベースに漏洩電流を分流させ減
衰させることができる。また、抵抗と電流源により得ら
れた電圧でトランジスタをカットオフさせることによ
り、電流増幅状態においては漏洩電流減衰装置に電流が
分流することがなくなり、従来例で生じていた抵抗に分
流する分の設定電流のずれによる出力電流の変化をなく
す効果を有する。
【0048】第2および第3の発明は、上記第1の発明
で用いたトランジスタの接続方法を変えることにより、
漏洩電流の減衰能力をさらに高める効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における漏洩電流減
衰装置の回路図
【図2】本発明の第2の実施の形態における漏洩電流減
衰装置の回路図
【図3】本発明の第3の実施の形態における漏洩電流減
衰装置の回路図
【図4】従来の漏洩電流対策の回路図
【図5】従来の漏洩電流対策の別の回路図
【符号の説明】
1 可変電流源 2 トランジスタ 3 トランジスタ 4 電圧源 5 可変電流源 6 抵抗 7 トランジスタ 8 トランジスタ 9 トランジスタ 10 電流増幅手段 12 電流増幅手段10の入力端子 13 電流増幅手段10の出力端子 20 抵抗 21 トランジスタ 22 抵抗 23 可変電流源 30 漏洩電流減衰装置 31 漏洩電流減衰装置30の入力端子 40 漏洩電流減衰装置 41 漏洩電流減衰装置40の入力端子 50 漏洩電流減衰装置 51 漏洩電流減衰装置50の入力端子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 抵抗と、前記抵抗に電流を供給する電流
    源と、前記抵抗と電流源により得られた電圧をエミッタ
    入力とするトランジスタとを備え、前記トランジスタの
    コレクタを電圧源に接続し、ベースを入力とする漏洩電
    流減衰装置。
  2. 【請求項2】 前記トランジスタにかかる電圧源を用い
    ず、トランジスタをダイオード接続し、コレクタおよび
    ベースを入力とする構成にした請求項1記載の漏洩電流
    減衰装置。
  3. 【請求項3】 前記トランジスタにかかる電圧源を用い
    ず、前記電流源により得られた電圧をトランジスタのベ
    ース入力とし、エミッタを入力とする構成にした請求項
    1記載の漏洩電流減衰装置。
JP15497997A 1997-06-12 1997-06-12 漏洩電流減衰装置 Expired - Fee Related JP3788660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15497997A JP3788660B2 (ja) 1997-06-12 1997-06-12 漏洩電流減衰装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15497997A JP3788660B2 (ja) 1997-06-12 1997-06-12 漏洩電流減衰装置

Publications (2)

Publication Number Publication Date
JPH114537A true JPH114537A (ja) 1999-01-06
JP3788660B2 JP3788660B2 (ja) 2006-06-21

Family

ID=15596064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15497997A Expired - Fee Related JP3788660B2 (ja) 1997-06-12 1997-06-12 漏洩電流減衰装置

Country Status (1)

Country Link
JP (1) JP3788660B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531459A (ja) * 2004-03-31 2007-11-01 アナログ デバイセス インコーポレーテッド 差動段電圧オフセットトリム回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531459A (ja) * 2004-03-31 2007-11-01 アナログ デバイセス インコーポレーテッド 差動段電圧オフセットトリム回路

Also Published As

Publication number Publication date
JP3788660B2 (ja) 2006-06-21

Similar Documents

Publication Publication Date Title
US5512816A (en) Low-voltage cascaded current mirror circuit with improved power supply rejection and method therefor
KR20010020410A (ko) 선형성 및 대역폭이 개선된 가변 이득 증폭기
JP2002009558A (ja) 高周波増幅器バイアス回路、高周波電力増幅器および通信装置
US20060097709A1 (en) Linear voltage regulator
US4564879A (en) Electronic power overload protection circuit
EP0639894B1 (en) Circuit for limiting the maximum current supplied to a load by a power transistor
JPH114537A (ja) 漏洩電流減衰装置
US4451800A (en) Input bias adjustment circuit for amplifier
US6750720B1 (en) High-frequency amplifier
KR100556192B1 (ko) 달링톤 증폭기의 온도 보상 회로
JPH0136591B2 (ja)
KR101258281B1 (ko) 전압-전류 변환기 및 변환하기 위한 방법
JP4413225B2 (ja) 電流ミラー
JP3130801B2 (ja) アッテネータ付エミッタ接地型増幅回路
JP3850799B2 (ja) 可調増幅器に対して指数的な先行歪みを与えるための回路構造
JPH10294628A (ja) 高周波増幅器
JP2002252528A (ja) 高速セトリング時間をベース電流で補償した、改良されたab級の高速入力ステージ
JPH0227622Y2 (ja)
JP2001509992A (ja) 低電力高線形性対数線形制御の方法および装置
JPH0537530Y2 (ja)
JPH0366214A (ja) 高周波電力増幅回路
JPH06138957A (ja) Mos抵抗回路
KR940004746B1 (ko) 과도응답억제겸용 가변임피던스회로
JPS6161287B2 (ja)
JPH10303701A (ja) 容量回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees