JPH114535A

JPH114535A - 保護用回路及び複合型保護用デバイス

Info

Publication number: JPH114535A
Application number: JP9173279A
Authority: JP
Inventors: Shinichi Osada; 慎一長田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-06-12
Filing date: 1997-06-12
Publication date: 1999-01-06

Abstract

(57)【要約】【課題】ヒューズ機能素子の一過性的過電圧への過剰
反応による不測断線防止と被保護回路の過電圧保護を図
る。【解決手段】電源Ｅと被保護回路Ｐの間に配設される
過電流保護用のヒューズ機能素子５の入力側をバリスタ
素子７を介してコモン４の側に接続し、サージ電圧が入
力２に到来したときに、バリスタ素子７が直ちに導通
し、サージ電圧による電流がヒューズ機能素子５を殆ど
流れることなく入力からコモンへ流れるようにして、ヒ
ューズ機能素子５がサージ電圧に過剰反応して断線する
ことを阻止するとともに、バリスタ素子７による過電圧
の吸収により被保護回路Ｐを過電圧から保護する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、電子回路を過電
圧から保護するための保護用回路及び複合型保護用デバ
イスに関し、詳しくは、電子機器の基板等に設けられた
電子回路を過電圧から保護するための保護用回路及び複
合型保護用デバイスに関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】電子機
器や回路基板でときとして発生する不慮の回路ショート
（電気的短絡現象）などに伴う過電流（過大電流）は、
そのまま放置されると正常な電子回路を破壊・損傷した
り、あるいは、火災発生の原因となったりする。そこ
で、これを防止するために過電流保護用の素子が用いら
れている。なお、過電流保護用の素子としては、バイメ
タル型素子やＰＴＣサーミスタの他、ヒューズ、ヒュー
ズ抵抗、ＩＣＰ（ＩＣプロテクタ）などのように、過電
流により断線するヒューズ機能素子がある。

【０００３】バイメタル型素子は、熱膨張係数の異なる
２種の金属を貼り合わせた金属接合体と接点開閉機構を
備え、過電流により金属接合体が昇温する際に、熱膨張
係数の相違に起因して生じる金属接合体のたわみで接点
が開放されて過電流を断つことにより過電流保護機能を
発揮する。しかし、バイメタル型素子は、小型化やチッ
プ化等が困難であることから、主に大電流用途に使用が
限定されて、利用範囲が狭い。

【０００４】また、ＰＴＣサーミスタは、例えば、チタ
ン酸バリウムを主成分とするセラミック体やカーボン有
機抵抗体のＰＴＣ特性を利用したものである。すなわち
過電流がＰＴＣサーミスタを流れてＰＴＣサーミスタの
温度が上昇し、キュリー点に達するとＰＴＣサーミスタ
の抵抗値が急激に増大（通常は３桁増大）して過電流を
自動的に低減させることにより、過電流保護機能を発揮
するものである。しかし、ＰＴＣサーミスタは設置箇所
の温度環境変化により過電流抑制ポイントが変動するた
め、温度環境安定性が必ずしも十分ではなく、また電流
を完全に断てないので、過電流保護能力が不十分であ
る。

【０００５】ヒューズ機能素子は、過電流によるジュー
ル熱で金属体や抵抗体が溶断し、自らが断線して過電流
を遮断することにより過電流保護機能を発揮するもので
あり、小電流用途から大電流用途まで広く用いられてい
る。また、このヒューズ機能素子は、設置箇所の温度環
境変化の影響を受けにくく、温度環境安定性に優れ、過
電流を完全に断つことができるため、過電流保護能力に
も優れている。なお、ヒューズ抵抗は、例えば図８に示
すように、セラミック基体５１に形成された抵抗パター
ン５２に、易溶断域として狭幅部５３を設け、過電流が
流れた場合に狭幅部５３が急激に温度上昇して溶断する
ようにしたものである。なお、抵抗パターン５２は、通
常、樹脂材料やガラス系材料で被覆されており、全体が
角形チップ形状のものもある。また、ＩＣＰもヒューズ
用の金属体やヒューズ抵抗用の抵抗パターンを利用して
いる。

【０００６】ところで、上述のように、ヒューズ機能素
子は優れた過電流保護機能を有してはいるが、一過性の
過電圧に過剰反応して不測の断線を起こす（誤動作す
る）場合がある。すなわち、ヒューズ機能素子には、モ
ータやリレーの起動時や、ノイズの誘導、誘導雷等によ
り生じるサージ電圧（過電圧）が短時間加わることがあ
るが、このような一過性のサージ電圧にヒューズ機能素
子が過剰反応し断線してしまう場合がある。火災等の事
故の起こる可能性のない一過性のサージ電圧でヒューズ
機能素子が断線してしまうと、稼働中、停止の必要がな
いにもかかわらず、ヒューズ機能素子による保護対策が
とられている電子機器やシステムが動作を停止してしま
うという不都合が生じる。

【０００７】本願発明は、上記問題点を解決するもので
あり、過電流保護用のヒューズ機能素子が一過性の過電
圧に過剰反応して不測の断線を引き起こすことを阻止す
るとともに、被保護回路を過電圧から保護することが可
能な保護用回路、及び、複合型保護用デバイスを提供す
ることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本願発明の保護用回路は、入力が電源の給電ライン
とつながり、出力が被保護回路の受電ラインとつながる
とともに、入・出力間に過電流により断線するヒューズ
機能素子が接続されている保護用回路において、前記ヒ
ューズ機能素子の入力側が、過電圧を吸収するバリスタ
素子を介して、電源あるいは被保護回路の共通ラインと
つながるコモン側に接続されていることを特徴としてい
る。

【０００９】また、本願発明の複合型保護用デバイス
は、電源の給電ラインに接続される入力端子と、被保護
回路の受電ラインに接続される出力端子と、電源あるい
は被保護回路の共通ラインに接続されるコモン端子の３
つの外部接続用端子を備えており、かつ、入力端子と出
力端子の間に接続され、過電流により断線するヒューズ
機能素子と、入力端子とコモン端子の間に接続され、過
電圧を吸収するバリスタ素子とを具備することを特徴と
している。

【００１０】また、ヒューズ機能素子用の可溶体が、バ
リスタ素子用のバリスタ特性を有するセラミック体に形
成されていることを特徴としている。

【００１１】また、ヒューズ機能素子用の可溶体が形成
されたセラミック体と、バリスタ素子用のバリスタ特性
を有するセラミック体が積層一体化されているセラミッ
クチップの表面に、バリスタ特性を有するセラミック体
の一方側と可溶体の一方側の両方にコンタクトする入力
端子と、可溶体の他方側にコンタクトする出力端子と、
バリスタ特性を有するセラミック体の他方側にコンタク
トしているが、可溶体にはコンタクトしていないコモン
端子がそれぞれ形成されていることを特徴としている。

【００１２】また、ヒューズ機能素子用の可溶体が形成
されたセラミック体の表面側及び裏面側に、バリスタ素
子用のバリスタ特性を有するセラミック体がそれぞれ配
設されていることを特徴としている。

【００１３】また、バリスタ特性を有するセラミック体
が、少なくとも酸化亜鉛及びチタン酸ストロンチウムを
主成分とするセラミックからなるものであることを特徴
としている。

【００１４】

【作用】本願発明が、被保護回路に対する保護機能を発
揮する際の作用を図面を参照しながら説明する。図１，
図２に示すように、本願発明（請求項１）の保護用回路
１により被保護回路Ｐの保護を行う場合、回路の入力２
を電源Ｅの給電ラインＥａに接続し、回路の出力３を被
保護回路Ｐの受電ラインＰａと接続するとともに、回路
のコモン４を電源Ｅ又は被保護回路Ｐの共通ラインＥ
ｅ，Ｐｅと接続する。この保護用回路１の入力２と出力
３の間にはヒューズ機能素子５（又はヒューズ機能素子
６）が接続されているとともに、ヒューズ機能素子５，
６の入力側が、過電圧を吸収するバリスタ素子７を介し
て、回路のコモン４の側に接続されている。なお、図１
の保護用回路１の場合、ヒューズ機能素子５はヒューズ
記号Ｆのみで示されるようにヒューズであるのに対し、
図２の保護用回路１の場合、ヒューズ機能素子６はヒュ
ーズ記号Ｆと抵抗記号Ｒの両方で示されるヒューズ抵抗
である。ヒューズ機能素子６におけるヒューズ記号Ｆが
抵抗パターンにおける易溶断域に相当している。図１の
回路も図２の回路も回路動作に特別の差異はない。

【００１５】平常時は、ヒューズ機能素子５，６を経
て、電源Ｅから被保護回路Ｐへの給電が適当範囲の電流
量で行われる。しかし、被保護回路Ｐの回路ショートな
どにより過電流（大電流）が流れる異常事態が発生する
と、保護用回路１のヒューズ機能素子５，６にも過電流
が流れ、ヒューズ機能素子５，６はジュール熱で溶断し
て断線する。そして、ヒューズ機能素子５，６が断線す
ると、電源Ｅから被保護回路Ｐへの給電がストップし、
過電流状態が解消される。

【００１６】また、保護用回路１の入力にサージ電圧
（一過性の過電圧）が到来した場合は、一時的に大きな
電流が流れる。しかし、保護用回路１では、サージ電圧
が到来すると、バリスタ素子７が直ちに導通してサージ
電圧による一時的な過電流がヒューズ機能素子５，６に
は流れず、入力２からコモン４に流れる。すなわち、バ
リスタ素子７がサージ電圧を吸収する。このように、保
護用回路１においては、サージ電圧が到来してもヒュー
ズ機能素子５，６に大きな電流が流れることはなく、ヒ
ューズ機能素子５，６が一過性の過電圧に過剰反応して
断線することを防止することができる。また、バリスタ
素子７がサージ電圧を吸収することにより、被保護回路
Ｐを過電圧から保護することができる。

【００１７】なお、この保護用回路１においては、バリ
スタ素子７がヒューズ機能素子５，６の入力側とコモン
４の間に接続されているので上記の効果を得ることがで
きるが、仮に、図７に示すように、バリスタ素子７がヒ
ューズ機能素子５の出力側とコモン４の間に接続されて
いる場合には、サージ電圧の到来と同時にバリスタ素子
７は導通するが、電流はヒューズ機能素子５を経由して
コモン４へ流れるため、場合によってはヒューズ機能素
子５の断線が発生する。

【００１８】さらに、本願発明（請求項２）の複合型保
護用デバイスは、図１，図２に示す等価回路を有してい
るので、上述の保護用回路１と同様に作用して保護機能
を発揮する。また、複合型保護用デバイスにより被保護
回路の保護を行うにあたっては、３つの外部接続用端子
を電源あるいは被保護回路と接続するだけで足りるた
め、複雑な構成を必要とせず、被保護回路を、過電流及
び過電圧から確実に保護することができる。

【００１９】また、本願発明（請求項３）の複合型保護
用デバイスのように、ヒューズ機能素子用の可溶体を、
バリスタ素子用のバリスタ特性を有するセラミック体に
形成した場合、ヒューズ機能素子用の基板が不要とな
り、回路保護のための構成を簡略化することが可能にな
る。

【００２０】また、本願発明（請求項４）の複合型保護
用デバイスのように、ヒューズ機能素子用の可溶体が形
成されたセラミック体とバリスタ素子用のバリスタ特性
を有するセラミック体を積層することにより形成される
セラミックチップの表面に、入力端子、出力端子及びコ
モン端子を形成するようにした場合、積層構造により小
型化を図ることが可能になるとともに、セラミックチッ
プを多数個、同時に製造することが可能になり、生産性
を向上させることができる。

【００２１】また、本願発明（請求項５）の複合型保護
用デバイスのように、ヒューズ機能素子用の可溶体が形
成されたセラミック体の両面側に、バリスタ素子用のバ
リスタ特性を有するセラミック体を配設するようにした
場合、バリスタ素子を構成するセラミック部分の厚みや
体積の微調整を行うことが可能になり、バリスタ電圧や
電流容量の精密なコントロールを行うことが可能にな
る。

【００２２】また、本願発明（請求項６）の複合型保護
用デバイスのように、バリスタ特性を有するセラミック
体として、酸化亜鉛及びチタン酸ストロンチウムを少な
くとも主成分とするセラミックを用いた場合、バリスタ
特性を向上させ、本願発明をより実効あらしめることが
できる。

【００２３】

【発明の実施の形態】以下、本願発明の実施形態を示し
て、その特徴とするところをさらに詳しく説明する。［実施形態１］図３は、本願発明の一実施形態にかかる
複合型保護用デバイス（以下、適宜「デバイス」と略
記）を示す斜視図、図４はデバイスを分解して示す分解
斜視図である。なお、この実施形態のデバイスの等価回
路は、図１あるいは図２に示す回路と同じである。

【００２４】図３及び図４に示すように、デバイス１０
は、セラミックチップ１１と、セラミックチップ１１の
表面に配設された入力端子１４と、出力端子１５と、コ
モン端子（アース端子）１６とを備えて構成されてい
る。そして、上記のセラミックチップ１１は、アルミナ
等の化学的安定性、機械的強度及び耐熱性などに優れた
絶縁性のセラミック基板（セラミック体）１２と酸化亜
鉛及びチタン酸ストロンチウムを少なくとも主成分とす
るバリスタ素子用のセラミック体１３とを積層して一体
化することにより形成されている。また、絶縁性セラミ
ック基板１２の表面には、ヒューズ機能素子５，６（図
１，図２）用の可溶体パターン１７が形成されており、
入力端子１４は、可溶体パターン１７の一方側（一端
側）１７ａと、セラミック体１３の一方側（一端側）１
３ａの両方にコンタクトするよう形成されている。出力
端子１５は、可溶体パターン１７の他方側（他端側）１
７ｂにコンタクトするよう形成され、またコモン端子１
６はセラミック体１３の他方側（他端側）１３ｂにはコ
ンタクトしているが、可溶体パターン１７にはコンタク
トしないように形成されている。

【００２５】ヒューズ機能素子５が、図１に示すよう
に、ヒューズ記号Ｆのみで示されるヒューズである場
合、可溶体パターン１７は、例えばＡｕ，Ｎｉ，Ｃｕ又
はこれらの金属の合金からなる抵抗値１Ω以下の金属パ
ターンである。また、ヒューズ機能素子６が、図２に示
すように、ヒューズ記号Ｆと抵抗記号Ｒの両方で示され
るヒューズ抵抗である場合、可溶体パターン１７は、例
えば抵抗値０．１Ω〜１ｋΩの抵抗パターンであって、
サーメット，カーボン等からなり、パターンの少なくと
も一部に、一定以上の電流が流れた際にジュール熱で速
やかに溶断することになる易溶断域が設けられた構成を
有している。易溶断域は、パターンの一部又は全部を、
幅狭化（細線化）したり、鉛などの良溶断材で形成した
りすることにより設けられる。

【００２６】また、デバイス１０は、例えば、以下のよ
うな方法により製造される。まず、セラミック基板１２
の表面に、可溶体パターン１７をフォトリソグラフィ技
術等を利用したパターン形成方法により形成する。すな
わち、スクリーン印刷や、選択メッキ、あるいはスパッ
タリング等の薄膜技術を利用して可溶体パターン１７を
形成する。次に、セラミック基板１２の可溶体パターン
形成面に、少なくとも酸化亜鉛及びチタン酸ストロンチ
ウムを主成分とするバリスタ特性を有するセラミック体
用の原料スラリを上塗りし、焼成してセラミックチップ
１１を得る。

【００２７】なお、焼成前のセラミック基板１２がグリ
ーンシートであれば、焼成することにより、セラミック
基板１２とバリスタ特性を有するセラミック体１３との
接合が強固で、密着性が十分なセラミックチップ１１を
得ることができる。また、通常は、数インチ角の大きな
シート状セラミック基板を用い、これを焼成した後、ダ
イシング等の手法で切断、分割し、個々のセラミックチ
ップ１１を得た後、セラミックチップ１１の表面に、適
当な導電材料で入力端子１４、出力端子１５、コモン端
子（アース端子）１６を形成することにより、一度に数
百個のデバイス１０を同時に得ることができる。

【００２８】次に、以上の構成のデバイス１０による被
保護回路Ｐの過電流過電圧保護動作を説明する。デバイ
ス１０により被保護回路Ｐの保護を行う場合、図１〜図
４に示すように、入力２としての入力端子１４を電源Ｅ
の給電ラインＥａに接続し、出力３としての出力端子１
５を被保護回路Ｐの受電ラインＰａに接続するととも
に、コモン４としてのコモン端子１６を電源Ｅあるいは
被保護回路Ｐの共通ラインＥｅ，Ｐｅに接続する。

【００２９】このようにして、デバイス１０を電源Ｅと
被保護回路Ｐの間に設けた場合、被保護回路Ｐの回路シ
ョートなどにより異常な過電流が流れると、可溶体パタ
ーン１７がジュール熱で溶断し、ヒューズ機能素子５，
６が断線して、電源Ｅから被保護回路Ｐへの給電が停止
し、過電流状態が解消される。

【００３０】また、デバイス１０の入力端子１４にサー
ジ電圧（一過性の過電圧）が到来した場合は、バリスタ
素子７が直ちに導通し、サージ電圧による一時的な過電
流は、可溶体パターン１７を通らずに入力端子１４から
コモン端子１６に流れる。このように、サージ電圧が到
来しても可溶体パターン１７に電流が流れることはな
く、可溶体パターン１７がサージ電圧に過剰反応して断
線することを防止することができる。また、バリスタ素
子７がサージ電圧を吸収することにより、被保護回路Ｐ
を過電圧から保護することができる。

【００３１】また、このデバイス１０によれば、３つの
端子（入力端子１４、出力端子１５、コモン端子（アー
ス端子）１６）を電源Ｅあるいは被保護回路Ｐと接続す
るだけでよいので、被保護回路の十分な過電流・過電圧
保護を、容易かつ確実に実現することができる。また、
セラミックチップ１１が積層タイプであることから、デ
バイス１０の小型化を図ることが可能になり、しかも、
セラミックチップ１１を多数個同時に製造することが可
能で、コストダウンを図ることができる。

【００３２】［実施形態２］次に、本願発明の他の実施
形態について説明する。図５は、本願発明の他の実施形
態にかかる複合型保護用デバイス２０を示す斜視図であ
る。このデバイス２０は、ヒューズ機能素子用の可溶体
パターン１７をバリスタ素子用のバリスタ特性を有する
セラミック体に形成するとともに、可溶体パターンが形
成されたセラミック体の両面側にバリスタ素子用のバリ
スタ特性を有するセラミック体を配設することにより形
成されている。なお、その他の構成は、等価回路や過電
流・過電圧保護機能なども含めて前述の実施形態１と実
質的に同様であるから、構成の異なる部分だけを説明
し、他の部分の説明は省略する。

【００３３】図５及び図６を参照しつつ、デバイス２０
を構成するセラミックチップ２１の製造方法及び構成を
以下に説明する。酸化亜鉛及びチタン酸ストロンチウム
を少なくとも主成分とする厚み数μｍ〜数十μｍのバリ
スタ特性を有するセラミックグリーンシートを複数枚準
備する。そして、図６に示すように、その中の１枚のセ
ラミックグリーンシート２２の表面に、上記実施形態１
の場合と同様に、ヒューズ機能素子用の可溶体パターン
１７を形成した後、上下両側に、可溶体パターンを形成
していないセラミックグリーンシート２３を配設して圧
着し、焼成することにより、接合が強固で密着性の良好
なセラミックチップ２１（図５）が得られる。

【００３４】そして、このセラミックチップ２１に、３
つの端子（入力端子１４、出力端子１５、コモン端子
（アース端子）１６）を形成することにより、デバイス
２０（図５）が完成する。なお、実際に製造する場合に
は、実施形態１の場合と同様に、数百個分のセラミック
チップを同時に製造することができる。なお、可溶体パ
ターンを形成していないセラミックグリーンシート２３
には、必要に応じて内部電極を形成して低バリスタ電圧
特性の内部電極型のバリスタ素子とすることも可能であ
る。

【００３５】このデバイス２０においては、バリスタ素
子用のセラミック体が可溶体パターンの基板を兼ねてい
るので、コスト低減及び製品の小型化を図ることができ
る。また、バリスタ特性を有するセラミック体を多数積
層することにより、セラミックチップを形成するように
した場合、積層数の調整や内部電極の形成等によって、
バリスタ素子のバリスタ特性を有するセラミック部分の
厚みや体積の微調整を行うことが可能になるので、バリ
スタ電圧や電流容量の精密なコントロールを行うことが
可能になる。

【００３６】なお、実施形態１では、ヒューズ機能素子
用の可溶体パターンが非バリスタ特性を有するセラミッ
ク体に形成されている場合について説明したが、可溶体
パターンがバリスタ特性を有するセラミック体に形成さ
れた構成とすることも可能である。また、実施形態２で
は、ヒューズ機能素子用の可溶体パターンがバリスタ特
性を有するセラミック体に形成されていたが、可溶体パ
ターンが非バリスタ特性を有するセラミック体に形成さ
れた構成とすることも可能である。

【００３７】本発明はさらにその他の点においても上記
実施形態に限定されるものではなく、セラミック体の成
分、可溶体パターン形成材料、デバイスの製造工程など
に関し、発明の要旨の範囲内において、種々の応用、変
形を加えることが可能である。

【００３８】

【発明の効果】上述したように、本願発明（請求項１）
の保護用回路は、ヒューズ機能素子の入力側がバリスタ
素子を介してコモン側に接続されており、一過性の過電
圧が入力に到来した場合に、バリスタ素子が直ちに導通
し、一過性の過電圧による電流がヒューズ機能素子を殆
ど流れることなく、入力からコモンへ流れるので、ヒュ
ーズ機能素子が一過性の過電圧に過剰反応して断線する
ことを防止することができる。また、バリスタ素子によ
る過電圧の吸収により、被保護回路を過電圧から十分に
保護することができる。

【００３９】さらに、本願発明（請求項２）の複合型保
護用デバイスは、上の本願発明の保護用回路と同様の等
価回路を有しているので、ヒューズ機能素子が一過性の
過電圧に過剰反応して断線することを阻止することがで
きるとともに、複合型保護用デバイスにより被保護回路
の保護を行うにあたっては、３つの外部接続用端子を電
源あるいは被保護回路と接続するだけで足りるため、複
雑な構成を必要とせずに、被保護回路を、過電流、過電
圧から確実に保護することができる。

【００４０】また、本願発明（請求項３）の複合型保護
用デバイスのように、ヒューズ機能素子用の可溶体を、
バリスタ素子用のバリスタ特性を有するセラミック体に
形成した場合、ヒューズ機能素子用の基板が不要とな
り、コストダウンや製品の小型化を図ることができる。

【００４１】また、本願発明（請求項４）の複合型保護
用デバイスのように、ヒューズ機能素子用の可溶体が形
成されたセラミック体とバリスタ素子用のバリスタ特性
を有するセラミック体が積層一体化されてなるセラミッ
クチップの表面に、入力端子、出力端子及びコモン端子
を形成するようにした場合、積層構造により小型化を図
ることが可能になるとともに、セラミックチップを多数
個、同時に製造することが可能になり、生産性を向上さ
せることができる。

【００４２】また、本願発明（請求項５）の複合型保護
用デバイスのように、ヒューズ機能素子用の可溶体が形
成されたセラミック体の両面側に、バリスタ素子用のバ
リスタ特性を有するセラミック体を配設するようにした
場合、バリスタ素子を構成するセラミック部分の厚みや
体積の微調整を行うことが可能になり、バリスタ電圧や
電流容量の精密なコントロールを行うことができる。

【００４３】また、本願発明（請求項６）の複合型保護
用デバイスのように、バリスタ特性を有するセラミック
体として、少なくとも酸化亜鉛及びチタン酸ストロンチ
ウムを主成分とするセラミックを用いた場合、バリスタ
特性を向上させ、本願発明をより実効あらしめることが
できる。

【図面の簡単な説明】

【図１】本願発明の一実施形態にかかる保護用回路を示
す電気回路図である。

【図２】本願発明の他の実施形態にかかる保護用回路を
示す電気回路図である。

【図３】本願発明の一実施形態にかかる複合型保護用デ
バイスを示す斜視図である。

【図４】本願発明の一実施形態にかかる複合型保護用デ
バイスを分解して示す斜視図である。

【図５】本願発明の他の実施形態にかかる複合型保護用
デバイスの全体を示す斜視図である。

【図６】本願発明の他の実施形態にかかる複合型保護用
デバイスを構成するセラミックチップの製造工程を示す
斜視図である。

【図７】保護用回路の参考例を示す図である。

【図８】ヒューズ抵抗の一例を示す斜視図である。

【符号の説明】

１保護用回路２入力３出力４コモン５，６ヒューズ機能素子７バリスタ素子１０，２０複合型保護用デバイス（デバイス）１１，２１セラミックチップ１２セラミック基板１３セラミック体１３ａセラミック体の一方側（一端側）１３ｂセラミック体の他方側（他端側）１４入力端子１５出力端子１６コモン端子（アース端子）１７可溶体パターン１７ａ可溶体パターンの一方側（一端側）１７ｂ可溶体パターンの他方側（他端側）２２可溶体パターンを形成したセラミックグ
リーンシート２３可溶体パターンを形成していないセラミ
ックグリーンシートＥ電源Ｐ被保護回路Ｅａ給電ラインＰａ受電ラインＥｅ，Ｐｅ共通ラインＦヒューズ記号Ｒ抵抗記号

Claims

【特許請求の範囲】

【請求項１】入力が電源の給電ラインとつながり、出力
が被保護回路の受電ラインとつながるとともに、入・出
力間に過電流により断線するヒューズ機能素子が接続さ
れている保護用回路において、前記ヒューズ機能素子の入力側が、過電圧を吸収するバ
リスタ素子を介して、電源あるいは被保護回路の共通ラ
インとつながるコモン側に接続されていることを特徴と
する保護用回路。
【請求項２】電源の給電ラインに接続される入力端子
と、被保護回路の受電ラインに接続される出力端子と、
電源あるいは被保護回路の共通ラインに接続されるコモ
ン端子の３つの外部接続用端子を備えており、かつ、入力端子と出力端子の間に接続され、過電流により断線
するヒューズ機能素子と、入力端子とコモン端子の間に接続され、過電圧を吸収す
るバリスタ素子とを具備することを特徴とする複合型保
護用デバイス。
【請求項３】ヒューズ機能素子用の可溶体が、バリスタ
素子用のバリスタ特性を有するセラミック体に形成され
ていることを特徴とする請求項２記載の複合型保護用デ
バイス。
【請求項４】ヒューズ機能素子用の可溶体が形成された
セラミック体と、バリスタ素子用のバリスタ特性を有す
るセラミック体が積層一体化されているセラミックチッ
プの表面に、バリスタ特性を有するセラミック体の一方
側と可溶体の一方側の両方にコンタクトする入力端子
と、可溶体の他方側にコンタクトする出力端子と、バリ
スタ特性を有するセラミック体の他方側にコンタクトし
ているが、可溶体にはコンタクトしていないコモン端子
がそれぞれ形成されていることを特徴とする請求項２又
は３記載の複合型保護用デバイス。
【請求項５】ヒューズ機能素子用の可溶体が形成された
セラミック体の表面側及び裏面側に、バリスタ素子用の
バリスタ特性を有するセラミック体がそれぞれ配設され
ていることを特徴とする請求項３又は４記載の複合型保
護用デバイス。
【請求項６】バリスタ特性を有するセラミック体が、少
なくとも酸化亜鉛及びチタン酸ストロンチウムを主成分
とするセラミックからなるものであることを特徴とする
請求項３，４及び５のいずれかに記載の複合型保護用デ
バイス。