JPH1145126A - 基準電圧発生回路 - Google Patents

基準電圧発生回路

Info

Publication number
JPH1145126A
JPH1145126A JP21552697A JP21552697A JPH1145126A JP H1145126 A JPH1145126 A JP H1145126A JP 21552697 A JP21552697 A JP 21552697A JP 21552697 A JP21552697 A JP 21552697A JP H1145126 A JPH1145126 A JP H1145126A
Authority
JP
Japan
Prior art keywords
transistor
emitter
resistor
base
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21552697A
Other languages
English (en)
Other versions
JP3315060B2 (ja
Inventor
Hiroaki Sakuma
浩昭 佐久間
Masayuki Adachi
誠幸 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP21552697A priority Critical patent/JP3315060B2/ja
Publication of JPH1145126A publication Critical patent/JPH1145126A/ja
Application granted granted Critical
Publication of JP3315060B2 publication Critical patent/JP3315060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】 【課題】 バンドギャップ電圧を利用して温度補償を行
う基準電圧発生回路において、1.2V以上の任意の出力電
圧を得る。 【解決手段】 エミッタ面積比が1であるトランジスタ
Q12 のベース・エミッタ間に新たな抵抗R31 を接続し、
この抵抗R31 とトランジスタQ12 のエミッタ・ベース間
に接続した抵抗R14 の抵抗値の設定により、ベース・エ
ミッタ間圧に起因する負の温度係数項と絶対温度に依存
する正の温度係数項とを調整し、所望の基準電圧を得
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は基準電圧発生回路、
特に半導体集積回路上に形成されバンドギャップ電圧を
利用して温度補償された基準電圧を発生させる基準電圧
発生回路に関する。
【0002】
【従来の技術】半導体集積回路の基準電圧源には、バン
ドギャップ電圧を利用した基準電圧発生回路が使用され
ている。図3は、従来のこの種の基準電圧発生回路の一
例を示す。トランジスタQ11 とトランジスタQ12 のエミ
ッタ面積比はN:1に設定され、各々のコレクタ電流I
C1 とIC2 は、トランジスタQ41 ,Q42 ,抵抗R44 ,R45
で構成されるカレントミラー回路から供給される電流
で、その電流値は等しい。また、トランジスタQ11 のエ
ミッタは抵抗R13 ,抵抗R14 を介して接地され、トラン
ジスタQ12 のエミッタは抵抗R14 を介して接地されてい
る。また、トランジスタQ11 とQ12 の共通のベースには
基準電圧の出力端子OREFが接続されており、この出力端
子OREFにはバッファアンプを形成するトランジスタQ43
のエミッタが接続され、トランジスタQ11 ,Q12 のベー
スに電流を供給するように構成されている。
【0003】図3に示す回路において、トランジスタQ
11 のコレクタ電流IC1 及びトランジスタQ12 のコレク
タ電流IC2 は、q を単位電荷量、T を絶対温度、k をボ
ルツマン定数とすると、 IC1=IC2 =(k・T/q・R13)・In(N) ・・・(1) で表すことができ、IC1 が決定すれば、R13 を求めるこ
とができる。また基準電圧VREFは、トランジスタQ12
ベース・エミッタ間電圧をVBE12 とすると、 VREF=2・IC1・R14+VBE12・・・(2) で表すことができる。上述のようにコレクタ電流IC1
抵抗R13 によって決定する定数であり、VBE12 も定数な
ので、基準電圧VREFは抵抗R14 の値によって決まる。
【0004】また基準電圧の温度特性(∂/∂T)VREFは、
温度変化によってコレクタ電流IC1とベース・エミッタ
間電圧VBE12 が変動するので、 (∂/∂T)VREF=2・R14・(∂/∂T)IC1+(∂/∂T)VBE12 ・・・(3) で表すことができる。ここで、(∂/∂T)IC1 は上述の式
(1)を絶対温度T で微分した式で、これを上記式
(3)に代入すると、 (∂/∂T)VREF=2・(R14/R13)・(k/q)・In(N)+(∂/∂T)VBE12 ・・・(4) で表すことができる。図3に示す回路は、抵抗R13 ,抵
抗R14 が温度特性を持っていたとしても、同一の温度係
数を持つ抵抗を使えば、上述の式(4)の(R14/R13) か
ら、抵抗の温度特性を打ち消し合うことができる特徴を
有している。また、上述の式(4)の右辺第2項のベー
ス・エミッタ間電圧の温度特性(∂/∂T)VBE12は、負の
温度係数を有することが知られており、第1項の値と打
ち消し合い、基準電圧VREFの温度特性を0とすることが
できる。すなわち抵抗R14 の抵抗値を、 R14=-{R13・q/2・k・In(N)}・{(∂/∂T)VBE12}・・・(5) の関係に設定することによって、基準電圧の温度特性を
0とすることができる。例えば、温度特性 (∂/∂T)V
BE12を-2.5mV/k° とするとき、2(R14/R13)・In(N)=29.4
に設定することにより、温度依存性のない基準電圧V
REF=1.205V (シリコンの場合)が得られる。
【0005】
【発明が解決しようとする課題】然しながら従来の基準
電圧発生回路では上述のように、温度補償された(温度
特性 (∂/∂T)VREF=0)の基準電圧を得ようとする場合、
出力基準電圧VREFが約1.2Vに固定されてしまう。また抵
抗R14 を変化させればVREF の値を変化させることがで
きるが、図4に示すように温度特性が変化し、温度特性
0を実現できず、従って1.2V以上の基準電圧を得ようと
する場合、この回路の後段に電圧変換回路を設けなけれ
ばならなくなる等の問題点があった。
【0006】本発明はかかる問題点を解決するためにな
されたものであり、温度特性0において、1.2V以上の任
意の値の基準電圧を発生させる等、所望の温度特性の所
望の基準電圧(1.2V 以上)を発生させることができる基
準電圧発生回路を提供することを目的としている。
【0007】
【課題を解決するための手段】本発明に係わる基準電圧
発生回路は、従来の回路のエミッタ面積比が1であるト
ランジスタQ12 のベース・エミッタ間に新たな抵抗R31
を接続し、この抵抗R31 と抵抗R14 の抵抗値を調整する
こととしたものである。
【0008】このような回路構成とすることで、得られ
る基準電圧VREFは、エミッタ面積比が1であるトランジ
スタQ12 のベース・エミッタ間電圧VBE12 と、エミッタ
・GND 間の抵抗R14 に発生する電圧VR14の和になる。こ
の抵抗R14 に発生する電圧VR14は、抵抗R14 に流れる電
流とその抵抗値とによって定まる。この抵抗R14 に流れ
る電流は、2つのトランジスタQ11 ,Q12 のコレクタ電
流IC1 ,IC2 と、トランジスタQ12 のベース・エミッタ
間に接続した抵抗R31 に流れる電流の総和となる。ベー
ス・エミッタ間電圧VBE12は一定の値なので、ベース・
エミッタ間に接続した抵抗R31 によって抵抗R14 に流れ
る電流の総和を変化させることができる。従って、トラ
ンジスタQ12 のエミッタ・GND 間の抵抗R14 の抵抗値
と、ベース・エミッタ間の抵抗R31の抵抗値とによっ
て、出力される基準電圧VREF を決定できる。
【0009】一方、基準電圧の温度特性(∂/ ∂T) VREF
は、エミッタ面積が1であるトランジスタQ12 のベース
・エミッタ間電圧の温度特性(∂/ ∂T)VBE12と、エミッ
タ・GND 間の抵抗R14 に発生する電圧の温度特性(∂/
∂T)VR14 との和になる。ベース・エミッタ間電圧VBE12
は、上述のように一定の負の温度特性を持つ。またエ
ミッタ・GND 間の抵抗R14 に発生する電圧の温度特性
は、この抵抗R14に流れる電流の温度特性に抵抗値を乗
じたものとなる。この抵抗R14 に流れるコレクタ電流I
C1 ,IC2 は、正の温度特性を有し、エミッタ面積が1
であるトランジスタQ12 のベース・エミッタ間に接続し
た抵抗R31 に流れる電流は、ベース・エミッタ間電圧が
負の温度特性を持っているので電流も負の温度特性を有
する。このことから、コレクタ電流IC1 ,IC2 と、抵抗
31に流れる電流の温度特性は相反する方向へ変化す
る。従って抵抗R31 によって、エミッタ・GND 間に接続
している抵抗R14 に流れる電流の温度特性を制御し、こ
の抵抗R14 に発生する電圧の温度特性を設定することが
できる。上述のようにベース・エミッタ間電圧の温度特
性(∂/ ∂T)VBE12は、負の一定値を取るので、これを打
ち消すように、抵抗R14に発生する電圧の温度特性(∂/
∂T)VR14 を正の同じ値の温度特性に設定すると、出力
される基準電圧の温度特性(∂/ ∂T)VREF は0となる。
【0010】具体的に本発明の基準電圧発生回路は、そ
れぞれのエミッタが電源に接続され、それぞれのエミッ
タ面積比を同じくする1対のトランジスタ41,42で形成
されたカレントミラー回路、それぞれのエミッタ面積比
がN:1でそのベースが共通に接続された1対のトラン
ジスタであって、そのコレクタが前記カレントミラー回
路の基準入力側トランジスタ41とコレクタを共通にする
トランジスタ11及びそのコレクタが前記トランジスタ42
とコレクタを共通にするトランジスタ12、前記トランジ
スタ11,12の共通ベースに接続された出力端子OREF、前
記トランジスタ11のエミッタと前記トランジスタ12のエ
ミッタとの間に接続された抵抗13、前記トランジスタ12
のエミッタとGND との間に接続された抵抗14、前記トラ
ンジスタ12のベースとエミッタとの間に接続された抵抗
31、コレクタが前記電源に接続され、ベースが前記トラ
ンジスタ42,12の共通コレクタに接続されたトランジス
タであって、そのエミッタが前記出力端子OREFに接続さ
れて前記トランジスタ11のベース,前記トランジスタ12
のベース及び前記抵抗31に電流を供給するトランジスタ
43を備え、前記抵抗14,抵抗31の抵抗値の設定により、
トランジスタ12のベース・エミッタ間電圧に起因する温
度係数項と抵抗14に発生する電圧に起因する温度係数項
とを調整し、所望の温度特性で所望の基準電圧を得る構
成を特徴とする。
【0011】また、それぞれのエミッタ面積比がN:1
でそのベースが共通に接続された1対のトランジスタで
あって、そのコレクタがそれぞれ抵抗値を同じくする抵
抗21,22を介して共通電源に接続されたトランジスタ11
及びトランジスタ12、前記トランジスタ11のエミッタと
GND との間に接続された抵抗13、前記基準入力側トラン
ジスタ12のベースとGND との間に接続された抵抗31、ベ
ースが前記トランジスタ11のコレクタに接続され、コレ
クタが前記共通電源に接続され、エミッタがGND に接続
されたトランジスタであって、前記トランジスタ12とエ
ミッタ面積比を同じくするトランジスタ15、前記トラン
ジスタ15のベースとGND との間に接続され、前記抵抗31
とその抵抗値を同じくする抵抗32、前記トランジスタ15
のコレクタに接続された出力端子OREFを備え、前記抵抗
21,抵抗22の抵抗値、及び抵抗31,抵抗32の抵抗値の設
定により、トランジスタ12のベース・エミッタ間電圧に
起因する温度係数項と抵抗22に発生する電圧に起因する
温度係数項とを調整し、所望の温度特性で所望の基準電
圧を得る構成を特徴とする。
【0012】さらにこれらの回路は、半導体集積回路上
に形成された回路であることを特徴とする。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の基準電圧発生回
路の回路構成の一実施形態を示す回路図である。図1に
おいて、11,12はそれぞれのエミッタ面積比がN:
1のトランジスタQ11 ,Q12 、OREFはトランジスタQ
11 ,Q12 の共通ベースに接続された出力端子である。
また、トランジスタQ11 のエミッタは13の抵抗R13
14の抵抗R14 を介して接地され、トランジスタQ12
エミッタは14の抵抗R14 を介して接地されている。ま
た、31はトランジスタQ12 のベース・エミッタ間に設
けられた抵抗R31 、41,42はそれぞれのエミッタ面
積比を同じくしカレントミラー回路を形成する一対のト
ランジスタQ41 ,Q42 、44,45は同じくカレントミ
ラー回路を形成する抵抗R44 ,R45 、43はバッファア
ンプを形成するトランジスタQ43 である。また抵抗R13
の値は、従来技術と同様トランジスタQ11 のコレクタ電
流IC1で決定される。
【0014】図1に示す回路で得られる基準電圧V
REFは、トランジスタQ12 のベース・エミッタ間電圧V
BE12 と、抵抗R14で発生する電圧VR14 の和で決定す
るので、 VREF=VBE12+VR14=VBE12+{(2・IC1)+(VBE12/R31)}・R14・・・(6) で表すことができ、これらの式から抵抗R14 と抵抗R31
の関係は、 R31=(R14・VBE12)/(VREF-VBE12-2・R14・IC1) ・・・(7)となる。
【0015】また得られる基準電圧VREFの温度特性(∂/
∂T)VREF は、 (∂/ ∂T)VREF =(∂/ ∂T)VBE12+{2・(∂/ ∂T)IC1+(1/R31)・(∂/ ∂T)VBE12 }・R14・・・(8) で表すことができ、この式(8)から、抵抗R14 と抵抗
R31 の関係は、 R31={R14・(∂/ ∂T)VBE12}/{(∂/ ∂T)VREF-(∂/ ∂T)VBE12-2・R14・(∂/ ∂T)IC1}・・・(9)となる。 上述の式(6)の基準電圧VREF から導かれた抵抗R14
と抵抗R31 の関係と、上述の式(8)の基準電圧の温度
特性(∂/ ∂T)VREF から導かれた抵抗R14 と抵抗R31
関係とから、抵抗R14 と抵抗R31 が求められる。すなわ
ち式(8)から、 (∂/ ∂T)VREF =2・R14・(∂/ ∂T)IC1+(1+R14/R31)・(∂
/ ∂T)VBE12 ・・・(10)が得られ、ここで、(∂/
∂T)VREF=0 とし、(∂/ ∂T)IC1=α, (∂/ ∂T)VBE12=
β に置き換えると、 R14=-β/{2α+(β/R31)} ・・・(11) また式(6)と式(11)より、 VREF=VBE12+{(2・IC1)+(VBE12/R31)}・-β/{2α+(β/R31)}・・・(12) となり、VREFはR31 とR13 の関数で定めることができ、
またR14 もR31 とR13 の関数で定めることができる。
【0016】またこの回路において、出力される基準電
圧VREFが1.2V以下であると、抵抗R14 または抵抗R31
負の値となるので、得られる基準電圧VREFは1.2V以上の
任意の値となる。
【0017】また応用例として、この回路で任意に設定
した基準電圧の温度特性をある程度変化させることがで
きる。一例として、出力される基準電圧の温度特性(∂/
∂T)VREF を、トランジスタQ12 のベース・エミッタ間
電圧の温度特性(∂/ ∂T)VBE12と等しく設定した場合を
考える。出力される基準電圧の温度特性(∂/ ∂T)VREF
から求められる抵抗R14 と抵抗R31 の関係式(9)か
ら、抵抗R31 は、 R31=-{(∂/ ∂T)VBE12}/{2・(∂/ ∂T)IC1}・・・(13)となる。 なお式(13)の(∂/ ∂T)VBE12は上述のように一定の
負の値、(∂/ ∂T)IC1は一定の正の値となる。
【0018】図2は、本発明の他の実施形態を示す回路
図である。図2において、図1と同一符号は同一又は相
当部分を示し、21,22,32はそれぞれ抵抗R21
R22 ,R32 、15はトランジスタQ15 であり、トランジ
スタQ11,Q12 のコレクタ電流を同一にさせるために、抵
抗R21 と抵抗R22 の抵抗値と、抵抗R31 と抵抗R32 の抵
抗値が等しく設定され、トランジスタQ15 のエミッタ面
積はトランジスタQ12 のエミッタ面積と同一に設定され
ている。
【0019】トランジスタQ11 のコレクタ電流IC1 は、
トランジスタQ15 のベース・エミッタ間電圧をVBE15
すると、 IC1=(VREF-VBE15)/R21-VBE15/R32・・・(14) で表せる。また、トランジスタQ12 のコレクタ電流IC2
は、トランジスタQ12 のベース・エミッタ間電圧をV
BE12 とすると、 IC2=(VREF-VBE12)/R22-VBE12/R31・・・(15) で表せる。トランジスタQ12 とトランジスタQ15 は特性
を同じにしているので、VBE12 とVBE15 は等しく、また
抵抗R21 と抵抗R22 、抵抗R31 と抵抗R32 は等しいの
で、上述の式(14)及び(15)の右辺が等しくなる
ことから、IC1 とIC2 は同じとなる。また抵抗R13 の値
は、従来技術と同様トランジスタQ11 のコレクタ電流I
C1 で決定される。
【0020】この回路構成において得られる基準電圧V
REFは、トランジスタQ12 のベース・エミッタ間電圧V
BE12 と、抵抗R22 で発生する電圧VR22 の和で決定
し、 VREF=VBE12+VR22 =VBE12+(IC1+VBE12/R31)・R22・・・(16) で表せられ、これらの式から抵抗R22 と抵抗R31 との関
係は、 R31=(R22・VBE12)/(VREF-VBE12-IC1・R12) ・・・(17) となる。また得られる基準電圧VREF の温度特性(∂/
∂T)VREF は、 (∂/ ∂T)VREF=(∂/ ∂T)VBE12+{(∂/ ∂T)Ic1+(1/R31)・(∂/ ∂T)VBE12}・R 22 ・・・(18) で表すことができ、この式(18)から抵抗R22 と抵抗
R31 の関係は、 R31={R22・(∂/ ∂T)VBE12}/{(∂/ ∂T)VREF-(∂/ ∂T)VBE12-R22・(∂/ ∂T )Ic1}・・・(19)となる。
【0021】そして上述の式(16)で得られる基準電
圧VREFから導かれた抵抗R22 と抵抗R31 の関係と、上述
の式(18)で得られる基準電圧の温度特性(∂/ ∂T)V
REFから導かれた抵抗R22 と抵抗R31 の関係から、図1
に示す回路と同様にして抵抗R22 と抵抗R31 が求められ
る。またこの回路において、出力される基準電圧VREF
1.2V以下であると、抵抗R22 または抵抗R31 が負の値と
なるので、得られる基準電圧は1.2V以上の任意の値とな
る。
【0022】またこの図2の回路においても、任意に設
定した基準電圧の温度特性をある程度変化させることが
できる。一例として、出力される基準電圧の温度特性
(∂/ ∂T)VREF をトランジスタQ12 のベース・エミッタ
間電圧の温度特性(∂/ ∂T)VBE12と等しく設定した場合
を考える。出力される基準電圧の温度特性(∂/ ∂T)V
REF から求められる抵抗R22 と抵抗R31 の関係式(1
9)から、抵抗R31 は、 R31=-{(∂/ ∂T)VBE12}/{(∂/ ∂T)IC1}・・・(20) となる。
【0023】
【発明の効果】以上説明したように本発明の基準電圧発
生回路は、エミッタ面積が1であるトランジスタQ12
ベース・エミッタ間に抵抗を接続することにより、出力
される基準電圧の温度特性が0で1.2V以上の任意の電圧
が得られ、高基準電圧を必要とする半導体集積回路にお
ける電圧変換回路の接続を不要とでき、回路全体の簡素
化が図れる。また所望の基準電圧を設定し、この基準電
圧の温度特性をある程度の範囲で選択できるので、半導
体集積回路において接続される他の回路の温度特性を温
度特性変換回路を用いることなく相殺することができ、
このような場合にも回路全体の小型化が図れる等の効果
がある。
【図面の簡単な説明】
【図1】本発明の一実施形態を示す回路図である。
【図2】本発明の他の実施形態を示す回路図である。
【図3】従来のこの種の基準電圧発生回路の構成の一例
を示す回路図である。
【図4】図3に示す従来の回路の問題点を示す図であ
る。
【符号の説明】
11,12,15,41,42,43 トランジスタ 13,14,21,22,31,32,44,45 抵
抗 IC1,Ic2 電流値が同一のコレクタ電流 OREF 出力端子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 それぞれのエミッタが電源に接続され、
    それぞれのエミッタ面積比を同じくする1対のトランジ
    スタ41,42で形成されたカレントミラー回路、 それぞれのエミッタ面積比がN:1でそのベースが共通
    に接続された1対のトランジスタであって、そのコレク
    タが前記カレントミラー回路の基準入力側トランジスタ
    41とコレクタを共通にするトランジスタ11及びそのコレ
    クタが前記トランジスタ42とコレクタを共通にするトラ
    ンジスタ12、 前記トランジスタ11,12の共通ベースに接続された出力
    端子OREF、 前記トランジスタ11のエミッタと前記トランジスタ12の
    エミッタとの間に接続された抵抗13、 前記トランジスタ12のエミッタとGND との間に接続され
    た抵抗14、 前記トランジスタ12のベースとエミッタとの間に接続さ
    れた抵抗31、 コレクタが前記電源に接続され、ベースが前記トランジ
    スタ42,12の共通コレクタに接続されたトランジスタで
    あって、そのエミッタが前記出力端子OREFに接続されて
    前記トランジスタ11のベース,前記トランジスタ12のベ
    ース及び前記抵抗31に電流を供給するトランジスタ43を
    備え、 前記抵抗14,抵抗31の抵抗値の設定により、トランジス
    タ12のベース・エミッタ間電圧に起因する温度係数項と
    抵抗14に発生する電圧に起因する温度係数項とを調整
    し、所望の温度特性で所望の基準電圧を得る基準電圧発
    生回路。
  2. 【請求項2】 それぞれのエミッタ面積比がN:1でそ
    のベースが共通に接続された1対のトランジスタであっ
    て、そのコレクタがそれぞれ抵抗値を同じくする抵抗2
    1,22を介して共通電源に接続されたトランジスタ11及
    びトランジスタ12、 前記トランジスタ11のエミッタとGND との間に接続され
    た抵抗13、 前記基準入力側トランジスタ12のベースとGND との間に
    接続された抵抗31、 ベースが前記トランジスタ11のコレクタに接続され、コ
    レクタが前記共通電源に接続され、エミッタがGND に接
    続されたトランジスタであって、前記トランジスタ12と
    エミッタ面積比を同じくするトランジスタ15、 前記トランジスタ15のベースとGND との間に接続され、
    前記抵抗31とその抵抗値を同じくする抵抗32、 前記トランジスタ15のコレクタに接続された出力端子OR
    EFを備え、 前記抵抗21,抵抗22の抵抗値、及び抵抗31,抵抗32の抵
    抗値の設定により、トランジスタ12のベース・エミッタ
    間電圧に起因する温度係数項と抵抗22に発生する電圧に
    起因する温度係数項とを調整し、所望の温度特性で所望
    の基準電圧を得る基準電圧発生回路。
  3. 【請求項3】 半導体集積回路上に形成された回路であ
    ることを特徴とする請求項1乃至請求項2の何れかに記
    載の基準電圧発生回路。
JP21552697A 1997-07-28 1997-07-28 基準電圧発生回路 Expired - Fee Related JP3315060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21552697A JP3315060B2 (ja) 1997-07-28 1997-07-28 基準電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21552697A JP3315060B2 (ja) 1997-07-28 1997-07-28 基準電圧発生回路

Publications (2)

Publication Number Publication Date
JPH1145126A true JPH1145126A (ja) 1999-02-16
JP3315060B2 JP3315060B2 (ja) 2002-08-19

Family

ID=16673891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21552697A Expired - Fee Related JP3315060B2 (ja) 1997-07-28 1997-07-28 基準電圧発生回路

Country Status (1)

Country Link
JP (1) JP3315060B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134332A (ja) * 1999-11-04 2001-05-18 Sanyo Electric Co Ltd 定電流回路
KR100981732B1 (ko) 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001134332A (ja) * 1999-11-04 2001-05-18 Sanyo Electric Co Ltd 定電流回路
JP4605842B2 (ja) * 1999-11-04 2011-01-05 三洋電機株式会社 定電流回路
KR100981732B1 (ko) 2008-09-01 2010-09-13 한국전자통신연구원 밴드갭 기준전압 발생기
US8058863B2 (en) 2008-09-01 2011-11-15 Electronics And Telecommunications Research Institute Band-gap reference voltage generator

Also Published As

Publication number Publication date
JP3315060B2 (ja) 2002-08-19

Similar Documents

Publication Publication Date Title
US5619163A (en) Bandgap voltage reference and method for providing same
WO1982001105A1 (en) Current source with modified temperature coefficient
JP3508831B2 (ja) 基準電圧発生回路
US5739682A (en) Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit
JP4328391B2 (ja) 電圧および電流基準回路
JP2757747B2 (ja) ベータ補償を有する温度補償型電圧レギュレータ
JP2002318626A (ja) 定電圧回路
JPH1145126A (ja) 基準電圧発生回路
JP2765319B2 (ja) 定電圧回路
JP2545501B2 (ja) 直流信号変換回路
JPH08339232A (ja) 基準電圧回路
JPH08185236A (ja) 基準電圧生成回路
TWI831526B (zh) 帶差參考電路和同時產生參考電壓及參考電流的方法
JPS60250417A (ja) 基準電圧回路
JP3509317B2 (ja) 直流コントロール回路
JP2793343B2 (ja) バイアス回路
JPS60250418A (ja) 基準電圧回路
JP3106607B2 (ja) 定電圧回路
JP3070185B2 (ja) 定電圧回路
JPH05218290A (ja) 半導体装置の温度補償型基準電圧発生回路
JPH01288911A (ja) BiCMOS基準電圧発生器
JP2629234B2 (ja) 低電圧基準電源回路
JPH0476715A (ja) 基準電圧発生回路
JPS61160121A (ja) 定電流回路
CN116400765A (zh) 带差参考电路和同时产生参考电压及参考电流的方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees