JPH114171A - ビタビ復号方法及びビタビ復号装置 - Google Patents
ビタビ復号方法及びビタビ復号装置Info
- Publication number
- JPH114171A JPH114171A JP9153431A JP15343197A JPH114171A JP H114171 A JPH114171 A JP H114171A JP 9153431 A JP9153431 A JP 9153431A JP 15343197 A JP15343197 A JP 15343197A JP H114171 A JPH114171 A JP H114171A
- Authority
- JP
- Japan
- Prior art keywords
- path
- length
- traceback
- path memory
- frame error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 処理負荷とＦＥＲ特性のバランスの調整が可
能なビタビ復号方法及びビタビ復号装置を提供する。 【解決手段】 フレームエラー判定で、エラーが検出さ
れない場合には、通信状態良好と判断し、パスメモリ長
Ａｔ１を減少させるか、パス打ち切り長Ａｔ２を増加さ
せる。エラーが検出された場合には、通信状態不良と判
断し、パスメモリ長Ａｔ１を増加させるか、パス打ち切
り長Ａｔ２を減少させる。
能なビタビ復号方法及びビタビ復号装置を提供する。 【解決手段】 フレームエラー判定で、エラーが検出さ
れない場合には、通信状態良好と判断し、パスメモリ長
Ａｔ１を減少させるか、パス打ち切り長Ａｔ２を増加さ
せる。エラーが検出された場合には、通信状態不良と判
断し、パスメモリ長Ａｔ１を増加させるか、パス打ち切
り長Ａｔ２を減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信分
野で誤り訂正符号として用いられる畳み込み符号を復号
するビタビ復号方法及びビタビ復号装置に関する。
野で誤り訂正符号として用いられる畳み込み符号を復号
するビタビ復号方法及びビタビ復号装置に関する。
【０００２】
【従来の技術】ディジタル通信分野における送信方法と
して、近年、盛に用いられている方法に、伝送情報をス
ペクトル拡散変調させて同一周波数帯域内に多重使用す
るＣＤＭＡ（符号分割多重接続）方式と、１つのチャン
ネル又は回線を時間的に分割して多重使用するＴＤＭＡ
（時間分割多重接続）方式などがある。北米向けのディ
ジタル移動通信においても、これらＣＤＭＡ、ＴＤＭＡ
の両方式が採用されている。
して、近年、盛に用いられている方法に、伝送情報をス
ペクトル拡散変調させて同一周波数帯域内に多重使用す
るＣＤＭＡ（符号分割多重接続）方式と、１つのチャン
ネル又は回線を時間的に分割して多重使用するＴＤＭＡ
（時間分割多重接続）方式などがある。北米向けのディ
ジタル移動通信においても、これらＣＤＭＡ、ＴＤＭＡ
の両方式が採用されている。
【０００３】このようなディジタル通信装置における誤
り訂正符号として広く用いられている畳み込み符号器に
ついて説明する。図３に符号化レートｒ＝１／２、拘束
長ｋ＝３、生成多項式１１１、１０１に対して、畳み込
み符号を行う畳み込み符号器の例を示す。ここで、符号
化レートとは、入力ビット数と出力生成されるビット数
の比のことで、ｒ＝（入力ビット数／出力ビット数）で
表される。また、拘束長とは、最新の入力ビットを含め
て過去の何ビットから出力を生成するのかを意味する。
り訂正符号として広く用いられている畳み込み符号器に
ついて説明する。図３に符号化レートｒ＝１／２、拘束
長ｋ＝３、生成多項式１１１、１０１に対して、畳み込
み符号を行う畳み込み符号器の例を示す。ここで、符号
化レートとは、入力ビット数と出力生成されるビット数
の比のことで、ｒ＝（入力ビット数／出力ビット数）で
表される。また、拘束長とは、最新の入力ビットを含め
て過去の何ビットから出力を生成するのかを意味する。
【０００４】図３の例では、畳み込み符号器のバッファ
ＢＦ０、ＢＦ１に蓄えられた２ビットと最新入力ビット
Ｕの合計３ビットから、畳み込みにより２ビットの出力
Ｘ０、Ｘ１が得られる。また、演算後には、バッファＢ
Ｆ１のビットはバッファＢＦ０に、入力ビットＵはバッ
ファＢＦ１にそれぞれ蓄えられる。なお、初期状態での
バッファＢＦ０、ＢＦ１の値はある特定の値に設定され
ている。
ＢＦ０、ＢＦ１に蓄えられた２ビットと最新入力ビット
Ｕの合計３ビットから、畳み込みにより２ビットの出力
Ｘ０、Ｘ１が得られる。また、演算後には、バッファＢ
Ｆ１のビットはバッファＢＦ０に、入力ビットＵはバッ
ファＢＦ１にそれぞれ蓄えられる。なお、初期状態での
バッファＢＦ０、ＢＦ１の値はある特定の値に設定され
ている。
【０００５】図４は、図３の畳み込み符号の生成規則を
状態遷移図化したトリレス図である。縦方向はバッファ
内の状態を示し、２k-1 の状態が生じる（この２k-1 を
全状態とする）。この例では、拘束長ｋ＝３であるの
で、２3-1 ＝４が取りうる全ての状態となる。また、各
状態にはそれぞれバッファ内の状態から状態番号ｓが与
えられて、状態ｓと呼ばれる。
状態遷移図化したトリレス図である。縦方向はバッファ
内の状態を示し、２k-1 の状態が生じる（この２k-1 を
全状態とする）。この例では、拘束長ｋ＝３であるの
で、２3-1 ＝４が取りうる全ての状態となる。また、各
状態にはそれぞれバッファ内の状態から状態番号ｓが与
えられて、状態ｓと呼ばれる。
【０００６】各状態において、０が入力された場合は図
の実線に沿って状態遷移が起こり、線上に記された２ビ
ットの信号が出力される。また、１が入力された場合は
点線に沿って次の状態への遷移が起こり、点線上に記さ
れた２ビットの信号が出力される。図５に、’０１０１
１００’という入力ビットに対する状態の遷移と出力ビ
ットについて示す。
の実線に沿って状態遷移が起こり、線上に記された２ビ
ットの信号が出力される。また、１が入力された場合は
点線に沿って次の状態への遷移が起こり、点線上に記さ
れた２ビットの信号が出力される。図５に、’０１０１
１００’という入力ビットに対する状態の遷移と出力ビ
ットについて示す。
【０００７】畳み込み符号に対する最尤復号法として
は、ビタビ復号アルゴリズムがよく知られている。基本
的に、ビタビ復号アルゴリズムは、トリレス線図上で取
り得るビット列と受信ビット列を比較し、復号時に最も
誤りの少ない経路（パス）を選択することで送信信号を
推定するアルゴリズムである。このとき、パスの選択を
行うときにパスメトリックと呼ばれる基準値の比較が行
われる。メトリックには、各時刻において各状態で受信
符号に対応して計算されたブランチメトリックと、この
ブランチメトリックの累計であるパスメトリックがあ
り、各時刻において、ある状態に達するパスの内、より
尤度の大きいパスを選択し、そのパスのパスメトリック
がその状態の新たな値として更新される。
は、ビタビ復号アルゴリズムがよく知られている。基本
的に、ビタビ復号アルゴリズムは、トリレス線図上で取
り得るビット列と受信ビット列を比較し、復号時に最も
誤りの少ない経路（パス）を選択することで送信信号を
推定するアルゴリズムである。このとき、パスの選択を
行うときにパスメトリックと呼ばれる基準値の比較が行
われる。メトリックには、各時刻において各状態で受信
符号に対応して計算されたブランチメトリックと、この
ブランチメトリックの累計であるパスメトリックがあ
り、各時刻において、ある状態に達するパスの内、より
尤度の大きいパスを選択し、そのパスのパスメトリック
がその状態の新たな値として更新される。
【０００８】この各時刻でのパスメトリックの更新、パ
スメトリックの比較、パスの選択などの処理は合わせて
ＡＣＳ（Added Compare-Select）処理と呼ばれている。
このとき、状態に達するどのパスを選択したかと言う情
報（パス選択信号）がパスメモリに記憶される。
スメトリックの比較、パスの選択などの処理は合わせて
ＡＣＳ（Added Compare-Select）処理と呼ばれている。
このとき、状態に達するどのパスを選択したかと言う情
報（パス選択信号）がパスメモリに記憶される。
【０００９】ある定められた復号サイクル分の受信ビッ
トに対して上記の処理が行われた後に、その時点で最尤
パスメトリック（最も尤度が大きいパスメトリック）を
保持する状態（この状態を最尤状態とする）が一つ選択
される。最尤状態からパスメモリに記憶されたパス選択
信号を情報としてパスの経路をたどり、到達した状態番
号から復号ビットが出力される。この方法はビタビ復号
アルゴリズムの中で、パストレース方式と呼ばれるもの
である。
トに対して上記の処理が行われた後に、その時点で最尤
パスメトリック（最も尤度が大きいパスメトリック）を
保持する状態（この状態を最尤状態とする）が一つ選択
される。最尤状態からパスメモリに記憶されたパス選択
信号を情報としてパスの経路をたどり、到達した状態番
号から復号ビットが出力される。この方法はビタビ復号
アルゴリズムの中で、パストレース方式と呼ばれるもの
である。
【００１０】なお、パストレース方式には前方からパス
をたどる（トレースフォワードする）トレースフォワー
ド方式と、後方からパスの経路を遡る（トレースバック
する）トレースバック方式とがあり、本発明は、トレー
スバック方式を採用しているものに関する。
をたどる（トレースフォワードする）トレースフォワー
ド方式と、後方からパスの経路を遡る（トレースバック
する）トレースバック方式とがあり、本発明は、トレー
スバック方式を採用しているものに関する。
【００１１】トレースバック方式では、復号サイクル分
のトレースバックを行うのに必要な情報がパスメモリに
記憶される毎に、現時点の状態の中から最尤状態を選択
して、その状態からトレースバックを行う。そして、到
達した状態番号から復号ビットを算出する。
のトレースバックを行うのに必要な情報がパスメモリに
記憶される毎に、現時点の状態の中から最尤状態を選択
して、その状態からトレースバックを行う。そして、到
達した状態番号から復号ビットを算出する。
【００１２】復号ビット数が有限個の場合、復号サイク
ル＝全復号ビット数と設定して、全ての受信ビットに対
してのＡＣＳ演算処理の終了後に、トレースバックを１
回だけ行って全復号ビットを算出することができる。こ
のとき、復号ビットは到達した状態番号から算出される
のではなく、トレースバックを行っていく過程の状態番
号から算出される。
ル＝全復号ビット数と設定して、全ての受信ビットに対
してのＡＣＳ演算処理の終了後に、トレースバックを１
回だけ行って全復号ビットを算出することができる。こ
のとき、復号ビットは到達した状態番号から算出される
のではなく、トレースバックを行っていく過程の状態番
号から算出される。
【００１３】図５のトレイス線図（状態遷移図）を例に
説明する。まず、最尤状態として状態番号０（００）が
選択され、状態番号０を示す２ビットのデータの最上位
ビットＭＳＢである’０’が算出され、復号ビットとな
る。ＡＣＳ処理によって求められたパスメモリを用いた
トレースバックによって状態は１（０１）へトレースバ
ックして、同様に状態１を示す２ビットのデータの最上
位ビットＭＳＢである’０’が算出され、復号ビットと
して出力される。この処理を繰り返すことによって、以
後復号ビットとして’１１０１０’が出力される。な
お、このときには、最終的に到達する状態番号０（０
０）からは復号ビットの出力は行われない。
説明する。まず、最尤状態として状態番号０（００）が
選択され、状態番号０を示す２ビットのデータの最上位
ビットＭＳＢである’０’が算出され、復号ビットとな
る。ＡＣＳ処理によって求められたパスメモリを用いた
トレースバックによって状態は１（０１）へトレースバ
ックして、同様に状態１を示す２ビットのデータの最上
位ビットＭＳＢである’０’が算出され、復号ビットと
して出力される。この処理を繰り返すことによって、以
後復号ビットとして’１１０１０’が出力される。な
お、このときには、最終的に到達する状態番号０（０
０）からは復号ビットの出力は行われない。
【００１４】ビタビ復号アルゴリズムにおけるＡＣＳ演
算処理において算出されるパス選択信号の数は、（全状
態数）×（復号ビット数）から計算される。図５の例で
は全状態数＝４、復号ビット数＝７であるから、算出さ
れるパス選択信号の数は４×７＝２８となる。
算処理において算出されるパス選択信号の数は、（全状
態数）×（復号ビット数）から計算される。図５の例で
は全状態数＝４、復号ビット数＝７であるから、算出さ
れるパス選択信号の数は４×７＝２８となる。
【００１５】このとき算出されたパス選択信号は、通常
パスメモリとして与えられたＲＡＭ（Random Access Me
mory）に保存されるが、全状態数及び復号ビット数の値
によっては、１回のＡＣＳ演算処理で算出されるパス選
択信号の数がパスメモリとして与えられたＲＡＭよりも
大きくなることがある。
パスメモリとして与えられたＲＡＭ（Random Access Me
mory）に保存されるが、全状態数及び復号ビット数の値
によっては、１回のＡＣＳ演算処理で算出されるパス選
択信号の数がパスメモリとして与えられたＲＡＭよりも
大きくなることがある。
【００１６】このような条件下での従来技術のアルゴリ
ズムを図２のフローチャートに示す。
ズムを図２のフローチャートに示す。
【００１７】アルゴリズムの実行に必要な変数の設定な
どの初期設定を行い（ステップ２０１）、この処理で設
定されたパスメモリ長Ａｔ１回だけＡＣＳ演算処理（ス
テップ２０２）及びトレースバック（ステップ２０３）
を実行する。その後、全復号ビット分のトレースバック
が終了しているかの判断を行い（ステップ２０４）、未
終了の場合にはパス打ち切り長Ａｔ２回分だけＡＣＳ演
算処理を実行し（ステップ２０５）、パスメモリ長Ａｔ
１回だけトレースバックを実行する（ステップ２０
６）。このようなＡＣＳ演算処理（ステップ２０５）及
びトレースバック（ステップ２０６）をある一定回数繰
り返すことによって、全復号ビット分のトレースバック
が終了する。そして、復号ビットのフレームエラー判定
を実行する（ステップ２０６）。なお、パスメモリ長Ａ
ｔ１とパス打ち切り長Ａｔ２は、必ずＡｔ１≧Ａｔ２を
満たしていなければならない。
どの初期設定を行い（ステップ２０１）、この処理で設
定されたパスメモリ長Ａｔ１回だけＡＣＳ演算処理（ス
テップ２０２）及びトレースバック（ステップ２０３）
を実行する。その後、全復号ビット分のトレースバック
が終了しているかの判断を行い（ステップ２０４）、未
終了の場合にはパス打ち切り長Ａｔ２回分だけＡＣＳ演
算処理を実行し（ステップ２０５）、パスメモリ長Ａｔ
１回だけトレースバックを実行する（ステップ２０
６）。このようなＡＣＳ演算処理（ステップ２０５）及
びトレースバック（ステップ２０６）をある一定回数繰
り返すことによって、全復号ビット分のトレースバック
が終了する。そして、復号ビットのフレームエラー判定
を実行する（ステップ２０６）。なお、パスメモリ長Ａ
ｔ１とパス打ち切り長Ａｔ２は、必ずＡｔ１≧Ａｔ２を
満たしていなければならない。
【００１８】初期設定ステップ２０１で、全復号ビット
＝１９２、パスメモリ長Ａｔ１＝９６、パス打ち切り長
Ａｔ２＝３２とした場合の動作を図５を用いて説明す
る。ここで、パスメモリのアドレスは巡回アドレス、パ
ス選択信号の保存はパスメモリの先頭アドレスから開始
するものと設定する。
＝１９２、パスメモリ長Ａｔ１＝９６、パス打ち切り長
Ａｔ２＝３２とした場合の動作を図５を用いて説明す
る。ここで、パスメモリのアドレスは巡回アドレス、パ
ス選択信号の保存はパスメモリの先頭アドレスから開始
するものと設定する。
【００１９】このアルゴリズムは、まず９６回のＡＣＳ
演算処理（ステップ２０２）とトレースバック（ステッ
プ２０３）を行う。このトレースバックで、復号ビット
として確定するのはパス打ち切り長Ａｔ２で設定した３
２ビットのみである。
演算処理（ステップ２０２）とトレースバック（ステッ
プ２０３）を行う。このトレースバックで、復号ビット
として確定するのはパス打ち切り長Ａｔ２で設定した３
２ビットのみである。
【００２０】ここで、全復号ビットに対してのトレース
バックが終了しているかのチェックを行い、まだ終了し
ていないために、更に３２回（＝Ａｔ２）ＡＣＳ演算処
理（ステップ２０５）を行い、９６回トレースバック
（ステップ２０６）を行う（このトレースバックで、復
号ビットとして確定するのもパス打ち切り長Ａｔ２で設
定した３２ビットのみである）。なお、このときのアド
レスがパスメモリの先頭アドレスとなっているために、
この先頭アドレスからパス選択信号を保存していく。ま
た、この後算出されるパス選択信号も、パスメモリの保
存アドレスにしたがってパスメモリに保存されていく。
バックが終了しているかのチェックを行い、まだ終了し
ていないために、更に３２回（＝Ａｔ２）ＡＣＳ演算処
理（ステップ２０５）を行い、９６回トレースバック
（ステップ２０６）を行う（このトレースバックで、復
号ビットとして確定するのもパス打ち切り長Ａｔ２で設
定した３２ビットのみである）。なお、このときのアド
レスがパスメモリの先頭アドレスとなっているために、
この先頭アドレスからパス選択信号を保存していく。ま
た、この後算出されるパス選択信号も、パスメモリの保
存アドレスにしたがってパスメモリに保存されていく。
【００２１】ステップ２０５及び２０６の処理を３回繰
り返して実行することによって、全復号ビットのトレー
スバックが終了する。なお、最後のトレースバックで復
号ビットとして確定するのは９６ビットである。出力さ
れた復号ビットについてフレームエラー判定（ステップ
２０７）を実行してアルゴリズムは終了する。
り返して実行することによって、全復号ビットのトレー
スバックが終了する。なお、最後のトレースバックで復
号ビットとして確定するのは９６ビットである。出力さ
れた復号ビットについてフレームエラー判定（ステップ
２０７）を実行してアルゴリズムは終了する。
【００２２】
【発明が解決しようとする課題】従来の方法では、パス
メモリ長Ａｔ１、パス打ち切り長Ａｔ２の値が初期設定
によって一定の値に確定されてしまっている。当然フレ
ームエラーの判定の結果が良好の場合でも、不良の場合
でもこれらの値は変化することはない。
メモリ長Ａｔ１、パス打ち切り長Ａｔ２の値が初期設定
によって一定の値に確定されてしまっている。当然フレ
ームエラーの判定の結果が良好の場合でも、不良の場合
でもこれらの値は変化することはない。
【００２３】つまり、ビタビ復号方法によって得られた
各フレームについての復号データののフレームエラーレ
ート（Frame Error Rate 以後ＦＥＲと略す）の特性に
影響を与えるパスメモリ長及びパス打ち切り長の値を、
フレームエラーの判定結果により変更することは不可能
である。
各フレームについての復号データののフレームエラーレ
ート（Frame Error Rate 以後ＦＥＲと略す）の特性に
影響を与えるパスメモリ長及びパス打ち切り長の値を、
フレームエラーの判定結果により変更することは不可能
である。
【００２４】一般に、パスメモリ長Ａｔ１の値が大きい
ほどＦＥＲ特性が良くなる。逆に、パス打ち切り長Ａｔ
２の値が小さいほどＦＥＲ特性が良くなる。しかし、パ
スメモリ長Ａｔ１の値が大きいと図２の処理におけるト
レースバック処理（ステップ２０６）の実行回数が増加
する。したがって、パスメモリ長Ａｔ１とパス打ち切り
長Ａｔ２の値は、回路負荷とエラーレート特性のバラン
スを考慮して決定されている。しかし、従来の方法で
は、パスメモリ長Ａｔ１、パス打ち切り長Ａｔ２の値が
固定であるため、受信信号の状態が変化した場合等にお
いて、処理負荷よりもＦＥＲ特性を優先させたり、逆に
処理負荷のためにはＦＥＲ特性を多少犠牲にする等の動
的な対応は不可能であった。
ほどＦＥＲ特性が良くなる。逆に、パス打ち切り長Ａｔ
２の値が小さいほどＦＥＲ特性が良くなる。しかし、パ
スメモリ長Ａｔ１の値が大きいと図２の処理におけるト
レースバック処理（ステップ２０６）の実行回数が増加
する。したがって、パスメモリ長Ａｔ１とパス打ち切り
長Ａｔ２の値は、回路負荷とエラーレート特性のバラン
スを考慮して決定されている。しかし、従来の方法で
は、パスメモリ長Ａｔ１、パス打ち切り長Ａｔ２の値が
固定であるため、受信信号の状態が変化した場合等にお
いて、処理負荷よりもＦＥＲ特性を優先させたり、逆に
処理負荷のためにはＦＥＲ特性を多少犠牲にする等の動
的な対応は不可能であった。
【００２５】そのため、処理負荷とＦＥＲ特性のバラン
スの調整が可能なビタビ復号方法及びビタビ復号装置が
望まれている。
スの調整が可能なビタビ復号方法及びビタビ復号装置が
望まれている。
【００２６】
【課題を解決するための手段】かかる課題を解決するた
め、第１の本発明のビタビ復号方法は、（１）パスメモ
リ長Ａｔ１に等しい回数のＡＣＳ処理を行い、パス選択
信号をパスメモリに記憶する第１のステップと、（２）
パスメモリ長Ａｔ１に等しい回数のトレースバックを行
う第２のステップと、（３）上記第２のステップ終了時
点で全復号ビットのトレースバックが終了していない場
合には、パス打ち切り長Ａｔ２回分のＡＣＳ処理を行っ
た後、パスメモリ長Ａｔ１に等しい回数のトレースバッ
クを行う作業を、フレームを構成する全復号ビットのト
レースバックが終了するまで繰り返す第３のステップ
と、（４）上記第３のステップ終了後にフレームエラー
判定を行う第４のステップと、（５）今回及び又は今ま
での上記第４のステップでのフレームエラー判定結果に
応じて、上記パスメモリ長Ａｔ１又はパス打ち切り長Ａ
ｔ２の少なくとも一方を変化させる第５のステップとを
有することを特徴とする。
め、第１の本発明のビタビ復号方法は、（１）パスメモ
リ長Ａｔ１に等しい回数のＡＣＳ処理を行い、パス選択
信号をパスメモリに記憶する第１のステップと、（２）
パスメモリ長Ａｔ１に等しい回数のトレースバックを行
う第２のステップと、（３）上記第２のステップ終了時
点で全復号ビットのトレースバックが終了していない場
合には、パス打ち切り長Ａｔ２回分のＡＣＳ処理を行っ
た後、パスメモリ長Ａｔ１に等しい回数のトレースバッ
クを行う作業を、フレームを構成する全復号ビットのト
レースバックが終了するまで繰り返す第３のステップ
と、（４）上記第３のステップ終了後にフレームエラー
判定を行う第４のステップと、（５）今回及び又は今ま
での上記第４のステップでのフレームエラー判定結果に
応じて、上記パスメモリ長Ａｔ１又はパス打ち切り長Ａ
ｔ２の少なくとも一方を変化させる第５のステップとを
有することを特徴とする。
【００２７】また、第２の本発明のビタビ復号装置は、
（１）パスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２の
設定値を記憶する初期値記憶手段と、（２）入力信号の
各時刻におけるブランチメトリックを計算し、ＡＣＳ処
理を行ってパス選択信号を形成するＡＣＳ処理手段と、
（３）パス選択信号を記憶するパスメモリと、（４）パ
ス選択信号に基づいてトレースバックを行うトレースバ
ック手段と、（５）パスメモリ長Ａｔ１に等しい回数の
ＡＣＳ処理を上記ＡＣＳ処理手段に実行させて、パス選
択信号を上記パスメモリに記憶させ、その後、パスメモ
リ長Ａｔ１に等しい回数のトレースバックを上記トレー
スバック手段に実行させ、このトレースバックの終了時
点で全復号ビットのトレースバックが終了していない場
合には、パス打ち切り長Ａｔ２回分のＡＣＳ処理を上記
ＡＣＳ処理手段に実行させた後、パスメモリ長Ａｔ１に
等しい回数のトレースバックを上記トレースバック手段
に実行させる作業を、フレームを構成する全復号ビット
のトレースバックが終了するまで繰り返させる処理制御
手段と、（６）全復号ビットのトレースバック終了時点
でフレームエラー判定を行う判定手段と、（７）上記判
定手段でのフレームエラー判定結果に応じて、上記パス
メモリ長Ａｔ１又はパス打ち切り長Ａｔ２の少なくとも
一方を変化させる初期値変更手段とを有することを特徴
とする。
（１）パスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２の
設定値を記憶する初期値記憶手段と、（２）入力信号の
各時刻におけるブランチメトリックを計算し、ＡＣＳ処
理を行ってパス選択信号を形成するＡＣＳ処理手段と、
（３）パス選択信号を記憶するパスメモリと、（４）パ
ス選択信号に基づいてトレースバックを行うトレースバ
ック手段と、（５）パスメモリ長Ａｔ１に等しい回数の
ＡＣＳ処理を上記ＡＣＳ処理手段に実行させて、パス選
択信号を上記パスメモリに記憶させ、その後、パスメモ
リ長Ａｔ１に等しい回数のトレースバックを上記トレー
スバック手段に実行させ、このトレースバックの終了時
点で全復号ビットのトレースバックが終了していない場
合には、パス打ち切り長Ａｔ２回分のＡＣＳ処理を上記
ＡＣＳ処理手段に実行させた後、パスメモリ長Ａｔ１に
等しい回数のトレースバックを上記トレースバック手段
に実行させる作業を、フレームを構成する全復号ビット
のトレースバックが終了するまで繰り返させる処理制御
手段と、（６）全復号ビットのトレースバック終了時点
でフレームエラー判定を行う判定手段と、（７）上記判
定手段でのフレームエラー判定結果に応じて、上記パス
メモリ長Ａｔ１又はパス打ち切り長Ａｔ２の少なくとも
一方を変化させる初期値変更手段とを有することを特徴
とする。
【００２８】第１及び第２の本発明は、パスメモリ長Ａ
ｔ１もしくはパス打ち切り長Ａｔ２の少なくとも一方を
フレームエラー判定を行う判定手段の判定結果に応じて
動的に変化させて、受信信号の状態に応じてＦＥＲ特性
重視の復号動作と負荷重視（すなわち復号速度重視）の
復号動作を切り替えることを可能にしている。
ｔ１もしくはパス打ち切り長Ａｔ２の少なくとも一方を
フレームエラー判定を行う判定手段の判定結果に応じて
動的に変化させて、受信信号の状態に応じてＦＥＲ特性
重視の復号動作と負荷重視（すなわち復号速度重視）の
復号動作を切り替えることを可能にしている。
【００２９】
（Ａ）第１の実施形態 以下、本発明によるビタビ復号方法及びビタビ復号装置
の第１の実施形態を図面を用いて説明する。
の第１の実施形態を図面を用いて説明する。
【００３０】図１は、この第１の実施形態のビタビ復号
方法のアルゴリズムを説明するフローチャートである。
方法のアルゴリズムを説明するフローチャートである。
【００３１】この第１の実施形態のビタビ復号方法のア
ルゴリズムは、ＦＥＲに多大な影響を与えるパスメモリ
長、パス打ち切り長の値を、フレームエラー判定の結果
により更新するアルゴリズムである。なお、本アルゴリ
ズム中の符号Ａｔ１及びＡｔ２は、従来の技術説明で用
いたパスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２と同
様であり、常にＡｔ１≧Ａｔ２の関係を有するものであ
る。
ルゴリズムは、ＦＥＲに多大な影響を与えるパスメモリ
長、パス打ち切り長の値を、フレームエラー判定の結果
により更新するアルゴリズムである。なお、本アルゴリ
ズム中の符号Ａｔ１及びＡｔ２は、従来の技術説明で用
いたパスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２と同
様であり、常にＡｔ１≧Ａｔ２の関係を有するものであ
る。
【００３２】図７は、第１の実施形態のビタビ復号方法
のアルゴリズムを実行する第１の実施形態のビタビ復号
装置の概念構成を示す機能ブロック図である。
のアルゴリズムを実行する第１の実施形態のビタビ復号
装置の概念構成を示す機能ブロック図である。
【００３３】第１の実施形態のビタビ復号装置は、入力
端子１、ブランチメトリック計算部２、ＡＣＳ回路３、
パスメモリ４、トレースバック処理部５、フレームエラ
ー判定部６、フレームエラー状況カウンタ７、制御部８
及び出力端子９から構成されている。この図７は、あく
まで機能を表現したものであって、実際にはＤＳＰや専
用ハードウエアで実現される。なお、各部の機能につい
ては、第１の実施形態のビタビ復号方法のアルゴリズム
の説明で明らかにする。
端子１、ブランチメトリック計算部２、ＡＣＳ回路３、
パスメモリ４、トレースバック処理部５、フレームエラ
ー判定部６、フレームエラー状況カウンタ７、制御部８
及び出力端子９から構成されている。この図７は、あく
まで機能を表現したものであって、実際にはＤＳＰや専
用ハードウエアで実現される。なお、各部の機能につい
ては、第１の実施形態のビタビ復号方法のアルゴリズム
の説明で明らかにする。
【００３４】新たなフレームについての受信データの復
号の開始タイミングになると、制御部８は、初期設定処
理を行う（ステップ１０１）。この初期設定処理におい
て、現フレームについて適用されるパスメモリ長Ａｔ１
及びパス打ち切り長Ａｔ２も設定される。なお、通信の
最初のフレームについては、あらかじめ定まっている初
期値のパスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２が
設定され、その他のフレームについては、あらかじめ定
まっている初期値のパスメモリ長Ａｔ１及びパス打ち切
り長Ａｔ２、又は、後述するステップ１０９若しくは１
１２によって変更されたパスメモリ長Ａｔ１及びパス打
ち切り長Ａｔ２が設定される。ここで、通信の最初のフ
レームについて設定されるパスメモリ長Ａｔ１及びパス
打ち切り長Ａｔ２は、例えば、パスメモリ長Ａｔ１及び
パス打ち切り長Ａｔ２の可変範囲の中間的な値である。
また、通信の最初のフレームでの初期設定処理では、フ
レームエラー状況カウンタ７の値を初期値ＣＣに設定す
る処理も行う。その初期値ＣＣは、後述する上限閾値Ｃ
Ｕと下限閾値ＣＤの中間値（必ずしも中央値である必要
はなく、例えば、下限閾値ＣＤ側に近い値であっても良
い）である。
号の開始タイミングになると、制御部８は、初期設定処
理を行う（ステップ１０１）。この初期設定処理におい
て、現フレームについて適用されるパスメモリ長Ａｔ１
及びパス打ち切り長Ａｔ２も設定される。なお、通信の
最初のフレームについては、あらかじめ定まっている初
期値のパスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２が
設定され、その他のフレームについては、あらかじめ定
まっている初期値のパスメモリ長Ａｔ１及びパス打ち切
り長Ａｔ２、又は、後述するステップ１０９若しくは１
１２によって変更されたパスメモリ長Ａｔ１及びパス打
ち切り長Ａｔ２が設定される。ここで、通信の最初のフ
レームについて設定されるパスメモリ長Ａｔ１及びパス
打ち切り長Ａｔ２は、例えば、パスメモリ長Ａｔ１及び
パス打ち切り長Ａｔ２の可変範囲の中間的な値である。
また、通信の最初のフレームでの初期設定処理では、フ
レームエラー状況カウンタ７の値を初期値ＣＣに設定す
る処理も行う。その初期値ＣＣは、後述する上限閾値Ｃ
Ｕと下限閾値ＣＤの中間値（必ずしも中央値である必要
はなく、例えば、下限閾値ＣＤ側に近い値であっても良
い）である。
【００３５】この初期設定処理の後、制御部８は、ブラ
ンチメトリック計算部２、ＡＣＳ回路３及びパスメモリ
４に動作を実行させて、パスメモリ長Ａｔ１に等しい回
数のＡＣＳ演算処理を実行させて、各回で得られたパス
選択信号をパスメモリ４に格納させる（ステップ１０
２）。
ンチメトリック計算部２、ＡＣＳ回路３及びパスメモリ
４に動作を実行させて、パスメモリ長Ａｔ１に等しい回
数のＡＣＳ演算処理を実行させて、各回で得られたパス
選択信号をパスメモリ４に格納させる（ステップ１０
２）。
【００３６】次に、制御部８は、トレースバック処理部
５にパスメモリ４の格納内容を参照したトレースバック
をパスメモリ長Ａｔ１の回数だけ実行させ（ステップ１
０３）、Ａｔ１回のトレースバックが終了した時点で全
復号ビットのトレースバックが終了したか否かを判断す
る（ステップ１０４）。
５にパスメモリ４の格納内容を参照したトレースバック
をパスメモリ長Ａｔ１の回数だけ実行させ（ステップ１
０３）、Ａｔ１回のトレースバックが終了した時点で全
復号ビットのトレースバックが終了したか否かを判断す
る（ステップ１０４）。
【００３７】ここで、全復号ビットのトレースバックが
終了していない場合には、制御部８は、パス打ち切り長
Ａｔ２に等しい回数のＡＣＳ処理（ステップ１０５）
と、パスメモリ長Ａｔ１に等しい回数のトレースバック
（ステップ１０６）とを繰り返し実行させる。
終了していない場合には、制御部８は、パス打ち切り長
Ａｔ２に等しい回数のＡＣＳ処理（ステップ１０５）
と、パスメモリ長Ａｔ１に等しい回数のトレースバック
（ステップ１０６）とを繰り返し実行させる。
【００３８】全復号ビットのトレースバックの終了が確
認されると、制御部８は、フレームエラー判定部５が判
定したフレームエラーの有無情報を取り込んでその内容
を判別する（ステップ１０７）。
認されると、制御部８は、フレームエラー判定部５が判
定したフレームエラーの有無情報を取り込んでその内容
を判別する（ステップ１０７）。
【００３９】フレームエラーが検出されない場合には、
フレームエラー状況カウンタ７の値と、上限閾値ＣＵと
の大小比較を行う（ステップ１０８）。
フレームエラー状況カウンタ７の値と、上限閾値ＣＵと
の大小比較を行う（ステップ１０８）。
【００４０】カウンタ７の値が上限閾値ＣＵに達してい
ないときは、ＦＥＲ特性が一段と良好になったとは言え
ないので、パスメモリ長Ａｔ１及び又はパス打ち切り長
Ａｔ２の変更を実行しない。
ないときは、ＦＥＲ特性が一段と良好になったとは言え
ないので、パスメモリ長Ａｔ１及び又はパス打ち切り長
Ａｔ２の変更を実行しない。
【００４１】これに対して、カウンタ７の値が上限閾値
ＣＵに達しているときは、ＦＥＲ特性が一段と良好にな
ったと言えるので、パスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２を、処理負荷が軽減する方向に（言い換
えると、ＦＥＲ特性を多少低くする方向に）変更する
（ステップ１０９）。
ＣＵに達しているときは、ＦＥＲ特性が一段と良好にな
ったと言えるので、パスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２を、処理負荷が軽減する方向に（言い換
えると、ＦＥＲ特性を多少低くする方向に）変更する
（ステップ１０９）。
【００４２】ここで、ステップ１０９での処理負荷が軽
減する方向へのパスメモリ長Ａｔ１及び又はパス打ち切
り長Ａｔ２の変更は、次の（１）〜（５）のいずれの方
法であっても良い。
減する方向へのパスメモリ長Ａｔ１及び又はパス打ち切
り長Ａｔ２の変更は、次の（１）〜（５）のいずれの方
法であっても良い。
【００４３】（１）パスメモリ長Ａｔ１を所定単位量だ
け減少させる。
け減少させる。
【００４４】（２）パス打ち切り長Ａｔ２を所定単位量
だけ増加させる。
だけ増加させる。
【００４５】（３）パスメモリ長Ａｔ１を所定単位量だ
け減少させると共に、パス打ち切り長Ａｔ２を所定単位
量だけ増加させる。
け減少させると共に、パス打ち切り長Ａｔ２を所定単位
量だけ増加させる。
【００４６】（４）パスメモリ長Ａｔ１が最小値になっ
ていなければパスメモリ長Ａｔ１を所定単位量だけ減少
させ、パスメモリ長Ａｔ１が最小値になっていればパス
打ち切り長Ａｔ２を所定単位量だけ増加させる。すなわ
ち、パスメモリ長Ａｔ１が最小値になるまではパスメモ
リ長Ａｔ１の減少で処理負荷を軽減させ、パスメモリ長
Ａｔ１が最小値になった以降は、パス打ち切り長Ａｔ２
の増加で処理負荷を軽減させる。
ていなければパスメモリ長Ａｔ１を所定単位量だけ減少
させ、パスメモリ長Ａｔ１が最小値になっていればパス
打ち切り長Ａｔ２を所定単位量だけ増加させる。すなわ
ち、パスメモリ長Ａｔ１が最小値になるまではパスメモ
リ長Ａｔ１の減少で処理負荷を軽減させ、パスメモリ長
Ａｔ１が最小値になった以降は、パス打ち切り長Ａｔ２
の増加で処理負荷を軽減させる。
【００４７】（５）パス打ち切り長Ａｔ２が最大値にな
っていなければパス打ち切り長Ａｔ２を所定単位量だけ
増加させ、パス打ち切り長Ａｔ２が最大値になっていれ
ばパスメモリ長Ａｔ１を所定単位量だけ減少させる。す
なわち、パス打ち切り長Ａｔ２が最大値になるまではパ
ス打ち切り長Ａｔ２の増加で処理負荷を軽減させ、パス
打ち切り長Ａｔ２が最大値になった以降は、パスメモリ
長Ａｔ１の減少で処理負荷を軽減させる。
っていなければパス打ち切り長Ａｔ２を所定単位量だけ
増加させ、パス打ち切り長Ａｔ２が最大値になっていれ
ばパスメモリ長Ａｔ１を所定単位量だけ減少させる。す
なわち、パス打ち切り長Ａｔ２が最大値になるまではパ
ス打ち切り長Ａｔ２の増加で処理負荷を軽減させ、パス
打ち切り長Ａｔ２が最大値になった以降は、パスメモリ
長Ａｔ１の減少で処理負荷を軽減させる。
【００４８】ステップ１０８で不一致という結果が得ら
れたときは、制御部８は、フレームエラー状況カウンタ
７の値を所定単位量（例えば１）だけ増加させ、また、
ステップ１０９による変更処理が終了したときには、制
御部８は、フレームエラー状況カウンタ７の値を初期値
ＣＣに復帰させ（ステップ１１０）、今回のフレームで
の処理を終了する。
れたときは、制御部８は、フレームエラー状況カウンタ
７の値を所定単位量（例えば１）だけ増加させ、また、
ステップ１０９による変更処理が終了したときには、制
御部８は、フレームエラー状況カウンタ７の値を初期値
ＣＣに復帰させ（ステップ１１０）、今回のフレームで
の処理を終了する。
【００４９】一方、上述したステップ１０７でフレーム
エラーが検出されたと判別した場合には、フレームエラ
ー状況カウンタ７の値と、下限閾値ＣＤとの大小比較を
行う（ステップ１１１）。
エラーが検出されたと判別した場合には、フレームエラ
ー状況カウンタ７の値と、下限閾値ＣＤとの大小比較を
行う（ステップ１１１）。
【００５０】カウンタ７の値が下限閾値ＣＤに達してい
ないときは、ＦＥＲ特性が一段と悪化したとは言えない
ので、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ
２の変更を実行しない。
ないときは、ＦＥＲ特性が一段と悪化したとは言えない
ので、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ
２の変更を実行しない。
【００５１】これに対して、カウンタ７の値が下限閾値
ＣＤに達しているときは、ＦＥＲ特性が一段と悪化した
と言えるので、パスメモリ長Ａｔ１及び又はパス打ち切
り長Ａｔ２を、ＦＥＲ特性が良好になる方向に（言い換
えると、処理負荷が多少重くなる方向に）変更する（ス
テップ１１２）。
ＣＤに達しているときは、ＦＥＲ特性が一段と悪化した
と言えるので、パスメモリ長Ａｔ１及び又はパス打ち切
り長Ａｔ２を、ＦＥＲ特性が良好になる方向に（言い換
えると、処理負荷が多少重くなる方向に）変更する（ス
テップ１１２）。
【００５２】ここで、ステップ１１２でのＦＥＲ特性が
良好になる方向へのパスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２の変更は、次の（１）〜（５）のいずれ
の方法であっても良い。
良好になる方向へのパスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２の変更は、次の（１）〜（５）のいずれ
の方法であっても良い。
【００５３】（１）パスメモリ長Ａｔ１を所定単位量だ
け増加させる。
け増加させる。
【００５４】（２）パス打ち切り長Ａｔ２を所定単位量
だけ減少させる。
だけ減少させる。
【００５５】（３）パスメモリ長Ａｔ１を所定単位量だ
け増加させると共に、パス打ち切り長Ａｔ２を所定単位
量だけ減少させる。
け増加させると共に、パス打ち切り長Ａｔ２を所定単位
量だけ減少させる。
【００５６】（４）パスメモリ長Ａｔ１が最大値になっ
ていなければパスメモリ長Ａｔ１を所定単位量だけ増加
させ、パスメモリ長Ａｔ１が最大値になっていればパス
打ち切り長Ａｔ２を所定単位量だけ減少させる。すなわ
ち、パスメモリ長Ａｔ１が最大値になるまではパスメモ
リ長Ａｔ１の増加でＦＥＲを向上させ、パスメモリ長Ａ
ｔ１が最大値になった以降は、パス打ち切り長Ａｔ２の
減少でＦＥＲを向上させる。
ていなければパスメモリ長Ａｔ１を所定単位量だけ増加
させ、パスメモリ長Ａｔ１が最大値になっていればパス
打ち切り長Ａｔ２を所定単位量だけ減少させる。すなわ
ち、パスメモリ長Ａｔ１が最大値になるまではパスメモ
リ長Ａｔ１の増加でＦＥＲを向上させ、パスメモリ長Ａ
ｔ１が最大値になった以降は、パス打ち切り長Ａｔ２の
減少でＦＥＲを向上させる。
【００５７】（５）パス打ち切り長Ａｔ２が最小値にな
っていなければパス打ち切り長Ａｔ２を所定単位量だけ
減少させ、パス打ち切り長Ａｔ２が最小値になっていれ
ばパスメモリ長Ａｔ１を所定単位量だけ増加させる。す
なわち、パス打ち切り長Ａｔ２が最小値になるまではパ
ス打ち切り長Ａｔ２の減少でＦＥＲを向上させ、パス打
ち切り長Ａｔ２が最小値になった以降は、パスメモリ長
Ａｔ１の増加でＦＥＲを向上させる。
っていなければパス打ち切り長Ａｔ２を所定単位量だけ
減少させ、パス打ち切り長Ａｔ２が最小値になっていれ
ばパスメモリ長Ａｔ１を所定単位量だけ増加させる。す
なわち、パス打ち切り長Ａｔ２が最小値になるまではパ
ス打ち切り長Ａｔ２の減少でＦＥＲを向上させ、パス打
ち切り長Ａｔ２が最小値になった以降は、パスメモリ長
Ａｔ１の増加でＦＥＲを向上させる。
【００５８】ステップ１１１で不一致という結果が得ら
れたときは、制御部８は、フレームエラー状況カウンタ
７の値を所定単位量（例えば１）だけ減少させ、また、
ステップ１１２による変更処理が終了したときには、制
御部８は、フレームエラー状況カウンタ７の値を初期値
ＣＣに復帰させ（ステップ１１３）、今回のフレームで
の処理を終了する。
れたときは、制御部８は、フレームエラー状況カウンタ
７の値を所定単位量（例えば１）だけ減少させ、また、
ステップ１１２による変更処理が終了したときには、制
御部８は、フレームエラー状況カウンタ７の値を初期値
ＣＣに復帰させ（ステップ１１３）、今回のフレームで
の処理を終了する。
【００５９】今回のフレームの処理ステップ１０９又は
１１２で変更されたパスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２の値は、次フレーム以降の処理における
ＡＣＳ演算処理やトレースバック処理の回数を規定する
ものとして用いられる。
１１２で変更されたパスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２の値は、次フレーム以降の処理における
ＡＣＳ演算処理やトレースバック処理の回数を規定する
ものとして用いられる。
【００６０】図８及び図９に、パスメモリ長Ａｔ１とパ
ス打ち切り長Ａｔ２の増減とＦＥＲの特性変化の様子を
示す。図８及び図９の例では、北米ＣＤＭＡ方法のTraf
ficRate - Rate set2 - Full rateの信号（全復号ビッ
ト数＝２８８ビット）に対して、パスメモリ長、パス打
ち切り長を変更したときのＦＥＲをそれぞれ示してい
る。
ス打ち切り長Ａｔ２の増減とＦＥＲの特性変化の様子を
示す。図８及び図９の例では、北米ＣＤＭＡ方法のTraf
ficRate - Rate set2 - Full rateの信号（全復号ビッ
ト数＝２８８ビット）に対して、パスメモリ長、パス打
ち切り長を変更したときのＦＥＲをそれぞれ示してい
る。
【００６１】図８はパス打ち切り長を２４ビットに固定
してパスメモリ長を変更したときのＦＥＲを示し、図９
はパスメモリ長を９６ビットに固定して、パス打ち切り
長を変更したときのＦＥＲ特性を示している。
してパスメモリ長を変更したときのＦＥＲを示し、図９
はパスメモリ長を９６ビットに固定して、パス打ち切り
長を変更したときのＦＥＲ特性を示している。
【００６２】図８及び図９から、パスメモリ長はその値
が大きいほどＦＥＲ特性が良くなり、パス打ち切り長は
その値が小さいほどＦＥＲ特性が良くなることがわか
る。
が大きいほどＦＥＲ特性が良くなり、パス打ち切り長は
その値が小さいほどＦＥＲ特性が良くなることがわか
る。
【００６３】パスメモリ長は、その値が大きいほどＦＥ
Ｒ特性が良くなるが、図１のアルゴリズムにおいて処理
１０６を実行する回数が増加する。一方のパス打ち切り
長はその値が小さいほどＦＥＲ特性が良くなるのだが、
やはり図１のアルゴリズムにおいて処理１０５を実行す
る回数が増加する。逆に言えば、パスメモリ長はその値
を小さくするとＦＥＲ特性は劣化するが、アルゴリズム
の実行回数が減少し、パス打ち切り長はその値を大きく
するとＦＥＲ特性は劣化するがアルゴリズムの実行回数
は減少する。
Ｒ特性が良くなるが、図１のアルゴリズムにおいて処理
１０６を実行する回数が増加する。一方のパス打ち切り
長はその値が小さいほどＦＥＲ特性が良くなるのだが、
やはり図１のアルゴリズムにおいて処理１０５を実行す
る回数が増加する。逆に言えば、パスメモリ長はその値
を小さくするとＦＥＲ特性は劣化するが、アルゴリズム
の実行回数が減少し、パス打ち切り長はその値を大きく
するとＦＥＲ特性は劣化するがアルゴリズムの実行回数
は減少する。
【００６４】上述した第１の実施形態によれば、フレー
ムエラー判定部６によってフレームエラーの有無を判定
し、その判定結果に応じて、パスメモリ長Ａｔ１及び又
はパス打ち切り長Ａｔ２を適宜変更するようにしたの
で、ＦＥＲ特性が良好な状態にあることを確保した上
で、処理負荷を最低限にすることができる。
ムエラー判定部６によってフレームエラーの有無を判定
し、その判定結果に応じて、パスメモリ長Ａｔ１及び又
はパス打ち切り長Ａｔ２を適宜変更するようにしたの
で、ＦＥＲ特性が良好な状態にあることを確保した上
で、処理負荷を最低限にすることができる。
【００６５】（Ｂ）第２の実施形態 次に、本発明によるビタビ復号方法及びビタビ復号装置
の第２の実施形態を図面を用いて説明する。
の第２の実施形態を図面を用いて説明する。
【００６６】図１０は、この第２の実施形態のビタビ復
号方法のアルゴリズムを説明するフローチャートであ
る。
号方法のアルゴリズムを説明するフローチャートであ
る。
【００６７】この第２の実施形態のビタビ復号方法のア
ルゴリズムも、ＦＥＲに多大な影響を与えるパスメモリ
長、パス打ち切り長の値を、フレームエラー判定の結果
により更新するアルゴリズムである。なお、本アルゴリ
ズム中の符号Ａｔ１及びＡｔ２は、従来の技術説明で用
いたパスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２と同
様であり、常にＡｔ１≧Ａｔ２の関係を有するものであ
る。
ルゴリズムも、ＦＥＲに多大な影響を与えるパスメモリ
長、パス打ち切り長の値を、フレームエラー判定の結果
により更新するアルゴリズムである。なお、本アルゴリ
ズム中の符号Ａｔ１及びＡｔ２は、従来の技術説明で用
いたパスメモリ長Ａｔ１及びパス打ち切り長Ａｔ２と同
様であり、常にＡｔ１≧Ａｔ２の関係を有するものであ
る。
【００６８】第２の実施形態のビタビ復号方法のアルゴ
リズムが、第１の実施形態のものと異なる点は、フレー
ムエラーありが連続したフレーム数が所定数になったと
きや、フレームエラーなしが連続したフレーム数が所定
数になったときに、パスメモリ長及び又はパス打ち切り
長を変更させるようにした点である。
リズムが、第１の実施形態のものと異なる点は、フレー
ムエラーありが連続したフレーム数が所定数になったと
きや、フレームエラーなしが連続したフレーム数が所定
数になったときに、パスメモリ長及び又はパス打ち切り
長を変更させるようにした点である。
【００６９】なお、第２の実施形態のビタビ復号方法の
アルゴリズムを実行する第２の実施形態のビタビ復号装
置の概念構成も、上述した図７の機能ブロック図で表す
ことができる。但し、制御部８の動作が異なっており、
また、フレームエラー状況カウンタ７として、アップダ
ウンカウンタではなく、アップカウンタ（又はダウンカ
ウンタ）を適用することができる。
アルゴリズムを実行する第２の実施形態のビタビ復号装
置の概念構成も、上述した図７の機能ブロック図で表す
ことができる。但し、制御部８の動作が異なっており、
また、フレームエラー状況カウンタ７として、アップダ
ウンカウンタではなく、アップカウンタ（又はダウンカ
ウンタ）を適用することができる。
【００７０】第２の実施形態のビタビ復号方法のアルゴ
リズムにおいて、フレームエラー情報を制御部８が取り
込むまでのフレーム復号処理（ステップ１０１〜１０
７）は、第１の実施形態と同様であるので、その説明は
省略する。但し、初期設定ステップ１０１においては、
後述するエラーフラグを０に設定する処理を行う。ま
た、ステップ１０１で行うカウンタ７の初期値設定では
０を設定する。
リズムにおいて、フレームエラー情報を制御部８が取り
込むまでのフレーム復号処理（ステップ１０１〜１０
７）は、第１の実施形態と同様であるので、その説明は
省略する。但し、初期設定ステップ１０１においては、
後述するエラーフラグを０に設定する処理を行う。ま
た、ステップ１０１で行うカウンタ７の初期値設定では
０を設定する。
【００７１】制御部８は、ステップ１０７でフレームエ
ラーが検出されない場合には、そのときのエラーフラグ
の値（前フレームでのエラーの有無を示している）を判
別する（ステップ１２０）。
ラーが検出されない場合には、そのときのエラーフラグ
の値（前フレームでのエラーの有無を示している）を判
別する（ステップ１２０）。
【００７２】エラーフラグの値が１であって前フレーム
でエラーがあることを表していれば、制御部８は、エラ
ーフラグを０（フレームエラーなし）に変更させると共
に、フレームエラー状況カウンタ７に初期値０を設定し
直して、今回のフレーム処理を終了する（ステップ１２
１）。
でエラーがあることを表していれば、制御部８は、エラ
ーフラグを０（フレームエラーなし）に変更させると共
に、フレームエラー状況カウンタ７に初期値０を設定し
直して、今回のフレーム処理を終了する（ステップ１２
１）。
【００７３】これに対して、ステップ１２０で、エラー
フラグの値が０であって前フレームもエラーなしの場合
には、フレームエラー状況カウンタ７の値と、エラーな
し連続数閾値ＥＮとの大小比較を行う（ステップ１２
２）。カウンタ７の値が閾値ＥＮに達していないとき
は、ＦＥＲ特性が一段と良好になったとは言えないの
で、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ２
の変更を実行しない。これに対して、カウンタ７の値が
閾値ＥＮに達しているときは、ＦＥＲ特性が一段と良好
になったと言えるので、パスメモリ長Ａｔ１及び又はパ
ス打ち切り長Ａｔ２を、処理負荷が軽減する方向に（言
い換えると、ＦＥＲ特性を多少低くする方向に）変更す
る（ステップ１２３）。ステップ１２２で不一致という
結果が得られたときは、制御部８は、フレームエラー状
況カウンタ７の値を所定単位量（例えば１）だけ増加さ
せ、また、ステップ１２３による変更処理が終了したと
きには、制御部８は、フレームエラー状況カウンタ７の
値を初期値０に復帰させ（ステップ１２４）、今回のフ
レームでの処理を終了する。
フラグの値が０であって前フレームもエラーなしの場合
には、フレームエラー状況カウンタ７の値と、エラーな
し連続数閾値ＥＮとの大小比較を行う（ステップ１２
２）。カウンタ７の値が閾値ＥＮに達していないとき
は、ＦＥＲ特性が一段と良好になったとは言えないの
で、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ２
の変更を実行しない。これに対して、カウンタ７の値が
閾値ＥＮに達しているときは、ＦＥＲ特性が一段と良好
になったと言えるので、パスメモリ長Ａｔ１及び又はパ
ス打ち切り長Ａｔ２を、処理負荷が軽減する方向に（言
い換えると、ＦＥＲ特性を多少低くする方向に）変更す
る（ステップ１２３）。ステップ１２２で不一致という
結果が得られたときは、制御部８は、フレームエラー状
況カウンタ７の値を所定単位量（例えば１）だけ増加さ
せ、また、ステップ１２３による変更処理が終了したと
きには、制御部８は、フレームエラー状況カウンタ７の
値を初期値０に復帰させ（ステップ１２４）、今回のフ
レームでの処理を終了する。
【００７４】一方、上述したステップ１０７でフレーム
エラーが検出されたと判別した場合には、制御部８は、
そのときのエラーフラグの値（前フレームでのエラーの
有無を示している）を判別する（ステップ１２５）。
エラーが検出されたと判別した場合には、制御部８は、
そのときのエラーフラグの値（前フレームでのエラーの
有無を示している）を判別する（ステップ１２５）。
【００７５】エラーフラグの値が０であって前フレーム
でエラーがないことを表していれば、制御部８は、エラ
ーフラグを１（フレームエラーあり）に変更させると共
に、フレームエラー状況カウンタ７に初期値０を設定し
直して、今回のフレーム処理を終了する（ステップ１２
６）。
でエラーがないことを表していれば、制御部８は、エラ
ーフラグを１（フレームエラーあり）に変更させると共
に、フレームエラー状況カウンタ７に初期値０を設定し
直して、今回のフレーム処理を終了する（ステップ１２
６）。
【００７６】これに対して、ステップ１２５で、エラー
フラグの値が１であって前フレームもエラーありという
判別結果の場合には、フレームエラー状況カウンタ７の
値と、エラーあり連続数閾値ＥＡとの大小比較を行う
（ステップ１２７）。カウンタ７の値が閾値ＥＡに達し
ていないときは、ＦＥＲ特性が一段と悪化したとは言え
ないので、パスメモリ長Ａｔ１及び又はパス打ち切り長
Ａｔ２の変更を実行しない。これに対して、カウンタ７
の値が閾値ＥＡに達しているときは、ＦＥＲ特性が一段
と悪化したと言えるので、パスメモリ長Ａｔ１及び又は
パス打ち切り長Ａｔ２を、ＦＥＲ特性が良好になる方向
に（言い換えると、処理負荷が多少重くなる方向に）変
更する（ステップ１２８）。ステップ１２７で不一致と
いう結果が得られたときは、制御部８は、フレームエラ
ー状況カウンタ７の値を所定単位量（例えば１）だけ増
加させ、また、ステップ１２８による変更処理が終了し
たときには、制御部８は、フレームエラー状況カウンタ
７の値を初期値０に復帰させ（ステップ１２９）、今回
のフレームでの処理を終了する。
フラグの値が１であって前フレームもエラーありという
判別結果の場合には、フレームエラー状況カウンタ７の
値と、エラーあり連続数閾値ＥＡとの大小比較を行う
（ステップ１２７）。カウンタ７の値が閾値ＥＡに達し
ていないときは、ＦＥＲ特性が一段と悪化したとは言え
ないので、パスメモリ長Ａｔ１及び又はパス打ち切り長
Ａｔ２の変更を実行しない。これに対して、カウンタ７
の値が閾値ＥＡに達しているときは、ＦＥＲ特性が一段
と悪化したと言えるので、パスメモリ長Ａｔ１及び又は
パス打ち切り長Ａｔ２を、ＦＥＲ特性が良好になる方向
に（言い換えると、処理負荷が多少重くなる方向に）変
更する（ステップ１２８）。ステップ１２７で不一致と
いう結果が得られたときは、制御部８は、フレームエラ
ー状況カウンタ７の値を所定単位量（例えば１）だけ増
加させ、また、ステップ１２８による変更処理が終了し
たときには、制御部８は、フレームエラー状況カウンタ
７の値を初期値０に復帰させ（ステップ１２９）、今回
のフレームでの処理を終了する。
【００７７】今回のフレームの処理ステップ１２３又は
１２８で変更されたパスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２の値は、次フレーム以降の処理における
ＡＣＳ演算処理やトレースバック処理の回数を規定する
ものとして用いられる。
１２８で変更されたパスメモリ長Ａｔ１及び又はパス打
ち切り長Ａｔ２の値は、次フレーム以降の処理における
ＡＣＳ演算処理やトレースバック処理の回数を規定する
ものとして用いられる。
【００７８】上述した第２の実施形態によっても、フレ
ームエラー判定部６によってフレームエラーの有無を判
定し、その判定結果に応じて、パスメモリ長Ａｔ１及び
又はパス打ち切り長Ａｔ２を適宜変更するようにしたの
で、ＦＥＲ特性が良好な状態にあることを確保した上
で、処理負荷を最低限にすることができる。
ームエラー判定部６によってフレームエラーの有無を判
定し、その判定結果に応じて、パスメモリ長Ａｔ１及び
又はパス打ち切り長Ａｔ２を適宜変更するようにしたの
で、ＦＥＲ特性が良好な状態にあることを確保した上
で、処理負荷を最低限にすることができる。
【００７９】（Ｃ）他の実施形態 なお、上記各実施形態ではパスメモリ長とパス打ち切り
長のどちらを変更するかについては、種々の態様を示し
たが、これは本発明の適用される復号装置を含む通信装
置全体の設計の中で最適化設計されるべきものである。
ＦＥＲ特性があまり変化しない環境で使用される機器の
場合は一方のみを変更するだけで十分であるが、ＦＥＲ
特性が大きく変化する環境で使用される機器の場合は双
方を変更することが求められる場合もある。
長のどちらを変更するかについては、種々の態様を示し
たが、これは本発明の適用される復号装置を含む通信装
置全体の設計の中で最適化設計されるべきものである。
ＦＥＲ特性があまり変化しない環境で使用される機器の
場合は一方のみを変更するだけで十分であるが、ＦＥＲ
特性が大きく変化する環境で使用される機器の場合は双
方を変更することが求められる場合もある。
【００８０】また、上記各実施形態においては、ＦＥＲ
が良好になっている状況では（フレームエラーなし状
況）、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ
２を、処理負荷が軽減するように更新するものを示した
が、この方向への更新を実行しないようにしても良い。
が良好になっている状況では（フレームエラーなし状
況）、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ
２を、処理負荷が軽減するように更新するものを示した
が、この方向への更新を実行しないようにしても良い。
【００８１】さらに、上記各実施形態においては、フレ
ームエラーを計数するカウンタ７として１個設けたもの
を示したが、パスメモリ長Ａｔ１の更新用のものと、パ
ス打ち切り長Ａｔ２の更新用のものとを別個に設けて更
新処理を行うようにしても良い。
ームエラーを計数するカウンタ７として１個設けたもの
を示したが、パスメモリ長Ａｔ１の更新用のものと、パ
ス打ち切り長Ａｔ２の更新用のものとを別個に設けて更
新処理を行うようにしても良い。
【００８２】すなわち、フレームエラーの状況に応じ
て、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ２
を変更できるものであれば、その詳細な更新方法や更新
構成は限定されないものである。
て、パスメモリ長Ａｔ１及び又はパス打ち切り長Ａｔ２
を変更できるものであれば、その詳細な更新方法や更新
構成は限定されないものである。
【００８３】
【発明の効果】以上のように、本発明によれば、フレー
ムエラーの状況に応じて、パスメモリ長Ａｔ１及び又は
パス打ち切り長Ａｔ２を変更するようにしたので、処理
負荷とＦＥＲ特性のバランスの調整が可能なビタビ復号
方法及びビタビ復号装置を実現することができる。
ムエラーの状況に応じて、パスメモリ長Ａｔ１及び又は
パス打ち切り長Ａｔ２を変更するようにしたので、処理
負荷とＦＥＲ特性のバランスの調整が可能なビタビ復号
方法及びビタビ復号装置を実現することができる。
【図１】第１の実施形態のビタビ復号処理を説明するフ
ローチャートである。
ローチャートである。
【図２】従来のビタビ復号処理を説明するフローチャー
トである。
トである。
【図３】畳み込み符号器の原理を説明するブロック図で
ある。
ある。
【図４】図３の畳み込み符号器のトレリス線図である。
【図５】図３の畳み込み符号器の状態遷移図である。
【図６】従来のビタビ復号処理でのＡＣＳ処理とトレー
スバック処理との処理回数の説明図である。
スバック処理との処理回数の説明図である。
【図７】第１の実施形態のビタビ復号装置の構成を示す
機能ブロック図である。
機能ブロック図である。
【図８】パスメモリ長とＦＥＲ特性の関係図である。
【図９】パス打ち切り長とＦＥＲ特性の関係図である。
【図１０】第２の実施形態のビタビ復号処理を説明する
フローチャートである。
フローチャートである。
２・・・ブランチメトリック計算部 ３・・・ＡＳＣ回路 ４・・・パスメモリ ５・・・トレースバック処理部 ６・・・フレームエラー判定部 ７・・・フレームエラー状況カウンタ ８・・・制御部
Claims (6)
- 【請求項１】 パスメモリ長Ａｔ１に等しい回数のＡＣ
Ｓ処理を行い、パス選択信号をパスメモリに記憶する第
１のステップと、 パスメモリ長Ａｔ１に等しい回数のトレースバックを行
う第２のステップと、 上記第２のステップ終了時点で全復号ビットのトレース
バックが終了していない場合には、パス打ち切り長Ａｔ
２回分のＡＣＳ処理を行った後、パスメモリ長Ａｔ１に
等しい回数のトレースバックを行う作業を、フレームを
構成する全復号ビットのトレースバックが終了するまで
繰り返す第３のステップと、 上記第３のステップ終了後にフレームエラー判定を行う
第４のステップと、今回及び又は今までの上記第４のス
テップでのフレームエラー判定結果に応じて、上記パス
メモリ長Ａｔ１又はパス打ち切り長Ａｔ２の少なくとも
一方を変化させる第５のステップとを有することを特徴
とするビタビ復号方法。 - 【請求項２】 上記第５のステップは、フレームエラー
ありと判定した上記第４のステップの割合が多い場合に
は、上記パスメモリ長Ａｔ１を増加させる操作又はパス
打ち切り長Ａｔ２を減少させる操作の少なくとも一方の
操作を行うことを特徴とする請求項１に記載のビタビ復
号方法。 - 【請求項３】 上記第５のステップは、フレームエラー
なしと判定した上記第４のステップの割合が多い場合に
は、上記パスメモリ長Ａｔ１を減少させる操作又はパス
打ち切り長Ａｔ２を増加させる操作の少なくとも一方の
操作を行うことを特徴とする請求項１又は２に記載のビ
タビ復号方法。 - 【請求項４】 パスメモリ長Ａｔ１及びパス打ち切り長
Ａｔ２の設定値を記憶する初期値記憶手段と、 入力信号の各時刻におけるブランチメトリックを計算
し、ＡＣＳ処理を行ってパス選択信号を形成するＡＣＳ
処理手段と、 パス選択信号を記憶するパスメモリと、 パス選択信号に基づいてトレースバックを行うトレース
バック手段と、 パスメモリ長Ａｔ１に等しい回数のＡＣＳ処理を上記Ａ
ＣＳ処理手段に実行させて、パス選択信号を上記パスメ
モリに記憶させ、その後、パスメモリ長Ａｔ１に等しい
回数のトレースバックを上記トレースバック手段に実行
させ、このトレースバックの終了時点で全復号ビットの
トレースバックが終了していない場合には、パス打ち切
り長Ａｔ２回分のＡＣＳ処理を上記ＡＣＳ処理手段に実
行させた後、パスメモリ長Ａｔ１に等しい回数のトレー
スバックを上記トレースバック手段に実行させる作業
を、フレームを構成する全復号ビットのトレースバック
が終了するまで繰り返させる処理制御手段と、 全復号ビットのトレースバック終了時点でフレームエラ
ー判定を行う判定手段と、 上記判定手段でのフレームエラー判定結果に応じて、上
記パスメモリ長Ａｔ１又はパス打ち切り長Ａｔ２の少な
くとも一方を変化させる初期値変更手段とを有すること
を特徴とするビタビ復号装置。 - 【請求項５】 上記初期値変更手段は、上記判定手段で
フレームエラーありと判定されたフレームが多く発生し
た場合に、上記パスメモリ長Ａｔ１を増加方向に変化さ
せ、及び又は、パス打ち切り長Ａｔ２を減少方向に変化
させることを特徴とする請求項４に記載のビタビ復号装
置。 - 【請求項６】 上記初期値変更手段は、上記判定手段で
フレームエラーなしと判定されたフレームが多く発生し
た場合に、上記パスメモリ長Ａｔ１を減少方向に変化さ
せ、及び又は、パス打ち切り長Ａｔ２を増加方向に変化
させることを特徴とする請求項４又は５に記載のビタビ
復号装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15343197A JP3464121B2 (ja) | 1997-06-11 | 1997-06-11 | ビタビ復号方法及びビタビ復号装置 |
| US09/095,761 US6199191B1 (en) | 1997-06-11 | 1998-06-11 | Viterbi decoding method and device thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15343197A JP3464121B2 (ja) | 1997-06-11 | 1997-06-11 | ビタビ復号方法及びビタビ復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH114171A true JPH114171A (ja) | 1999-01-06 |
| JP3464121B2 JP3464121B2 (ja) | 2003-11-05 |
Family
ID=15562377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15343197A Expired - Fee Related JP3464121B2 (ja) | 1997-06-11 | 1997-06-11 | ビタビ復号方法及びビタビ復号装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6199191B1 (ja) |
| JP (1) | JP3464121B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035568A (ja) * | 2009-07-30 | 2011-02-17 | Ricoh Co Ltd | 受信装置 |
| JP2012124872A (ja) * | 2010-12-10 | 2012-06-28 | Ricoh Co Ltd | 受信装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263087B1 (en) * | 1998-06-26 | 2001-07-17 | Signafy, Inc. | Method of encoding bits in a signal |
| JP3196835B2 (ja) * | 1998-07-17 | 2001-08-06 | 日本電気株式会社 | ビタビ復号法及びビタビ復号器 |
| KR100277685B1 (ko) * | 1998-10-09 | 2001-01-15 | 정선종 | 트렐리스 복호를 사용하는 복호기에서의 경로 메트릭의 통계치를 이용한 복잡도 감소 방법 |
| US6378106B1 (en) * | 1999-05-28 | 2002-04-23 | Lucent Technologies Inc. | Viterbi decoding using single-wrong-turn correction |
| US7130466B2 (en) * | 2000-12-21 | 2006-10-31 | Cobion Ag | System and method for compiling images from a database and comparing the compiled images with known images |
| US6697204B2 (en) | 2001-05-25 | 2004-02-24 | Infineon Technologies Ag | Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive |
| US6661590B2 (en) | 2001-05-25 | 2003-12-09 | Infineon Technologies Ag | Efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply |
| US6788482B2 (en) | 2001-06-29 | 2004-09-07 | Infineon Technologies Ag | Method and apparatus for Viterbi detector state metric re-normalization |
| US6809894B2 (en) | 2001-06-29 | 2004-10-26 | Infineon Technologies Ag | Method and apparatus for handling end of data processing in a data storage device |
| US6889154B2 (en) * | 2002-04-18 | 2005-05-03 | Infineon Technologies Ag | Method and apparatus for calibrating data-dependent noise prediction |
| US7522678B2 (en) * | 2002-04-18 | 2009-04-21 | Infineon Technologies Ag | Method and apparatus for a data-dependent noise predictive viterbi |
| US7805657B2 (en) * | 2006-07-10 | 2010-09-28 | Intel Corporation | Techniques to determine transmission quality of a signal propagation medium |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5509020A (en) * | 1993-05-27 | 1996-04-16 | Sony Corporation | Viterbi decoding apparatus and methods |
| EP0656712A1 (en) * | 1993-11-16 | 1995-06-07 | AT&T Corp. | Viterbi equaliser using variable length tracebacks |
-
1997
- 1997-06-11 JP JP15343197A patent/JP3464121B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-11 US US09/095,761 patent/US6199191B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035568A (ja) * | 2009-07-30 | 2011-02-17 | Ricoh Co Ltd | 受信装置 |
| JP2012124872A (ja) * | 2010-12-10 | 2012-06-28 | Ricoh Co Ltd | 受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3464121B2 (ja) | 2003-11-05 |
| US6199191B1 (en) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730885B2 (ja) | 誤り訂正ターボ符号の復号器 | |
| JP3464121B2 (ja) | ビタビ復号方法及びビタビ復号装置 | |
| US5887007A (en) | Viterbi decoding method and viterbi decoding circuit | |
| JPH09232972A (ja) | ビタビ復号器 | |
| JP4244700B2 (ja) | ターボ復号器及びそれに用いるダイナミック復号方法 | |
| US7046747B2 (en) | Viterbi decoder and decoding method using rescaled branch metrics in add-compare-select operations | |
| JPH11355150A (ja) | パンクチャドビタビ復号方法 | |
| JP5169771B2 (ja) | 復号器および復号方法 | |
| Lou | Viterbi decoder design for the IS-95 CDMA forward link | |
| EP1145458A1 (en) | Device and method for normalizing metric value of component decoder in mobile communication system | |
| CN108768412B (zh) | 一种低延时Viterbi译码方法及系统 | |
| EP0944173B1 (en) | Add-compare selection circuit for a Viterbi decoder | |
| US20050138535A1 (en) | Method and system for branch metric calculation in a viterbi decoder | |
| JP3252776B2 (ja) | 軟出力復号装置 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JPH11112361A (ja) | データ復号装置及びデータ復号方法 | |
| JPH07336239A (ja) | ビタビ復号器 | |
| KR100680024B1 (ko) | 지연시간 단축 경로를 갖는 비터비 복호기 및 그 제어방법 | |
| JP3337950B2 (ja) | 誤り訂正復号化方法及び誤り訂正復号化装置 | |
| JPH08279765A (ja) | 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置 | |
| JPH0730438A (ja) | ビタビ復号方法 | |
| JPH07245567A (ja) | ビタビ復号演算装置 | |
| JP3257060B2 (ja) | ビタビ復号器 | |
| JP2004260391A (ja) | 畳み込み符号の最尤復号器および最尤復号方法 | |
| JP4078941B2 (ja) | ビタビ復号方法、ビタビ復号装置及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |