JP2002111518A

JP2002111518A - ビタビ復号方法及びその装置

Info

Publication number: JP2002111518A
Application number: JP2000302574A
Authority: JP
Inventors: Juichi Kino; 寿一木野
Original assignee: Asahi Kasei Corp
Current assignee: Asahi Kasei Corp
Priority date: 2000-10-02
Filing date: 2000-10-02
Publication date: 2002-04-12

Abstract

(57)【要約】【課題】トレースバック用メモリの記憶容量を減少で
きるようにしたビタビ復号方法などの提供。【解決手段】入力データに基づき、経路メトリック更
新処理とトレースバック処理との手続きを行ってビタビ
復号を行うビタビ復号方法である。トレースバック処理
は、更新メトリック更新処理がトレリス遷移の終端候補
位置１、２、３になるたびに行う。そして、終端候補位
置１からのトレースバック処理は、終端候補位置１から
初期位置まで行い、端候補位置２以後からのトレースバ
ック処理は、終端候補位置２からその終端候補位置１ま
でと、その終端候補位置１に定数ｋ（但し、ｋ＞５Ｌで
あり、Ｌは拘束長である）だけ加えた位置まで行うよう
にした。終端候補位置３からのトレースバック処理は、
終端候補位置２からのトレースバック処理と同様に行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビタビアルゴリズ
ムを使用するビタビ復号方法及びビタビ復号装置に関す
るものである。

【０００２】

【従来の技術】ビタビアルゴリズムは、通信受信器等に
おける標準的なツールとして使用されている。一般に、
ビタビ復号の手続きは、トレリス状態の遷移に伴って各
トレリス状態の経路メトリックを計算する経路メトリッ
ク更新ステージと、この経路メトリック更新ステージが
符号化データの終端に達した時点で、各トレリス状態に
おける到達経路選択情報を辿ってそのトレリス状態遷移
に対応する符号ビットを求めるトレースバックステージ
と、の２つに分けられる。

【０００３】しかし、アプリケーションによっては、符
号化データの終端位置の情報を一意的に復号器側が前も
って知っているのではなく、複数の符号化データの終端
位置候補情報のみを復号器側が知っていて、これらの中
から妥当な終端位置を求めた後にビタビ復号を行う必要
のあるものがある。一般的なビタビ復号に先立って上記
のような終端位置検出処理が必要される場合には、従来
は、その終端位置検出処理とビタビ復号処理とを、各終
端位置候補ごとに連続して行っているものと考えられ
る。

【０００４】具体的には、終端位置候補１（最も小さい
終端位置候補とする）まで経路メトリック更新処理を行
い、その終端候補位置１からトレースバックとビット復
号を行い、誤り訂正符号や経路メトリックを利用した判
定値を計算して、終端位置候補１の妥当性を判定する。
この判定で終端候補位置１の妥当性が否定された場合に
は、改めて終端候補位置２（終端候補位置１の次に大き
な終端候補位置とする）まで経路メトリック更新処理を
行い、その終端候補位置２からトレースバックとビット
復号を行い、終端候補位置２の妥当性を評価する。

【０００５】以上のような各処理を各終端位置候補に対
して順次行い、最終的に最も妥当である終端位置候補と
そのときの復号ビットを出力する。全ての終端候補位置
が妥当でないと判定された場合には、フレームにエラー
があると判定する。次に、このようなビタビ復号方法を
実現する従来からのビタビ復号装置の一例について、図
５を参照して説明する。

【０００６】このビタビ復号装置は、図５に示すよう
に、ＲＡＭ（ランダム・アクセス・メモリ）からなる受
信データメモリ１１、ブランチメトリック計算器１２、
ＡＣＳ回路１３、ＲＡＭからなるパスメトリックメモリ
１４、ＲＡＭからなるトレースバック用メモリ（パスメ
モリ）１５、トレースバック回路１６、ＲＡＭからなる
復号データメモリ１７、尤度計算器１８、及びＲＡＭか
らなる出力データメモリ１９を少なくとも備えている。

【０００７】受信データメモリ１１は、ビタビ復号の対
象となる入力データを記憶している。ブランチメトリッ
ク計算器１２は、乗算器等から構成され、受信データメ
モリ１１に記憶される入力データに基づいて各ブランチ
メトリック値を計算する。ＡＣＳ回路１３は、ブランチ
メトリック計算器１２からのブランチメトリック値とパ
スメトリックメモリ１４に記憶されるパスメトリック値
との加算を行い新しいパスメトリック値を出力する。さ
らに、ＡＣＳ回路１３は、各トレリス状態に対してその
トレリス状態に遷移可能な２つのパスのパスメトリック
値を比較し、そのパスメトリック値の小さい方を遷移し
てきたパス（生き残りパス）として選択する。その選択
結果はトレースバック用メモリ１５に記憶される。

【０００８】パスメトリックメモリ１４は、ＡＣＳ回路
１３が各トレリス状態の現在のパスメトリック値を読み
込んで、新しいパスメトリック値を更新した後にそれら
を書き込むためのメモリである。全トレリス状態の最新
のパスメトリック値を記憶しているため、その記憶容量
（大きさ）はトレリス状態数に等しい。トレースバック
用メモリ１５は、ＡＣＳ回路１３からのパス選択情報
（生き残りパス）を記憶する。ビタビ復号では、全ての
トレリス状態に関して、全ての遷移毎にどのようなパス
選択（トレリス状態遷移に対応）をしてきたかをトレリ
ス遷移終端位置（入力データ長さに対応）まで記憶して
おく必要がある。

【０００９】このビタビ復号装置は、入力データ長が複
数の可能性を持ち、全ての可能性を仮定してビタビ復号
を行う場合を行うものである。このため、例えば入力デ
ータのデータ長がＬ１、Ｌ２、Ｌ３の３つの可能性を持
つ場合には、トレースバック用メモリ１５の容量は、
（トレリス状態数）×ｍａｘ｛Ｌ１，Ｌ２，Ｌ３｝の大
きさが必要となる。ここで、ｍａｘ｛｝は、｛｝内
の要素のうち最大のものを表すものとし、以下同様であ
る。

【００１０】このようなトレースバック用メモリ１５の
一例を図６に示す。この場合には、そのメモリ１５の記
憶容量は、（トレリス状態数）×（データ長Ｌ３）の大
きさが必要となる。ただし、データ長Ｌ１〜Ｌ３は、Ｌ
１＜Ｌ２＜Ｌ３の関係にあるものとする。トレースバッ
ク回路１６は、各データ長Ｌ１、Ｌ２、Ｌ３に対応する
トレースバック用メモリ１５の内容を参照してトレース
バックを行い、その各データ長に対応する各復号データ
を求め、この求めた各復号データを復号データメモリ１
７に記憶する。復号データメモリ１７はその各データ長
Ｌ１〜Ｌ３に対応する各復号データを格納する必要があ
るので、その記憶容量は、（Ｌ１＋Ｌ２＋Ｌ３）が必要
となる。

【００１１】尤度計算器１８は、乗算器や加算器等から
なり、復号データメモリ１７に格納される各入力データ
長に対応する各復号データを参照して、その確からしさ
（尤度）を計算する。尤度計算器１８の結果に基づき、
出力データメモリ１９には、その最も尤度の大きな復号
データが復号データメモリ１７から読み出されて記憶さ
れる。

【００１２】

【発明が解決しようとする課題】以上の説明から明らか
なように、従来のビタビ復号方法及びビタビ復号装置で
は、符号化データの終端位置検出とビタビ復号を行う際
に終端位置候補ｎ（最大の終端候補位置）の時点までの
全てのパス選択情報を、トレースバック用メモリに格納
して保持しておく必要がある。

【００１３】従って、従来のビタビ復号方法及びビタビ
復号装置では、トレースバック用メモリに必要な記憶容
量は、（トレリス状態数）×（最大ブロック長）とな
る。ここで、最大ブロック長とは、終端位置候補ｎにお
ける符号化ビット数に等しいものである。このため、従
来のビタビ復号方法およびビタビ復号装置では、トレー
スバック用メモリの容量が比較的大きくなるので、その
容量を減少することが望まれていた。

【００１４】そこで、本発明の目的は、上記の点に鑑
み、トレースバック用メモリの記憶容量を減少できるよ
うにしたビタビ復号方法およびビタビ復号装置を提供す
ることにある。

【００１５】

【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項３に記載
の各発明は以下のように構成した。すなわち、請求項１
に記載の発明は、入力データに基づき、経路メトリック
更新処理とトレースバック処理との手続きを行ってビタ
ビ復号を行うビタビ復号方法であって、前記トレースバ
ック処理は、前記更新メトリック更新処理がトレリス遷
移の終端候補位置ｐ１、ｐ2 、…ｐｎ（但し、ｐ１＜ｐ
2 ＜…＜ｐｎ）になるたびに行うものとし、前記終端候
補位置ｐ１からのトレースバック処理は、終端候補位置
ｐ１から初期位置まで行い、前記終端候補位置ｐ２以後
からのトレースバック処理は、該当する終端候補位置か
らその直前の終端候補位置までと、その直前の終端候補
位置に定数ｋ（但し、ｋ＞５Ｌであり、Ｌは拘束長であ
る）だけ加えた位置まで行うようにしたことを特徴とす
るものである。

【００１６】このような構成からなる請求項１に記載の
発明によれば、トレースバック用メモリの記憶容量を、
従来方法に比べて減少できる。請求項２に記載の発明
は、入力データに基づいてブランチメトリックを計算す
るブランチメトリック計算手段と、パスメトリックを記
憶するパスメトリック記憶手段と、前記ブランチメトリ
ック計算手段で計算されたブランチメトリックと、前記
パスメトリック記憶手段に記憶されたパスメトリックと
を加算、比較して生き残りパスを選択するＡＣＳ手段
と、前記ＡＣＳ手段で選択された生き残りパスを記憶す
るトレースバック記憶手段と、前記トレースバック記憶
手段に記憶された生き残りパスに基づいてデータの復号
を行う復号手段とを備え、前記トレースバック記憶手段
は、前記入力データのデータ長Ｌ１、Ｌ２…Ｌｎ（但
し、Ｌ１＜Ｌ２…＜Ｌｎ）に応じて前記生き残りパスを
記憶するとともに、その記憶の際には、Ｌ１、Ｌ２−Ｌ
１＋ｋ、…Ｌｎ−（Ｌｎ−１）＋ｋ（但しｋは定数であ
り、ｋ＞５Ｌを満たすものとし、Ｌは拘束長である）に
応じた単位で前記生き残りパスを記憶するようになって
おり、前記復号手段は、前記トレースバック記憶手段に
前記単位で記憶される生き残りパスに基づいてデータの
復号を行うようになっていることを特徴とするものであ
る。

【００１７】請求項３に記載の発明は、請求項２に記載
のビタビ復号装置において、前記復号手段は、前記トレ
ースバック記憶手段に前記単位で記憶される生き残りパ
スに基づいてデータの復号を行うトレースバック手段
と、前記トレースバック手段で復号された復号データを
それぞれ記憶する復号データ記憶手段と、前記復号デー
タ記憶手段に記憶された記憶データを所定の手順により
選択的に読み取るデータ読み取り手段と、からなること
を特徴とするものである。

【００１８】このような構成からなる請求項２に記載の
発明によれば、トレースバック用メモリの記憶容量を、
従来装置に比べて減少できる。また、請求項３に記載の
発明によれば、トレースバック用メモリの記憶容量を減
少できることに加えて、復号データを正確に出力するこ
とができる。

【００１９】

【発明の実施の形態】以下、本発明のビタビ復号方法の
実施形態について、図１および図２を参照して説明す
る。まず、本発明の実施形態の説明に先立って、本発明
の基本的な考え方を説明する。すなわち、本発明のビタ
ビ復号方法は、図１に示すように、ある時点における任
意のトレリス状態からトレースバックを行うと、生き残
りパスが有限の長さｋ（但し、ｋ＞５Ｌであり、Ｌは符
号器の拘束長である）内で１つの経路に収束するという
性質があり、この性質を利用してトレースバック用メモ
リの容量を、従来方法に比べて減少（節約）するように
したものである。

【００２０】ここで、図１は、トレリス遷移の終端候補
位置１からのトレースバックは、トレリス状態Ａから始
まり、その終端候補位置２からのトレースバックでは、
終端候補位置１の時点でのトレリス状態はＢであるが、
その時点からｋ（この例ではｋ＝６４）だけトレースバ
ックを進めるうちに２つの経路が同一の経路に収束する
様子を示している。

【００２１】次に、このような基本的な考え方の下で行
う、この実施形態にかかるビタビ復号方法について、図
２を参照して説明する。まず、トレリス遷移の終端候補
位置１に対しては、通常のビタビ復号処理を行い、この
とき得られる復号データはｐ（１）個（終端候補位置ｎ
に対する符号化ビット数をｐ（ｎ）とする）となり、そ
の復号データを復号データメモリに格納する。このとき
には、そのｐ（１）個の復号データのフォーマットは、
図２に示す０〜ｎ１までのようになる。

【００２２】次に、トレリス遷移の終端候補位置２まで
経路メトリック更新を行い、トレースバックを行う。こ
のとき、終端候補位置２からのトレースバックの経路の
終端位置候補１でのトレリス状態は、終端候補位置１か
らのトレースバック開始状態とは一般的に異なっている
が、上記のように、トレースバックをさらに長さｋだけ
行ううちには２つのトレースバック経路は同一のものに
収束するという性質がある（図１参照）。

【００２３】このため、収束後のトレースバックに対応
する復号ビット（復号データ）は同一であり、これは終
端候補位置１からのビタビ復号処理ですでに求められて
いる。この事実を勘案すると、終端候補位置２までの経
路メトリック更新を行うときには、終端候補位置１から
長さｋ以前の時点におけるトレースバック情報は不要で
あるので、トレースバック用メモリには上書きすること
ができる。

【００２４】従って、終端候補位置２からのトレースバ
ックは、終端候補位置１からｋ以前の時点まで行い、こ
のとき得られる復号データはｐ（２）−ｐ（１）＋ｋ個
となり、その復号データを復号データメモリに格納す
る。このときには、そのｐ（２）−ｐ（１）＋ｋ個の復
号データのフォーマットは、図２に示すｎ１〜ｎ２＋６
４のようになる。以下、同様の処理を終端候補位置を１
つずつ後ろにずらしながら行う。

【００２５】この結果、この実施形態にかかるビタビ復
号方法において必要なトレースバック用メモリ（パスメ
モリ）の記憶容量は、（トレリス状態数）×ｍａｘ｛ｐ
（１），ｐ（２）−ｐ（１）＋ｋ，…，ｐ（ｎ）−ｐ
（ｎ−１）＋ｋ｝となり、従来の方法の場合に必要なト
レースバック用メモリの記憶容量（トレリス状態数）×
ｐ（ｎ）に比べて、一般的に小さくなる。

【００２６】次に、上記のようにして復号データメモリ
に格納された復号データを読み出す方法について、図２
を参照して説明する。上記の方法により復号データメモ
リに格納される復号データは、隣合う終端候補位置から
のトレースバックが重なるために、図２に示すように、
（ｎ−１）×ｋのオーバヘッドが発生する（図２ではｋ
＝６４である）。そこで、復号データを復号データメモ
リから正しく読み出すためには、その重なった部分ｋに
対応した復号データをスキップする必要があるので、こ
の例について図２を参照して説明する。

【００２７】すなわち、終端候補位置１に対応する時点
では、図２のｎ１から左の部分の復号データ（Ａ＋６
４）を復号データメモリから読み出す。また、終端候補
位置２に対応する時点では、図２の（ｎ２＋６４）とｎ
１との間の復号データ（Ｂ＋６４）と、復号データＡと
を復号データメモリから読み出す。さらに、終端候補位
置３に対応する時点では、図２の（ｎ３＋１２８）と
（ｎ２＋６４）との間の復号データＣと、復号データ
Ｂ、Ａとを続けて復号データメモリから読み出す。

【００２８】なお、上述のｋの最適値は、アプリケーシ
ョン、符号化仕様、終端候補位置の数などのパラメータ
によって変わると考えられるが、計算機シミュレーショ
ン等でその最適値を選ぶようにすれば良い。この最適な
ｋに対して、トレースバック用メモリの記憶容量の所要
値が最適化される。以上説明したように、この実施形態
に係るビタビ復号方法によれば、トレースバック用メモ
リの記憶容量を従来方法に比べて減少することができる
上に、復号データを正確に出力することができる。

【００２９】次に、本発明のビタビ復号装置の実施形態
について、図３を参照しながら説明する。この実施形態
に係るビタビ復号装置は、図３に示すように、受信デー
タメモリ１１、ブランチメトリック計算器１２、ＡＣＳ
回路１３、パスメトリックメモリ１４、データ書き込み
回路２１、トレースバック用メモリ（パスメモリ）１５
Ａ、トレースバック回路１６Ａ、復号データメモリ１７
Ａ、尤度計算器１８Ａ、データ読み取り回路２２、及び
出力データメモリ１９を少なくとも備えている。

【００３０】この実施形態に係るビタビ復号装置の構成
要素のうち、受信データメモリ１１、ブランチメトリッ
ク計算器１２、ＡＣＳ回路１３、パスメトリックメモリ
１４、および出力データメモリ１９の構成は、図５の従
来のビタビ復号装置の構成と同様であるので、同一の構
成要素には同一符号を付してその説明は省略する。書き
込み回路２１は、ＡＣＳ回路１３からの出力データを後
述のようにトレースバック用メモリ１５Ａに書き込むた
めの回路である。トレースバック用メモリ１５Ａは、図
５に示すトレースバック用メモリ１５と実質的に同じで
あるが、後述のようにその記憶容量を小さくできる。

【００３１】トレースバック回路１６Ａは、入力データ
のデータ長Ｌ１〜Ｌ３に対応するトレースバック用メモ
リ１５Ａの内容を参照してトレースバックを行ってデー
タを復号する回路である。復号データメモリ１７Ａは、
トレースバック回路１６Ａで復号された復号データを後
述のように記憶するメモリである。尤度計算器１８Ａ
は、入力データのデータ長Ｌ１〜Ｌ３に対応して復号デ
ータメモリ１７Ａに記憶されている各復号データからそ
の確からしさを計算するものである。データ読み取り回
路２２は、尤度計算器１８Ａの結果に応じて、復号デー
タメモリ１７Ａから復号データを選択的に読み取る回路
であり、この読み取られた復号データは出力データメモ
リ１９に記憶されるようになっている。

【００３２】次に、このように構成される実施形態にか
かるビタビ復号装置の動作の一例について、図３を参照
して説明する。以下では、例えば入力データのデータ長
がＬ１、Ｌ２、Ｌ３の３つの可能性を持ち、そのデータ
長Ｌ１〜Ｌ３が、Ｌ１＜Ｌ２＜Ｌ３の関係にある場合に
ついて説明する。

【００３３】受信データメモリ１１は、ビタビ復号の対
象となる入力データを記憶している。ブランチメトリッ
ク計算器１２は、受信データメモリ１１に記憶される入
力データから各ブランチメトリック値を計算する。ＡＣ
Ｓ回路１３は、ブランチメトリック計算器１２からのブ
ランチメトリック値とパスメトリック値との加算を行い
新しいパスメトリックを生成するとともに、各トレリス
状態に対してそのトレリス状態に遷移可能な２つのパス
のパスメトリック値を比較し、その比較結果からパスメ
トリック値の小さい方を遷移してきたパス（生き残りパ
ス）として選択する。

【００３４】パスメトリックメモリ１４は、ＡＣＳ回路
１３が各トレリス状態の現在のパスメトリック値を読み
込んで、新しいパスメトリック値を更新した後にそれら
を書き込む。ＡＣＳ回路１３で選択されたパスは、デー
タ書き込み回路２１によりトレースバック用メモリ１５
Ａに記憶される。ところで、いま、符号器の拘束長をＬ
とすると、ビタビ復号の任意のトレリス状態からのトレ
ースバックは、上述のように５Ｌ程度で同一のパスに収
束するという性質がある（図１参照）。

【００３５】そこで、トレースバック回路１６Ａが後述
のようなトレースバック処理をしてトレースバック用メ
モリ１５Ａの記憶容量の低減を図るために、データ書き
込み回路２１は、ＡＣＳ回路１３からの生き残りパスを
トレースバック用メモリ１５Ａに記憶する際に、以下の
ように書き込むようにしている。すなわち、トレースバ
ック用メモリ１５Ａには、入力データのデータ長Ｌ１、
Ｌ２、Ｌ３に対応するトレリス終端候補位置（図２の終
端候補位置１〜３に対応）の各時点で、データ書き込み
回路２１が所定の生き残りパスを記憶するようにしてお
り、その各時点では、データ長Ｌ１、（データ長Ｌ２−
データ長Ｌ１＋ｋ）、（データ長Ｌ３−データ長Ｌ２＋
ｋ）に応じて生き残りパスをそれぞれ記憶するようにし
ている（図４参照）。

【００３６】トレースバック回路１６Ａは、トレースバ
ック用メモリ１５Ａの内容を参照して以下のようなトレ
ースバック処理を行う。すなわち、トレースバック回路
１６Ａは、入力データのデータ長Ｌ１に対応する時点
（図２の終端候補位置１に相当）では、トレースバック
用メモリ１５Ａの内容を参照して通常のトレースバック
処理を行ってデータを復号し、その復号データを復号デ
ータメモリ１７Ａに書き込む。このとき、トレースバッ
ク用メモリ１５Ａには、データ長Ｌ１に応じたデータが
記憶されており、これが利用される（図４参照）。

【００３７】また、トレースバック回路１６Ａは、入力
データのデータ長Ｌ２に対応する時点（図２の終端候補
位置２に相当）で再びトレースバックを行うが、この場
合には図２の終端候補位置１からｋだけ前の時点までの
トレースバックを行ってデータを復号し、その復号デー
タを復号データメモリ１７Ａに書き込む。このとき、ト
レースバック用メモリ１５Ａには、（データ長Ｌ２−デ
ータ長Ｌ１＋ｋ）に応じたデータが記憶されており、こ
れが利用される（図４参照）。

【００３８】さらに、トレースバック回路１６Ａは、入
力データのデータ長Ｌ３に対応する時点でも、データ長
２に対応する時点と同様なトレースバック処理を行う。
このとき、トレースバック用メモリ１５Ａには、（デー
タ長Ｌ２−データ長Ｌ１＋ｋ）に応じたデータが記憶さ
れており、これが利用される（図４参照）。尤度計算器
１８Ａは、入力データのデータ長Ｌ１〜Ｌ３に対応して
復号データメモリ１７Ａに記憶されている各復号データ
からその確からしさを計算する。データ読み取り回路２
２は、尤度計算器１８Ａの結果に応じて、復号データメ
モリ１７Ａから復号データを選択的に読み取り、この読
み取られた復号データは出力データメモリ１９に記憶さ
れる。

【００３９】データ読み取り回路２２が復号データメモ
リ１７Ａから復号データを選択的に読み取るのは、本発
明方法の実施形態で説明したように、隣合う終端候補位
置からのトレースバックが重なるための不都合を解消す
るためである。次に、トレースバック用メモリ１５Ａの
記憶容量について、図４を参照して説明する。

【００４０】以上の説明からわかるように、このトレー
スバック用メモリ１５Ａでは、（トレリス状態数）×ｍ
ａｘ｛Ｌ１，（Ｌ２−Ｌ１＋ｋ），（Ｌ３−Ｌ２＋
ｋ）｝の記憶容量が必要となる。次に、この実施形態に
かかるトレースバック用メモリ１５Ａの記憶容量が、従
来のトレースバックメモリの記憶容量に比べてどの程度
減少できるか具体例で示す。

【００４１】いま、１のパスメトリック値を１６ビット
で表すものとする。そして、拘束長ＬをＬ＝９とする
と、トレリス状態値は２⁸＝２５６となる。また、ｋ＞
５Ｌを満たすｋとしてｋ＝６４を採用する。さらに、デ
ータ長Ｌ１〜Ｌ３を、Ｌ１＝５０、Ｌ２＝１５０、Ｌ３
＝４００とする。このような条件の下では、Ｌ３＝４０
０であるので、従来のトレースバックメモリでは、２５
６×４００×１６ビット＝１６３８４００ビットの記憶
容量が必要となる。

【００４２】一方、この実施形態では、ｍａｘ｛５０，
（１５０−５０＋６４），（４００−１５０＋６４）｝
＝３１４となる。このため、この実施形態にかかるトレ
ースバック用メモリ１５Ａでは、２５６×３１４×１６
ビット＝１２８６１４４ビットの記憶容量が必要とな
り、従来に比べて記憶容量を３５２２５６ビットだけ減
少させることができる。

【００４３】以上説明したように、この実施形態にかか
るビタビ復号装置によれば、トレースバック用メモリの
記憶容量を従来装置に比べて減少することができる上
に、復号データを正確に出力することができる。

【００４４】

【発明の効果】以上述べたように、請求項１にかかる発
明によれば、トレースバック用メモリの記憶容量を、従
来方法に比べて減少することができる。請求項２にかか
る発明によれば、トレースバック用メモリの記憶容量
を、従来装置に比べて減少することができる。できる。

【００４５】請求項３にかかる発明によれば、請求項２
にかかる発明の効果に加えて、復号データを正確に出力
することができる。

【図面の簡単な説明】

【図１】本発明の原理を説明するためのトレリス線図で
ある。

【図２】本発明のビタビ復号方法の実施形態を説明する
図であるとともに、復号データの復号データメモリ上へ
の格納フォーマット例を示す図である。

【図３】本発明のビタビ復号装置の実施形態の構成を示
すブロック図である。

【図４】図３のトレースバック用メモリの記憶容量を説
明するための図である。

【図５】従来のビタビ復号装置の構成を示すブロック図
である。

【図６】従来のトレースバック用メモリの記憶容量を説
明するための図である。

【符号の説明】

１１受信データメモリ１２ブランチメトリック計算器１３ＡＣＳ回路１４パスメトリックメモリ１５Ａトレースバック用メモリ１６Ａトレースバック回路１７Ａ復号データメモリ１８Ａ尤度計算器１９出力データメモリ２１データ書き込み回路２２データ読み取り回路

Claims

【特許請求の範囲】

【請求項１】入力データに基づき、経路メトリック更
新処理とトレースバック処理との手続きを行ってビタビ
復号を行うビタビ復号方法であって、前記トレースバック処理は、前記更新メトリック更新処
理がトレリス遷移の終端候補位置ｐ１、ｐ2 、…ｐｎ
（但し、ｐ１＜ｐ2 ＜…＜ｐｎ）になるたびに行うもの
とし、前記終端候補位置ｐ１からのトレースバック処理は、終
端候補位置ｐ１から初期位置まで行い、前記終端候補位置ｐ２以後からのトレースバック処理
は、該当する終端候補位置からその直前の終端候補位置
までと、その直前の終端候補位置に定数ｋ（但し、ｋ＞
５Ｌであり、Ｌは拘束長である）だけ加えた位置まで行
うようにしたことを特徴とするビタビ復号方法。
【請求項２】入力データに基づいてブランチメトリッ
クを計算するブランチメトリック計算手段と、パスメトリックを記憶するパスメトリック記憶手段と、前記ブランチメトリック計算手段で計算されたブランチ
メトリックと、前記パスメトリック記憶手段に記憶され
たパスメトリックとを加算、比較して生き残りパスを選
択するＡＣＳ手段と、前記ＡＣＳ手段で選択された生き残りパスを記憶するト
レースバック記憶手段と、前記トレースバック記憶手段に記憶された生き残りパス
に基づいてデータの復号を行う復号手段とを備え、前記トレースバック記憶手段は、前記入力データのデー
タ長Ｌ１、Ｌ２…Ｌｎ（但し、Ｌ１＜Ｌ２…＜Ｌｎ）に
応じて前記生き残りパスを記憶するとともに、その記憶
の際には、Ｌ１、Ｌ２−Ｌ１＋ｋ、…Ｌｎ−（Ｌｎ−
１）＋ｋ（但しｋは定数であり、ｋ＞５Ｌを満たすもの
とし、Ｌは拘束長である）に応じた単位で前記生き残り
パスを記憶するようになっており、前記復号手段は、前記トレースバック記憶手段に前記単
位で記憶される生き残りパスに基づいてデータの復号を
行うようになっていることを特徴とするビタビ復号装
置。
【請求項３】前記復号手段は、前記トレースバック記憶手段に前記単位で記憶される生
き残りパスに基づいてデータの復号を行うトレースバッ
ク手段と、前記トレースバック手段で復号された復号データをそれ
ぞれ記憶する復号データ記憶手段と、前記復号データ記憶手段に記憶された記憶データを所定
の手順により選択的に読み取るデータ読み取り手段と、からなることを特徴とする請求項２に記載のビタビ復号
装置。