JPH1141525A - 画素回路及び画像センサ・システム - Google Patents

Abstract

(57)【要約】 【課題】光検知素子に流れる電流を積分することにより
画素信号を得るようにされた画素回路に関し、オフセッ
ト電流成分が含まれない画素信号を得ることができるよ
うにし、これを使用して画像センサを構成する場合に
は、Ｓ／Ｎ比の良好な画像信号を得ることができるよう
にする。 【解決手段】積分期間の間、積分容量１９にオフセット
電流分の電流を供給して積分容量１９が積分する電流か
らオフセット電流を除去するためのオフセット電流除去
用トランジスタ２４を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光検知素子に流れ
る電流を積分することにより画素信号を得るようにされ
た画素回路及び画像センサ・システムに関する。

【０００２】

【従来の技術】図３０は従来の赤外線画像センサに使用
されている従来の画素回路の一例の要部を示す回路図で
ある。

【０００３】図３０中、１はボロメータや、超格子から
なる赤外線検知素子や、ＨgＣdＴeからなる赤外線検知
素子などの赤外線検知素子、２は赤外線検知素子１に印
加するバイアス電圧Ｖdetを入力するためのバイアス電
圧入力端子である。

【０００４】また、３はｎＭＯＳトランジスタからなる
入力トランジスタ、４は入力トランジスタ３のオン、オ
フを制御する入力ゲート電圧Ｖ_IGを入力するための入力
ゲート電圧入力端子である。

【０００５】また、５は一方の電極５Ａ側から赤外線検
知素子１に電流を供給して赤外線検知素子１に流れる電
流を積分する積分容量、６は積分容量５の他方の電極５
Ｂに印加する接地電圧Ｖssを入力するための接地電圧入
力端子である。

【０００６】また、７は電源電圧Ｖdd（例えば、５Ｖ）
を入力するための電源電圧入力端子、８はリセット信号
φＲを入力するためのリセット信号入力端子、９はリセ
ット信号φＲによりオン、オフが制御されるｐＭＯＳト
ランジスタからなるリセット・トランジスタである。

【０００７】また、１０はソースホロア回路からなる画
素信号読出回路であり、１１は積分容量５の電極５Ａの
電圧Ｖxにより駆動されるｎＭＯＳトランジスタからな
るドライバ・トランジスタ、１２はアドレス信号ＡＤＤ
によりオン、オフが制御されるｎＭＯＳトランジスタか
らなる画素選択トランジスタである。

【０００８】図３１は図３０に示す従来の画素回路の動
作を示す波形図であり、図３０Ａはリセット信号φＲ、
図３０Ｂは入力ゲート電圧Ｖ_IG、図３０Ｃは積分容量５
の電極５Ａの電圧Ｖxを示している。

【０００９】即ち、図３０に示す従来の画素回路におい
ては、一定の周期で、リセット信号φＲ＝Ｖss、リセッ
ト・トランジスタ９＝オンとされ、積分容量５は、リセ
ット・トランジスタ９を介して電極５Ａ側から充電さ
れ、積分容量５の電極５Ａの電圧Ｖxは、電源電圧Ｖdd
にリセットされる。

【００１０】なお、リセット時には、入力ゲート電圧Ｖ
_IGは、接地電圧Ｖssとされ、入力トランジスタ３＝オフ
とされている。

【００１１】そして、リセット後の一定期間を積分期間
とされ、入力ゲート電圧Ｖ_IGは、スレッショルド電圧Ｖ
_T（例えば、１Ｖ）よりも僅かに高い電圧Ｖ_T＋α（例え
ば、１.２Ｖ）とされ、入力トランジスタ３＝オンとさ
れると共に、リセット信号φＲ＝Ｖdd、リセット・トラ
ンジスタ９＝オフとされる。

【００１２】この結果、入射される赤外線の光量に従っ
て赤外線検知素子１に流れる電流が積分容量５から供給
され、赤外線検知素子１に流れる電流が積分容量５によ
り積分され、積分容量５の電極５Ａの電圧Ｖxが下降す
ることになる。

【００１３】そして、積分期間経過後、リセット前に、
入力ゲート電圧Ｖ_IG＝Ｖss、入力トランジスタ３＝オ
フ、アドレス信号ＡＤＤ＝Ｖdd、画素選択トランジスタ
１２＝オンとされ、積分容量５の電極５Ａの電圧Ｖxに
よってドライバ・トランジスタ１１が駆動され、画素信
号ＯＵＴが出力される。

【００１４】

【発明が解決しようとする課題】図３０に示す従来の画
素回路においては、赤外線検知素子１に暗電流・バイア
ス電流・背景光電流などのオフセット電流が流れること
に対して何らの対策も講じられていないことから、画素
信号ＯＵＴにオフセット電流成分が含まれてしまい、信
号成分のコントラストが極めて低く、Ｓ／Ｎ比の良好な
画素信号を得ることができない場合があるという問題点
があった。

【００１５】また、図３０に示す従来の画素回路におい
ては、オフセット電流が余りに大きくなると、図３１Ｃ
に破線１３で示すように、積分容量５がリセット時に充
電された電荷を積分期間の間に全て放電してしまい画素
信号ＯＵＴを得ることができなくなるという問題点もあ
った。

【００１６】即ち、図３０に示す従来の画素回路は、２
００〜３００μＡのバイアス電流に０.１ｎＡの信号電
流が重畳するような非冷却型赤外線画像センサや、高温
動作させた場合に、数μＡの暗電流に０.１ｎＡの信号
電流が重畳するような冷却型赤外線画像センサや、暗電
流に対する信号電流の比率が本来的に小さい超格子型赤
外線画像センサや、２０ｎＡの背景光電流に対して信号
電流が０.２ｎＡ程度で足りるような非常に低い信号レ
ベルを検出しようとする赤外線画像センサなどに使用す
るには不適なものであった。

【００１７】なお、スペースに余裕がある場合には、容
量値が大きくなるように積分容量５を形成し、積分時間
を延伸することにより、Ｓ／Ｎ比を高くすることができ
るが、スペースに余裕がない場合には、このようにする
ことはできない。

【００１８】また、オフセット電流が余りに大きい場合
には、入力トランジスタ３のオン時間を短くすること
で、積分容量５がリセット時に充電された電荷を積分期
間の間に全て放電してしまうという事態を避けることが
できるが、このようにする場合には、積分期間が短くな
ることから、画素信号ＯＵＴのＳ／Ｎ比が悪くなってし
まうという問題点があった。

【００１９】本発明は、かかる点に鑑み、オフセット電
流成分が含まれず、信号電流成分のみが含まれる画素信
号を得ることができるようにし、これを使用して画像セ
ンサを構成する場合には、Ｓ／Ｎ比の良好な画像信号を
得ることができるようにした画素回路及び画素センサ・
システムを提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明中、第１の発明
（請求項１記載の画素回路）は、光検知素子と、前記光
検知素子に流れる電流を積分する積分容量と、前記積分
容量の保持電荷をリセットするリセット回路とを備え、
前記積分容量の電圧を読み出すことによって画素信号を
得るようにされた画素回路において、前記積分容量が積
分する電流からオフセット電流を除去するオフセット電
流除去回路を備えているというものである。

【００２１】本発明中、第１の発明によれば、積分容量
が積分する電流にはオフセット電流が含まれないことに
なるので、積分容量が積分する電流は、本来の信号電流
のみとなる。

【００２２】本発明中、第２の発明（請求項２記載の画
素回路）は、第１の発明において、前記オフセット電流
除去回路は、一方の電流入出力端子を前記積分容量に接
続し、他方の電流入出力端子に所定の電圧が印加され、
制御端子にオン・オフ制御電圧が印加されるトランジス
タを備えて構成されているというものである。

【００２３】本発明中、第３の発明（請求項３記載の画
素回路）は、第１の発明において、前記リセット回路及
び前記オフセット電流除去回路は、一方の電流入出力端
子を前記積分容量に接続し、他方の電流入出力端子に所
定の電圧が印加され、制御端子に、前記積分容量の保持
電荷のリセット時と、前記積分容量が前記光検知素子に
流れる電流を積分する積分期間とでは、電圧値を異にす
るリセット信号が印加されるトランジスタを兼用して構
成されているというものである。

【００２４】本発明中、第４の発明（請求項４記載の画
素回路）は、第１の発明において、前記オフセット電流
除去回路は、一方の電流入出力端子を前記積分容量に接
続し、他方の電流入出力端子に所定の電圧が印加される
第１のトランジスタと、一端を前記第１のトランジスタ
の制御端子に接続し、他端を前記第１のトランジスタの
他方の電流入出力端子に接続し、前記第１のトランジス
タに制御電圧を供給するための制御電圧供給用容量と、
一方の電流入出力端子を前記積分容量に接続し、他方の
電流入出力端子を前記制御電圧供給用容量の他端に接続
し、制御端子にオン・オフ制御信号が印加される第２の
トランジスタとを備えて構成されているというものであ
る。

【００２５】本発明中、第４の発明によれば、複数フレ
ーム毎に、１フレームの間、最小の光レベルを出力する
被写体を撮像する状態とし、第２のトランジスタ＝オン
とすると、光検知素子にはオフセット電流及び最小レベ
ルの信号電流が流れると共に、制御電圧供給用容量の電
極間に電圧差が発生し、第１のトランジスタ＝オンとな
り、第１のトランジスタに電流が流れることになる。

【００２６】そして、積分容量が積分する電流の値と、
第１のトランジスタに流れる電流の値とが一致するよう
になると、積分容量の電圧は一定値となり、制御電圧供
給用容量の電極間の電圧差も一定値となり、制御電圧供
給用容量には、積分容量が積分する電流からオフセット
電流分の電流を除去するに必要な第１のトランジスタの
ゲート電圧が記憶され、次フレームからは、第１のトラ
ンジスタを介して積分容量が積分する電流からオフセッ
ト電流分の電流が自動的に除去されることになる。

【００２７】本発明中、第５の発明（請求項５記載の画
素回路）は、第１の発明において、前記リセット回路
は、一方の電流入出力端子を前記積分容量に接続し、他
方の電流入出力端子に所定の電圧が印加される第１のト
ランジスタと、一端を前記第１のトランジスタの制御端
子に接続し、他端にリセット信号が印加され、前記第１
のトランジスタに制御電圧を供給するための制御電圧供
給用容量とを備えて構成され、前記オフセット電流除去
回路は、前記リセット回路と、一方の電流入出力端子を
前記積分容量に接続し、他方の電流入出力端子を前記第
１のトランジスタの制御端子に接続し、制御端子にオン
・オフ制御信号が印加される第２のトランジスタとを備
えて構成されているというものである。

【００２８】本発明中、第５の発明によれば、複数フレ
ーム毎に、１フレームの間、最小の光レベルを出力する
被写体を撮像する状態とし、第２のトランジスタ＝オン
とすると、光検知素子にはオフセット電流及び最小レベ
ルの信号電流が流れると共に、制御電圧供給用容量の電
極間に電圧差が発生し、第１のトランジスタ＝オンとな
り、第１のトランジスタに電流が流れることになる。

【００２９】そして、積分容量が積分する電流の値と、
第１のトランジスタに流れる電流の値とが一致するよう
になると、積分容量の電圧は一定値となり、制御電圧供
給用容量の電極間の電圧差も一定値となり、制御電圧供
給用容量には、積分容量が積分する電流からオフセット
電流分の電流を除去するに必要な第１のトランジスタの
ゲート電圧が記憶され、次フレームからは、第１のトラ
ンジスタを介して積分容量が積分する電流からオフセッ
ト電流分の電流が自動的に除去されることになる。

【００３０】本発明中、第６の発明（請求項６記載の画
像センサ・システム）は、第４又は第５の発明の画素回
路を複数個備え、かつ、第４又は第５の発明が備える光
検知素子を列状又は行列状に配列した画像センサと、前
記画像センサが参照する第１のレベル参照光を供給する
第１のレベル参照光供給手段と、前記画像センサが参照
する前記第１のレベルよりも高レベルの第２のレベル参
照光を供給する第２のレベル参照光供給手段とを備えて
いるというものである。

【００３１】本発明中、第６の発明においては、画像セ
ンサが第１のレベル参照光を入力しているタイミング
で、制御電圧供給用容量に、積分容量が積分する電流か
らオフセット電流分の電流を自動的に除去するために必
要な第１のトランジスタの制御電圧を記憶させる場合に
は、第１のレベル参照光入力時の出力はゼロとなるの
で、出力からオフセット電流成分を除去する補正を行う
必要がなく、第２のレベル参照光入力時における感度補
正のみを行うことで足りる。

【００３２】本発明中、第７の発明（請求項７記載の画
像センサ・システム）は、第４又は第５の発明の画素回
路を複数個備え、かつ、第４又は第５の発明が備える光
検知素子を列状又は行列状に配列した画像センサと、前
記画像センサが参照する第１のレベル参照光を供給する
第１のレベル参照光供給手段と、前記画像センサが参照
する前記第１のレベルよりも高レベルの第２のレベル参
照光を供給する第２のレベル参照光供給手段と、前記画
像センサが参照する前記第２のレベルよりも高レベルの
第３のレベル参照光を供給する第３のレベル参照光供給
手段とを備えているというものである。

【００３３】本発明中、第７の発明においては、画像セ
ンサが第１のレベル参照光を入力しているタイミング
で、制御電圧供給用容量に、積分容量が積分する電流か
らオフセット電流分の電流を自動的に除去するために必
要な第１のトランジスタの制御電圧を記憶させる場合に
は、第１のレベル参照光入力時の出力はゼロとなるの
で、出力からオフセット電流成分を除去する補正を行う
必要がなく、また、第２のレベル参照光入力時における
感度補正及び第３のレベル参照光入力時における感度補
正を行うことができるので、線形性の差に起因する固定
パターン雑音を大幅に低減することができる。

【００３４】

【発明の実施の形態】

本発明の画素回路の第１実施形態・・図１〜図４ 図１は本発明の画素回路の第１実施形態の要部を示す回
路図である。図１中、１５はボロメータや、超格子から
なる赤外線検知素子や、ＨgＣdＴeからなる赤外線検知
素子などの赤外線検知素子、１６は赤外線検知素子１５
に印加するバイアス電圧Ｖdetを入力するためのバイア
ス電圧入力端子である。

【００３５】また、１７はｎＭＯＳトランジスタからな
る入力トランジスタ、１８は入力トランジスタ１７のオ
ン、オフを制御する入力ゲート電圧Ｖ_IGを入力するため
の入力ゲート電圧入力端子である。

【００３６】また、１９は一方の電極１９Ａ側から赤外
線検知素子１５に電流を供給して赤外線検知素子１９に
流れる電流を積分するための積分容量、２０は積分容量
１９の他方の電極１９Ｂに印加する接地電圧Ｖssを入力
するための接地電圧入力端子である。

【００３７】また、２１は電源電圧Ｖdd（例えば、５
Ｖ）を入力するための電源電圧入力端子、２２はリセッ
ト信号φＲを入力するためのリセット信号入力端子、２
３はリセット信号φＲによりオン、オフが制御されるｐ
ＭＯＳトランジスタからなるリセット・トランジスタで
ある。

【００３８】また、２４は積分容量１９にオフセット電
流分の電流を供給して積分容量１９が積分する電流から
オフセット電流を除去するためのｐＭＯＳトランジスタ
からなるオフセット電流除去用トランジスタである。

【００３９】また、２５はオフセット電流除去用トラン
ジスタ２４のオン、オフを制御するオフセット電流除去
用トランジスタ制御電圧Ｖoffを入力するためのオフセ
ット電流除去用トランジスタ制御電圧入力端子である。

【００４０】また、２６はソースホロア回路からなる画
素信号読出回路であり、２７は積分容量１９の電極１９
Ａの電圧Ｖxにより駆動されるｎＭＯＳトランジスタか
らなるドライバ・トランジスタ、２８はアドレス信号Ａ
ＤＤによりオン、オフが制御されるｎＭＯＳトランジス
タからなる画素選択トランジスタである。

【００４１】図２は本発明の画素回路の第１実施形態の
動作を示す波形図であり、図２Ａはリセット信号φＲ、
図２Ｂは入力ゲート電圧Ｖ_IG、図２Ｃはオフセット電流
除去用トランジスタ制御電圧Ｖoff、図２Ｄは積分容量
１９の電極１９Ａの電圧Ｖxを示している。

【００４２】即ち、本発明の画素回路の第１実施形態に
おいては、一定の周期で、リセット信号φＲ＝Ｖss、リ
セット・トランジスタ２３＝オンとされ、積分容量１９
は、リセット・トランジスタ２３を介して電極１９Ａ側
から充電され、積分容量１９の電極１９Ａの電圧Ｖx
は、電源電圧Ｖddにリセットされる。

【００４３】なお、リセット時には、入力ゲート電圧Ｖ
_IG＝接地電圧Ｖss、入力トランジスタ１７＝オフの状態
が維持されると共に、オフセット電流除去用トランジス
タ制御電圧Ｖoff＝Ｖdd、オフセット電流除去用トラン
ジスタ２４＝オフの状態が維持される。

【００４４】そして、リセット後の一定期間を積分期間
とされ、入力ゲート電圧Ｖ_IGは、スレッショルド電圧Ｖ
_T（例えば、１Ｖ）よりも僅かに高い電圧Ｖ_T＋α（例え
ば、１.２Ｖ）とされ、入力トランジスタ１７＝オンと
されると共に、リセット信号φＲ＝Ｖdd、リセット・ト
ランジスタ２３＝オフ、オフセット電流除去用トランジ
スタ制御電圧Ｖoff＝Ｖb（例えば、４Ｖ）、オフセット
電流除去用トランジスタ２４＝オンとされる。

【００４５】この結果、赤外線検知素子１５には積分容
量１９からオフセット電流及び信号電流が供給される
が、積分容量１９にはオフセット電流除去用トランジス
タ２４を介してオフセット電流分の電流が供給されるこ
とになるので、積分容量１９においては信号電流のみが
積分され、積分容量１９の電極１９Ａの電圧Ｖxが下降
する。

【００４６】そして、積分期間経過後の一定期間を画素
信号読出期間とされ、入力ゲート電圧Ｖ_IG＝Ｖss、入力
トランジスタ１７＝オフ、オフセット電流除去用トラン
ジスタ制御電圧Ｖoff＝Ｖdd、オフセット電流除去用ト
ランジスタ２４＝オフとされると共に、アドレス信号Ａ
ＤＤ＝Ｖdd、画素選択トランジスタ２８＝オンとされ、
積分容量１９の電極１９Ａの電圧Ｖxによりドライバ・
トランジスタ２７が駆動され、画素信号ＯＵＴが出力さ
れる。

【００４７】以上のように、本発明の画素回路の第１実
施形態によれば、積分容量１９においては信号電流のみ
が積分され、画素信号ＯＵＴにオフセット電流成分が含
まれることがないので、これを使用して画像センサを構
成する場合には、Ｓ／Ｎ比の良好な画像信号を得ること
ができる。

【００４８】ちなみに、図３は本発明の画素回路の第１
実施形態を使用した一次元赤外線画像センサ（赤外線ラ
インセンサ）の構成例を示す回路図である。

【００４９】図３中、３０−１、３０−２、３０−３、
３０−ｎは本発明の第１実施形態の画素回路である。な
お、画素回路３０−３、３０−ｎ間に配置されている画
素回路３０−４、３０−５、・・・、３０−（ｎ−１）
は、図示を省略している。

【００５０】また、３１は画素回路３０−１、３０−
２、３０−３、・・・、３０−ｎを順に選択するための
アドレス信号ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、・・・、
ＡＤＤｎを出力するシフトレジスタである。

【００５１】これらアドレス信号ＡＤＤ１、ＡＤＤ２、
ＡＤＤ３、・・・、ＡＤＤｎは、画素回路３０−１、３
０−２、３０−３、・・・、３０−ｎを構成する画素選
択トランジスタ（図１に示す画素選択トランジスタ２８
に該当するトランジスタ）に印加される。

【００５２】また、３２は画素回路３０−１、３０−
２、３０−３、・・・、３０−ｎから順に出力される画
素信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴ
ｎを増幅するバッファアンプ、３３は画素信号ＯＵＴ
１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴｎを連ねてな
る一次元画像信号を外部に出力するための画像信号出力
端子である。

【００５３】また、図４は本発明の画素回路の第１実施
形態を使用した二次元赤外線画像センサの構成例を示す
回路図である。

【００５４】図４中、３５−１１、３５−１２、３５−
１ｎ、３５−２１、３５−２２、３５−２ｎ、３５−ｍ
１、３５−ｍ２、３５−ｍｎは本発明の第１実施形態の
画素回路である。

【００５５】なお、画素回路３５−１２、３５−１ｎ間
に配置されている画素回路３５−１３、３５−１４、・
・・、３５−１（ｎ−１）、画素回路３５−２２、３５
−２ｎ間に配置されている画素回路３５−２３、３５−
２４、・・・、３５−２（ｎ−１）、画素回路３５−２
ｎ、３５−ｍ１間に配置されている画素回路３５−３
１、３５−３２、・・・、３５−（ｍ−１）ｎ、画素回
路３５−ｍ２、３５−ｍｎ間に配置されている３５−ｍ
３、３５−ｍ４、・・・、３５−ｍ（ｎ−１）、電源電
圧入力端子２１及び接地電圧入力端子２０は、図示を省
略している。

【００５６】また、３６は画素回路３５−１１、３５−
１２、・・・、３５−ｍｎを水平ライン毎に順に選択す
るためのＹアドレス信号Ｙ１、Ｙ２、・・・、Ｙｍを順
に出力するＹアドレスデコーダである。

【００５７】これらＹアドレス信号Ｙ１、Ｙ２、・・
・、Ｙｍは、画素回路３５−１、３５−２、３５−３、
・・・、３５−ｍｎを構成する画素選択トランジスタ
（図１に示す画素選択トランジスタ２８に該当するトラ
ンジスタ）に印加される。

【００５８】また、３７−１、３７−２、３７−ｎはス
イッチ素子をなすｎＭＯＳトランジスタであり、ｎＭＯ
Ｓトランジスタ３７−２、３７−ｎ間に配置されている
ｎＭＯＳトランジスタ３７−３、３７−４、・・・、３
７−（ｎ−１）は、図示を省略している。

【００５９】また、３８はｎＭＯＳトランジスタ３７−
１、３７−２、・・・、３７−ｎを選択的に順にオン状
態とするＸアドレス信号Ｘ１、Ｘ２、・・・、Ｘｎを順
に出力するシフトレジスタである。

【００６０】また、３９はｎＭＯＳトランジスタ３７−
１、３７−２、・・・、３７−ｎを介して順に出力され
る画素信号を増幅するバッファアンプ、４０は画素信号
を連続してなる二次元画像信号を外部に出力するための
画像信号出力端子である。

【００６１】本発明の画素回路の第２実施形態・・図５
〜図９ 図５は本発明の画素回路の第２実施形態の要部を示す回
路図である。図５中、４２はボロメータや、超格子から
なる赤外線検知素子や、ＨgＣdＴeからなる赤外線検知
素子などの赤外線検知素子、４３は赤外線検知素子４２
に印加するバイアス電圧Ｖdetを入力するためのバイア
ス電圧入力端子である。

【００６２】また、４４はｎＭＯＳトランジスタからな
る入力トランジスタ、４５は入力トランジスタ４４のオ
ン、オフを制御する入力ゲート電圧Ｖ_IGを入力するため
の入力ゲート電圧入力端子である。

【００６３】また、４６は一方の電極４６Ａ側から赤外
線検知素子４２に電流を供給して赤外線検知素子４２に
流れる電流を積分するための積分容量、４７は積分容量
４６の他方の電極４６Ｂに印加する接地電圧Ｖssを入力
するための接地電圧入力端子である。

【００６４】また、４８は電源電圧Ｖdd（例えば、５
Ｖ）を入力するための電源電圧入力端子、４９はリセッ
ト信号φＲを入力するためのリセット信号入力端子、５
０はリセット信号φＲによりオン、オフが制御され、リ
セット時には積分容量４６をリセットし、積分期間には
積分容量４６にオフセット電流分の電流を供給して積分
容量４６が積分する電流からオフセット電流を除去する
ためのｐＭＯＳトランジスタからなるリセット兼オフセ
ット電流除去用トランジスタである。

【００６５】また、５１はソースホロア回路からなる画
素信号読出回路であり、５２は積分容量４６の電極４６
Ａの電圧Ｖxにより駆動されるｎＭＯＳトランジスタか
らなるドライバ・トランジスタ、５３はアドレス信号Ａ
ＤＤによりオン、オフが制御されるｎＭＯＳトランジス
タからなる画素選択トランジスタである。

【００６６】図６は本発明の画素回路の第２実施形態の
動作を示す波形図であり、図６Ａはリセット信号φＲ、
図６Ｂは入力ゲート電圧Ｖ_IG、図６Ｃは積分容量４６の
電極４６Ａの電圧Ｖxを示している。

【００６７】即ち、本発明の画素回路の第２実施形態に
おいては、一定の周期で、リセット信号φＲ＝Ｖss、リ
セット兼オフセット電流除去用トランジスタ５０＝オン
とされ、積分容量４６は、リセット兼オフセット電流除
去用トランジスタ５０を介して電極４６Ａ側から充電さ
れ、積分容量４６の電極４６Ａの電圧Ｖxは、電源電圧
Ｖddにリセットされる。

【００６８】なお、リセット時には、入力ゲート電圧Ｖ
_IG＝Ｖss、入力トランジスタ４４＝オフの状態が維持さ
れる。

【００６９】そして、リセット後の一定期間を積分期間
とされ、入力ゲート電圧Ｖ_IGは、スレッショルド電圧Ｖ
_T（例えば、１Ｖ）よりも僅かに高い電圧Ｖ_T＋α（例え
ば、１.２Ｖ）とされ、入力トランジスタ４４＝オンと
されると共に、リセット信号φＲ＝Ｖb（例えば、４
Ｖ）、リセット兼オフセット電流除去用トランジスタ５
０＝オンとされる。

【００７０】この結果、赤外線検知素子４２には積分容
量４６からオフセット電流及び信号電流が供給される
が、積分容量４６にはリセット兼オフセット電流除去用
トランジスタ５０を介してオフセット電流分の電流が供
給されることになるので、積分容量４６においては信号
電流のみが積分され、積分容量４６の電極４６Ａの電圧
Ｖxが下降する。

【００７１】そして、積分期間経過後の一定期間を画素
信号読出期間とされ、入力ゲート電圧Ｖ_IG＝Ｖss、入力
トランジスタ４４＝オフ、リセット信号φＲ＝Ｖdd、リ
セット兼オフセット電流除去用トランジスタ５０＝オフ
とされると共に、アドレス信号ＡＤＤ＝Ｖdd、画素選択
トランジスタ５３＝オンとされ、積分容量４６の電極４
６Ａの電圧Ｖxによりドライバ・トランジスタ５２が駆
動され、画素信号ＯＵＴが出力される。

【００７２】なお、図７は本発明の画素回路の第２実施
形態のシミュレーション結果を示す波形図であり、図７
Ａはリセット信号φＲ、図７Ｂは入力ゲート電圧Ｖ_IG、
図７Ｃは積分容量４６の電極４６Ａの電圧Ｖxを示して
いる。

【００７３】この例によれば、積分期間の間、リセット
信号φＲを３.８Ｖとする場合には、積分容量４６の電
極４６Ａの電圧Ｖxは積分期間中に０Ｖとなってしま
う。即ち、この場合には、リセット時に積分容量４６に
充電された電荷は、積分期間の間に全て放電してしま
い、オフセット電流を補償できないということになる。

【００７４】これに対して、積分期間の間、リセット信
号φＲを３.７Ｖ又は３.６Ｖとする場合には、積分容量
４６の電極４６Ａの電圧Ｖxは積分期間中には０Ｖにな
ることがない。即ち、この場合には、リセット時に積分
容量４６に充電された電荷が積分期間の間に全て放電さ
れることはないので、オフセット電流を補償することが
できることになる。

【００７５】以上のように、本発明の画素回路の第２実
施形態によれば、積分容量４６においては信号電流のみ
が積分され、画素信号ＯＵＴにオフセット電流成分が含
まれることがないので、これを使用して画像センサを構
成する場合には、Ｓ／Ｎ比の良好な画像信号を得ること
ができる。

【００７６】ちなみに、図８は本発明の画素回路の第２
実施形態を使用した一次元赤外線画像センサ（赤外線ラ
インセンサ）の構成例を示す回路図である。

【００７７】図８中、５５−１、５５−２、５５−３、
５５−ｎは本発明の第２実施形態の画素回路である。な
お、画素回路５５−３、５５−ｎ間に配置されている画
素回路５５−４、５５−５、・・・、５５−（ｎ−１）
は、図示を省略している。

【００７８】また、５６は画素回路５５−１、５５−
２、５５−３、・・・、５５−ｎを順に選択するための
アドレス信号ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、・・・、
ＡＤＤｎを出力するシフトレジスタである。

【００７９】これらアドレス信号ＡＤＤ１、ＡＤＤ２、
ＡＤＤ３、・・・、ＡＤＤｎは、画素回路５５−１、５
５−２、５５−３、・・・、５５−ｎを構成する画素選
択トランジスタ（図５に示す画素選択トランジスタ５３
に該当するトランジスタ）に印加される。

【００８０】また、５７は画素回路５５−１、５５−
２、５５−３、・・・、５５−ｎから順に出力される画
素信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴ
ｎを増幅するバッファアンプ、５８は画素信号ＯＵＴ
１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴｎを連ねてな
る一次元画像信号を外部に出力するための画像信号出力
端子である。

【００８１】また、図９は本発明の画素回路の第２実施
形態を使用した二次元赤外線画像センサの構成例を示す
回路図である。

【００８２】図９中、６０−１１、６０−１２、６０−
１ｎ、６０−２１、６０−２２、６０−２ｎ、６０−ｍ
１、６０−ｍ２、６０−ｍｎは本発明の第２実施形態の
画素回路である。

【００８３】なお、画素回路６０−１２、６０−１ｎ間
に配置されている画素回路６０−１３、６０−１４、・
・・、６０−１（ｎ−１）、画素回路６０−２２、６０
−２ｎ間に配置されている画素回路６０−２３、６０−
２４、・・・、６０−２（ｎ−１）、画素回路６０−２
ｎ、６０−ｍ１間に配置されている画素回路６０−３
１、６０−３２、・・・、６０−（ｍ−１）ｎ、画素回
路６０−ｍ２、６０−ｍｎ間に配置されている６０−ｍ
３、６０−ｍ４、・・・、６０−ｍ（ｎ−１）、電源電
圧入力端子４８及び接地電圧入力端子４７は、図示を省
略している。

【００８４】また、６１は画素回路６０−１１、６０−
１２、・・・、６０−ｍｎを水平ライン毎に順に選択す
るためのＹアドレス信号Ｙ１、Ｙ２、・・・、Ｙｍを順
に出力するＹアドレスデコーダである。

【００８５】これらＹアドレス信号Ｙ１、Ｙ２、・・
・、Ｙｍは、画素回路６０−１、６０−２、６０−３、
・・・、６０−ｍｎを構成する画素選択トランジスタ
（図５に示す画素選択トランジスタ５３に該当するトラ
ンジスタ）に印加される。

【００８６】また、６２−１、６２−２、６２−ｎはス
イッチ素子をなすｎＭＯＳトランジスタであり、ｎＭＯ
Ｓトランジスタ６２−２、６２−ｎ間に配置されている
ｎＭＯＳトランジスタ６２−３、６０−４、・・・、６
２−（ｎ−１）は、図示を省略している。

【００８７】また、６３はｎＭＯＳトランジスタ６２−
１、６２−２、・・・、６２−ｎを選択的に順にオン状
態とするＸアドレス信号Ｘ１、Ｘ２、・・・、Ｘｎを順
に出力するシフトレジスタである。

【００８８】また、６４はｎＭＯＳトランジスタ６２−
１、６２−２、・・・、６２−ｎを介して順に出力され
る画素信号を増幅するバッファアンプ、６５は画素信号
を連続してなる二次元画像信号を外部に出力するための
画像信号出力端子である。

【００８９】本発明の画素回路の第３実施形態・・図１
０〜図１３ 図１０は本発明の画素回路の第３実施形態の要部を示す
回路図である。図１０中、６７はボロメータや、超格子
からなる赤外線検知素子や、ＨgＣdＴeからなる赤外線
検知素子などの赤外線検知素子、６８は赤外線検知素子
６７に印加するバイアス電圧Ｖdetを入力するためのバ
イアス電圧入力端子である。

【００９０】また、６９はｎＭＯＳトランジスタからな
る入力トランジスタ、７０は入力トランジスタ６９のオ
ン、オフを制御する入力ゲート電圧Ｖ_IGを入力するため
の入力ゲート電圧入力端子である。

【００９１】また、７１は一方の電極７１Ａ側から赤外
線検知素子６７に電流を供給して赤外線検知素子６７に
流れる電流を積分するための積分容量、７２は積分容量
７１の他方の電極７１Ｂに印加する接地電圧Ｖssを入力
するための接地電圧入力端子である。

【００９２】また、７３は電源電圧Ｖdd（例えば、５
Ｖ）を入力するための電源電圧入力端子、７４はリセッ
ト信号φＲを入力するためのリセット信号入力端子、７
５はリセット信号φＲによりオン、オフが制御されるｐ
ＭＯＳトランジスタからなるリセット・トランジスタで
ある。

【００９３】また、７６は積分容量７１にオフセット電
流分の電流を供給して積分容量７１が積分する電流から
オフセット電流を除去するためのｐＭＯＳトランジスタ
からなるオフセット電流除去用トランジスタ、７７はオ
フセット電流除去用トランジスタ７６にゲート電圧を供
給するゲート電圧供給用容量である。

【００９４】また、７８は積分容量７１にオフセット電
流分の電流を供給するために必要なオフセット電流除去
用トランジスタ７６のゲート電圧をゲート電圧供給用容
量７７にサンプル・ホールドさせるためのｐＭＯＳトラ
ンジスタからなるサンプル・ホールド・トランジスタ、
７９はサンプル・ホールド・トランジスタ７８のオン、
オフを制御するサンプル・ホールド信号φＳＨを入力す
るためのサンプル・ホールド信号入力端子である。

【００９５】また、８０はソースホロア回路からなる画
素信号読出回路であり、８１は積分容量７１の電極７１
Ａの電圧Ｖxにより駆動されるｎＭＯＳトランジスタか
らなるドライバ・トランジスタ、８２はアドレス信号Ａ
ＤＤによりオン、オフが制御されるｎＭＯＳトランジス
タからなる画素選択トランジスタである。

【００９６】図１１は本発明の画素回路の第３実施形態
の動作を示す波形図であり、図１１Ａはリセット信号φ
Ｒ、図１１Ｂは入力ゲート電圧Ｖ_IG、図１１Ｃはサンプ
ル・ホールド信号φＳＨ、図１１Ｄはゲート電圧供給用
容量７７の電極７７Ａ、７７Ｂ間の電圧差ΔＶ、図１１
Ｅは積分容量７１の電極７１Ａの電圧Ｖxを示してい
る。

【００９７】即ち、本発明の画素回路の第３実施形態に
おいては、一定の周期で、リセット信号φＲ＝Ｖss、リ
セット・トランジスタ７５＝オンとされ、積分容量７１
は、リセット・トランジスタ７５を介して電極７１Ａ側
から充電され、積分容量７１の電極７１Ａの電圧Ｖx
は、電源電圧Ｖddにリセットされる。

【００９８】なお、入力ゲート電圧Ｖ_IGは、電源投入
後、常にスレッショルド電圧Ｖ_T（例えば、１Ｖ）より
も僅かに高い電圧Ｖ_T＋α（例えば、１.２Ｖ）とされ、
入力トランジスタ６９は、常にオンとされる。

【００９９】そして、原則として、リセット後の一定期
間を積分期間とされるが、例外として、複数フレームご
とに、１フレームの間、リセット後の一定期間をサンプ
ル・ホールド期間とされ、サンプル・ホールド信号φＳ
Ｈ＝Ｖss、サンプル・ホールド・トランジスタ７８＝オ
ンとされ、冷たい被写体が撮像される。

【０１００】この結果、赤外線検知素子６７にはオフセ
ット電流及び最小レベルの信号電流が流れ、ゲート電圧
供給用容量７７の電極７７Ａ、７７Ｂ間に電圧差ΔＶが
発生し、オフセット電流除去用トランジスタ７６＝オン
となり、赤外線検知素子６７に対して積分容量７１から
電流が供給されると共に、積分容量７１に対してオフセ
ット電流除去用トランジスタ７６を介して電流が供給さ
れることになる。

【０１０１】そして、積分容量７１から赤外線検知素子
６７に供給される電流の値と、オフセット電流除去用ト
ランジスタ７６を介して積分容量７１に供給される電流
の値とが一致するようになると、積分容量７１の電圧Ｖ
xは、一定値になると共に、ゲート電圧供給用容量７７
の電極７７Ａ、７７Ｂ間の電圧差ΔＶも一定値となり、
ゲート電圧供給用容量７７には、積分容量７１にオフセ
ット電流分の電流を供給するために必要なオフセット電
流除去用トランジスタ７６のゲート電圧が記憶される。

【０１０２】このようにして、積分容量７１にオフセッ
ト電流分の電流を供給するために必要なオフセット電流
除去用トランジスタ７６のゲート電圧がゲート電圧供給
用容量７７に記憶されると、次フレームからの積分期間
においては、オフセット電流除去用トランジスタ７６を
介して積分容量７１にオフセット電流分の電流が自動的
に供給され、積分容量７１においては信号電流のみが積
分され、積分容量７１の電極７１Ａの電圧Ｖxが下降す
る。

【０１０３】そして、積分期間経過後の一定期間を画素
信号読出期間とされ、アドレス信号ＡＤＤ＝Ｖdd、画素
選択トランジスタ８２＝オンとされ、積分容量７１の電
極７１Ａの電圧Ｖxによりドライバ・トランジスタ８１
が駆動され、画素信号ＯＵＴが出力される。

【０１０４】以上のように、本発明の画素回路の第３実
施形態によれば、積分容量７１においては信号電流のみ
が積分され、画素信号ＯＵＴにオフセット電流成分が含
まれることがないので、これを使用して画像センサを構
成する場合には、Ｓ／Ｎ比の良好な画像信号を得ること
ができる。

【０１０５】ちなみに、図１２は本発明の画素回路の第
３実施形態を使用した一次元赤外線画像センサ（赤外線
ラインセンサ）の構成例を示す回路図である。

【０１０６】図１２中、８４−１、８４−２、８４−
３、８４−ｎは本発明の第３実施形態の画素回路であ
る。なお、画素回路８４−３、８４−ｎ間に配置されて
いる画素回路８４−４、８４−５、・・・、８４−（ｎ
−１）は図示を省略している。

【０１０７】また、８５は画素回路８４−１、８４−
２、８４−３、・・・、８４−ｎを順に選択するための
アドレス信号ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、・・・、
ＡＤＤｎを出力するシフトレジスタである。

【０１０８】これらアドレス信号ＡＤＤ１、ＡＤＤ２、
ＡＤＤ３、・・・、ＡＤＤｎは、画素回路８４−１、８
４−２、８４−３、・・・、８４−ｎを構成する画素選
択トランジスタ（図１０に示す画素選択トランジスタ８
２に該当するトランジスタ）に印加される。

【０１０９】また、８６は画素回路８４−１、８４−
２、８４−３、・・・、８４−ｎから順に出力される画
素信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴ
ｎを増幅するバッファアンプ、８７は画素信号ＯＵＴ
１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴｎを連ねてな
る一次元画像信号を外部に出力するための画像信号出力
端子である。

【０１１０】また、図１３は本発明の画素回路の第３実
施形態を使用した二次元赤外線画像センサの構成例を示
す回路図である。

【０１１１】図１３中、８９−１１、８９−１２、８９
−１ｎ、８９−２１、８９−２２、８９−２ｎ、８９−
ｍ１、８９−ｍ２、８９−ｍｎは本発明の第３実施形態
の画素回路である。

【０１１２】なお、画素回路８９−１２、８９−１ｎ間
に配置されている画素回路８９−１３、８９−１４、・
・・、８９−１（ｎ−１）、画素回路８９−２２、８９
−２ｎ間に配置されている画素回路８９−２３、８９−
２４、・・・、８９−２（ｎ−１）、画素回路８９−２
ｎ、８９−ｍ１間に配置されている画素回路８９−３
１、８９−３２、・・・、８９−（ｍ−１）ｎ、画素回
路８９−ｍ２、８９−ｍｎ間に配置されている８９−ｍ
３、８９−ｍ４、・・・、８９−ｍ（ｎ−１）、電源電
圧入力端子７３及び接地電圧入力端子７２は、図示を省
略している。

【０１１３】また、９０は画素回路８９−１１、８９−
１２、・・・、８９−ｍｎを水平ライン毎に選択するた
めのＹアドレス信号Ｙ１、Ｙ２、・・・、Ｙｍを順に出
力するＹアドレスデコーダである。

【０１１４】これらＹアドレス信号Ｙ１、Ｙ２、・・
・、Ｙｍは、画素回路８９−１、８９−２、８９−３、
・・・、８９−ｍｎを構成する画素選択トランジスタ
（図１０に示す画素選択トランジスタ８２に該当するト
ランジスタ）に印加される。

【０１１５】また、９１−１、９１−２、９１−ｎはス
イッチ素子をなすｎＭＯＳトランジスタであり、ｎＭＯ
Ｓトランジスタ９１−２、９１−ｎ間に配置されている
ｎＭＯＳトランジスタ９１−３、９１−４、・・・、９
１−（ｎ−１）は、図示を省略している。

【０１１６】また、９２はｎＭＯＳトランジスタ９１−
１、９１−２、・・・、９１−ｎを選択的に順にオン状
態とするＸアドレス信号Ｘ１、Ｘ２、・・・、Ｘｎを順
に出力するシフトレジスタである。

【０１１７】また、９３はｎＭＯＳトランジスタ９１−
１、９１−２、・・・、９１−ｎを介して順に出力され
る画素信号を増幅するバッファアンプ、９４は画素信号
を連続してなる二次元画像信号を外部に出力するための
画像信号出力端子である。

【０１１８】本発明の画素回路の第４実施形態・・図１
４〜図２２ 図１４は本発明の画素回路の第４実施形態の要部を示す
回路図である。図１４中、９６はボロメータや、超格子
からなる赤外線検知素子や、ＨgＣdＴeからなる赤外線
検知素子などの赤外線検知素子、９７は赤外線検知素子
９６に印加するバイアス電圧Ｖdetを入力するためのバ
イアス電圧入力端子である。

【０１１９】また、９８はｎＭＯＳトランジスタからな
る入力トランジスタ、９９は入力トランジスタ９８のオ
ン、オフを制御する入力ゲート電圧Ｖ_IGを入力するため
の入力ゲート電圧入力端子である。

【０１２０】また、１００は一方の電極１００Ａ側から
赤外線検知素子９６に電流を供給して赤外線検知素子９
６に流れる電流を積分するための積分容量、１０１は積
分容量１００の他方の電極１００Ｂに印加する接地電圧
Ｖssを入力するための接地電圧入力端子である。

【０１２１】また、１０２は電源電圧Ｖdd（例えば、５
Ｖ）を入力するための電源電圧入力端子、１０３はリセ
ット時には積分容量１００をリセットし、積分期間には
積分容量１００にオフセット電流分の電流を供給して積
分容量１００が積分する電流からオフセット電流を除去
するためのｐＭＯＳトランジスタからなるリセット兼オ
フセット電流除去用トランジスタである。

【０１２２】また、１０４はリセット信号φＲを入力す
るためのリセット信号入力端子、１０５はリセット兼オ
フセット電流除去用トランジスタ１０３にゲート電圧を
供給するためのゲート電圧供給用容量である。

【０１２３】また、１０６は積分容量１００にオフセッ
ト電流分の電流を供給するために必要なリセット兼オフ
セット電流除去用トランジスタ１０３のゲート電圧をゲ
ート電圧供給用容量１０５にサンプル・ホールドさせる
ためのｐＭＯＳトランジスタからなるサンプル・ホール
ド・トランジスタ、１０７はサンプル・ホールド・トラ
ンジスタ１０６のオン、オフを制御するサンプル・ホー
ルド信号φＳＨを入力するためのサンプル・ホールド信
号入力端子である。

【０１２４】また、１０８はソースホロア回路からなる
画素信号読出回路であり、１０９は積分容量１００の電
極１００Ａの電圧Ｖxにより駆動されるｎＭＯＳトラン
ジスタからなるドライバ・トランジスタ、１１０はアド
レス信号ＡＤＤによりオン、オフが制御されるｎＭＯＳ
トランジスタからなる画素選択トランジスタである。

【０１２５】図１５は本発明の画素回路の第４実施形態
の動作を示す波形図であり、図１５Ａはリセット信号φ
Ｒ、図１５Ｂは入力ゲート電圧Ｖ_IG、図１５Ｃはサンプ
ル・ホールド信号φＳＨ、図１５Ｄはゲート電圧供給用
容量１０５の電極１０５Ａ、１０５Ｂ間の電圧差ΔＶ、
図１５Ｅは積分容量１００の電極１００Ａの電圧Ｖxを
示している。

【０１２６】即ち、本発明の画素回路の第４実施形態に
おいては、一定の周期で、リセット信号φＲ＝Ｖss、リ
セット兼オフセット電流除去用トランジスタ１０３のゲ
ート電圧＝Ｖss、リセット兼オフセット電流除去用トラ
ンジスタ１０３＝オンとされ、積分容量１００は、リセ
ット兼オフセット電流除去用トランジスタ１０３を介し
て電極１００Ａ側から充電され、積分容量１００の電極
１００Ａの電圧Ｖxは、電源電圧Ｖddにリセットされ
る。

【０１２７】なお、リセット時には、入力ゲート電圧Ｖ
_IG＝Ｖss、入力トランジスタ９８＝オフの状態が維持さ
れると共に、サンプル・ホールド信号φＳＨ＝Ｖdd、サ
ンプル・ホールド・トランジスタ１０６＝オフの状態が
維持される。

【０１２８】そして、原則として、リセット後の一定期
間を積分期間とされるが、例外として、複数フレームご
とに、１フレームの間、リセット後の一定期間をサンプ
ル・ホールド期間とされ、入力ゲート電圧Ｖ_IGは、スレ
ッショルド電圧Ｖ_T（例えば、１Ｖ）よりも僅かに高い
電圧Ｖ_T＋α（例えば、１.２Ｖ）とされ、入力トランジ
スタ９８＝オンとされると共に、リセット信号φＲ＝Ｖ
dd、サンプル・ホールド信号φＳＨ＝Ｖss、サンプル・
ホールド・トランジスタ１０６＝オンとされ、冷たい被
写体が撮像される。

【０１２９】この結果、赤外線検知素子９６にはオフセ
ット電流及び最小レベルの信号電流が流れ、ゲート電圧
供給用容量１０５の電極１０５Ａ、１０５Ｂ間に電圧差
ΔＶが発生し、リセット兼オフセット電流除去用トラン
ジスタ１０３＝オンとなり、赤外線検知素子９６に対し
て積分容量１００から電流が供給されると共に、積分容
量１００に対してリセット兼オフセット電流除去用トラ
ンジスタ１０３を介して電流が供給されることになる。

【０１３０】そして、積分容量１００から赤外線検知素
子９６に供給される電流の値と、リセット兼オフセット
電流除去用トランジスタ１０３を介して積分容量１００
に供給される電流の値とが一致するようになると、積分
容量１００の電圧Ｖxは一定値になると共に、ゲート電
圧供給用容量１０５の電極１０５Ａ、１０５Ｂ間の電圧
差ΔＶも一定値となり、ゲート電圧供給用容量１０５に
は、積分容量１００にオフセット電流分の電流を供給す
るために必要なリセット兼オフセット電流除去用トラン
ジスタ１０３のゲート電圧が記憶される。

【０１３１】このようにして、積分容量１００にオフセ
ット電流分の電流を供給するために必要なリセット兼オ
フセット電流除去用トランジスタ１０３のゲート電圧が
ゲート電圧供給用容量１０５に記憶されると、次フレー
ムからの積分期間においては、リセット兼オフセット電
流除去用トランジスタ１０３を介して積分容量１００に
オフセット電流分の電流が自動的に供給され、積分容量
１００においては信号電流のみが積分され、積分容量１
００の電極１００Ａの電圧Ｖxが下降する。

【０１３２】そして、積分期間経過後の一定期間を画素
信号読出期間とされ、リセット信号φＲ＝Ｖdd＋β（例
えば、６Ｖ）、リセット兼オフセット電流除去用トラン
ジスタ１０３＝オフ、アドレス信号ＡＤＤ＝Ｖdd、画素
選択トランジスタ１１０＝オンとされ、積分容量１００
の電極１００Ａの電圧Ｖxによりドライバ・トランジス
タ１０９が駆動され、画素信号ＯＵＴが出力される。

【０１３３】なお、図１６、図１７、図１８及び図１９
は本発明の画素回路の第４実施形態のシミュレーション
結果を示す波形図であり、図１６Ａ、図１７Ａ、図１８
Ａ及び図１９Ａはリセット信号φＲ、図１６Ｂ、図１７
Ｂ、図１８Ｂ及び図１９Ｂはリセット兼オフセット電流
除去用トランジスタ１０３のゲート電圧φＲＧ、図１６
Ｃ、図１７Ｃ、図１８Ｃ及び図１９Ｃは入力ゲート電圧
Ｖ_IG、図１６Ｄ、図１７Ｄ、図１８Ｄ及び図１９Ｄはサ
ンプル・ホールド信号φＳＨ、図１６Ｅ、図１７Ｅ、図
１８Ｅ及び図１９Ｅは積分容量１００の電極１００Ａの
電圧Ｖxを示している。

【０１３４】ここに、図１６はサンプル・ホールド信号
φＳＨを常に５Ｖとし、サンプル・ホールド・トランジ
スタ１０６をオンとさせず、サンプル・ホールド期間を
設けない場合を示しているが、この場合には、積分期間
中に、容量１００の電極１００Ａの電圧Ｖｘは略０Ｖな
いし０Ｖとなってしまう。

【０１３５】即ち、この場合には、リセット時に積分容
量１００に充電された電荷は略全てないし全て放電して
しまい、オフセット電流を補償することができないこと
になる。

【０１３６】また、図１７は、サンプル・ホールド期間
の間、入力ゲート電圧Ｖ_IG＝１.３Ｖ、サンプル・ホー
ルド信号φＳＨ＝０Ｖとし、積分期間の間、入力ゲート
電圧Ｖ_IGを１.３５Ｖ、１.４Ｖとした場合を示してい
る。

【０１３７】ここに、積分期間の間、入力ゲート電圧Ｖ
_IGを１.３５Ｖ、１.４Ｖとする場合には、積分容量１０
０の電極１００Ａの電圧Ｖxは、積分期間中には０Ｖに
なることはない。即ち、リセット時に積分容量１００に
充電された電荷が積分期間の間に全て放電されてしまう
ことはないので、オフセット電流を補償することができ
ることになる。

【０１３８】また、図１８は、サンプル・ホールド期間
の間、入力ゲート電圧Ｖ_IG＝１.５Ｖ、サンプル・ホー
ルド信号φＳＨ＝０Ｖとし、積分期間の間、入力ゲート
電圧Ｖ_IGを１.５５Ｖ、１.６Ｖとした場合を示してい
る。

【０１３９】ここに、積分期間の間、入力ゲート電圧Ｖ
_IGを１.５５Ｖとする場合には、積分容量１００の電極
１００Ａの電圧Ｖｘは、積分期間中には０Ｖになること
はない。即ち、リセット時に積分容量１００に充電され
た電荷が積分期間の間に全て放電されてしまうことはな
いので、オフセット電流を補償することができることに
なる。

【０１４０】但し、積分期間の間、入力ゲート電圧Ｖ_IG
を１.６Ｖとした場合には、積分期間の間に積分容量１
００の電極１００Ａの電圧Ｖｘは略０Ｖとなってしま
う。即ち、この場合には、リセット時に積分容量１００
に充電された電荷は積分期間の間に略全て放電してしま
い、オフセット電流を補償できないことになる。

【０１４１】また、図１９は、サンプル・ホールド期間
の間、入力ゲート電圧Ｖ_IG＝１.６Ｖ、サンプルホール
ド信号φＳＨ＝０Ｖとし、積分期間に入力ゲート電圧Ｖ
_IGを１.６２Ｖ、１.６４Ｖと変化させた場合を示してい
る。

【０１４２】ここに、積分期間の間、入力ゲート電圧Ｖ
_IGを１.６２Ｖ、１.６４Ｖとする場合には、積分容量１
００の電極１００Ａの電圧Ｖｘは、積分期間中には０Ｖ
になることはない。即ち、リセット時に積分容量１００
に充電された電荷が積分期間の間に全て放電されてしま
うことはないので、オフセット電流を補償することがで
きることになる。

【０１４３】なお、図２０は入力トランジスタ９８に流
れる電流Ｉ₉₈と、積分容量１００の電極１００Ａの電圧
Ｖｘとの関係を示しており、図２０中、実線１１２はサ
ンプル・ホールド時の入力ゲート電圧Ｖ_IGを１.２Ｖと
した場合、破線１１３はサンプル・ホールド時の入力ゲ
ート電圧Ｖ_IGを１.３Ｖとした場合を示している。

【０１４４】即ち、サンプル・ホールド時の入力ゲート
電圧Ｖ_IGを１.２Ｖとした場合には、補償できるオフセ
ット電流はＩ_Aとなり、サンプル・ホールド時の入力ゲ
ート電圧Ｖ_IGを１.３Ｖとした場合には、補償できるオ
フセット電流はＩ_B（＞Ｉ_A）となるように、サンプル・
ホールド時の入力ゲート電圧Ｖ_IGを大きくすると、補償
できるオフセット電流も大きくなる。

【０１４５】以上のように、本発明の画素回路の第４実
施形態によれば、積分容量１００においては信号電流の
みが積分され、画素信号ＯＵＴにオフセット電流成分が
含まれることがないので、これを使用して画像センサを
構成する場合には、Ｓ／Ｎ比の良好な画像信号を得るこ
とができる。

【０１４６】ちなみに、図２１は本発明の画素回路の第
４実施形態を使用した一次元赤外線画像センサ（赤外線
ラインセンサ）の構成例を示す回路図である。

【０１４７】図２１中、１１５−１、１１５−２、１１
５−３、１１５−ｎは本発明の第４実施形態の画素回路
である。なお、画素回路１１５−３、１１５−ｎ間に配
置されている画素回路１１５−４、１１５−５、・・
・、１１５−（ｎ−１）は、図示を省略している。

【０１４８】また、１１６は画素回路１１５−１、１１
５−２、１１５−３、・・・、１１５−ｎを順に選択す
るためのアドレス信号ＡＤＤ１、ＡＤＤ２、ＡＤＤ３、
・・・、ＡＤＤｎを出力するシフトレジスタである。

【０１４９】これらアドレス信号ＡＤＤ１、ＡＤＤ２、
ＡＤＤ３、・・・、ＡＤＤｎは、画素回路１１５−１、
１１５−２、１１５−３、・・・、１１５−ｎを構成す
る画素選択トランジスタ（図１４に示す画素選択トラン
ジスタ１１０に該当するトランジスタ）に印加される。

【０１５０】また、１１７は画素回路１１５−１、１１
５−２、１１５−３、・・・、１１５−ｎから順に出力
される画素信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、・・
・、ＯＵＴｎを増幅するバッファアンプ、１１８は画素
信号ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、・・・、ＯＵＴｎ
を連ねてなる一次元画像信号を外部に出力するための画
像信号出力端子である。

【０１５１】また、図２２は本発明の画素回路の第４実
施形態を使用した二次元赤外線画像センサの構成例を示
す回路図である。

【０１５２】図２２中、１２０−１１、１２０−１２、
１２０−１ｎ、１２０−２１、１２０−２２、１２０−
２ｎ、１２０−ｍ１、１２０−ｍ２、１２０−ｍｎは本
発明の第４実施形態の画素回路である。

【０１５３】なお、画素回路１２０−１２、１２０−１
ｎ間に配置されている画素回路１２０−１３、１２０−
１４、・・・、１２０−１（ｎ−１）、画素回路１２０
−２２、１２０−２ｎ間に配置されている画素回路１２
０−２３、１２０−２４、・・・、１２０−２（ｎ−
１）、画素回路１２０−２ｎ、１２０−ｍ１間に配置さ
れている画素回路１２０−３１、１２−ｍ２、・・・、
１２０−（ｍ−１）ｎ、画素回路１２０−ｍ２、１２０
−ｍｎ間に配置されている１２０−ｍ３、１２０−ｍ
４、・・・、１２０−ｍ（ｎ−１）、電源電圧入力端子
１０２及び接地電圧入力端子１０１は、図示を省略して
いる。

【０１５４】また、１２１は画素回路１２０−１１、１
２０−１２、・・・１２０−ｍｎを水平ライン毎に選択
するためのＹアドレス信号Ｙ１、Ｙ２、・・・、Ｙｍを
順に出力するＹアドレスデコーダである。

【０１５５】これらＹアドレス信号Ｙ１、Ｙ２、・・
・、Ｙｍは、画素回路１２０−１、１２０−２、１２０
−３、・・・、１２０−ｍｎを構成する画素選択トラン
ジスタ（図１４に示す画素選択トランジスタ１１０に該
当するトランジスタ）に印加される。

【０１５６】また、１２２−１、１２２−２、１２２−
ｎはスイッチ素子をなすｎＭＯＳトランジスタであり、
ｎＭＯＳトランジスタ１２２−２、１２２−ｎ間に配置
されているｎＭＯＳトランジスタ１２２−３、１２２−
４、・・・、１２２−（ｎ−１）は、図示を省略してい
る。

【０１５７】また、１２３はｎＭＯＳトランジスタ１２
２−１、１２２−２、・・・、１２２−ｎを順にオン状
態とするＸアドレス信号Ｘ１、Ｘ２、・・・、Ｘｎを順
に出力するシフトレジスタである。

【０１５８】また、１２４はｎＭＯＳトランジスタ１２
２−１、１２２−２、・・・、１２２−ｎを介して順に
出力される画素信号を増幅するバッファアンプ、１２５
は画素信号を連続してなる二次元画像信号を外部に出力
するための画像信号出力端子である。

【０１５９】なお、本発明の画素回路の第１実施形態、
第２実施形態、第３実施形態及び第４実施形態において
は、積分容量１９、４６、７１、１００の電極１９Ａ、
４６Ａ、７１Ａ、１００Ａの電圧Ｖxの電圧を電源電圧
Ｖddにリセットし、積分容量１９、４６、７１、１００
から赤外線兼地素子１５、４２、６７、９６に電流を供
給するようにした場合について説明したが、本発明は、
赤外線検知素子に流れる電流を積分容量に蓄積するよう
に画素回路を構成する場合にも適用することができる。

【０１６０】本発明の画像センサ・システムの第１実施
形態・・図２３〜図２５ 図２３は本発明の画像センサ・システムの第１実施形態
を示す概念図であり、図２３中、１２７は図１２又は図
２１に示す一次元赤外線画像センサ、１２８は走査ミラ
ー、１２９、１３０はレンズである。

【０１６１】また、１３１は一次元赤外線画像センサ１
２７の走査視野の一端に配置された低温Ｔ_Lの標準温度
板、１３２は一次元赤外線画像センサ１２７の走査視野
の他端に配置された高温Ｔ_Hの標準温度板である。な
お、図２４は一次元赤外線画像センサ１２７の走査視野
を示す平面図であり、１３３は目標である。

【０１６２】このように構成された本発明の画像センサ
・システムの第１実施形態においては、低温Ｔ_Lの標準
温度板１３１を走査しているタイミングでサンプル・ホ
ールド信号φＳＨ＝Ｖssとする場合には、図２５に示す
ような感度特性を得ることができる。

【０１６３】図２５から明らかなように、本発明の画像
センサ・システムの第１実施形態によれば、低温Ｔ_Lの
標準温度板１３１からの赤外線の入力時の出力Ｖ_OUTは
ゼロとなるので、出力Ｖ_OUTからオフセット電流成分を
除去する補正を行う必要がなく、高温Ｔ_Hの標準温度板
１３２からの赤外線の入力時における感度補正のみを行
うことで足りる。

【０１６４】本発明の画像センサ・システムの第２実施
形態・・図２６〜図２８ 図２６は本発明の画像センサ・システムの第２実施形態
を示す概念図であり、本発明の画像センサ・システムの
第２実施形態は、低温Ｔ_Lの標準温度板１３１の外側、
かつ、走査範囲内に低温Ｔ_Lよりも更に低温Ｔ₀の標準温
度板１３５を設け、その他については、本発明の画像セ
ンサ・システムの第１実施形態と同様に構成したもので
ある。なお、図２７は一次元赤外線画像センサ１２７の
走査視野を示す平面図である。

【０１６５】このように構成された本発明の画像センサ
・システムの第２実施形態においては、低温Ｔ₀の標準
温度板１３５を走査しているタイミングでサンプル・ホ
ールド信号φＳＨ＝Ｖssとする場合には、図２８に示す
ような感度特性を得ることができる。

【０１６６】図２８から明らかなように、本発明の画像
センサ・システムの第２実施形態によれば、低温Ｔ₀の
標準温度板１３５からの赤外線の入力時の出力Ｖ_OUTは
ゼロとなるので、出力Ｖ_OUTからオフセット電流成分を
除去する補正を行う必要がなく、また、低温Ｔ_Lの標準
温度板１３１からの赤外線の入力時における感度補正及
び高温Ｔ_Hの標準温度板１３２からの赤外線の入力時に
おける感度補正を行うことができるので、線形性の差に
起因する固定パターン雑音を大幅に低減することができ
る。

【０１６７】本発明の画像センサ・システムの第３実施
形態・・図２９ 図２９は本発明の画像センサ・システムの第３実施形態
を示す概念図であり、図２９中、１３７は図１３又は図
２２に示す二次元赤外線画像センサ、１３８はレンズで
ある。

【０１６８】また、１３９は標準温度板、１４０はレン
ズ、１４１は機械的に移動可能とされ、標準温度板１３
９を二次元赤外線画像センサ１３７に投写させるミラー
である。

【０１６９】本発明の画像センサ・システムの第３実施
形態においては、標準温度板１３９として、低温Ｔ_Lの
標準温度板と高温Ｔ_Hの標準温度板とを設け、これら低
温Ｔ_Lの標準温度板からの赤外線と、高温Ｔ_Hの標準温度
板からの赤外線を選択的に二次元赤外線画像センサ１３
７に入射させるように構成することができる。

【０１７０】このように構成した場合において、低温Ｔ
_Lの標準温度板１３１からの赤外線を入力しているタイ
ミングでサンプル・ホールド信号φＳＨ＝Ｖssとする場
合には、図２５に示すような感度特性を得ることができ
る。

【０１７１】即ち、このようにする場合には、低温Ｔ₀
の標準温度板からの赤外線の入力時の出力Ｖ_OUTはゼロ
となるので、出力Ｖ_OUTからオフセット電流成分を除去
する補正を行う必要がなく、高温Ｔ_Hの標準温度板から
の赤外線の入力時における感度補正のみを行うことで足
りる。

【０１７２】また、標準温度板１３９として、低温Ｔ_L
の標準温度板と高温Ｔ_Hの標準温度板の他に、低温Ｔ_Lよ
りも更に低温Ｔ_Oの標準温度板を設け、これら低温Ｔ₀の
標準温度板からの赤外線と、低温Ｔ_Lの標準温度板から
の赤外線と、高温Ｔ_Hの標準温度板からの赤外線を選択
的に二次元赤外線画像センサ１３７に入射させるように
構成することもできる。

【０１７３】このように構成した場合において、低温Ｔ
₀の標準温度板からの赤外線を入力しているタイミング
でサンプル・ホールド信号φＳＨ＝Ｖssとする場合に
は、図２８に示すような感度特性を得ることができる。

【０１７４】即ち、このようにする場合には、低温Ｔ₀
の標準温度板からの赤外線の入力時の出力Ｖ_OUTはゼロ
となるので、出力Ｖ_OUTからオフセット電流成分を除去
する補正を行う必要がなく、また、低温Ｔ_Lの標準温度
板からの赤外線の入力時における感度補正及び高温Ｔ_H
の標準温度板からの赤外線の入力時における感度補正を
行うことができるので、線形性の差に起因する固定パタ
ーン雑音を大幅に低減することができる。

【０１７５】

【発明の効果】本発明中、第１、第２、第３、第４又は
第５の発明（請求項１、２、３、４又は５記載の画素回
路）によれば、積分容量が積分する電流からオフセット
電流を除去し、画素信号にはオフセット電流成分が含ま
れないようにすることができるので、これを使用して画
像センサを構成する場合には、Ｓ／Ｎ比の良好な画像信
号を得ることができる。

【０１７６】また、本発明中、第６の発明（請求項６記
載の画像センサ・システム）によれば、第１のレベル参
照光を入力しているタイミングで、制御電圧供給用容量
に、オフセット電流を除去するために必要な第１のトラ
ンジスタの制御電圧を記憶させる場合には、第１のレベ
ル参照光入力時の出力はゼロとなるので、出力からオフ
セット電流成分を除去する補正を行う必要がなく、第２
のレベル参照光入力時における感度補正のみを行うこと
で足りる。

【０１７７】また、本発明中、第７の発明（請求項７記
載の画像センサ・システム）によれば、第１のレベル参
照光を入力しているタイミングで、制御電圧供給用容量
に、オフセット電流を除去するために必要な第１のトラ
ンジスタの制御電圧を記憶させる場合には、第１のレベ
ル参照光入力時の出力はゼロとなるので、出力からオフ
セット電流成分を除去する補正を行う必要がなく、ま
た、第２のレベル参照光入力時における感度補正及び第
３のレベル参照光入力時における感度補正を行うことが
できるので、線形性の差に起因する固定パターン雑音を
大幅に低減することができる。

【図面の簡単な説明】

【図１】本発明の画素回路の第１実施形態の要部を示す
回路図である。

【図２】本発明の画素回路の第１実施形態の動作を示す
波形図である。

【図３】本発明の画素回路の第１実施形態を使用した一
次元赤外線画像センサの構成例を示す回路図である。

【図４】本発明の画素回路の第１実施形態を使用した二
次元赤外線画像センサの構成例を示す回路図である。

【図５】本発明の画素回路の第２実施形態の要部を示す
回路図である。

【図６】本発明の画素回路の第２実施形態の動作を示す
波形図である。

【図７】本発明の画素回路の第２実施形態のシミュレー
ション結果を示す波形図である。

【図８】本発明の画素回路の第２実施形態を使用した一
次元赤外線画像センサの構成例を示す回路図である。

【図９】本発明の画素回路の第２実施形態を使用した二
次元赤外線画像センサの構成例を示す回路図である。

【図１０】本発明の画素回路の第３実施形態の要部を示
す回路図である。

【図１１】本発明の画素回路の第３実施形態の動作を示
す波形図である。

【図１２】本発明の画素回路の第３実施形態を使用した
一次元赤外線画像センサの構成例を示す回路図である。

【図１３】本発明の画素回路の第３実施形態を使用した
二次元赤外線画像センサの構成例を示す回路図である。

【図１４】本発明の画素回路の第４実施形態の要部を示
す回路図である。

【図１５】本発明の画素回路の第４実施形態の動作を示
す波形図である。

【図１６】本発明の画素回路の第４実施形態のシミュレ
ーション結果を示す波形図である。

【図１７】本発明の画素回路の第４実施形態のシミュレ
ーション結果を示す波形図である。

【図１８】本発明の画素回路の第４実施形態のシミュレ
ーション結果を示す波形図である。

【図１９】本発明の画素回路の第４実施形態のシミュレ
ーション結果を示す波形図である。

【図２０】本発明の画素回路の第４実施形態において、
入力トランジスタに流れる電流と、積分容量の電圧との
関係を示す図である。

【図２１】本発明の画素回路の第４実施形態を使用した
一次元赤外線画像センサの構成例を示す回路図である。

【図２２】本発明の画素回路の第４実施形態を使用した
二次元赤外線画像センサの構成例を示す回路図である。

【図２３】本発明の画像センサ・システムの第１実施形
態を示す概念図である。

【図２４】本発明の画像センサ・システムの第１実施形
態が備える一次元赤外線画像センサの走査範囲を示す平
面図である。

【図２５】本発明の画像センサ・システムの第１実施形
態の感度特性を示す図である。

【図２６】本発明の画像センサ・システムの第２実施形
態を示す概念図である。

【図２７】本発明の画像センサ・システムの第２実施形
態が備える一次元赤外線画像センサの走査範囲を示す平
面図である。

【図２８】本発明の画像センサ・システムの第２実施形
態の感度特性を示す図である。

【図２９】本発明の画像センサ・システムの第３実施形
態を示す概念図である。

【図３０】従来の赤外線画像センサに使用されている従
来の画素回路の一例の要部を示す回路図である。

【図３１】図３０に示す従来の画素回路の動作を示す波
形図である。

【符号の説明】

Ｖdd 電源電圧 Ｖss 接地電圧 Ｖ_IG 入力ゲート電圧 Ｖdet バイアス電圧 φＲ リセット信号 Ｖoff オフセット電流除去用トランジスタ制御電圧 φＳＨ サンプル・ホールド信号

Claims (7)

【特許請求の範囲】
1. 【請求項１】光検知素子と、前記光検知素子に流れる電
   流を積分する積分容量と、前記積分容量の保持電荷をリ
   セットするリセット回路とを備え、前記積分容量の電圧
   を読み出すことによって画素信号を得るようにされた画
   素回路において、 前記積分容量が積分する電流からオフセット電流を除去
   するオフセット電流除去回路を備えていることを特徴と
   する画素回路。
2. 【請求項２】前記オフセット電流除去回路は、一方の電
   流入出力端子を前記積分容量に接続し、他方の電流入出
   力端子に所定の電圧が印加され、制御端子にオン・オフ
   制御電圧が印加されるトランジスタを備えて構成されて
   いることを特徴とする請求項１記載の画素回路。
3. 【請求項３】前記リセット回路及び前記オフセット電流
   除去回路は、一方の電流入出力端子を前記積分容量に接
   続し、他方の電流入出力端子に所定の電圧が印加され、
   制御端子に、前記積分容量の保持電荷のリセット時と、
   前記積分容量が前記光検知素子に流れる電流を積分する
   積分期間とでは、電圧値を異にするリセット信号が印加
   されるトランジスタを兼用して構成されていることを特
   徴とする請求項１記載の画素回路。
4. 【請求項４】前記オフセット電流除去回路は、一方の電
   流入出力端子を前記積分容量に接続し、他方の電流入出
   力端子に所定の電圧が印加される第１のトランジスタ
   と、一端を前記第１のトランジスタの制御端子に接続
   し、他端を前記第１のトランジスタの他方の電流入出力
   端子に接続し、前記第１のトランジスタに制御電圧を供
   給するための制御電圧供給用容量と、一方の電流入出力
   端子を前記積分容量に接続し、他方の電流入出力端子を
   前記制御電圧供給用容量の他端に接続し、制御端子にオ
   ン・オフ制御信号が印加される第２のトランジスタとを
   備えて構成されていることを特徴とする請求項１記載の
   画素回路。
5. 【請求項５】前記リセット回路は、一方の電流入出力端
   子を前記積分容量に接続し、他方の電流入出力端子に所
   定の電圧が印加される第１のトランジスタと、一端を前
   記第１のトランジスタの制御端子に接続し、他端にリセ
   ット信号が印加され、前記第１のトランジスタに制御電
   圧を供給するための制御電圧供給用容量とを備えて構成
   され、 前記オフセット電流除去回路は、前記リセット回路と、
   一方の電流入出力端子を前記積分容量に接続し、他方の
   電流入出力端子を前記第１のトランジスタの制御端子に
   接続し、制御端子にオン・オフ制御信号が印加される第
   ２のトランジスタとを備えて構成されていることを特徴
   とする請求項１記載の画素回路。
6. 【請求項６】請求項４又は５記載の画素回路を複数個備
   え、かつ、請求項４又は５記載の光検知素子を列状又は
   行列状に配列した画像センサと、 前記画像センサが参照する第１のレベル参照光を供給す
   る第１のレベル参照光供給手段と、 前記画像センサが参照する前記第１のレベルよりも高レ
   ベルの第２のレベル参照光を供給する第２のレベル参照
   光供給手段とを備えていることを特徴とする画像センサ
   ・システム。
7. 【請求項７】請求項４又は５記載の画素回路を複数個備
   え、かつ、請求項４又は５記載の光検知素子を列状又は
   行列状に配列した画像センサと、 前記画像センサが参照する第１のレベル参照光を供給す
   る第１のレベル参照光供給手段と、 前記画像センサが参照する前記第１のレベルよりも高レ
   ベルの第２のレベル参照光を供給する第２のレベル参照
   光供給手段と、 前記画像センサが参照する前記第２のレベルよりも高レ
   ベルの第３のレベル参照光を供給する第３のレベル参照
   光供給手段とを備えていることを特徴とする画像センサ
   ・システム。