JPH114028A - 化合物半導体素子の製造方法及び化合物半導体素子 - Google Patents
化合物半導体素子の製造方法及び化合物半導体素子Info
- Publication number
- JPH114028A JPH114028A JP9153757A JP15375797A JPH114028A JP H114028 A JPH114028 A JP H114028A JP 9153757 A JP9153757 A JP 9153757A JP 15375797 A JP15375797 A JP 15375797A JP H114028 A JPH114028 A JP H114028A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- melting point
- crystal
- substrate
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】ホール素子用半導体結晶の良好なチャネル特性
を得る。 【解決手段】半絶縁性ＧａＡｓ基板の上に、該基板とは
格子定数の異なる低融点半導体結晶であるＩｎＳｂ能動
層２（融点：５２５℃）を成長し、その上に高融点半導
体結晶であるＡｌＳｂキャップ層を成長する（ａ）。成
長後、ＩｎＳｂの融点近傍の高温５００℃、又はＡｌＳ
ｂの融点（１０８０℃）以下でＡｌＳｂの融点近傍の高
温でアニールする（ｃ）。
を得る。 【解決手段】半絶縁性ＧａＡｓ基板の上に、該基板とは
格子定数の異なる低融点半導体結晶であるＩｎＳｂ能動
層２（融点：５２５℃）を成長し、その上に高融点半導
体結晶であるＡｌＳｂキャップ層を成長する（ａ）。成
長後、ＩｎＳｂの融点近傍の高温５００℃、又はＡｌＳ
ｂの融点（１０８０℃）以下でＡｌＳｂの融点近傍の高
温でアニールする（ｃ）。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に基板材料
と格子定数の異なる化合物半導体結晶を製造する化合物
半導体素子の製造方法、及びその製造方法により製造さ
れる化合物半導体素子に係り、特にホール素子に好適な
ものに関する。
と格子定数の異なる化合物半導体結晶を製造する化合物
半導体素子の製造方法、及びその製造方法により製造さ
れる化合物半導体素子に係り、特にホール素子に好適な
ものに関する。
【０００２】
【従来の技術】半導体ホール素子は電子移動度の大きな
半導体を使用することにより、より高い検出出力を得る
ことが出来る。特にＩｎＳｂはIII −Ｖ族化合物半導体
で最も大きな電子移動度を示し、半導体ホール素子用材
料として用いられている。ただし、実用上、素子の消費
電力を小さくするため、動作層（能動層）の膜厚を薄く
しなければならない。
半導体を使用することにより、より高い検出出力を得る
ことが出来る。特にＩｎＳｂはIII −Ｖ族化合物半導体
で最も大きな電子移動度を示し、半導体ホール素子用材
料として用いられている。ただし、実用上、素子の消費
電力を小さくするため、動作層（能動層）の膜厚を薄く
しなければならない。
【０００３】このＩｎＳｂを材料に用いたホール素子の
製造方法として、単結晶ＩｎＳｂを数十μｍまで研磨し
て用いる方法、絶縁性基板上に蒸着または単結晶成長に
よりＩｎＳｂ薄膜を形成する方法が知られている。
製造方法として、単結晶ＩｎＳｂを数十μｍまで研磨し
て用いる方法、絶縁性基板上に蒸着または単結晶成長に
よりＩｎＳｂ薄膜を形成する方法が知られている。
【０００４】
【発明が解決しようとする課題】しかし、これらの薄膜
の形成方法のうち、上記の単結晶ＩｎＳｂを研磨して用
いる方法では、単結晶ＩｎＳｂが高価であることや、薄
膜化するための研磨工程など非常に製造コストが高くな
る。
の形成方法のうち、上記の単結晶ＩｎＳｂを研磨して用
いる方法では、単結晶ＩｎＳｂが高価であることや、薄
膜化するための研磨工程など非常に製造コストが高くな
る。
【０００５】また、蒸着による薄膜成長では、基板材料
との格子定数差や、成長温度条件により、多結晶化して
粒界の影響が表れたり、ＩｎとＳｂの組成比がずれて電
子移動度が小さくなったり、抵抗率が極端に低下して、
金属的な特性が表れたりする。
との格子定数差や、成長温度条件により、多結晶化して
粒界の影響が表れたり、ＩｎとＳｂの組成比がずれて電
子移動度が小さくなったり、抵抗率が極端に低下して、
金属的な特性が表れたりする。
【０００６】さらに、基板上にＩｎＳｂの薄膜単結晶を
成長させるには、ＩｎＳｂの組成制御が重要になる。Ｉ
ｎＳｂの組成制御は、Ｉｎ源、Ｓｂ源、及び成長基板の
各温度を制御する分子線エピタキシー法（ＭＢＥ法）に
よる成長手段を採ることで実用的な制御が行える。しか
し、ＩｎＳｂに格子整合する適当な絶縁性基板材料が無
く、その上にＩｎＳｂの薄膜を成長させると、通常、多
結晶化したものとなる。このため薄膜の特性は、本来の
物性値に比べて移動度が小さく、キャリア濃度も高く、
比抵抗が小さくなるのが一般的であった。
成長させるには、ＩｎＳｂの組成制御が重要になる。Ｉ
ｎＳｂの組成制御は、Ｉｎ源、Ｓｂ源、及び成長基板の
各温度を制御する分子線エピタキシー法（ＭＢＥ法）に
よる成長手段を採ることで実用的な制御が行える。しか
し、ＩｎＳｂに格子整合する適当な絶縁性基板材料が無
く、その上にＩｎＳｂの薄膜を成長させると、通常、多
結晶化したものとなる。このため薄膜の特性は、本来の
物性値に比べて移動度が小さく、キャリア濃度も高く、
比抵抗が小さくなるのが一般的であった。
【０００７】本発明の目的は、上述した従来の問題点を
解消して、格子定数が大きく異なる基板材料上に、極め
て薄い膜厚でバルクの結晶特性に近い半導体結晶が得ら
れる化合物半導体素子の製造方法及び化合物半導体素子
を提供するものである。
解消して、格子定数が大きく異なる基板材料上に、極め
て薄い膜厚でバルクの結晶特性に近い半導体結晶が得ら
れる化合物半導体素子の製造方法及び化合物半導体素子
を提供するものである。
【０００８】
【謀題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【０００９】請求項１記載の化合物半導体素子の製造方
法は、単結晶基板の上に、該単結晶基板と格子定数の異
なる低融点化合物半導体結晶層、高融点化合物半導体結
晶層を、上記低融点化合物半導体結晶の融点以下の温度
で順次成長し、成長終了後、低融点化合物半導体結晶の
融点近傍まで温度を上昇させてアニールし、アニール
後、上記高融点化合物半導体層の一部もしくは全部を除
去するものである。
法は、単結晶基板の上に、該単結晶基板と格子定数の異
なる低融点化合物半導体結晶層、高融点化合物半導体結
晶層を、上記低融点化合物半導体結晶の融点以下の温度
で順次成長し、成長終了後、低融点化合物半導体結晶の
融点近傍まで温度を上昇させてアニールし、アニール
後、上記高融点化合物半導体層の一部もしくは全部を除
去するものである。
【００１０】また請求項２記載の化合物半導体素子の製
造方法は、単結晶基板の上に、該単結晶基板と格子定数
の異なる低融点化合物半導体結晶層、高融点化合物半導
体結晶層を、上記低融点化合物半導体結晶の融点以下の
温度で順次成長し、成長終了後、高融点化合物半導体結
晶の融点以下で、かつ融点近傍まで温度を上昇させてア
ニールし、アニール後、上記上記高融点化合物半導体層
の一部もしくは全部を除去するものである。
造方法は、単結晶基板の上に、該単結晶基板と格子定数
の異なる低融点化合物半導体結晶層、高融点化合物半導
体結晶層を、上記低融点化合物半導体結晶の融点以下の
温度で順次成長し、成長終了後、高融点化合物半導体結
晶の融点以下で、かつ融点近傍まで温度を上昇させてア
ニールし、アニール後、上記上記高融点化合物半導体層
の一部もしくは全部を除去するものである。
【００１１】更に請求項３記載の発明は、請求項１又は
２に記載の化合物半導体素子の製造方法において、上記
低融点化合物半導体導体結晶及び高融点化合物半導体結
晶の構成元素をIII −Ｖ族またはII−VI族元素で構成
し、上記低融点化合物半導体結晶を構成するIII 族また
はII族元素の原子量に対して、上記高融点化合物半導体
結晶を構成するIII 族またはII族元素の原子量が小さい
ものを用いるものである。
２に記載の化合物半導体素子の製造方法において、上記
低融点化合物半導体導体結晶及び高融点化合物半導体結
晶の構成元素をIII −Ｖ族またはII−VI族元素で構成
し、上記低融点化合物半導体結晶を構成するIII 族また
はII族元素の原子量に対して、上記高融点化合物半導体
結晶を構成するIII 族またはII族元素の原子量が小さい
ものを用いるものである。
【００１２】例えば、低融点化合物半導体結晶としてＩ
ｎＳｂ（融点：５２５℃）を、また高融点化合物半導体
結晶としてＡｌＳｂ（融点：１０８０℃）を取り扱った
場合、これらと格子定数が大きく異なる単結晶基板材料
であっても、その上にＩｎＳｂ能動層とＡｌＳｂキャッ
プ層を順次成長した後、温度を低融点化合物半導体結晶
ＩｎＳｂの融点（５２５℃）の近傍（例えば５００℃）
まで上げて、又は温度を高融点化合物半導体結晶ＡｌＳ
ｂの融点（１０８０℃）以下でその融点の近傍まで上げ
てしばらく保持してアニールを行うことで、格子定数が
大きく異なる基板材料上に、極めて薄い膜厚でバルクの
結晶特性に近い半導体結晶が得られる。
ｎＳｂ（融点：５２５℃）を、また高融点化合物半導体
結晶としてＡｌＳｂ（融点：１０８０℃）を取り扱った
場合、これらと格子定数が大きく異なる単結晶基板材料
であっても、その上にＩｎＳｂ能動層とＡｌＳｂキャッ
プ層を順次成長した後、温度を低融点化合物半導体結晶
ＩｎＳｂの融点（５２５℃）の近傍（例えば５００℃）
まで上げて、又は温度を高融点化合物半導体結晶ＡｌＳ
ｂの融点（１０８０℃）以下でその融点の近傍まで上げ
てしばらく保持してアニールを行うことで、格子定数が
大きく異なる基板材料上に、極めて薄い膜厚でバルクの
結晶特性に近い半導体結晶が得られる。
【００１３】上記請求項１ないし３のいずれかに記載の
化合物半導体素子の製造方法において、各成長層が、単
体化合物半導体結晶もしくは混晶化合物半導体結晶とす
ることができる（請求項４）。ここで単体化合物半導体
結晶は、混晶化合物半導体結晶に対する語であって、二
種類以上の単体化合物半導体結晶を混合した結晶が混晶
化合物半導体結晶となる。
化合物半導体素子の製造方法において、各成長層が、単
体化合物半導体結晶もしくは混晶化合物半導体結晶とす
ることができる（請求項４）。ここで単体化合物半導体
結晶は、混晶化合物半導体結晶に対する語であって、二
種類以上の単体化合物半導体結晶を混合した結晶が混晶
化合物半導体結晶となる。
【００１４】また、上記請求項１、２、３又は４記載の
化合物半導体素子の製造方法において、上記基板の材料
にはガラス材料を用いることができ（請求項５）、また
上記基板の材料に多結晶材料を用いることもできる（請
求項６）。
化合物半導体素子の製造方法において、上記基板の材料
にはガラス材料を用いることができ（請求項５）、また
上記基板の材料に多結晶材料を用いることもできる（請
求項６）。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１６】図２に半導体結晶の成長層構造の断面の概
略を示す。また図１にその成長温度プロファイルを示
す。図３は成長後にＡｌＳｂキャップ層を除去した状態
を示す。
略を示す。また図１にその成長温度プロファイルを示
す。図３は成長後にＡｌＳｂキャップ層を除去した状態
を示す。
【００１７】ＭＢＥ（分子線エピタキシー）装置によ
り、単結晶基板である半絶縁性ＧａＡｓ基板（格子定数
5.6419オンク゛ストローム ）１にＩｎとＳｂの分子線を照射し、
ＩｎＳｂ（格子定数6.478オンク゛ストローム）能動層２を基板温
度３８０℃で２００nmエピタキシャル成長した（図１の
ａ参照）。その後、Ｉｎの分子線を照射を中断し、Ａｌ
とＳｂの分子線を照射し、ＡｌＳｂ（格子定数6.1355オン
ク゛ストローム ）キャップ層３をｌ０nmエピタキシャル成長し
た。
り、単結晶基板である半絶縁性ＧａＡｓ基板（格子定数
5.6419オンク゛ストローム ）１にＩｎとＳｂの分子線を照射し、
ＩｎＳｂ（格子定数6.478オンク゛ストローム）能動層２を基板温
度３８０℃で２００nmエピタキシャル成長した（図１の
ａ参照）。その後、Ｉｎの分子線を照射を中断し、Ａｌ
とＳｂの分子線を照射し、ＡｌＳｂ（格子定数6.1355オン
ク゛ストローム ）キャップ層３をｌ０nmエピタキシャル成長し
た。
【００１８】上記ＡｌＳｂキャップ層３を成長後、基板
温度を５００℃まで６０℃／分の割合で温度を上げてい
った（図１のｂ参照）。そして５００℃でｌ０分間保持
しアニールした（図１のｃ参照）。その後、６０℃／分
の割合で１５０℃以下まで基板温度を下げた後（図１の
ｄ参照）、ＭＢＥ装置から取りだし、エピタキシャルウ
ェーハ（図２）を得た。
温度を５００℃まで６０℃／分の割合で温度を上げてい
った（図１のｂ参照）。そして５００℃でｌ０分間保持
しアニールした（図１のｃ参照）。その後、６０℃／分
の割合で１５０℃以下まで基板温度を下げた後（図１の
ｄ参照）、ＭＢＥ装置から取りだし、エピタキシャルウ
ェーハ（図２）を得た。
【００１９】このエピタキシャルウェーハを０．１Ｎ塩
酸に１０分浸漬してＡｌＳｂキャップ層を溶解除去した
（図３参照）。水洗後、フォトレジスト工程とフッ酸系
エッチング液でクローバ型のパウパターン（パウ法に用
いるクローバ型）を形成した後、Ａｕ系材料を蒸着して
電極部を形成し、通常の半導体チップと同様にモールド
してホール素子（本発明品）を得た。
酸に１０分浸漬してＡｌＳｂキャップ層を溶解除去した
（図３参照）。水洗後、フォトレジスト工程とフッ酸系
エッチング液でクローバ型のパウパターン（パウ法に用
いるクローバ型）を形成した後、Ａｕ系材料を蒸着して
電極部を形成し、通常の半導体チップと同様にモールド
してホール素子（本発明品）を得た。
【００２０】このようにして形成した本発明品のＩｎＳ
ｂ能動層のホール効果測定による電気的特性の温度依存
性を調べた。その結果を図４に示す。図から分かるよう
に、本発明品の電子移動度μH （cm2 ／Ｖｓ）は、室温
付近（３００Ｋ付近）ではＩｎＳｂ能動層を単に基板温
度３８０℃で２００nm成長した従来品と同等であるが、
低温での移動度が改善された。
ｂ能動層のホール効果測定による電気的特性の温度依存
性を調べた。その結果を図４に示す。図から分かるよう
に、本発明品の電子移動度μH （cm2 ／Ｖｓ）は、室温
付近（３００Ｋ付近）ではＩｎＳｂ能動層を単に基板温
度３８０℃で２００nm成長した従来品と同等であるが、
低温での移動度が改善された。
【００２１】しかも、本発明品のシートキャリア濃度Ｎ
ｓ（／cm2 ）は、図５に示すようにほぼ１×ｌ０12cm-2
と従来品の２／３に少なくすることが出来た。その結
果、本発明品のホール素子は、入力抵抗が大きくできた
ため、定電流駆動を行うと従来品に比べ、ｌ．５倍近く
のホール電圧が発生し、感度も１．５倍になった。図６
に本発明品と従来品のシート抵抗の温度特性の比較を示
す。
ｓ（／cm2 ）は、図５に示すようにほぼ１×ｌ０12cm-2
と従来品の２／３に少なくすることが出来た。その結
果、本発明品のホール素子は、入力抵抗が大きくできた
ため、定電流駆動を行うと従来品に比べ、ｌ．５倍近く
のホール電圧が発生し、感度も１．５倍になった。図６
に本発明品と従来品のシート抵抗の温度特性の比較を示
す。
【００２２】上記したように、ＩｎＳｂ能動層を成長し
た後、ＡｌＳｂキャップ層を成長し、温度を上げてしば
らく保持するいわゆるアニールを行い、ＡｌＳｂキャッ
プ層を一部もしくは全部除去することにより、格子定数
が大きく異なる半絶縁性もしくは絶縁性基板材料上に、
極めて薄い膜厚でバルクの結晶特性に近い半導体結晶が
得られる。従って、ホール素子用半導体結晶の良好なチ
ャネル特性が得られる。
た後、ＡｌＳｂキャップ層を成長し、温度を上げてしば
らく保持するいわゆるアニールを行い、ＡｌＳｂキャッ
プ層を一部もしくは全部除去することにより、格子定数
が大きく異なる半絶縁性もしくは絶縁性基板材料上に、
極めて薄い膜厚でバルクの結晶特性に近い半導体結晶が
得られる。従って、ホール素子用半導体結晶の良好なチ
ャネル特性が得られる。
【００２３】上記実施の形態では、能動層をＩｎＳｂ、
キャップ層としてＡｌＳｂとしたが、能動層をＩｎＡ
ｓ、キャップ層としてＡｌＡｓとした時も、６００℃成
長、９００℃アニール等の条件で、同様にアニールしな
い時の２／３以下のシートキャリア濃度が得られてい
る。これらはいずれもIII −Ｖ族の構成例であるが、II
−VI族元素にも適用でき、その構成例としては能動層を
ＺｎＴｅ、キャップ層としてＣｄＴｅとしたものがあ
る。また、材料系がこれらやその他の材料の混晶系であ
っても同様にシートキャリア濃度の減少がみられてい
る。混晶系の構成例としては能動層をＩｎＧａＡｓ、キ
ャップ層としてＩｎＡｌＡｓとしたものがある。
キャップ層としてＡｌＳｂとしたが、能動層をＩｎＡ
ｓ、キャップ層としてＡｌＡｓとした時も、６００℃成
長、９００℃アニール等の条件で、同様にアニールしな
い時の２／３以下のシートキャリア濃度が得られてい
る。これらはいずれもIII −Ｖ族の構成例であるが、II
−VI族元素にも適用でき、その構成例としては能動層を
ＺｎＴｅ、キャップ層としてＣｄＴｅとしたものがあ
る。また、材料系がこれらやその他の材料の混晶系であ
っても同様にシートキャリア濃度の減少がみられてい
る。混晶系の構成例としては能動層をＩｎＧａＡｓ、キ
ャップ層としてＩｎＡｌＡｓとしたものがある。
【００２４】また上記実施例では、基板材料に比較的高
価な半絶縁性ＧａＡｓ基板を用いて作成したが、石英ガ
ラス基板上に同様の製法で製造したＩｎＳｂ能動層であ
っても、その上にＡｌＳｂキャップ層を被せてアニール
処理を行うことで、半絶縁性ＧａＡｓ基板を用いたとき
よりも若干特性が劣るものの、高い移動度を示した。そ
のほかに本発明が適用できる基板材料には、ＳｉＯ2 ，
ＳＩＮ，Ａｌ2 Ｏ3 などの絶縁膜を形成したＳｉ基板や
サファイヤ基板がある。
価な半絶縁性ＧａＡｓ基板を用いて作成したが、石英ガ
ラス基板上に同様の製法で製造したＩｎＳｂ能動層であ
っても、その上にＡｌＳｂキャップ層を被せてアニール
処理を行うことで、半絶縁性ＧａＡｓ基板を用いたとき
よりも若干特性が劣るものの、高い移動度を示した。そ
のほかに本発明が適用できる基板材料には、ＳｉＯ2 ，
ＳＩＮ，Ａｌ2 Ｏ3 などの絶縁膜を形成したＳｉ基板や
サファイヤ基板がある。
【００２５】また、本発明のエピタキシャルウェーハは
ホール素子以外にミリ波用ＨＥＭＴなど超高速移動エピ
タキシャルウェーハとしても有用である。
ホール素子以外にミリ波用ＨＥＭＴなど超高速移動エピ
タキシャルウェーハとしても有用である。
【００２６】
【発明の効果】以上説明したように本発明の化合物半導
体結晶の製造方法は、単結晶基板の上に、低融点化合物
半導体結晶、高融点化合物半導体結晶を、低融点化合物
半導体結晶の融点以下の温度で順次成長し、成長終了
後、低融点化合物半導体結晶の融点近傍まで温度を上昇
させて、又は高融点化合物半導体結晶の融点以下でその
融点の近傍まで上昇させて、アニールするものであるの
で、格子定数が大きく異なる基板材料上に、極めて薄い
膜厚でバルクの結晶特性に近い半導体結晶が得られる。
このため入力インピーダンスが高く、高感度なホール素
子を製作することができる。
体結晶の製造方法は、単結晶基板の上に、低融点化合物
半導体結晶、高融点化合物半導体結晶を、低融点化合物
半導体結晶の融点以下の温度で順次成長し、成長終了
後、低融点化合物半導体結晶の融点近傍まで温度を上昇
させて、又は高融点化合物半導体結晶の融点以下でその
融点の近傍まで上昇させて、アニールするものであるの
で、格子定数が大きく異なる基板材料上に、極めて薄い
膜厚でバルクの結晶特性に近い半導体結晶が得られる。
このため入力インピーダンスが高く、高感度なホール素
子を製作することができる。
【図１】実施形態の基板温度プロファイルを示す図であ
る。
る。
【図２】実施形態の成長層構造の断面を示す概略図であ
る。
る。
【図３】図１の成長層構造からＡｌＳｂキャップ層を除
去した状態を示す図である。
去した状態を示す図である。
【図４】実施形態と従来例のホール移動度の温度特性を
示す比較図である。
示す比較図である。
【図５】実施形態と従来例のシートキャリア濃度の温度
特性を示す比較図である。
特性を示す比較図である。
【図６】実施形態と従来例のシート抵抗の温度特性を示
す比較図である。
す比較図である。
１ 半絶縁性ＧａＡｓ基板 ２ ＩｎＳｂ能動層 ３ ＡｌＳｂキャップ層
Claims (7)
- 【請求項１】単結晶基板の上に、該単結晶基板と格子定
数の異なる低融点化合物半導体結晶層、高融点化合物半
導体結晶層を、上記低融点化合物半導体結晶の融点以下
の温度で順次成長し、成長終了後、低融点化合物半導体
結晶の融点近傍まで温度を上昇させてアニールし、アニ
ール後、上記高融点化合物半導体層の一部もしくは全部
を除去することを特徴とする化合物半導体素子の製造方
法。 - 【請求項２】単結晶基板の上に、該単結晶基板と格子定
数の異なる低融点化合物半導体結晶層、高融点化合物半
導体結晶層を、上記低融点化合物半導体結晶の融点以下
の温度で順次成長し、成長終了後、高融点化合物半導体
結晶の融点以下で、かつ融点近傍まで温度を上昇させて
アニールし、アニール後、上記上記高融点化合物半導体
層の一部もしくは全部を除去することを特徴とする化合
物半導体素子の製造方法。 - 【請求項３】請求項１又は２に記載の化合物半導体素子
の製造方法において、上記低融点化合物半導体導体結晶
及び高融点化合物半導体結晶の構成元素をIII −Ｖ族ま
たはII−VI族元素で構成し、上記低融点化合物半導体結
晶を構成するIII 族またはII族元素の原子量に対して、
上記高融点化合物半導体結晶を構成するIII 族またはII
族元素の原子量が小さいものを用いることを特徴とする
化合物半導体素子の製造方法。 - 【請求項４】請求項１ないし３のいずれかに記載の化合
物半導体素子の製造方法において、上記各成長層が、単
体化合物半導体結晶または混晶化合物半導体結晶である
ことを特徴とする化合物半導体素子の製造方法。 - 【請求項５】請求項１ないし４のいずれかに記載の化合
物半導体素子の製造方法において、上記単結晶基板に代
えてガラス基板を用いることを特徴とする化合物半導体
素子の製造方法。 - 【請求項６】請求項１ないし４のいずれかに記載の化合
物半導体素子の製造方法において、上記単結晶基板に代
えて多結晶基板を用いることを特徴とする化合物半導体
素子の製造方法。 - 【請求項７】請求項１ないし６のいずれかに記載の製造
方法により製造した化合物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153757A JPH114028A (ja) | 1997-06-11 | 1997-06-11 | 化合物半導体素子の製造方法及び化合物半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153757A JPH114028A (ja) | 1997-06-11 | 1997-06-11 | 化合物半導体素子の製造方法及び化合物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114028A true JPH114028A (ja) | 1999-01-06 |
Family
ID=15569471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9153757A Pending JPH114028A (ja) | 1997-06-11 | 1997-06-11 | 化合物半導体素子の製造方法及び化合物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210811A (ja) * | 1999-11-17 | 2001-08-03 | Denso Corp | 半導体基板の製造方法 |
| US9512670B2 (en) | 2008-01-28 | 2016-12-06 | Jack R. Forbis | Method of protecting a structure with a system of modular panels |
-
1997
- 1997-06-11 JP JP9153757A patent/JPH114028A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210811A (ja) * | 1999-11-17 | 2001-08-03 | Denso Corp | 半導体基板の製造方法 |
| US9512670B2 (en) | 2008-01-28 | 2016-12-06 | Jack R. Forbis | Method of protecting a structure with a system of modular panels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215588B1 (ko) | 반도체 박막의 제조방법 및 자전변환 소자의 제조방법 | |
| JPH114028A (ja) | 化合物半導体素子の製造方法及び化合物半導体素子 | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| US5051376A (en) | Method for producing semiconductor device and semiconductor device produced thereby | |
| JPS61216316A (ja) | 半導体装置の製造方法 | |
| US20220415720A1 (en) | Quality Detection Method and Apparatus | |
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| JP3436961B2 (ja) | 半導体素子 | |
| JP2689946B2 (ja) | 赤外線検出器の製造方法 | |
| JP2022178001A (ja) | ヘテロ構造およびその作製方法 | |
| JPH04373121A (ja) | 結晶基材の製造方法 | |
| JPS61256624A (ja) | 半導体装置の製造方法 | |
| CN116926672A (zh) | 基于单晶二硒化钨的垂直异质外延高定向金属铂的方法 | |
| Noge et al. | MBE Growth of GaAs on an Exactly (001)-Oriented Si Substrate and Selective Epitaxial Growth for Fabrication of Modulation-Doped Fet's | |
| JP3768348B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0881296A (ja) | 薄膜作製方法 | |
| JPH0752715B2 (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH04258137A (ja) | 電子素子の製造方法 | |
| JP3948172B2 (ja) | 化合物半導体エピタキシャルウェハの製造方法 |