JPH1138248A - ハイブリッド光集積回路の製造方法 - Google Patents
ハイブリッド光集積回路の製造方法Info
- Publication number
- JPH1138248A JPH1138248A JP19162197A JP19162197A JPH1138248A JP H1138248 A JPH1138248 A JP H1138248A JP 19162197 A JP19162197 A JP 19162197A JP 19162197 A JP19162197 A JP 19162197A JP H1138248 A JPH1138248 A JP H1138248A
- Authority
- JP
- Japan
- Prior art keywords
- hill
- silicon substrate
- cladding layer
- layer
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板と下部クラッド層の密着性を向
上させる。 【解決手段】 シリコン基板１の上面の一部に半導体光
素子搭載用の丘１ａを形成し、その上面に熱処理により
熱酸化膜９を形成してから、その上に下部クラッド層２
を形成する。その後、上面を研磨し、コア層３を形成
し、コア層をパターニングしてコア３ａを形成し、上部
クラッド層４を形成し、丘１ａの上のガラス層を除去し
て丘１ａの上に半導体光素子６を搭載する。
上させる。 【解決手段】 シリコン基板１の上面の一部に半導体光
素子搭載用の丘１ａを形成し、その上面に熱処理により
熱酸化膜９を形成してから、その上に下部クラッド層２
を形成する。その後、上面を研磨し、コア層３を形成
し、コア層をパターニングしてコア３ａを形成し、上部
クラッド層４を形成し、丘１ａの上のガラス層を除去し
て丘１ａの上に半導体光素子６を搭載する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上
に、石英ガラス系の光導波路を形成すると共に、半導体
光素子（発光素子または受光素子）を搭載してなるハイ
ブリッド光集積回路の製造方法に関するものである。
に、石英ガラス系の光導波路を形成すると共に、半導体
光素子（発光素子または受光素子）を搭載してなるハイ
ブリッド光集積回路の製造方法に関するものである。
【０００２】
【従来の技術】従来のハイブリッド光集積回路の製造方
法を図２（イ）〜（リ）を参照して説明する。まず
（イ）のようにシリコン基板１の上面の一部に半導体光
素子搭載用の丘１ａを形成する。丘１ａの形成は、丘１
ａ以外の部分（破線）をフォトリソグラフィーとエッチ
ングにより所要の厚さだけ除去することにより行う。次
に（ロ）のようにシリコン基板１の上面に、石英ガラス
の下部クラッド層２を形成する。下部クラッド層２の形
成は、シリコン基板１上に火炎堆積法により下部クラッ
ド層用のガラス微粒子を堆積させた後、透明ガラス化す
ることにより行う。
法を図２（イ）〜（リ）を参照して説明する。まず
（イ）のようにシリコン基板１の上面の一部に半導体光
素子搭載用の丘１ａを形成する。丘１ａの形成は、丘１
ａ以外の部分（破線）をフォトリソグラフィーとエッチ
ングにより所要の厚さだけ除去することにより行う。次
に（ロ）のようにシリコン基板１の上面に、石英ガラス
の下部クラッド層２を形成する。下部クラッド層２の形
成は、シリコン基板１上に火炎堆積法により下部クラッ
ド層用のガラス微粒子を堆積させた後、透明ガラス化す
ることにより行う。
【０００３】次に（ハ）のようにシリコン基板の丘１ａ
の上面と下部クラッド層２の上面が同一平面になるよう
に平らに研磨する。その後（ニ）のように研磨面上に下
部クラッド層２より屈折率の高い石英ガラスのコア層３
を形成する。コア層３の形成は、研磨面上にコア用のガ
ラス微粒子を堆積させた後、透明ガラス化することによ
り行う。次にコア層３をドライエッチングによりパター
ニングして、（ホ）のように所望のパターンのコア３ａ
を形成する。
の上面と下部クラッド層２の上面が同一平面になるよう
に平らに研磨する。その後（ニ）のように研磨面上に下
部クラッド層２より屈折率の高い石英ガラスのコア層３
を形成する。コア層３の形成は、研磨面上にコア用のガ
ラス微粒子を堆積させた後、透明ガラス化することによ
り行う。次にコア層３をドライエッチングによりパター
ニングして、（ホ）のように所望のパターンのコア３ａ
を形成する。
【０００４】次に（ヘ）のように上面全面に石英ガラス
の上部クラッド層４を形成する。上部クラッド層４の屈
折率、形成方法は下部クラッド層２と同じである。その
後、シリコン基板の丘１ａの上の上部クラッド層４をド
ライエッチングにより除去して、（ト）のように丘１ａ
の上面を露出させる。次に（チ）のようにシリコン基板
の丘１ａの上面にスパッタリング等により電極５を形成
した後、（リ）のように電極５上に半導体光素子６を半
田付け等より固定する。
の上部クラッド層４を形成する。上部クラッド層４の屈
折率、形成方法は下部クラッド層２と同じである。その
後、シリコン基板の丘１ａの上の上部クラッド層４をド
ライエッチングにより除去して、（ト）のように丘１ａ
の上面を露出させる。次に（チ）のようにシリコン基板
の丘１ａの上面にスパッタリング等により電極５を形成
した後、（リ）のように電極５上に半導体光素子６を半
田付け等より固定する。
【０００５】
【発明が解決しようとする課題】従来の製造方法による
と、（ロ）の工程で下部クラッド層２を形成したとき
に、図３に示すように、下部クラッド層２とシリコン基
板１の界面に大量の空乏７が発生し、その影響でシリコ
ン基板１と下部クラッド層２との密着性が悪くなり、所
々で下部クラッド層２がはがれたり、割れたりする等の
問題があった。図３において、８は下部クラッド層２が
剥がれた部分を示す。
と、（ロ）の工程で下部クラッド層２を形成したとき
に、図３に示すように、下部クラッド層２とシリコン基
板１の界面に大量の空乏７が発生し、その影響でシリコ
ン基板１と下部クラッド層２との密着性が悪くなり、所
々で下部クラッド層２がはがれたり、割れたりする等の
問題があった。図３において、８は下部クラッド層２が
剥がれた部分を示す。
【０００６】本発明の目的は、このような問題点に鑑
み、下部クラッド層とシリコン基板の密着性が良好なハ
イブリッド光集積回路の製造方法を提供することにあ
る。
み、下部クラッド層とシリコン基板の密着性が良好なハ
イブリッド光集積回路の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明によるハイブリッ
ド光集積回路の製造方法は、シリコン基板の上面の一部
に半導体光素子搭載用の丘を形成し、その丘を形成した
シリコン基板の上面に熱処理により熱酸化膜を形成して
から、下部クラッド層を形成することを特徴とする。そ
の後のコア形成、上部クラッド層形成、半導体光素子搭
載の工程は従来と同様である。
ド光集積回路の製造方法は、シリコン基板の上面の一部
に半導体光素子搭載用の丘を形成し、その丘を形成した
シリコン基板の上面に熱処理により熱酸化膜を形成して
から、下部クラッド層を形成することを特徴とする。そ
の後のコア形成、上部クラッド層形成、半導体光素子搭
載の工程は従来と同様である。
【０００８】上記のようにシリコン基板の上面に熱酸化
膜を形成すると、熱酸化膜とシリコン基板表面のＳｉと
が熱処理雰囲気中のＯによりＳｉ−Ｏ−Ｓｉの共有結合
を形成し、かつ熱酸化膜と下部クラッド層がガラスマト
リックス中のＯによりＳｉ−Ｏ−Ｓｉの共有結合を形成
する。その結果、シリコン基板と下部クラッド層が熱酸
化膜を介して強固に結合するため、密着性が向上し、は
がれ等の問題をなくすことが可能となる。
膜を形成すると、熱酸化膜とシリコン基板表面のＳｉと
が熱処理雰囲気中のＯによりＳｉ−Ｏ−Ｓｉの共有結合
を形成し、かつ熱酸化膜と下部クラッド層がガラスマト
リックス中のＯによりＳｉ−Ｏ−Ｓｉの共有結合を形成
する。その結果、シリコン基板と下部クラッド層が熱酸
化膜を介して強固に結合するため、密着性が向上し、は
がれ等の問題をなくすことが可能となる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。図１（ａ）〜（ｊ）は本発明
の製造方法の一実施形態を示す。まず（ａ）のようにシ
リコン基板１の上面に半導体光素子搭載用の丘１ａを形
成する。次に（ｂ）のように丘１ａを形成したシリコン
基板１の上面に熱処理により熱酸化膜９を形成する。次
に（ｃ）に示すように熱酸化膜９の上面に下部クラッド
層２を形成する。この後の工程は従来と同様であり、図
１の（ｄ）〜（ｊ）の工程は、図２の（ハ）〜（リ）の
工程に対応する。
参照して詳細に説明する。図１（ａ）〜（ｊ）は本発明
の製造方法の一実施形態を示す。まず（ａ）のようにシ
リコン基板１の上面に半導体光素子搭載用の丘１ａを形
成する。次に（ｂ）のように丘１ａを形成したシリコン
基板１の上面に熱処理により熱酸化膜９を形成する。次
に（ｃ）に示すように熱酸化膜９の上面に下部クラッド
層２を形成する。この後の工程は従来と同様であり、図
１の（ｄ）〜（ｊ）の工程は、図２の（ハ）〜（リ）の
工程に対応する。
【００１０】なお（ｄ）の研磨工程と（ｅ）のコア層形
成工程の間に、コア３ａの高さを半導体光素子６の活性
層との高さを合わせるための高さ調整用クラッド層を形
成する工程を設ける場合もある。すなわち高さ調整用ク
ラッド層は、シリコン基板の丘１ａおよび下部クラッド
層２の研磨面と、コア層３との間に形成され、その厚さ
によってコア３ａの高さを調整するものである。
成工程の間に、コア３ａの高さを半導体光素子６の活性
層との高さを合わせるための高さ調整用クラッド層を形
成する工程を設ける場合もある。すなわち高さ調整用ク
ラッド層は、シリコン基板の丘１ａおよび下部クラッド
層２の研磨面と、コア層３との間に形成され、その厚さ
によってコア３ａの高さを調整するものである。
【００１１】
【実施例】熱酸化膜９の形成方法と、熱酸化膜９を設け
た結果は次のとおりである。丘１ａを形成したシリコン
基板１に、Ｈｅ：１０リットル／分とＯ2 ：２リットル
／分の雰囲気ガスで、１３００℃、５時間の熱処理を施
したところ、約１０００Åの熱酸化膜９が形成された。
この酸化膜９の上に下部クラッド層２を形成したとこ
ろ、従来のような空乏、はがれ等の問題は皆無であっ
た。
た結果は次のとおりである。丘１ａを形成したシリコン
基板１に、Ｈｅ：１０リットル／分とＯ2 ：２リットル
／分の雰囲気ガスで、１３００℃、５時間の熱処理を施
したところ、約１０００Åの熱酸化膜９が形成された。
この酸化膜９の上に下部クラッド層２を形成したとこ
ろ、従来のような空乏、はがれ等の問題は皆無であっ
た。
【００１２】次に、丘を形成したシリコン基板に、雰囲
気ガス、熱処理温度、熱処理時間を表１のように変え
て、熱酸化膜を形成した後、その各々について熱酸化膜
の上に下部クラッド層を形成した。この結果でも従来の
ような空乏、はがれ等の問題は皆無であった。
気ガス、熱処理温度、熱処理時間を表１のように変え
て、熱酸化膜を形成した後、その各々について熱酸化膜
の上に下部クラッド層を形成した。この結果でも従来の
ような空乏、はがれ等の問題は皆無であった。
【００１３】
【表１】
【００１４】
【発明の効果】以上説明したように本発明によれば、シ
リコン基板の上面に熱酸化膜を形成したことにより、シ
リコン基板と下部クラッド層との密着性を著しく向上さ
せることができる。このため下部クラッド層のはがれや
割れ等のない品質良好なハイブリッド光集積回路を製造
することができる。
リコン基板の上面に熱酸化膜を形成したことにより、シ
リコン基板と下部クラッド層との密着性を著しく向上さ
せることができる。このため下部クラッド層のはがれや
割れ等のない品質良好なハイブリッド光集積回路を製造
することができる。
【図１】 （ａ）〜（ｊ）は本発明の製造方法の一実施
形態を工程順に示す断面図。
形態を工程順に示す断面図。
【図２】 （イ）〜（リ）は従来の製造方法を工程順に
示す断面図。
示す断面図。
【図３】 図２の方法で製造されたハイブリッド光集積
回路の問題点を示す断面図。
回路の問題点を示す断面図。
１：シリコン基板 １ａ：シリコン基板１の上面に形成された丘 ２：下部クラッド層 ３：コア層 ３ａ：コア ４：上部クラッド層 ５：電極 ６：半導体光素子 ９：熱酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奈良 一孝 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 小沢 章一 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 柳澤 雅弘 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 菊池 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 三浦 和則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (1)
- 【請求項１】シリコン基板（１）の上面の一部に半導体
光素子搭載用の丘（１ａ）を形成する工程、 丘（１ａ）を形成したシリコン基板（１）の上面に熱処
理により熱酸化膜（９）を形成する工程、 熱酸化膜（９）の上面に下部クラッド層（２）を形成す
る工程、 シリコン基板の丘（１ａ）の上面と下部クラッド層
（２）の上面が同一平面になるように研磨する工程、 研磨面上に直接または高さ調整用クラッド層を介してコ
ア層（３）を形成した後、そのコア層（３）をパターニ
ングして所望のパターンのコア（３ａ）を形成する工
程、 コア（３ａ）を覆うように上部クラッド層（４）を形成
する工程、 シリコン基板の丘（１ａ）の上のガラス層を除去して丘
（１ａ）の上面を露出させた後、丘（１ａ）の上面に半
導体光素子（６）を搭載する工程、 を含むハイブリッド光集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19162197A JPH1138248A (ja) | 1997-07-16 | 1997-07-16 | ハイブリッド光集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19162197A JPH1138248A (ja) | 1997-07-16 | 1997-07-16 | ハイブリッド光集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138248A true JPH1138248A (ja) | 1999-02-12 |
Family
ID=16277693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19162197A Pending JPH1138248A (ja) | 1997-07-16 | 1997-07-16 | ハイブリッド光集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138248A (ja) |
-
1997
- 1997-07-16 JP JP19162197A patent/JPH1138248A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| JP2001021744A (ja) | 光導波路基板の製造方法 | |
| JP2001210810A (ja) | 半導体ウェハ及びその製作法 | |
| JPWO2003027736A1 (ja) | 光導波路およびその製造方法 | |
| EP0122822B1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant | |
| CN1564323A (zh) | 双埋层结构的绝缘体上的硅材料、制备及用途 | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JPH1138248A (ja) | ハイブリッド光集積回路の製造方法 | |
| JPH05347391A (ja) | 強誘電体記憶装置 | |
| US5903697A (en) | Optical waveguide, method of making the same and integrated optical device | |
| JP2679676B2 (ja) | Ｓｏｉ基板の製造方法および半導体装置の製造方法 | |
| JP4213491B2 (ja) | 光スイッチング素子の製造方法 | |
| JP5231772B2 (ja) | 透過型液晶表示素子基板の製造方法 | |
| JP3559528B2 (ja) | 光電気回路基板 | |
| JP3466638B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2001235643A (ja) | 光電気回路基板 | |
| TWI356654B (en) | Organic electroluminescent apparatus and manufactu | |
| JP2000275588A (ja) | 光導波路型変調器の電極形成方法 | |
| JP3809792B2 (ja) | 光導波路の製造方法 | |
| JPS60254609A (ja) | 半導体装置の製造方法 | |
| JPH1039153A (ja) | 光導波路の製造方法 | |
| JPH10289915A (ja) | 接着方法および接着剤 | |
| JPH1138250A (ja) | ハイブリッド光集積回路の製造方法 | |
| JPS59132120A (ja) | 半導体装置の製造方法 | |
| JPS59126661A (ja) | 薄膜抵抗体の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030107 |