JPH1138250A - ハイブリッド光集積回路の製造方法 - Google Patents
ハイブリッド光集積回路の製造方法Info
- Publication number
- JPH1138250A JPH1138250A JP19162397A JP19162397A JPH1138250A JP H1138250 A JPH1138250 A JP H1138250A JP 19162397 A JP19162397 A JP 19162397A JP 19162397 A JP19162397 A JP 19162397A JP H1138250 A JPH1138250 A JP H1138250A
- Authority
- JP
- Japan
- Prior art keywords
- hillock
- hill
- core
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板１の上面の一部に丘２を形成
し、その上に下部クラッド層３を形成した後、丘２の
上面を露出させ、その上にコア層を形成し、コア層
をパターニングして光導波路用のコアを形成し、その
上に上部クラッド層を形成した後、丘の上面を露出さ
せ、丘の上面に半導体光素子を搭載する、という製造
方法において、丘２の上面の荒れを軽減する。 【解決手段】 コア層をパターニングしてコア４ａを形
成するときに丘２の上の部分をマスク４ｂとして残す。
マスク４ｂは丘の上の上部クラッド層を除去するときに
一緒に除去する。コア層のパターニング時に丘の上面が
エッチングされないので、面荒れを軽減できる。半導体
光素子の位置決め精度が向上する。
し、その上に下部クラッド層３を形成した後、丘２の
上面を露出させ、その上にコア層を形成し、コア層
をパターニングして光導波路用のコアを形成し、その
上に上部クラッド層を形成した後、丘の上面を露出さ
せ、丘の上面に半導体光素子を搭載する、という製造
方法において、丘２の上面の荒れを軽減する。 【解決手段】 コア層をパターニングしてコア４ａを形
成するときに丘２の上の部分をマスク４ｂとして残す。
マスク４ｂは丘の上の上部クラッド層を除去するときに
一緒に除去する。コア層のパターニング時に丘の上面が
エッチングされないので、面荒れを軽減できる。半導体
光素子の位置決め精度が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に石英系光
導波路を形成すると共に、半導体光素子を搭載したハイ
ブリッド光集積回路の製造方法に関するものである。
導波路を形成すると共に、半導体光素子を搭載したハイ
ブリッド光集積回路の製造方法に関するものである。
【０００２】
【従来の技術】本発明者等は先に、石英系光導波回路に
ＬＤ（レーザーダイオード）などの半導体光素子を搭載
した送受信機能を有するハイブリッド光集積回路を製造
する方法として、図７ないし図１２のような方法を開発
した。
ＬＤ（レーザーダイオード）などの半導体光素子を搭載
した送受信機能を有するハイブリッド光集積回路を製造
する方法として、図７ないし図１２のような方法を開発
した。
【０００３】まず図７に示すようにシリコン基板１の上
面の一部（後に半導体光素子を搭載する部分）に周囲よ
り一段高い丘２を形成する。丘２の形成は例えば丘２以
外の部分をフォトリソグラフィ、エッチングにより所要
の厚さだけ除去することにより行う。
面の一部（後に半導体光素子を搭載する部分）に周囲よ
り一段高い丘２を形成する。丘２の形成は例えば丘２以
外の部分をフォトリソグラフィ、エッチングにより所要
の厚さだけ除去することにより行う。
【０００４】次に図８に示すようにシリコン基板１の上
面に火炎堆積法により石英系の下部クラッド層３を丘２
の高さと同じかそれより若干厚く形成した後、形成され
た下部クラッド層３を機械研磨等により平らに研磨して
丘２の上面と面位置にし、丘２の上面を露出させる。
面に火炎堆積法により石英系の下部クラッド層３を丘２
の高さと同じかそれより若干厚く形成した後、形成され
た下部クラッド層３を機械研磨等により平らに研磨して
丘２の上面と面位置にし、丘２の上面を露出させる。
【０００５】次に図９に示すように下部クラッド層３お
よび丘２の上面に光導波路形成用のコア層４を形成す
る。コア層４の形成は火炎堆積法により行う。次にコア
層４をドライエッチングにより所定のパターンに加工し
て、図１０に示すように下部クラッド層３上に光導波路
用のコア４ａを形成する。
よび丘２の上面に光導波路形成用のコア層４を形成す
る。コア層４の形成は火炎堆積法により行う。次にコア
層４をドライエッチングにより所定のパターンに加工し
て、図１０に示すように下部クラッド層３上に光導波路
用のコア４ａを形成する。
【０００６】次に図１１に示すように図１０の状態の上
面全面に火炎堆積法により石英系の上部クラッド層５を
形成した後、その上部クラッド層５の丘２に相当する部
分をエッチングにより除去して、丘２の上面を露出させ
る。最後に図１２に示すように丘２の上面に蒸着法など
により電極６を形成した後、この電極６の上にＬＤなど
の半導体光素子７を搭載する。これでハイブリッド光集
積回路が出来上がる。
面全面に火炎堆積法により石英系の上部クラッド層５を
形成した後、その上部クラッド層５の丘２に相当する部
分をエッチングにより除去して、丘２の上面を露出させ
る。最後に図１２に示すように丘２の上面に蒸着法など
により電極６を形成した後、この電極６の上にＬＤなど
の半導体光素子７を搭載する。これでハイブリッド光集
積回路が出来上がる。
【０００７】
【発明が解決しようとする課題】しかしこの製造方法で
は、下部クラッド層３を研磨する際に丘２の上面を平ら
に研磨しておいても、丘２の上面ではその後、コア層４
の形成、コア層４のエッチングによる除去、上部クラッ
ド層５の形成、上部クラッド層５のエッチングによる除
去が行われることになる。その結果、丘２の上面の荒れ
が進行し、この面荒れのために、半導体光素子の位置決
め精度が低下したり、電極や配線を形成するための蒸着
金属膜の密着性が低下したりする等の問題のあることが
判明した。
は、下部クラッド層３を研磨する際に丘２の上面を平ら
に研磨しておいても、丘２の上面ではその後、コア層４
の形成、コア層４のエッチングによる除去、上部クラッ
ド層５の形成、上部クラッド層５のエッチングによる除
去が行われることになる。その結果、丘２の上面の荒れ
が進行し、この面荒れのために、半導体光素子の位置決
め精度が低下したり、電極や配線を形成するための蒸着
金属膜の密着性が低下したりする等の問題のあることが
判明した。
【０００８】本発明の目的は、このような問題点に鑑
み、基板に半導体光素子搭載のために形成した丘の上面
の荒れを軽減できるハイブリッド光集積回路の製造方法
を提供することにある。
み、基板に半導体光素子搭載のために形成した丘の上面
の荒れを軽減できるハイブリッド光集積回路の製造方法
を提供することにある。
【０００９】
【課題を解決するための手段】本発明によるハイブリッ
ド光集積回路の製造方法は、基板の上面の一部に周囲
より一段高い丘を形成する工程、その基板の上面に下
部クラッド層を形成し、丘の上面を露出させる工程、
下部クラッド層および丘の上面に光導波路形成用のコア
層を形成する工程、コア層を光導波路用のコアと丘の
上面を覆うマスクが残るようにパターニングする工程、
コア、マスクおよび下部クラッド層の上に上部クラッ
ド層を形成した後、丘の上面を露出させる工程、丘の
上面に半導体光素子を搭載する工程、を含むことを特徴
とする。
ド光集積回路の製造方法は、基板の上面の一部に周囲
より一段高い丘を形成する工程、その基板の上面に下
部クラッド層を形成し、丘の上面を露出させる工程、
下部クラッド層および丘の上面に光導波路形成用のコア
層を形成する工程、コア層を光導波路用のコアと丘の
上面を覆うマスクが残るようにパターニングする工程、
コア、マスクおよび下部クラッド層の上に上部クラッ
ド層を形成した後、丘の上面を露出させる工程、丘の
上面に半導体光素子を搭載する工程、を含むことを特徴
とする。
【００１０】この方法によると、コア層をパターニング
して光導波路用のコアを形成する段階および上部クラッ
ド層を形成する段階では、基板の丘の上面がコア層でマ
スクされているため、エッチングや火炎堆積にさらされ
ることがない。したがって丘の上面の荒れを軽減でき
る。
して光導波路用のコアを形成する段階および上部クラッ
ド層を形成する段階では、基板の丘の上面がコア層でマ
スクされているため、エッチングや火炎堆積にさらされ
ることがない。したがって丘の上面の荒れを軽減でき
る。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を図１〜
図６を参照して詳細に説明する。まず図１に示すように
シリコン基板１の上面の一部（後に半導体光素子を搭載
する部分）に周囲より一段高い丘２を形成する。
図６を参照して詳細に説明する。まず図１に示すように
シリコン基板１の上面の一部（後に半導体光素子を搭載
する部分）に周囲より一段高い丘２を形成する。
【００１２】次に図２に示すようにシリコン基板１の上
面に火炎堆積法により石英系の下部クラッド層３を丘２
の高さと同じかそれより若干厚く形成した後、形成され
た下部クラッド層３を機械研磨等により平らに研磨して
丘２の上面と面位置にし、丘２の上面を露出させる。
面に火炎堆積法により石英系の下部クラッド層３を丘２
の高さと同じかそれより若干厚く形成した後、形成され
た下部クラッド層３を機械研磨等により平らに研磨して
丘２の上面と面位置にし、丘２の上面を露出させる。
【００１３】次に図３に示すように下部クラッド層３お
よび丘２の上面に光導波路形成用のコア層４を形成す
る。ここまでの工程は従来と同じである。
よび丘２の上面に光導波路形成用のコア層４を形成す
る。ここまでの工程は従来と同じである。
【００１４】次にコア層４を、図４に示すように光導波
路用のコア４ａと丘２の上面のマスク４ｂのパターンが
残るように、ドライエッチングする。したがってこの段
階では丘２の上面がエッチングにさらされない。
路用のコア４ａと丘２の上面のマスク４ｂのパターンが
残るように、ドライエッチングする。したがってこの段
階では丘２の上面がエッチングにさらされない。
【００１５】次に図５に示すように図４の状態の上面全
面に火炎堆積法により石英系の上部クラッド層５を形成
した後、その上部クラッド層５の丘２に相当する部分と
その下のマスク４ｂをエッチングにより除去して、丘２
の上面を露出させる。
面に火炎堆積法により石英系の上部クラッド層５を形成
した後、その上部クラッド層５の丘２に相当する部分と
その下のマスク４ｂをエッチングにより除去して、丘２
の上面を露出させる。
【００１６】最後に図６に示すように丘２の上面に蒸着
法などにより電極６を形成した後、この電極６の上にＬ
Ｄなどの半導体光素子７を搭載する。以上でハイブリッ
ド光集積回路が出来上がる。
法などにより電極６を形成した後、この電極６の上にＬ
Ｄなどの半導体光素子７を搭載する。以上でハイブリッ
ド光集積回路が出来上がる。
【００１７】
【発明の効果】以上説明したように本発明によれば、基
板に形成した丘の上面が、光導波路用のコアを形成する
段階でエッチングにさらされることがなく、かつ上部ク
ラッド層を形成する段階でも火炎堆積にさらされること
がないので、丘の上面の荒れを軽減することができる。
したがって半導体光素子搭載の際の位置決め精度が向上
すると共に、電極等の蒸着金属膜の密着性が向上する。
板に形成した丘の上面が、光導波路用のコアを形成する
段階でエッチングにさらされることがなく、かつ上部ク
ラッド層を形成する段階でも火炎堆積にさらされること
がないので、丘の上面の荒れを軽減することができる。
したがって半導体光素子搭載の際の位置決め精度が向上
すると共に、電極等の蒸着金属膜の密着性が向上する。
【図１】 （ａ）（ｂ）は本発明に係る製造方法の一実
施形態の最初の段階を示す平面図および断面図。
施形態の最初の段階を示す平面図および断面図。
【図２】 （ａ）（ｂ）は図１の次の段階を示す平面図
および断面図。
および断面図。
【図３】 （ａ）（ｂ）は図２の次の段階を示す平面図
および断面図。
および断面図。
【図４】 （ａ）（ｂ）は図３の次の段階を示す平面図
および断面図。
および断面図。
【図５】 （ａ）（ｂ）は図４の次の段階を示す平面図
および断面図。
および断面図。
【図６】 （ａ）（ｂ）はこの実施形態の最後の段階を
示す平面図および断面図。
示す平面図および断面図。
【図７】 （ａ）（ｂ）は従来の製造方法の最初の段階
を示す平面図および断面図。
を示す平面図および断面図。
【図８】 （ａ）（ｂ）は図７の次の段階を示す平面図
および断面図。
および断面図。
【図９】 （ａ）（ｂ）は図８の次の段階を示す平面図
および断面図。
および断面図。
【図１０】 （ａ）（ｂ）は図９の次の段階を示す平面
図および断面図。
図および断面図。
【図１１】 （ａ）（ｂ）は図１０の次の段階を示す平
面図および断面図。
面図および断面図。
【図１２】 （ａ）（ｂ）はこの製造方法の最後の段階
を示す平面図および断面図。
を示す平面図および断面図。
１：シリコン基板 ２：丘 ３：下部クラッド層 ４：コア層 ４ａ：コア ４ｂ：マスク ５：上部クラッド層 ６：電極 ７：半導体光素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 一庸 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 小沢 章一 東京都千代田区丸の内２丁目６番１号 古 河電気工業株式会社内 (72)発明者 柳澤 雅弘 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 菊池 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 三浦 和則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (1)
- 【請求項１】基板の上面の一部に周囲より一段高い丘
を形成する工程、その基板の上面に下部クラッド層を
形成し、丘の上面を露出させる工程、下部クラッド層
および丘の上面に光導波路形成用のコア層を形成する工
程、コア層を光導波路用のコアと丘の上面を覆うマス
クが残るようにパターニングする工程、コア、マスク
および下部クラッド層の上に上部クラッド層を形成した
後、丘の上面を露出させる工程、丘の上面に半導体光
素子を搭載する工程、を含むハイブリッド光集積回路の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19162397A JPH1138250A (ja) | 1997-07-16 | 1997-07-16 | ハイブリッド光集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19162397A JPH1138250A (ja) | 1997-07-16 | 1997-07-16 | ハイブリッド光集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138250A true JPH1138250A (ja) | 1999-02-12 |
Family
ID=16277730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19162397A Pending JPH1138250A (ja) | 1997-07-16 | 1997-07-16 | ハイブリッド光集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138250A (ja) |
-
1997
- 1997-07-16 JP JP19162397A patent/JPH1138250A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026011A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JPH1138250A (ja) | ハイブリッド光集積回路の製造方法 | |
| KR20000042394A (ko) | 상감 기법을 이용한 미세 금속 패턴 형성 방법 | |
| JPH09246159A (ja) | 位置合せ用マークを用いた半導体装置の製法 | |
| JP2892569B2 (ja) | 回路内蔵受光素子の作製方法 | |
| JPH06140742A (ja) | プリント基板及びその製造方法 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| KR100269382B1 (ko) | 광반사판 제조방법 | |
| KR100230383B1 (ko) | 반도체소자의 얼라인 키 형성방법 | |
| KR100519314B1 (ko) | 반도체 웨이퍼 식각방법 | |
| KR100450937B1 (ko) | 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법 | |
| JP3571843B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| KR960008095B1 (ko) | 오르가닉 아크층을 이용한 미세 패턴 형성 방법 | |
| JPH0555211A (ja) | 配線形成方法 | |
| KR100607732B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH07240421A (ja) | 半導体装置の配線形成方法 | |
| JPH07161627A (ja) | アライメントマークの形成方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 | |
| JP2003258355A (ja) | 静電容量減少のための積層構造及びその製造方法 | |
| KR19980086724A (ko) | 전극단자 및 전극단자의 제조방법 | |
| JP2003287638A (ja) | 光導波路の製造方法 | |
| JPH05243224A (ja) | 半導体装置の配線構造 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPH1138248A (ja) | ハイブリッド光集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030701 |