JPH11355053A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH11355053A JPH11355053A JP10164999A JP16499998A JPH11355053A JP H11355053 A JPH11355053 A JP H11355053A JP 10164999 A JP10164999 A JP 10164999A JP 16499998 A JP16499998 A JP 16499998A JP H11355053 A JPH11355053 A JP H11355053A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- switching element
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 増幅回路では、出力レベルが小または中レ
ベルのとき出力増幅器の電源電圧はバッテリーからの定
電圧Ｖｂとなる。しかし、出力増幅器の出力レベルが小
レベルの時、前記出力レベルは定電圧Ｖｂより大きく下
回るので、損失電力が大きくなっていた。本発明は、増
幅回路の出力レベルが小レベルの時の高効率化を課題と
する。 【解決手段】 昇圧回路２と、降圧回路３とを備え、
増幅信号ＺＳと電源の定電圧Ｖｂ−Ｖ（Ｚｄ１）、Ｖｂ
−Ｖ（Ｚｄ２）とを常時検出し、増幅信号ＺＳが前記定
電圧に比して大きい時、前記昇圧回路２を動作させて前
記昇圧電圧（１８Ｖ）を前記増幅部４の電源電圧として
供給させ、前記増幅信号ＺＳが前記定電圧に比して小さ
い時、前記降圧回路３を動作させて前記降圧電圧８Ｖを
前記増幅部４の電源電圧として供給させることで、出力
レベルが小レベルの時も高効率化を実現する。
ベルのとき出力増幅器の電源電圧はバッテリーからの定
電圧Ｖｂとなる。しかし、出力増幅器の出力レベルが小
レベルの時、前記出力レベルは定電圧Ｖｂより大きく下
回るので、損失電力が大きくなっていた。本発明は、増
幅回路の出力レベルが小レベルの時の高効率化を課題と
する。 【解決手段】 昇圧回路２と、降圧回路３とを備え、
増幅信号ＺＳと電源の定電圧Ｖｂ−Ｖ（Ｚｄ１）、Ｖｂ
−Ｖ（Ｚｄ２）とを常時検出し、増幅信号ＺＳが前記定
電圧に比して大きい時、前記昇圧回路２を動作させて前
記昇圧電圧（１８Ｖ）を前記増幅部４の電源電圧として
供給させ、前記増幅信号ＺＳが前記定電圧に比して小さ
い時、前記降圧回路３を動作させて前記降圧電圧８Ｖを
前記増幅部４の電源電圧として供給させることで、出力
レベルが小レベルの時も高効率化を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、オーディオ機器に
用いて好適な増幅回路に関する。
用いて好適な増幅回路に関する。
【０００２】
【従来の技術】 一般に、増幅回路において、無駄な電
力損失を抑えるとともに、増幅回路の出力信号をひずま
ないようにするため、その出力レベルに応じて増幅回路
の電源電圧を切り換える技術が知られている。増幅回路
の入力または出力が小中レベルのとき増幅部の電源電圧
を低くしておき、増幅部の入力または出力が大となった
場合のみ増幅部の電源電圧を高くするものである。図３
は上記の如き従来の増幅回路を示す図である。
力損失を抑えるとともに、増幅回路の出力信号をひずま
ないようにするため、その出力レベルに応じて増幅回路
の電源電圧を切り換える技術が知られている。増幅回路
の入力または出力が小中レベルのとき増幅部の電源電圧
を低くしておき、増幅部の入力または出力が大となった
場合のみ増幅部の電源電圧を高くするものである。図３
は上記の如き従来の増幅回路を示す図である。
【０００３】図３において、増幅回路の動作中、昇圧チ
ョッパ２内部の発振器２Ａが作動して、スイッチングト
ランジスタＳＷ１がオン／オフ動作することにより昇圧
チョッパ２が動作し、これによりバッテリーからの定電
圧Ｖｂが昇圧され、昇圧電圧が生成される。
ョッパ２内部の発振器２Ａが作動して、スイッチングト
ランジスタＳＷ１がオン／オフ動作することにより昇圧
チョッパ２が動作し、これによりバッテリーからの定電
圧Ｖｂが昇圧され、昇圧電圧が生成される。
【０００４】この時点では、スイッチングトランジスタ
ＳＷ２はオフしており、出力増幅部５には、定電圧Ｖｂ
がバイパス回路３を経由して電源電圧として印加され
る。電圧Ｖｂを電源電圧とする出力増幅部５において、
入力信号ＡＳは増幅されて、出力増幅信号ＺＳが生成さ
れる。
ＳＷ２はオフしており、出力増幅部５には、定電圧Ｖｂ
がバイパス回路３を経由して電源電圧として印加され
る。電圧Ｖｂを電源電圧とする出力増幅部５において、
入力信号ＡＳは増幅されて、出力増幅信号ＺＳが生成さ
れる。
【０００５】上記の如き動作の間、常にコンパレータ４
Ａによって図３のａ点の電位Ｖａと、基準電圧Ｖｒｅｆ
とが比較されており、ａ点の電位Ｖａが基準電圧Ｖｒｅ
ｆ以上か否か検出される。
Ａによって図３のａ点の電位Ｖａと、基準電圧Ｖｒｅｆ
とが比較されており、ａ点の電位Ｖａが基準電圧Ｖｒｅ
ｆ以上か否か検出される。
【０００６】出力増幅部５の出力増幅信号ＺＳが小また
は中レベルで図３のａ点の電位Ｖａが基準電圧Ｖｒｅｆ
以下の場合、コンパレータ４Ａの出力信号はＬレベルと
なり、スイッチングトランジスタＳＷ２はオフするの
で、バイパス回路３を介して定電圧Ｖｂが出力増幅部５
に電源電圧として印加される。
は中レベルで図３のａ点の電位Ｖａが基準電圧Ｖｒｅｆ
以下の場合、コンパレータ４Ａの出力信号はＬレベルと
なり、スイッチングトランジスタＳＷ２はオフするの
で、バイパス回路３を介して定電圧Ｖｂが出力増幅部５
に電源電圧として印加される。
【０００７】また、出力増幅信号ＺＳが大レベルとな
り、ａ点の電位Ｖａが基準レベル以上になった場合、コ
ンパレータ４Ａの出力はＨレベルになるので、スイッチ
トランジスタＳＷ２はオンして昇圧チョッパ２からの昇
圧電圧Ｖｕが電源電圧として出力増幅器５に印加され
る。
り、ａ点の電位Ｖａが基準レベル以上になった場合、コ
ンパレータ４Ａの出力はＨレベルになるので、スイッチ
トランジスタＳＷ２はオンして昇圧チョッパ２からの昇
圧電圧Ｖｕが電源電圧として出力増幅器５に印加され
る。
【０００８】再び出力増幅信号ＺＳが小または中レベル
になり、図３中の電位Ｖａが基準電圧Ｖｒｅｆより下回
ると、コンパレータ４Ａの出力レベルがＬレベルにな
り、バッテリー５の定電圧Ｖｂが出力増幅部５に印加さ
れる。
になり、図３中の電位Ｖａが基準電圧Ｖｒｅｆより下回
ると、コンパレータ４Ａの出力レベルがＬレベルにな
り、バッテリー５の定電圧Ｖｂが出力増幅部５に印加さ
れる。
【０００９】よって、出力増幅部５の出力レベルがＶｒ
ｅｆより高くなった場合のみ、出力増幅部５の電源電圧
として電圧Ｖｂより高い昇圧電圧Ｖｕが印加されること
になる。
ｅｆより高くなった場合のみ、出力増幅部５の電源電圧
として電圧Ｖｂより高い昇圧電圧Ｖｕが印加されること
になる。
【００１０】
【発明が解決しようとする課題】図３の増幅回路では、
出力レベルが小または中レベルのとき出力増幅部５の電
源電圧はバッテリーからの定電圧Ｖｂとなる。出力レベ
ルが中レベルのときには損失電力を低減することはでき
る。しかし、出力増幅部５の出力レベルが小レベルのと
き、前記出力レベルは定電圧Ｖｂより大きく下回るの
で、損失電力が大きくなっていた。そこで、本発明は、
増幅回路の出力レベルが小レベルで高効率化を図ること
を目的とする。
出力レベルが小または中レベルのとき出力増幅部５の電
源電圧はバッテリーからの定電圧Ｖｂとなる。出力レベ
ルが中レベルのときには損失電力を低減することはでき
る。しかし、出力増幅部５の出力レベルが小レベルのと
き、前記出力レベルは定電圧Ｖｂより大きく下回るの
で、損失電力が大きくなっていた。そこで、本発明は、
増幅回路の出力レベルが小レベルで高効率化を図ること
を目的とする。
【００１１】
【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、第１に、昇圧回路と、降圧回路とを備
え、増幅信号と電源の定電圧とを常時検出し、増幅信号
が前記定電圧に比して大きい時、前記昇圧回路の前記昇
圧電圧を前記増幅部の電源電圧として供給し、前記増幅
信号が前記降圧電圧に比して小さい時、前記降圧回路を
動作させて前記降圧電圧を前記増幅部の電源電圧として
供給することで解決するものである。
鑑みて成され、第１に、昇圧回路と、降圧回路とを備
え、増幅信号と電源の定電圧とを常時検出し、増幅信号
が前記定電圧に比して大きい時、前記昇圧回路の前記昇
圧電圧を前記増幅部の電源電圧として供給し、前記増幅
信号が前記降圧電圧に比して小さい時、前記降圧回路を
動作させて前記降圧電圧を前記増幅部の電源電圧として
供給することで解決するものである。
【００１２】第２に、前記昇圧回路は、スイッチング回
路を備えた昇圧チョッパで、前記降圧回路は、スイッチ
ング回路を備えた降圧チョッパで、解決するものであ
る。
路を備えた昇圧チョッパで、前記降圧回路は、スイッチ
ング回路を備えた降圧チョッパで、解決するものであ
る。
【００１３】第３に、電源と、増幅部と、昇圧回路と、
降圧回路と、増幅部の増幅信号と前記電源の定電圧より
電圧降下した第１の電圧とを検出し、前記増幅信号が前
記第１の定電圧に比して大きい時、前記昇圧回路を動作
させて前記昇圧電圧を前記増幅部の電源電圧として供給
し、前記増幅信号が前記定電圧より電圧降下した第２の
電圧に比して小さい時、前記降圧回路を動作させて前記
降圧電圧を前記増幅部の電源電圧として供給する選択切
替回路を有することで解決するものである。
降圧回路と、増幅部の増幅信号と前記電源の定電圧より
電圧降下した第１の電圧とを検出し、前記増幅信号が前
記第１の定電圧に比して大きい時、前記昇圧回路を動作
させて前記昇圧電圧を前記増幅部の電源電圧として供給
し、前記増幅信号が前記定電圧より電圧降下した第２の
電圧に比して小さい時、前記降圧回路を動作させて前記
降圧電圧を前記増幅部の電源電圧として供給する選択切
替回路を有することで解決するものである。
【００１４】第４に、前記電圧降下を、前記定電圧のラ
インに逆方向に接続されたダイオードまたはツェナーダ
イオードにより生成することで解決するものである。
インに逆方向に接続されたダイオードまたはツェナーダ
イオードにより生成することで解決するものである。
【００１５】第５に、定電圧を生成する電源と、入力信
号を増幅して増幅信号を出力する増幅部と、前記電源の
＋側と接続された第１のコイル、第１のダイオード、前
記第１のコイルと前記第１のダイオードとの第１の交点
と接地ラインと間に接続された第１のスイッチング素子
および前記第１のダイオードの出力と前記接地ラインと
の間に接続された第１のコンデンサとで成り、前記第１
のスイッチング素子のスイッチングにより前記第１のコ
ンデンサが充放電されて昇圧電圧を生成する前記昇圧回
路と、前記第１のダイオードと前記第１のコンデンサと
の第２の交点に接続された第３のスイッチング素子を含
めて構成され、前記増幅部の出力電圧の方が前記電源の
＋側電圧から降圧手段を介して生成される第１の降圧電
圧よりも大きくなった時、前記第３のスイッチング素子
を介して前記第２の交点の電圧が前記増幅部の電源とし
て供給し、前記増幅部の出力電圧の方が前記第１の降圧
電圧よりも小さくなった時、前記第３のスイッチング素
子により前記第２の交点と前記増幅部の電源端子とを遮
断する第１の切り替え回路と、前記電源の＋側と接続さ
れた第２のスイッチング素子、第２のコイル、前記第２
のスイッチング素子と前記第２のコイルとの第３の交点
と接地ラインと間に接続された第２のダイオードおよび
前記第２のコイルの出力と前記接地ラインとの間に接続
された第２のコンデンサとで成り、前記第２のスイッチ
ング素子のスイッチングにより前記第２のコンデンサが
充放電されて降圧電圧を生成する前記降圧回路と、前記
第２のスイッチング素子を含めて構成され、前記増幅部
の出力電圧の方が前記電源の＋側電圧から降圧手段を介
して生成される第１の降圧電圧よりも大きくなった時、
前記第２のスイッチング素子を介して前記電源の＋側と
前記第３の交点とを接続し、前記増幅部の出力電圧の方
が前記第１の降圧電圧よりも小さくなった時、前記第２
のスイッチング素子により前記電源の＋側と前記第３の
交点とを遮断する第２の切り替え回路とを有することで
解決するものである。
号を増幅して増幅信号を出力する増幅部と、前記電源の
＋側と接続された第１のコイル、第１のダイオード、前
記第１のコイルと前記第１のダイオードとの第１の交点
と接地ラインと間に接続された第１のスイッチング素子
および前記第１のダイオードの出力と前記接地ラインと
の間に接続された第１のコンデンサとで成り、前記第１
のスイッチング素子のスイッチングにより前記第１のコ
ンデンサが充放電されて昇圧電圧を生成する前記昇圧回
路と、前記第１のダイオードと前記第１のコンデンサと
の第２の交点に接続された第３のスイッチング素子を含
めて構成され、前記増幅部の出力電圧の方が前記電源の
＋側電圧から降圧手段を介して生成される第１の降圧電
圧よりも大きくなった時、前記第３のスイッチング素子
を介して前記第２の交点の電圧が前記増幅部の電源とし
て供給し、前記増幅部の出力電圧の方が前記第１の降圧
電圧よりも小さくなった時、前記第３のスイッチング素
子により前記第２の交点と前記増幅部の電源端子とを遮
断する第１の切り替え回路と、前記電源の＋側と接続さ
れた第２のスイッチング素子、第２のコイル、前記第２
のスイッチング素子と前記第２のコイルとの第３の交点
と接地ラインと間に接続された第２のダイオードおよび
前記第２のコイルの出力と前記接地ラインとの間に接続
された第２のコンデンサとで成り、前記第２のスイッチ
ング素子のスイッチングにより前記第２のコンデンサが
充放電されて降圧電圧を生成する前記降圧回路と、前記
第２のスイッチング素子を含めて構成され、前記増幅部
の出力電圧の方が前記電源の＋側電圧から降圧手段を介
して生成される第１の降圧電圧よりも大きくなった時、
前記第２のスイッチング素子を介して前記電源の＋側と
前記第３の交点とを接続し、前記増幅部の出力電圧の方
が前記第１の降圧電圧よりも小さくなった時、前記第２
のスイッチング素子により前記電源の＋側と前記第３の
交点とを遮断する第２の切り替え回路とを有することで
解決するものである。
【００１６】以上、出力レベルが大中小の時、それぞれ
増幅部の電源を大中小に変え、出力レベルが小レベルの
時も高効率化を実現できる。
増幅部の電源を大中小に変え、出力レベルが小レベルの
時も高効率化を実現できる。
【００１７】また増幅部に於ける出力信号と増幅部の電
源電圧が同一になると、出力信号がクリップするため、
実際は、設定される増幅部の電源電圧よりも若干小さい
電圧に出力信号が成った時に、前記電源電圧が供給され
る構成となっている。
源電圧が同一になると、出力信号がクリップするため、
実際は、設定される増幅部の電源電圧よりも若干小さい
電圧に出力信号が成った時に、前記電源電圧が供給され
る構成となっている。
【００１８】
【発明の実施の形態】図１は本発明の実施の形態を示す
図であり、１は定電圧Ｖｂを提供する定電圧電源（バッ
テリー）、２は昇圧チョッパ回路、３は降圧チョッパ回
路、４は増幅部、５は増幅部４の出力増幅信号ＺＳをモ
ニターし、定電圧Ｖｂに比して大きい時、昇圧チョッパ
回路２を動作させ増幅部の電源に昇圧電圧を供給するた
めの第１の選択切替回路、６は増幅部４の出力増幅信号
ＺＳをモニターし、定電圧Ｖｂに比して小さい時、降圧
チョッパ回路３を動作させ増幅部４の電源に降圧電圧を
供給するための第２の選択切替回路であり、また入力信
号ＡＳを増幅する増幅部４の増幅出力ＺＳは、スピーカ
ーＳＰから出力される。
図であり、１は定電圧Ｖｂを提供する定電圧電源（バッ
テリー）、２は昇圧チョッパ回路、３は降圧チョッパ回
路、４は増幅部、５は増幅部４の出力増幅信号ＺＳをモ
ニターし、定電圧Ｖｂに比して大きい時、昇圧チョッパ
回路２を動作させ増幅部の電源に昇圧電圧を供給するた
めの第１の選択切替回路、６は増幅部４の出力増幅信号
ＺＳをモニターし、定電圧Ｖｂに比して小さい時、降圧
チョッパ回路３を動作させ増幅部４の電源に降圧電圧を
供給するための第２の選択切替回路であり、また入力信
号ＡＳを増幅する増幅部４の増幅出力ＺＳは、スピーカ
ーＳＰから出力される。
【００１９】つまり図２に示すように、増幅部の出力増
幅信号ＺＳのレベルに応じて、増幅部４に加えられる電
源は、定電圧Ｖｂ、これよりも高い電圧Ｖ１およびＶｂ
よりも低いＶ２に設定される。
幅信号ＺＳのレベルに応じて、増幅部４に加えられる電
源は、定電圧Ｖｂ、これよりも高い電圧Ｖ１およびＶｂ
よりも低いＶ２に設定される。
【００２０】では、図１を参照しながら具体的に説明す
る。定電圧電源１（例えばバッテリー）の上端（ａ点）
には直流電圧ＶｂＶ、下端に０Ｖ（接地）が発生し、こ
のａ点と増幅部４の点ｂとの間には、第１のコイルＬ１
１、第１のダイオードＤ１２、第３のスイッチング素子
ＳＷ１２が直列接続されている。また第１のコイルＬ１
１と第１のダイオードＤ１２との交点（以下第１の交点
１１と呼ぶ）と接地ライン１０との間には、第１のスイ
ッチング素子ＳＷ１１が接続され、第１のダイオードＤ
１２と第３のスイッチング素子ＳＷ１２との交点（以下
第２の交点１２と呼ぶ）と接地ライン１０との間には、
第１のコンデンサＣ１１が接続されている。また第１の
スイッチング素子ＳＷ１１をオンオフ制御する比較回路
ＯＰ４が設けられ、この比較回路ＯＰ４の−端子には、
基準電圧Ｖｒｅｆ１が接続され、＋端子は第２の交点１
２が接続されている。また第１のコイルＬ１１の手前の
点Ｃには電圧降下手段、ここではツェナーダイオードＺ
Ｄ１が逆向きに接続され、比較回路ＯＰ１の＋端子に接
続され、−端子は増幅部４の出力ライン、ここでは点ｄ
と接続され、更に比較回路ＯＰ１の出力は、第３のスイ
ッチング素子ＳＷ１２をオンオフ制御している。
る。定電圧電源１（例えばバッテリー）の上端（ａ点）
には直流電圧ＶｂＶ、下端に０Ｖ（接地）が発生し、こ
のａ点と増幅部４の点ｂとの間には、第１のコイルＬ１
１、第１のダイオードＤ１２、第３のスイッチング素子
ＳＷ１２が直列接続されている。また第１のコイルＬ１
１と第１のダイオードＤ１２との交点（以下第１の交点
１１と呼ぶ）と接地ライン１０との間には、第１のスイ
ッチング素子ＳＷ１１が接続され、第１のダイオードＤ
１２と第３のスイッチング素子ＳＷ１２との交点（以下
第２の交点１２と呼ぶ）と接地ライン１０との間には、
第１のコンデンサＣ１１が接続されている。また第１の
スイッチング素子ＳＷ１１をオンオフ制御する比較回路
ＯＰ４が設けられ、この比較回路ＯＰ４の−端子には、
基準電圧Ｖｒｅｆ１が接続され、＋端子は第２の交点１
２が接続されている。また第１のコイルＬ１１の手前の
点Ｃには電圧降下手段、ここではツェナーダイオードＺ
Ｄ１が逆向きに接続され、比較回路ＯＰ１の＋端子に接
続され、−端子は増幅部４の出力ライン、ここでは点ｄ
と接続され、更に比較回路ＯＰ１の出力は、第３のスイ
ッチング素子ＳＷ１２をオンオフ制御している。
【００２１】以上の構成に於いて、点線で囲んでいるよ
うに、Ｌ１１、Ｄ１２、ＳＷ１１、ＯＰ４およびＣ１１
で昇圧回路２を構成している。またＯＰ１、ＳＷ１２お
よびＺＤ１で第１の切替回路５を構成している。
うに、Ｌ１１、Ｄ１２、ＳＷ１１、ＯＰ４およびＣ１１
で昇圧回路２を構成している。またＯＰ１、ＳＷ１２お
よびＺＤ１で第１の切替回路５を構成している。
【００２２】一方、点ａと点ｂとの間には、第２のスイ
ッチング素子ＳＷ２２、第２のコイルＬ２２および第３
のダイオードＤ２２が順次直列接続されている。また第
２のスイッチング素子ＳＷ２２と第２のコイルＬ２２と
の間（以下第３の交点１３と呼ぶ）と接地ライン１４と
の間には、第２のダイオードＤ２３が接続され、第２の
コイルＬ２２と第３のダイオードＤ２２との間（以下点
ｅと呼ぶ）と接地ライン１４との間には、第２のコンデ
ンサＣ２２が接続されている。更には、第２のスイッチ
ング素子ＳＷ２２は、比較回路ＯＰ２によりオンオフ制
御されている。この比較回路ＯＰ２の第１の−端子と点
ａと間には、電圧降下手段、ここではツェナーダイオー
ドＺｄ２を介して＋の端子に接続された比較回路ＯＰ３
が接続されている。また比較回路ＯＰ２の第２の−端子
には、基準電圧Ｖｒｅｆ２が接続され、＋端子は、点ｅ
と接続されている。
ッチング素子ＳＷ２２、第２のコイルＬ２２および第３
のダイオードＤ２２が順次直列接続されている。また第
２のスイッチング素子ＳＷ２２と第２のコイルＬ２２と
の間（以下第３の交点１３と呼ぶ）と接地ライン１４と
の間には、第２のダイオードＤ２３が接続され、第２の
コイルＬ２２と第３のダイオードＤ２２との間（以下点
ｅと呼ぶ）と接地ライン１４との間には、第２のコンデ
ンサＣ２２が接続されている。更には、第２のスイッチ
ング素子ＳＷ２２は、比較回路ＯＰ２によりオンオフ制
御されている。この比較回路ＯＰ２の第１の−端子と点
ａと間には、電圧降下手段、ここではツェナーダイオー
ドＺｄ２を介して＋の端子に接続された比較回路ＯＰ３
が接続されている。また比較回路ＯＰ２の第２の−端子
には、基準電圧Ｖｒｅｆ２が接続され、＋端子は、点ｅ
と接続されている。
【００２３】以上の構成に於いて、点線で囲まれている
ように、ＳＷ２２、Ｌ２２、Ｄ２３、Ｃ２２およびＯＰ
２で降圧回路３を構成し、ＯＰ３、ＯＰ２、ＳＷ２２、
Ｚｄ２およびＶｒｅｆ２で第２の切替回路６を構成して
いる。
ように、ＳＷ２２、Ｌ２２、Ｄ２３、Ｃ２２およびＯＰ
２で降圧回路３を構成し、ＯＰ３、ＯＰ２、ＳＷ２２、
Ｚｄ２およびＶｒｅｆ２で第２の切替回路６を構成して
いる。
【００２４】続いて、動作説明をする。まずＶｂ＝１３
Ｖ、降圧された定電圧＝８Ｖとして、この間の切替動作
を説明する。増幅部４により出力された電圧ＺＳがＯＰ
３の−端子にフィードバックされ、Ｖｂ−Ｖ（Ｚｄ２）
と比較される。そしてＺＳの出力が、Ｖｂ−Ｖ（Ｚｄ
２）よりも高くなった時、ＯＰ３はＨｉｇｈに成る。こ
のＨｉｇｈの信号がＯＰ２に入力されると、ＯＰ２の出
力は、Ｈｉｇｈになり、ＳＷ２２はＨｉｇｈ（ＯＮ）に
成り、Ｃ２２は、充電されて点ｅはＶｂ（１３Ｖ）に成
る。次に出力電圧ＺＳがＶｂ−Ｖ（Ｚｄ２）より低くな
ると、ＯＰ３は、Ｌｏｗに成る。このＬｏｗ信号がＯＰ
２に入力されると、降圧電圧８Ｖを生成するために以下
の動作を行う。
Ｖ、降圧された定電圧＝８Ｖとして、この間の切替動作
を説明する。増幅部４により出力された電圧ＺＳがＯＰ
３の−端子にフィードバックされ、Ｖｂ−Ｖ（Ｚｄ２）
と比較される。そしてＺＳの出力が、Ｖｂ−Ｖ（Ｚｄ
２）よりも高くなった時、ＯＰ３はＨｉｇｈに成る。こ
のＨｉｇｈの信号がＯＰ２に入力されると、ＯＰ２の出
力は、Ｈｉｇｈになり、ＳＷ２２はＨｉｇｈ（ＯＮ）に
成り、Ｃ２２は、充電されて点ｅはＶｂ（１３Ｖ）に成
る。次に出力電圧ＺＳがＶｂ−Ｖ（Ｚｄ２）より低くな
ると、ＯＰ３は、Ｌｏｗに成る。このＬｏｗ信号がＯＰ
２に入力されると、降圧電圧８Ｖを生成するために以下
の動作を行う。
【００２５】つまりＳＷ２２がＬｏｗ（ＯＦＦ）に成
り、Ｃ２２の電圧は、Ｄ２２を介して増幅部４へ放電し
て８Ｖに成ろうとする。この時、ＯＰ２に於いて、Ｖｒ
ｅｆ２と点ｅの電圧が比較され、点ｅの電圧がＶｒｅｆ
２＝８Ｖよりも小さくなると、ＯＰ２はＨｉｇｈに成
り、ＳＷ２２はＨｉｇｈ（ＯＮ）と成る。このＳＷ２２
がＯＮすると、点ａのＶｂがＣ２２に印加され、Ｃ２２
の充電電圧は、８Ｖより高くなろうとする。この時、Ｖ
ｒｅｆ２と点ｅが比較され、ＯＰ２は、Ｌｏｗになり、
ＳＷ２２はＬｏｗ（ＯＦＦ）する。ＳＷ２２がＬｏｗ
（ＯＦＦ）に成ると、Ｃ２２は、前記放電パスにより８
Ｖより低くなろうとする。この状態が繰り返され、点ｅ
の電圧は８Ｖ±数ミリＶ（または８Ｖ±数十ミリＶ）の
間で、約８Ｖの定電圧を生成する。
り、Ｃ２２の電圧は、Ｄ２２を介して増幅部４へ放電し
て８Ｖに成ろうとする。この時、ＯＰ２に於いて、Ｖｒ
ｅｆ２と点ｅの電圧が比較され、点ｅの電圧がＶｒｅｆ
２＝８Ｖよりも小さくなると、ＯＰ２はＨｉｇｈに成
り、ＳＷ２２はＨｉｇｈ（ＯＮ）と成る。このＳＷ２２
がＯＮすると、点ａのＶｂがＣ２２に印加され、Ｃ２２
の充電電圧は、８Ｖより高くなろうとする。この時、Ｖ
ｒｅｆ２と点ｅが比較され、ＯＰ２は、Ｌｏｗになり、
ＳＷ２２はＬｏｗ（ＯＦＦ）する。ＳＷ２２がＬｏｗ
（ＯＦＦ）に成ると、Ｃ２２は、前記放電パスにより８
Ｖより低くなろうとする。この状態が繰り返され、点ｅ
の電圧は８Ｖ±数ミリＶ（または８Ｖ±数十ミリＶ）の
間で、約８Ｖの定電圧を生成する。
【００２６】次に、Ｖｂ＝１３Ｖと昇圧された定電圧＝
１８Ｖの間の切替動作を説明する。増幅部４により出力
された電圧ＺＳがＯＰ１の−端子にフィードバックさ
れ、Ｖｂ−Ｖ（Ｚｄ１）と比較される。そしてＺＳの出
力が、Ｖｂ−Ｖ（Ｚｄ１）よりも高くなった時、ＯＰ１
はＨｉｇｈに成る。このＨｉｇｈの信号がＳＷ１２に入
力されると、ＳＷ１２はＨｉｇｈ（ＯＮ）に成り、Ｃ１
１は、充電電圧（１８Ｖ）に成る。次に出力電圧ＺＳが
Ｖｂ−Ｖ（Ｚｄ１）より低くなると、ＯＰ１は、Ｌｏｗ
に成る。このＬｏｗ信号がＳＷ１２に入力されると、Ｓ
Ｗ１２は、ＯＦＦし、前述したＳＷ２２がＯＰ２の制御
信号により制御され、Ｖｂ＝１３Ｖまたは８Ｖが増幅部
の電源に供給される。ここで昇圧電圧１８Ｖを生成する
ために以下の動作を行う。
１８Ｖの間の切替動作を説明する。増幅部４により出力
された電圧ＺＳがＯＰ１の−端子にフィードバックさ
れ、Ｖｂ−Ｖ（Ｚｄ１）と比較される。そしてＺＳの出
力が、Ｖｂ−Ｖ（Ｚｄ１）よりも高くなった時、ＯＰ１
はＨｉｇｈに成る。このＨｉｇｈの信号がＳＷ１２に入
力されると、ＳＷ１２はＨｉｇｈ（ＯＮ）に成り、Ｃ１
１は、充電電圧（１８Ｖ）に成る。次に出力電圧ＺＳが
Ｖｂ−Ｖ（Ｚｄ１）より低くなると、ＯＰ１は、Ｌｏｗ
に成る。このＬｏｗ信号がＳＷ１２に入力されると、Ｓ
Ｗ１２は、ＯＦＦし、前述したＳＷ２２がＯＰ２の制御
信号により制御され、Ｖｂ＝１３Ｖまたは８Ｖが増幅部
の電源に供給される。ここで昇圧電圧１８Ｖを生成する
ために以下の動作を行う。
【００２７】つまりＳＷ１２がＨｉｇｈ（ＯＮ）に成
り、Ｃ１１の電圧は、充電されて１８Ｖに成ろうとす
る。この時、ＯＰ４に於いて、Ｖｒｅｆ１と第２の交点
１２の電圧が比較され、第２の交点１２の電圧がＶｒｅ
ｆ１＝１８Ｖよりも大きくなると、ＯＰ４はＬｏｗ（Ｏ
ＦＦ）に成り、ＳＷ１１はＬｏｗ（ＯＦＦ）と成る。す
るとＣ２２に充電された電荷が増幅部を介して放電し、
１８Ｖよりも下がろうとする。そしてＶｒｅｆ１と第２
の交点１２の電圧が比較され、第２の交点が１８Ｖより
も下がると、ＯＰ４はＨｉｇｈ（ＯＮ）に成り、ＳＷ１
１は、Ｈｉｇｈ（ＯＮ）に成り、再度１８Ｖに成ろうと
増加してゆく。この状態が繰り返され、第２の交点１２
の電圧は１８Ｖ±数ミリＶ（または１８Ｖ±数十ミリ
Ｖ）の間で、約１８Ｖの定電圧を生成する。
り、Ｃ１１の電圧は、充電されて１８Ｖに成ろうとす
る。この時、ＯＰ４に於いて、Ｖｒｅｆ１と第２の交点
１２の電圧が比較され、第２の交点１２の電圧がＶｒｅ
ｆ１＝１８Ｖよりも大きくなると、ＯＰ４はＬｏｗ（Ｏ
ＦＦ）に成り、ＳＷ１１はＬｏｗ（ＯＦＦ）と成る。す
るとＣ２２に充電された電荷が増幅部を介して放電し、
１８Ｖよりも下がろうとする。そしてＶｒｅｆ１と第２
の交点１２の電圧が比較され、第２の交点が１８Ｖより
も下がると、ＯＰ４はＨｉｇｈ（ＯＮ）に成り、ＳＷ１
１は、Ｈｉｇｈ（ＯＮ）に成り、再度１８Ｖに成ろうと
増加してゆく。この状態が繰り返され、第２の交点１２
の電圧は１８Ｖ±数ミリＶ（または１８Ｖ±数十ミリ
Ｖ）の間で、約１８Ｖの定電圧を生成する。
【００２８】図２で説明すれば出力信号が小の時、第３
のスイッチング素子ＳＷ１２は、ＯＦＦし、第２のスイ
ッチング素子ＳＷ２２がＯＮ・ＯＦＦし、約８Ｖの電源
を作る。また出力信号がＶｂを越える時は、第２のスイ
ッチング素子ＳＷ２２がＯＦＦし、第１のスイッチング
素子ＳＷ１２がＯＮし、第１のスイッチング素子ＳＷ１
１のＯＮ・ＯＦＦ動作により、１８Ｖを維持する。また
出力信号がＶｂ＝１３Ｖと８Ｖとの間では、第３のスイ
ッチング素子ＳＷ１２は、ＯＦＦし、第２のスイッチン
グ素子ＳＷ２２は、ＯＮし続け、Ｖｂ＝１３Ｖを維持し
続ける。
のスイッチング素子ＳＷ１２は、ＯＦＦし、第２のスイ
ッチング素子ＳＷ２２がＯＮ・ＯＦＦし、約８Ｖの電源
を作る。また出力信号がＶｂを越える時は、第２のスイ
ッチング素子ＳＷ２２がＯＦＦし、第１のスイッチング
素子ＳＷ１２がＯＮし、第１のスイッチング素子ＳＷ１
１のＯＮ・ＯＦＦ動作により、１８Ｖを維持する。また
出力信号がＶｂ＝１３Ｖと８Ｖとの間では、第３のスイ
ッチング素子ＳＷ１２は、ＯＦＦし、第２のスイッチン
グ素子ＳＷ２２は、ＯＮし続け、Ｖｂ＝１３Ｖを維持し
続ける。
【００２９】ここで電源１自身が１３Ｖなので、基準電
圧Ｖｒｅｆ１を１８Ｖにするには、別途昇圧させる回路
が必要になる。そのため、第１のコンデンサＣ１１と並
列接続し、第２の交点と接地ライン１０との間に二つの
抵抗を接続し、抵抗分割で発生する分圧電圧を比較回路
ＯＰ４の＋端子に接続しても良い。この回路図は、図４
の点線で囲まれた部分に示す。つまり増幅部の電源とし
て１８Ｖを供給するとき、分圧電圧として１３Ｖよりも
小さい電圧、ここでは９Ｖを発生させるようにする。そ
してこの分圧電圧９Ｖが前後するのをＶｒｅｆ１＝９Ｖ
として比較してＳＷ１１を制御する。
圧Ｖｒｅｆ１を１８Ｖにするには、別途昇圧させる回路
が必要になる。そのため、第１のコンデンサＣ１１と並
列接続し、第２の交点と接地ライン１０との間に二つの
抵抗を接続し、抵抗分割で発生する分圧電圧を比較回路
ＯＰ４の＋端子に接続しても良い。この回路図は、図４
の点線で囲まれた部分に示す。つまり増幅部の電源とし
て１８Ｖを供給するとき、分圧電圧として１３Ｖよりも
小さい電圧、ここでは９Ｖを発生させるようにする。そ
してこの分圧電圧９Ｖが前後するのをＶｒｅｆ１＝９Ｖ
として比較してＳＷ１１を制御する。
【００３０】また降圧回路の比較回路ＯＰ２の＋端子も
同様である。点ｅと接地ライン１４の間に二つの抵抗を
接続し、分圧電圧をＯＰ２の＋端子にフィードバックす
る。ここでは、８Ｖの電源供給なので、例えば点ｅが８
Ｖの時分圧電圧が４Ｖと成るように設定し、この点ｅが
前後するのを、Ｖｒｅｆ２＝４Ｖで比較して制御してい
る。
同様である。点ｅと接地ライン１４の間に二つの抵抗を
接続し、分圧電圧をＯＰ２の＋端子にフィードバックす
る。ここでは、８Ｖの電源供給なので、例えば点ｅが８
Ｖの時分圧電圧が４Ｖと成るように設定し、この点ｅが
前後するのを、Ｖｒｅｆ２＝４Ｖで比較して制御してい
る。
【００３１】図１の比較回路ＯＰ４は、基準電圧Ｖｒｅ
ｆ１＝１８Ｖと第２の交点１２を比較して第１のスイッ
チング素子ＳＷ１１を制御していたが、図４の様にして
制御しても良い。図４は、図１の昇圧回路に於いて、比
較回路ＯＰ４の所を説明するものであり、違いは−端子
に発振回路ＯＳＣ、第１の＋端子に基準電圧Ｖｒｅｆ
１、第２の＋端子に第２の交点１２が接続されている点
である。また点線で囲まれた分圧電圧の構造を採用する
場合は、比較回路の＋端子は、点１２とのコンタクトか
ら点線で示した接続となる。
ｆ１＝１８Ｖと第２の交点１２を比較して第１のスイッ
チング素子ＳＷ１１を制御していたが、図４の様にして
制御しても良い。図４は、図１の昇圧回路に於いて、比
較回路ＯＰ４の所を説明するものであり、違いは−端子
に発振回路ＯＳＣ、第１の＋端子に基準電圧Ｖｒｅｆ
１、第２の＋端子に第２の交点１２が接続されている点
である。また点線で囲まれた分圧電圧の構造を採用する
場合は、比較回路の＋端子は、点１２とのコンタクトか
ら点線で示した接続となる。
【００３２】実線の回路を簡単にその動作を説明する。
点線の回路は、電圧が変わるだけで実質同じでありここ
では、その説明を省略する。第１の＋端子と第２の＋端
子が比較され、低い電圧が優先され三角波発生回路ＯＳ
Ｃの三角波と比較され、ＳＷ１１のＯＮ・ＯＦＦ制御が
成される。つまり第２の交点１２が仮に１７．５Ｖであ
れば、これと三角波が比較され、第２の交点１２が１
８．５Ｖであれば、基準電圧１８Ｖと三角波が比較され
る。つまり決まった三角波に対して、第２の交点１２が
１８Ｖ以上で有れば、一定のデューティー比でＯＮ・Ｏ
ＦＦ制御され、１８Ｖよりも低く、その差が大きくなる
に従いＳＷ１１のＯＮ時間が長くなるように制御され、
第２の交点１２に１８Ｖが生成される。
点線の回路は、電圧が変わるだけで実質同じでありここ
では、その説明を省略する。第１の＋端子と第２の＋端
子が比較され、低い電圧が優先され三角波発生回路ＯＳ
Ｃの三角波と比較され、ＳＷ１１のＯＮ・ＯＦＦ制御が
成される。つまり第２の交点１２が仮に１７．５Ｖであ
れば、これと三角波が比較され、第２の交点１２が１
８．５Ｖであれば、基準電圧１８Ｖと三角波が比較され
る。つまり決まった三角波に対して、第２の交点１２が
１８Ｖ以上で有れば、一定のデューティー比でＯＮ・Ｏ
ＦＦ制御され、１８Ｖよりも低く、その差が大きくなる
に従いＳＷ１１のＯＮ時間が長くなるように制御され、
第２の交点１２に１８Ｖが生成される。
【００３３】
【発明の効果】以上、第１の切替回路と第２の切替回路
の採用により、第３のスイッチング素子と第２のスイッ
チング素子をＯＮ・ＯＦＦ制御でき、出力レベルが大中
小の時、それぞれ増幅部の電源を大中小に変えることが
可能となった。そのため、出力レベルが小レベルの時も
高効率化を実現でき、ロスを抑制できるため、放熱器の
小型化が実現できる。
の採用により、第３のスイッチング素子と第２のスイッ
チング素子をＯＮ・ＯＦＦ制御でき、出力レベルが大中
小の時、それぞれ増幅部の電源を大中小に変えることが
可能となった。そのため、出力レベルが小レベルの時も
高効率化を実現でき、ロスを抑制できるため、放熱器の
小型化が実現できる。
【００３４】また増幅部に於ける出力信号と増幅部の電
源電圧が同一になると、出力信号がクリップするため、
実際は、設定される増幅部の電源電圧よりも若干小さい
電圧に出力信号が成った時に、前記電源電圧が供給され
る構成となっている。つまり電圧Ｖｂにダイオードやツ
ェナーダイオード等の電圧降下手段を介してＶｂよりも
若干下がった値で出力を比較しているため、前記クリッ
プを抑制することができる。
源電圧が同一になると、出力信号がクリップするため、
実際は、設定される増幅部の電源電圧よりも若干小さい
電圧に出力信号が成った時に、前記電源電圧が供給され
る構成となっている。つまり電圧Ｖｂにダイオードやツ
ェナーダイオード等の電圧降下手段を介してＶｂよりも
若干下がった値で出力を比較しているため、前記クリッ
プを抑制することができる。
【図１】本発明の実施の形態を説明する回路図である。
【図２】図１の動作を説明する図である。
【図３】従来の増幅回路を説明する回路図である。
【図４】図１の昇圧回路の別の制御方法を説明する図で
ある。
ある。
Ｌ１１ 第１のコイ
ル Ｄ１２ 第１のダイ
オード ＳＷ１１ 第１のスイ
ッチング素子 Ｃ１１ 第１のコン
デンサ ＳＷ２２ 第２のスイ
ッチング素子 Ｌ２２ 第２のコイ
ル Ｄ２３ 第２のダイ
オード Ｌ２２ 第２のコイ
ル Ｃ２２ 第２のコン
デンサ ＳＷ１２ 第３のスイ
ッチング素子 ＯＰ 比較回路 １ 定電圧電源 ２ 昇圧回路 ３ 降圧回路 ４ 増幅部 ５ 第１の切替
回路 ６ 第２の切替
回路
ル Ｄ１２ 第１のダイ
オード ＳＷ１１ 第１のスイ
ッチング素子 Ｃ１１ 第１のコン
デンサ ＳＷ２２ 第２のスイ
ッチング素子 Ｌ２２ 第２のコイ
ル Ｄ２３ 第２のダイ
オード Ｌ２２ 第２のコイ
ル Ｃ２２ 第２のコン
デンサ ＳＷ１２ 第３のスイ
ッチング素子 ＯＰ 比較回路 １ 定電圧電源 ２ 昇圧回路 ３ 降圧回路 ４ 増幅部 ５ 第１の切替
回路 ６ 第２の切替
回路
Claims (5)
- 【請求項１】 定電圧を生成する電源と、 入力信号を増幅して増幅信号を出力する増幅部と、 前記定電圧を昇圧させ、昇圧電圧を生成する昇圧回路
と、 前記定電圧を降圧させ、降圧電圧を生成する降圧回路
と、 前記増幅信号と前記定電圧とを検出し、前記増幅信号が
前記定電圧に比して大きい時、前記昇圧回路の前記昇圧
電圧を前記増幅部の電源電圧として供給し、前記増幅信
号が前記降圧電圧に比して小さい時、前記降圧回路の前
記降圧電圧を前記増幅部の電源電圧として供給する選択
切替回路を有することを特徴とする増幅回路。 - 【請求項２】 前記昇圧回路は、スイッチング回路を備
えた昇圧チョッパであって、 前記降圧回路は、スイッチング回路を備えた降圧チョッ
パであることを特徴とする請求項１記載の増幅回路。 - 【請求項３】 定電圧を生成する電源と、 入力信号を増幅して増幅信号を出力する増幅部と、 前記定電圧を昇圧させ、昇圧電圧を生成する昇圧回路
と、 前記定電圧を降圧させ、降圧電圧を生成する降圧回路
と、 前記増幅信号と前記定電圧より電圧降下した第１の電圧
とを検出し、前記増幅信号が前記第１の定電圧に比して
大きい時、前記昇圧回路を動作させて前記昇圧電圧を前
記増幅部の電源電圧として供給し、前記増幅信号が前記
定電圧より電圧降下した第２の電圧に比して小さい時、
前記降圧回路を動作させて前記降圧電圧を前記増幅部の
電源電圧として供給する選択切替回路を有することを特
徴とする増幅回路。 - 【請求項４】 前記電圧降下は、前記定電圧のラインに
逆方向に接続されたダイオードまたはツェナーダイオー
ドにより生成される請求項３記載の増幅回路。 - 【請求項５】 定電圧を生成する電源と、 入力信号を増幅して増幅信号を出力する増幅部と、 前記電源の＋側と接続された第１のコイル、第１のダイ
オード、前記第１のコイルと前記第１のダイオードとの
第１の交点と接地ラインとの間に接続された第１のスイ
ッチング素子および前記第１のダイオードの出力と前記
接地ラインとの間に接続された第１のコンデンサとで成
り、前記第１のスイッチング素子のスイッチングにより
前記第１のコンデンサが充放電されて昇圧電圧を生成す
る昇圧回路と、 前記第１のダイオードと前記第１のコンデンサとの第２
の交点に接続された第３のスイッチング素子を含めて構
成され、前記増幅部の出力電圧の方が前記電源の＋側電
圧から降圧手段を介して生成される第１の降圧電圧より
も大きくなった時、前記第３のスイッチング素子を介し
て前記第２の交点の電圧が前記増幅部の電源として供給
し、前記増幅部の出力電圧の方が前記第１の降圧電圧よ
りも小さくなった時、前記第３のスイッチング素子によ
り前記第２の交点と前記増幅部の電源端子とを遮断する
第１の切り替え回路と、 前記電源の＋側と接続された第２のスイッチング素子、
第２のコイル、前記第２のスイッチング素子と前記第２
のコイルとの第３の交点と接地ラインとの間に接続され
た第２のダイオードおよび前記第２のコイルの出力と前
記接地ラインとの間に接続された第２のコンデンサとで
成り、前記第２のスイッチング素子のスイッチングによ
り前記第２のコンデンサが充放電されて降圧電圧を生成
する降圧回路と、 前記第２のスイッチング素子を含めて構成され、前記増
幅部の出力電圧の方が前記電源の＋側電圧から降圧手段
を介して生成される第１の降圧電圧よりも大きくなった
時、前記第２のスイッチング素子を介して前記電源の＋
側と前記第３の交点とを接続し、前記増幅部の出力電圧
の方が前記第１の降圧電圧よりも小さくなった時、前記
第２のスイッチング素子により前記電源の＋側と前記第
３の交点とを遮断する第２の切り替え回路とを有するこ
とを特徴とした増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16499998A JP3863663B2 (ja) | 1998-06-12 | 1998-06-12 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16499998A JP3863663B2 (ja) | 1998-06-12 | 1998-06-12 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355053A true JPH11355053A (ja) | 1999-12-24 |
| JP3863663B2 JP3863663B2 (ja) | 2006-12-27 |
Family
ID=15803930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16499998A Expired - Fee Related JP3863663B2 (ja) | 1998-06-12 | 1998-06-12 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3863663B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005312183A (ja) * | 2004-04-21 | 2005-11-04 | Pentax Corp | 一定電圧を供給可能な電源回路 |
| JP2009106145A (ja) * | 2007-10-19 | 2009-05-14 | Syspotek Corp | 電圧変換回路を具備する電源供給装置 |
| JP2011054175A (ja) * | 2009-09-03 | 2011-03-17 | Samsung Electronics Co Ltd | 広範囲電源用の昇圧回路とそれを含む電子装置及び電圧昇圧方法 |
| JP2020156210A (ja) * | 2019-03-20 | 2020-09-24 | トヨタ自動車株式会社 | 電源電圧生成回路 |
-
1998
- 1998-06-12 JP JP16499998A patent/JP3863663B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005312183A (ja) * | 2004-04-21 | 2005-11-04 | Pentax Corp | 一定電圧を供給可能な電源回路 |
| JP4530709B2 (ja) * | 2004-04-21 | 2010-08-25 | Ｈｏｙａ株式会社 | 一定電圧を供給可能な電源回路 |
| JP2009106145A (ja) * | 2007-10-19 | 2009-05-14 | Syspotek Corp | 電圧変換回路を具備する電源供給装置 |
| JP2011054175A (ja) * | 2009-09-03 | 2011-03-17 | Samsung Electronics Co Ltd | 広範囲電源用の昇圧回路とそれを含む電子装置及び電圧昇圧方法 |
| US8836683B2 (en) | 2009-09-03 | 2014-09-16 | Samsung Electronics Co., Ltd. | Boosting circuit for wide range supply voltage, electronic device including the same and voltage boosting method |
| JP2020156210A (ja) * | 2019-03-20 | 2020-09-24 | トヨタ自動車株式会社 | 電源電圧生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3863663B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100760877B1 (ko) | 전압 공급 회로 및 마이크로폰 유닛 | |
| JP3506913B2 (ja) | スイッチングレギュレータ | |
| US7279870B2 (en) | DC-DC converter and method of controlling DC-DC converter | |
| JP4966592B2 (ja) | 電源回路 | |
| EP0529391A1 (en) | Voltage converter | |
| JP3922649B1 (ja) | キャパシタ蓄電電源用充電装置 | |
| KR20060135559A (ko) | 스위칭 제어 회로 및 자려형 ｄｃ―ｄｃ 컨버터 | |
| SE510611C2 (sv) | Buck-boostspänningsregulator | |
| JP4049333B1 (ja) | 充電制御装置 | |
| US6469483B2 (en) | PWM control circuit for DC-DC converter | |
| JP3863663B2 (ja) | 増幅回路 | |
| JP2005117828A (ja) | レギュレータ回路 | |
| JP4049332B1 (ja) | 充電制御装置 | |
| JP3913364B2 (ja) | 増幅回路 | |
| JP2009100532A (ja) | キャパシタ蓄電電源用充電装置 | |
| JP3604930B2 (ja) | 電力増幅装置 | |
| JP3717669B2 (ja) | 増幅回路 | |
| JP4511287B2 (ja) | 昇圧型スイッチングレギュレータ回路 | |
| US8502508B2 (en) | Switching regulator circuit configured to perform step up and step down operations and operation method therefor | |
| JPH11355052A (ja) | 電力増幅装置 | |
| JPH09160660A (ja) | 電圧・電流発生器 | |
| JP2005124248A (ja) | スイッチング電源回路 | |
| JPH06133539A (ja) | ステップアップｄｃ−ｄｃコンバータ | |
| JP2000165150A (ja) | 電力増幅装置 | |
| JPH10262367A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |