JPH11354807A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 支持基板１Ａに絶縁体１Ｂを介在して活性基
板１Ｃを張り合わせたＳＯＩ構造の半導体基板１を有効
に利用しつつ、素子領域で発生した熱の放熱効果が簡易
に向上できる半導体装置及びその製造方法を提供する。
インテリジェントパワーデバイスを備えた半導体装置を
提供する。 【解決手段】 ＳＯＩ構造を採用する半導体基板１の活
性基板１Ｃ及び絶縁体１Ｂを貫通する放熱用トレンチ４
を形成し、この放熱用トレンチ４内部に埋設活性体５を
埋設する。放熱用トレンチ４は素子分離領域の分離用ト
レンチ２を利用して形成される。埋設活性体５は、熱伝
導性が高く、パワートランジスタの動作領域を形成す
る。パワートランジスタの動作で発生する熱は埋設活性
体を通して支持基板１Ａに放出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関する。特に本発明は、素子分離領域で周囲
が取り囲まれた素子領域にパワートランジスタを配設し
た半導体装置及びその製造方法に関する。さらに詳細に
は、本発明は、複数の素子領域を有し、素子領域の１つ
にパワートランジスタを配設し、素子領域の他の１つに
通常のトランジスタを配設したインテリジェントパワー
デバイス（ＩＰＤ）を備え、放熱性に優れた半導体装置
及びその製造方法に関する。

【０００２】

【従来の技術】特開平６−２４４２７４号公報に、絶縁
分離技術を利用しパワートランジスタと通常のトランジ
スタとを混在させたインテリジェントパワーデバイスと
しての半導体装置が開示されている。図１８（Ａ）乃至
図１８（Ｃ）はこの種の半導体装置の製造方法を工程毎
に説明する工程断面図である。

【０００３】（１）図１８（Ａ）に示すように、第１半
導体基板３０の表面と第２半導体基板３１の裏面とが接
合される。第２半導体基板３１の裏面側には、接合前に
フォトリソグラフィ技術及びエッチング技術により凹部
３１１、凸部３１２及び複数の深溝３１３が形成され
る。凹部３１１は通常のトランジスタ形成領域ＮＴｒに
形成され、凸部３１２はパワートランジスタ形成領域Ｐ
Ｔｒに形成される。深溝３１３は素子分離領域に形成さ
れる。凹部３１１及び深溝３１３は第１半導体基板３０
と第２半導体基板３１との間に気体通路を構築する。こ
の気体通路は、基板端面で開口されるとともに、複数の
橋梁により相互に連通されている。

【０００４】（２）図１８（Ｂ）に示すように、第１半
導体基板３０と第２半導体基板３１との接合基板を酸化
雰囲気内で加熱し、凹部３１１に酸化珪素膜３２を形成
しつつ、深溝３１３の内壁に沿って深溝３１３を埋設す
る酸化珪素膜３３を形成する。

【０００５】（３）図１８（Ｃ）に示すように、深溝３
１３が露出するまで第２半導体基板３１の表面を研磨す
る。この表面の研磨により、第２半導体基板３１におい
て深溝３１３及び酸化珪素膜３３で周囲が取り囲まれた
パワートランジスタ形成領域ＰＴｒ、並びに深溝３１
３、酸化珪素膜３２及び３３で周囲及び底面が取り囲ま
れたトランジスタ形成領域ＮＴｒが形成される。必要に
応じて、深溝３１３内部に形成された空洞には多結晶珪
素膜が埋め込まれる。

【０００６】トランジスタ形成領域ＮＴｒには図示しな
いが低電圧で駆動する通常のトランジスタが形成され、
この領域は第１半導体基板３０上に酸化珪素膜３２を介
して第２半導体基板３１を重ね合わせた部分的なＳＯＩ
構造の半導体基板になる。パワートランジスタ形成領域
ＰＴｒには同様に図示しないが高電圧で駆動するパワー
トランジスタが形成され、この領域の第２半導体基板３
１は第１半導体基板３０に直接接合される。

【０００７】このように構成される半導体装置において
は、パワートランジスタの動作で発生する熱がパワート
ランジスタ形成領域ＰＴｒの第２半導体基板３１から第
１半導体基板３０に直接逃げるので、放熱性がバルクウ
エハなみに高い特徴がある。

【０００８】

【発明が解決しようとする課題】しかしながら、前述の
従来技術に係るインテリジェントパワーデバイスとして
の半導体装置においては、以下の点について配慮がなさ
れていない。

【０００９】（１）放熱性に優れた特徴があるものの、
第１半導体基板３０と第２半導体基板３１との接合前
（ウエハの張り合わせ前）から第２半導体基板３１の裏
面に凹部３１１及び深溝３１３を形成するパターンニン
グ工程が必要になる。さらに、接合後においても酸化雰
囲気中において酸化珪素膜３２及び３３を形成する工程
が必要になる。このため、部分的なＳＯＩ構造の半導体
基板の形成に複雑な製造プロセスが必要になるばかり
か、製造工程数が増加する。製造プロセスの複雑化並び
に製造工程数の増加は半導体装置の製造コストを増大す
る。

【００１０】（２）部分的なＳＯＩ構造の半導体基板
は、第２半導体基板３１の裏面に凹部３１１、凸部３１
２及び深溝３１３が形成されている。トランジスタ形成
領域ＮＴｒにトランジスタを形成する際、パワートラン
ジスタ形成領域ＰＴｒにパワートランジスタを形成する
際には、第２半導体基板３１の裏面、表面のそれぞれの
間でアライメントを行う必要がある。ところが、第２半
導体基板３１の裏面に凹部３１１等のパターンが形成さ
れているので、通常のアライナでアライメントが行え
ず、専用に高価な透過型アライナが必要になる。このた
め、半導体装置の製造コストが増大する。

【００１１】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、支持基板に絶
縁体を介在して活性基板を張り合わせたＳＯＩ構造の半
導体基板を有効に利用しつつ、素子領域で発生した熱の
放熱効果が簡易に向上できる半導体装置を提供すること
である。特に本発明の目的は、トレンチを利用した絶縁
分離構造で素子領域を分離し、通常のトランジスタとパ
ワートランジスタとを混在するインテリジェントパワー
デバイスを備えた半導体装置を提供することである。

【００１２】さらに、本発明の目的は、ＳＯＩ構造の半
導体基板の形成に複雑な製造プロセスを必要とせず、か
つ製造工程数が少なく、全体の製造工程数を削減できる
半導体装置の製造方法を提供することである。特に、本
発明の目的は、市販されるＳＯＩ構造の半導体基板をそ
のまま使用し、前述の放熱効果を簡易に向上しつつ、製
造工程数が削減できる半導体装置の製造方法を提供する
ことである。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の特徴は、半導体装置において、支
持基板上に絶縁体を介して活性基板を形成したＳＯＩ構
造の半導体基板と、活性基板を貫通する第１トレンチ
と、第１トレンチ内部に埋設された埋設絶縁体と、半導
体基板の素子領域の少なくとも一部に形成され活性基板
及び絶縁体を貫通する第２トレンチと、少なくとも絶縁
体に比べて熱伝導性が高くかつ導電性を有し、第２トレ
ンチ内部に埋設された埋設活性体と、を備えたことであ
る。

【００１４】このように構成された半導体装置において
は、半導体基板の絶縁体及び第１トレンチ内部に埋設さ
れた埋設絶縁体が素子の底面及び側面を取り囲む素子分
離領域を形成する。素子領域において半導体基板の活性
基板及び第２トレンチ内部に埋設された埋設活性体は素
子の動作領域を形成する。素子は好ましくはパワートラ
ンジスタであり、活性基板及び埋設活性体はパワートラ
ンジスタの動作領域を形成する。そして、第２トレンチ
内部に埋設された埋設活性体は素子の動作で発生した熱
を支持基板側に放熱する放熱経路を構築する。従って、
素子分離領域で周囲を囲まれた素子の動作で発生する熱
が埋設活性体を通して支持基板に放出できるので、半導
体装置の放熱効果が向上できる。さらに、第２トレンチ
を形成しこの第２トレンチ内部に埋設活性体を埋め込む
ことで放熱効果が向上できるので、支持基板に絶縁体を
介して活性基板を張り合わせた既存のＳＯＩ構造の半導
体基板が利用でき、簡易に半導体装置が構築できる。

【００１５】この発明の第２の特徴は、第２トレンチ及
び埋設活性体を素子領域の電流供給部に配設し、埋設活
性体は電流供給が行われる動作領域を形成したことであ
る。具体的には、活性基板の素子領域にはパワートラン
ジスタが配設され、埋設活性体はパワートランジスタの
電流供給が行われる動作領域を形成する。パワートラン
ジスタはパワーＭＯＳＦＥＴ又はＩＧＢＴであり、電流
供給が行われる動作領域はパワーＭＯＳＦＥＴのドレイ
ン領域又はＩＧＢＴのコレクタ領域である。

【００１６】このように構成される半導体装置において
は、電流供給部若しくは電流供給が行われる動作領域は
熱発生量が最も大きい発熱体になる。この発熱体で発生
した熱が第２トレンチに埋設された埋設活性体を放熱経
路として即座にかつ効率良く支持基板側に放熱できるの
で、半導体装置の放熱効果をより一層向上できる。特
に、パワーＭＯＳＦＥＴ又はＩＧＢＴは大電流駆動素子
であるので、放熱効果の向上は動作上の信頼性を確保す
るために有効である。

【００１７】この発明の第３の特徴は、パワートランジ
スタが複数個の単位トランジスタセルを活性基板上に平
面的に配列しかつ電気的に並列接続して構成され、第２
トレンチ及び埋設活性体は単位トランジスタセル毎に配
設されたことである。

【００１８】このように構成される半導体装置において
は、パワートランジスタの単位トランジスタセル毎に放
熱経路が配設され、単位トランジスタセル数に対応して
複数個の放熱経路が配設されるので、放熱効果がより一
層向上できる。

【００１９】この発明の第４の特徴は、埋設活性体が、
抵抗値を低減する不純物がドープされた多結晶珪素膜、
高融点金属膜、又は多結晶珪素と高融点金属との化合物
（高融点金属シリサイド）膜で形成されたことである。

【００２０】このように構成される半導体装置において
は、特に埋設活性体が高融点金属膜又は化合物膜で形成
される場合、電気抵抗値が減少でき、パワートランジス
タの動作速度の高速化が実現できるとともに、熱伝導率
が減少でき、より一層放熱効果が向上できる。

【００２１】この発明の第５の特徴は、支持基板上に絶
縁体を介して活性基板を形成したＳＯＩ構造の半導体基
板と、半導体基板の絶縁体、及び半導体基板の素子分離
領域に形成され活性基板を貫通する第１トレンチ内部に
埋設された埋設絶縁体で周囲が取り囲まれた複数の素子
領域と、素子領域の１つに配設されたトランジスタと、
素子領域の他の１つに配設されたパワートランジスタ
と、パワートランジスタが形成された素子領域の少なく
とも一部に形成され活性基板及び絶縁体を貫通する第２
トレンチと、少なくとも絶縁体に比べて熱伝導性が高く
かつ導電性を有し第２トレンチ内部に埋設された埋設活
性体と、を備えたことである。

【００２２】このように構成される半導体装置において
は、通常のトランジスタとパワートランジスタとが同一
半導体基板に混在するインテリジェントパワーデバイス
が構築でき、しかもパワートランジスタが形成された素
子領域の放熱効果が向上できる。

【００２３】この発明の第６の特徴は、半導体装置の製
造方法において、下記工程（１）乃至工程（４）を備え
たことである： （１）支持基板上に絶縁体を介して活性基板を形成した
ＳＯＩ構造の半導体基板において、素子分離領域の少な
くとも一部と、素子領域の少なくとも一部とに活性基板
を貫通する第１トレンチを形成する工程； （２）素子分離領域の第１トレンチ内部に埋設絶縁体を
埋設する工程； （３）素子領域の第１トレンチ底部の絶縁体を除去し第
１トレンチから第２トレンチを形成する工程； （４）少なくとも絶縁体に比べて熱伝導性が高くかつ導
電性を有する埋設活性体を第２トレンチ内部に埋設する
工程。

【００２４】このような半導体装置の製造方法において
は、支持基板と活性基板との張り合わせ前にパターンニ
ングを必要としない通常の（若しくは市販されている）
ＳＯＩ構造の半導体基板が半導体装置の形成に使用でき
る。従って、ＳＯＩ構造の半導体基板を形成する工程が
実質的に半導体装置の製造プロセスに組み込まれないの
で、半導体装置の製造工程数が削減できる。しかも、第
１トレンチ、第２トレンチ等が、高価な透過型アライナ
を必要とせずに、通常のアライナを使用して活性基板の
表面から加工できる。

【００２５】さらに、素子分離領域の第１トレンチを形
成する工程で、素子領域の第２トレンチの一部を形成で
きるので、第２トレンチ全体を形成する工程が短縮で
き、半導体装置の製造プロセスが簡易になるとともに、
第２トレンチを独立に形成した場合のマスク形成工程が
なくなるので、半導体装置の製造工程数が削減できる。

【００２６】

【発明の効果】本発明は、支持基板に絶縁体を介在して
活性基板を張り合わせたＳＯＩ構造の半導体基板を有効
に利用しつつ、素子領域で発生した熱の放熱効果が簡易
に向上できる半導体装置を提供できる。特に本発明は、
トレンチを利用した絶縁分離構造で素子領域を分離し、
通常のトランジスタとパワートランジスタとを混在する
インテリジェントパワーデバイスを備えた半導体装置を
提供できる。

【００２７】さらに、本発明は、ＳＯＩ構造の半導体基
板の形成に複雑な製造プロセスを必要とせず、かつ製造
工程数が少なく、全体の製造工程数を削減できる半導体
装置の製造方法を提供できる。特に、本発明は、市販さ
れるＳＯＩ構造の半導体基板をそのまま使用し、前述の
放熱効果を簡易に向上しつつ、製造工程数が削減できる
半導体装置の製造方法を提供できる。

【００２８】

【発明の実施の形態】（第１の実施の形態） ＜半導体装置の構造＞以下、本発明の実施の形態を図面
を参照し説明する。図１は本発明の第１の実施の形態に
係るインテリジェントパワーデバイスを備えた半導体装
置の断面構造図である。図１に示すように、本実施の形
態に係るインテリジェントパワーデバイスを備えた半導
体装置はＳＯＩ構造を採用する半導体基板１で構成され
る。半導体基板１は支持基板１Ａの表面上に絶縁体１Ｂ
を介して活性基板１Ｃの裏面を張り合わせて形成され
る。支持基板１Ａはｐ型単結晶珪素基板で形成される。
絶縁体１Ｂは例えば酸化珪素膜で形成される。活性基板
１Ｃは、トランジスタの動作領域を構築し、本実施の形
態において低不純物濃度に設定されたｎ型単結晶珪素基
板で形成される。

【００２９】半導体基板１の活性基板１Ｃには素子分離
領域で周囲が取り囲まれた複数の素子領域が配設され
る。素子領域には少なくともトランジスタ形成領域ＮＴ
ｒ、パワートランジスタ形成領域ＰＴｒを備え、トラン
ジスタ形成領域ＮＴｒには通常のトランジスタ、パワー
トランジスタ形成領域ＰＴｒにはパワートランジスタが
それぞれ配設される。本実施の形態において、トランジ
スタとしては相補型ＭＯＳＦＥＴが形成され、パワート
ランジスタとしては横型パワーＭＯＳＦＥＴが形成され
る。

【００３０】素子分離領域は、半導体基板１の絶縁体１
Ｂと、活性基板１Ｃの表面から裏面に貫通し絶縁体１Ｃ
に達する分離用トレンチ（深溝、第１トレンチ）２と、
分離用トレンチ２内部に埋設された埋設絶縁体３とで形
成される。すなわち、素子分離領域は、素子領域（活性
基板１Ｃ）の底面を絶縁体１Ｂで覆い、素子領域の周囲
を埋設絶縁体３で覆う。分離用トレンチ２は基本的には
ＲＩＥ等の異方性エッチングで形成され、分離用トレン
チ２の平面上の占有面積はできる限り小さく設定され
る。埋設絶縁体３は本実施の形成において酸化珪素膜が
使用される。なお、埋設絶縁体３には、他に窒化珪素
膜、又は酸化珪素膜や窒化珪素膜と多結晶珪素膜とを組
み合わせて形成してもよい。後者の場合、分離用トレン
チ２の内壁及び底面に沿って酸化珪素膜又は窒化珪素膜
が形成され、この酸化珪素膜又は窒化珪素膜を介在して
分離用トレンチ２内部に多結晶珪素膜が埋設される。

【００３１】図１中、左側に示すように、トランジスタ
形成領域ＮＴｒには相補型ＭＯＳＦＥＴが形成される。
相補型ＭＯＳＦＥＴのｐチャネルＭＯＳＦＥＴ（ｐ−Ｍ
ＯＳＦＥＴ）は、素子分離領域で周囲を囲まれた領域内
において、チャネル領域、ゲート絶縁膜１０ｐ、ゲート
電極１１ｐ、ソース領域及びドレイン領域として使用さ
れる一対の高不純物濃度のｐ型半導体領域１４ｐを備え
構築される。チャネル領域は活性基板１Ｃ表面部に形成
される。ゲート絶縁膜１０ｐは、活性領域１Ｃの表面上
に形成され、例えば酸化珪素膜で形成される。ゲート電
極１１ｐは、ゲート絶縁膜１０ｐの表面上に形成され、
例えば抵抗値を低減するｎ型不純物がドープされた多結
晶珪素膜で形成される。半導体領域１４ｐはゲート電極
１１ｐの側部において活性基板１Ｃの表面部に形成され
る。

【００３２】相補型ＭＯＳＦＥＴのｎチャネルＭＯＳＦ
ＥＴ（ｎ−ＭＯＳＦＥＴ）は、同様に素子分離領域で周
囲を囲まれた領域内において、チャネル領域、ゲート絶
縁膜１０ｎ、ゲート電極１１ｎ、ソース領域及びドレイ
ン領域として使用される一対の高不純物濃度のｎ型半導
体領域１３ｎを備え構築される。チャネル領域は活性基
板１Ｃに形成された低不純物濃度のｐ型ウエル領域６表
面部に形成される。ゲート絶縁膜１０ｎは、ウエル領域
６表面上に形成され、例えば同様に酸化珪素膜で形成さ
れる。ゲート電極１１ｎは、ゲート絶縁膜１０ｎの表面
上に形成され、同様に多結晶珪素膜で形成される。半導
体領域１３ｎはゲート電極１１ｎの側部においてウエル
領域６の表面部に形成される。

【００３３】ｐチャネルＭＯＳＦＥＴの半導体領域１４
ｐ、ｎチャネルＭＯＳＦＥＴの半導体領域１３ｎのそれ
ぞれには配線（第１層目配線）１８Ｎが電気的に接続さ
れ、この配線１８Ｎには上層の配線（第２層目配線）２
０Ｎが電気的に接続される。配線１８Ｎは、層間絶縁膜
１７上に形成され、この層間絶縁膜１７に形成された接
続孔（符号は付けない。）を通して半導体領域１３ｎ又
は１４ｐに電気的に接続される。配線２０Ｎは、層間絶
縁膜１９上に形成され、この層間絶縁膜１９に形成され
た接続孔（同様に符号は付けない。）を通して配線１８
Ｎに電気的に接続される。

【００３４】なお、ゲート絶縁膜１０ｐ、１０ｎのそれ
ぞれには、窒化珪素膜、酸化珪素膜と窒化珪素膜とを積
層した複合膜のいずれかが使用できる。この場合には、
ｐチャネルＭＯＳＦＥＴはｐチャネルＭＩＳＦＥＴに、
ｎチャネルＭＯＳＦＥＴはｎチャネルＭＩＳＦＥＴにな
る（後述するパワーＭＯＳＦＥＴも同様。）。さらに、
ゲート電極１１ｐ、１１ｎのそれぞれには、高融点金属
膜、高融点金属と珪素との化合物（高融点金属シリサイ
ド）膜が使用できる。

【００３５】図１中、右側に示すように、パワートラン
ジスタ形成領域ＰＴｒには横型パワーＭＯＳＦＥＴが形
成される。図２はパワートランジスタ形成領域ＰＴｒに
形成された横型パワーＭＯＳＦＥＴの平面構造図であ
る。図２に示すように、横型パワーＭＯＳＦＥＴは、複
数の単位トランジスタセルＵＣを行方向及び列方向に配
列し、これらの単位トランジスタセルＵＣを電気的に並
列接続することにより構築される。

【００３６】図１に示すように、複数の単位トランジス
タセルＵＣで構築された横型パワーＭＯＳＦＥＴにおい
ては、全体として１つの素子分離領域により周囲が取り
囲まれる。素子分離領域は、トランジスタ形成領域ＮＴ
ｒを取り囲む素子分離領域と同様に、半導体基板１の絶
縁体１Ｂ、分離用トレンチ２及び分離用トレンチ２内部
に埋設された埋設絶縁体３で形成される。

【００３７】図１及び図２に示すように、横型パワーＭ
ＯＳＦＥＴの１つの単位トランジスタセルＵＣは、ドレ
イン領域、ベース領域、ソース領域、ゲート絶縁膜１０
及びゲート電極１１を備え構築される。

【００３８】この単位トランジスタセルＵＣのドレイン
領域は、低不純物濃度に設定されたｎ型の活性基板１
Ｃ、放熱用トレンチ（深溝、第２トレンチ）４内部に埋
設された埋設活性体５、及び埋設活性体５の上部におい
て活性基板１Ｃの表面部分に形成された高不純物濃度の
ｎ型半導体領域１３で形成される。活性基板１Ｃは単位
トランジスタセルＵＣの実質的なドレイン領域として使
用される。

【００３９】放熱用トレンチ４は、ドレイン電流供給部
（供給部直下）において、半導体基板１の活性基板１Ｃ
及び絶縁体１Ｂを貫通し、少なくとも支持基板１Ａ表面
に放熱用トレンチ４の底面が到達する深さで形成され
る。放熱用トレンチ４は基本的には分離用トレンチ２と
同様にＲＩＥ等の異方性エッチングを主体に形成され、
放熱用トレンチ４の平面上の占有面積はできる限り小さ
く設定される。

【００４０】放熱用トレンチ４内部に埋設された埋設活
性体５は、少なくとも導電性を有しかつ半導体基板１の
絶縁体１Ｂ又は分離用トレンチ２内部の埋設絶縁体３に
比べて高い熱伝導率を有する。本実施の形態において、
埋設活性体５には高不純物濃度でｎ型不純物、詳細には
燐、砒素若しくはアンチモンがドープされた多結晶珪素
膜が使用される。埋設活性体５は、ドレイン領域、具体
的には活性基板１Ｃで形成されるドレイン領域とドレイ
ン領域にドレイン電流を供給する配線（ドレイン電極）
１８ａとの間を電気的にかつ低抵抗値で接続するドレイ
ンシンカー領域として使用される。さらに、埋設活性体
５は、放熱用トレンチ４を通して半導体基板１の支持基
板１Ａ表面に接合されており、単位トランジスタセルＵ
Ｃの動作で発生する熱を支持基板１Ａ側に伝達する放熱
経路を構築する。図１及び図２に示すように、１組の放
熱用トレンチ４及びこの放熱用トレンチ４内部に埋設さ
れた埋設活性体５は、単位トランジスタセルＵＣ毎に、
本実施の形態においては１個の単位トランジスタセルＵ
Ｃ毎に配設される。

【００４１】パワートランジスタ部PTrのドレイン領域
を形成する半導体領域１３は、活性基板１Ｃの表面部分
に形成され、埋設活性体５の上部と電気的に接続され
る。半導体領域１３は、埋設活性体５と同様にドレイン
シンカー領域として使用されるとともに、配線１８ａと
の間のオーミック接続を確保する。

【００４２】単位トランジスタセルＵＣのベース領域
は、活性基板１Ｃの表面部分に形成され、低不純物濃度
のｐ型半導体領域１２で形成される。半導体領域１２
は、ゲート電極１１をマスクとして使用した不純物導入
により形成され、ゲート電極１１に対して自己整合で形
成される。このチャネル領域である半導体領域１２はソ
ース領域の中央部分を突き抜けた高不純物濃度のｐ型半
導体領域１４に電気的に接続され、この半導体領域１４
を通してベース領域の電位が取り出される。

【００４３】ソース領域は、ベース領域となる半導体領
域１２の表面部分に形成され、高不純物濃度のｎ型半導
体領域１３で形成される。半導体領域１３は半導体領域
１２と同様にゲート電極１１に対して自己整合で形成さ
れ、この半導体領域１３、１２のそれぞれはいわゆる２
重拡散構造で構成される。

【００４４】単位トランジスタセルＵＣのゲート絶縁膜
１０、ゲート電極１１は基本的には前述の相補型ＭＯＳ
ＦＥＴのゲート絶縁膜１０ｎ、１０ｐ、ゲート電極１１
ｎ、１１ｐのそれぞれと同一構造で形成される。

【００４５】図２に示すように、単位トランジスタセル
ＵＣのドレイン領域を形成する半導体領域１３、ソース
領域を形成する半導体領域１３のそれぞれは、行方向、
列方向に交互に配列され、チェッカーボード模様を形成
する。

【００４６】図１に示すように、横型パワーＭＯＳＦＥ
Ｔの単位トランジスタセルＵＣにおいて、ドレイン領域
を形成する半導体領域１３には配線１８ａが電気的に接
続され、この配線１８ａには上層の配線２０が電気的に
接続される。ソース領域を形成する半導体領域１３には
配線（ソース電極）１８ｂが接続され、この同一の配線
１８ｂはベース領域を形成する半導体領域１２に半導体
領域１４を通して電気的に接続される。

【００４７】＜横型パワーＭＯＳＦＥＴの動作＞次に、
前述の図１及び図２に示す横型パワーＭＯＳＦＥＴの動
作を説明する。横型パワーＭＯＳＦＥＴのそれぞれの単
位トランジスタセルＵＣにおいて、ソース領域、ベース
領域のそれぞれに接地電位又は低電位が供給され、ドレ
イン領域に素子耐圧以下の高電位が供給される。それぞ
れの単位トランジスタセルＵＣのドレイン領域とソース
領域との間には電位差が生じ、この状態でゲート電極１
１にゲート電位が供給される。

【００４８】ゲート電位が閾値電圧以下の場合は非導通
状態になり、ドレイン領域とソース領域との間に電流は
流れない。ゲート電位が閾値電圧以上の場合はベース領
域の表面部分にチャネルが形成され導通状態になり、ド
レイン領域とソース領域との間に電流が流れる。電流は
ドレイン電極となる配線１８ａからドレイン領域、チャ
ネル領域、ソース領域のそれぞれを通してソース電極と
なる配線１８ｂに流れる。

【００４９】横型パワーＭＯＳＦＥＴにおいては導通状
態で電流がドレイン領域とソース領域との間を流れると
発熱が生じる。この横型パワーＭＯＳＦＥＴの動作で発
生する熱は、半導体基板１の活性基板１Ｃ上に配線１８
ａ等を放熱経路として放熱されるとともに、本実施の形
態においては埋設活性体５を放熱経路として活性基板１
Ｃ下の支持基板１Ａに放熱される。埋設活性体５は、本
実施の形態において多結晶珪素膜で形成され、熱伝導率
が酸化珪素膜に比べて約２桁程度高いので、動作で発生
する熱を効率良く放出できる。しかも、埋設活性体５
は、発熱体となるドレイン領域の直下、詳細にはドレイ
ン電極となる配線１８ａとドレイン領域を形成する半導
体領域１３との接続部分下に配設されるので、即座にか
つ効率良く熱を放出できる。

【００５０】この放熱用トレンチ４及び埋設活性体５で
構築される放熱構造は、素子領域の底面及び側面の周囲
全体を取り囲む素子分離領域を有する場合（ＳＯＩ構造
の半導体基板１を使用する場合）の放熱経路の確保に有
効である。さらに、埋設活性体５はｎ型不純物がドープ
された多結晶珪素膜で形成され、支持基板１Ａはｐ型単
結晶珪素基板で形成されるので、埋設活性体５と支持基
板１Ａとの間はｐｎ接合分離により完全に接合分離され
る。

【００５１】なお、パワートランジスタ形成領域ＰＴｒ
以外のトランジスタ形成領域ＮＴｒにおいては、トラン
ジスタ毎に素子分離領域で底面及び側面の周囲全体が取
り囲まれているので、寄生サイリスタに起因するラッチ
アップは発生しない。

【００５２】＜半導体装置の製造方法＞次に、前述の半
導体装置の製造方法を説明する。図３（Ａ）乃至図８
（Ｋ）は本実施の形態に係る半導体装置の製造方法を各
工程毎に示す工程断面構造図である。

【００５３】（１）まず、図３（Ａ）に示すように、Ｓ
ＯＩ構造を採用した半導体基板１を準備する。半導体基
板１は、支持基板１Ａ上に絶縁体１Ｂを介して活性基板
１Ｃを張り合わせた（接合した）ものである。張り合わ
せ前においては半導体基板１にはパターンニング等の加
工が行われない。半導体基板１には規格化され市販され
るものが使用できる。

【００５４】（２）図３（Ｂ）に示すように、半導体基
板１の活性基板１Ｃにおいて、素子分離領域（素子間分
離領域）、パワートランジスタ形成領域ＰＴｒのドレイ
ン領域部分にそれぞれ分離用トレンチ２を形成する。パ
ワートランジスタ形成領域ＰＴｒに形成された分離用ト
レンチ２は後工程においてさらに加工され放熱用トレン
チ４として形成される（図４（Ｄ）参照）。分離用トレ
ンチ２は、例えばフォトリソグラフィ技術で形成された
エッチングマスクを使用し、ＲＩＥ等の異方性エッチン
グを行うことで形成される。分離用トレンチ２は活性基
板１Ｃの表面から裏面に向かって貫通し、分離用トレン
チ２の底面は絶縁体１Ｂの表面に達する。

【００５５】（３）図４（Ｃ）に示すように、素子分離
領域において分離用トレンチ２内部に埋設絶縁体３を埋
設する。埋設絶縁体３は、例えば分離用トレンチ２内部
が完全に埋め込まれる程度に活性基板１Ｃ上にＣＶＤ法
により酸化珪素膜を堆積し、この堆積された酸化珪素膜
を表面からエッチングにより後退させることにより形成
される。埋設絶縁体３の形成工程中、パワートランジス
タ形成領域ＰＴｒはマスクで覆われる。

【００５６】（４）図４（Ｄ）に示すように、パワート
ランジスタ形成領域ＰＴｒにおいて、既に形成された分
離用トレンチ２をさらに加工し、活性基板１Ｃ及び絶縁
体１Ｂを貫通し、支持基板1Aに到達する放熱用トレンチ
４を形成する。放熱用トレンチ４は、分離用トレンチ２
内部において露出する絶縁体１Ｂをエッチングで除去す
ることにより形成される。エッチングには例えばウエッ
トエッチングが使用される。

【００５７】（５）図５（Ｅ）に示すように、パワート
ランジスタ形成領域ＰＴｒにおいて、放熱用トレンチ４
内部に埋設活性体５を埋設する。埋設活性体５は、埋設
絶縁体３と同様に例えば放熱用トレンチ４内部が完全に
埋め込まれる程度に活性基板１Ｃ上にＣＶＤ法により多
結晶珪素膜を堆積し、この堆積された多結晶珪素膜を表
面からエッチングにより後退させることにより形成され
る。多結晶珪素膜は堆積中にｎ型不純物をドープするこ
とが好ましい。

【００５８】（６）図５（Ｆ）に示すように、トランジ
スタ形成領域ＮＴｒにおいて相補型ＭＯＳＦＥＴのｎチ
ャネルＭＯＳＦＥＴを形成する活性基板１Ｃに低不純物
濃度のｐ型ウエル領域６を形成する。本実施の形態にお
いて、活性基板１Ｃは、ｐチャネルＭＯＳＦＥＴを形成
するｎ型ウエル領域として、さらにパワートランジスタ
形成領域ＰＴｒにおいては横型パワーＭＯＳＦＥＴのド
レイン領域として、そのまま使用される。なお、活性基
板１Ｃに新たに不純物をドープし、別途ｎ型ウエル領域
を形成してもよい。

【００５９】（７）図６（Ｇ）に示すように、パワート
ランジスタ形成領域ＰＴｒの活性基板１Ｃ上にゲート絶
縁膜１０、ゲート電極１１を順次形成し、さらにトラン
ジスタ形成領域ＮＴｒの活性基板１Ｃ上にゲート絶縁膜
１０ｐ、ゲート電極１１ｐを順次形成するとともに、ウ
エル領域６上にゲート絶縁膜１０ｎ、ゲート電極１１ｎ
を順次形成する。ゲート絶縁膜１０、１０ｎ、１０ｐ
は、いずれも同一製造工程で形成され、例えば熱酸化法
を使用した酸化珪素膜で形成される。ゲート電極１１、
１１ｎ、１１ｐは、同様にいずれも同一製造工程で形成
され、例えばＣＶＤ法で形成された多結晶珪素膜をパタ
ーンニングすることにより形成される。多結晶珪素膜に
は、堆積中、堆積後のパターンニング前、又はパターン
ニング後に抵抗値を調節する不純物がドープされる。

【００６０】（８）図６（Ｈ）に示すように、パワート
ランジスタ形成領域ＰＴｒにおいて、ベース領域として
使用されるｐ型半導体領域１２を形成する。半導体領域
１２はイオン打込み法又は拡散法で形成する。

【００６１】（９）図７（Ｉ）に示すように、パワート
ランジスタ形成領域ＰＴｒにおいてドレイン領域を形成
するｎ型半導体領域１３、ソース領域を形成するｎ型半
導体領域１３、トランジスタ形成領域ＮＴｒにおいてｎ
チャネルＭＯＳＦＥＴのソース領域及びドレイン領域を
形成するｎ型半導体領域１３ｎを形成する。半導体領域
１３、１３ｎは、いずれも同一製造工程で形成され、イ
オン打込み法又は拡散法で形成する。なお、不純物濃度
の最適化を図るために、半導体領域１３、１３ｎはそれ
ぞれ独立に形成してもよい。

【００６２】（１０）図７（Ｊ）に示すように、パワー
トランジスタ形成領域ＰＴｒにおいてベース領域の電位
取り出し部分を形成するｐ型半導体領域１４、トランジ
スタ形成領域ＮＴｒにおいてｐチャネルＭＯＳＦＥＴの
ソース領域及びドレイン領域を形成するｐ型半導体領域
１４ｐを形成する。半導体領域１４、１４ｐは、いずれ
も同一製造工程で形成され、イオン打込み法又は拡散法
で形成する。なお、不純物濃度の最適化を図るために、
半導体領域１４、１４ｐはそれぞれ独立に形成してもよ
い。

【００６３】（１１）図８（Ｋ）に示すように、層間絶
縁膜１７、接続孔を順次形成した後に配線１８ａ、１８
ｂ、１８Ｎを形成する。配線１８ａ、１８ｂ、１８Ｎは
いずれも同一製造工程で形成される。

【００６４】（１２）そして、前述の図１に示すよう
に、層間絶縁膜１９、接続孔を順次形成した後に、配線
２０、２０Ｎを形成する。配線２０、２０Ｎはいずれも
同一製造工程で形成される。これら一連の工程を行うこ
とにより、本実施の形態に係るインテリジェントパワー
デバイスを備えた半導体装置は完成する。

【００６５】このように構成される半導体装置におい
て、放熱用トレンチ４内部に埋設された埋設活性体５は
横型パワーＭＯＳＦＥＴの動作で発生した熱を支持基板
１Ａ側に放熱する放熱経路を構築する。従って、素子分
離領域で周囲を囲まれた横型パワーＭＯＳＦＥＴの動作
で発生する熱が埋設活性体５を通して支持基板１Ａに放
出できるので、半導体装置の放熱効果が向上できる。さ
らに、放熱用トレンチ４を形成しこの放熱用トレンチ４
内部に埋設活性体５を埋め込むことで放熱効果が向上で
きるので、支持基板１Ａに絶縁体１Ｂを介して活性基板
１Ｃを張り合わせた既存のＳＯＩ構造の半導体基板１が
利用でき、簡易に半導体装置が構築できる。

【００６６】さらに、半導体装置においては、横型パワ
ーＭＯＳＦＥＴのドレイン電流供給部若しくは電流供給
が行われるドレイン領域（動作領域）は熱発生量が最も
大きい発熱体になる。この発熱体で発生した熱が放熱用
トレンチ４に埋設された埋設活性体５を放熱経路として
即座にかつ効率良く支持基板１Ａ側に放熱できるので、
半導体装置の放熱効果をより一層向上できる。特に、パ
ワーＭＯＳＦＥＴは大電流駆動素子であるので、放熱効
果の向上は動作上の信頼性を確保するために有効であ
る。

【００６７】さらに、半導体装置においては、横型パワ
ーＭＯＳＦＥＴの単位トランジスタセルＵＣ毎に放熱経
路が配設され、単位トランジスタセルＵＣ数に対応して
複数個の放熱経路が配設されるので、放熱効果がより一
層向上できる。

【００６８】さらに、半導体装置の製造方法において
は、支持基板１Ａと活性基板１Ｃとの張り合わせ前にパ
ターンニングを必要としない通常の（若しくは市販され
ている）ＳＯＩ構造の半導体基板１が半導体装置の形成
に使用できる。従って、ＳＯＩ構造の半導体基板１を形
成する工程が実質的に半導体装置の製造プロセスに組み
込まれないので、半導体装置の製造工程数が削減でき
る。しかも、分離用トレンチ２、放熱用トレンチ４等
が、高価な透過型アライナを必要とせずに、通常のアラ
イナを使用して活性基板１Ｃの表面から加工できる。

【００６９】さらに、半導体装置の製造方法において、
素子分離領域の分離用トレンチ２を形成する工程で、パ
ワートランジスタ形成領域ＰＴｒの放熱用トレンチ４の
一部（活性基板１Ｃの貫通まで）を形成できるので、放
熱用トレンチ４全体を形成する工程が短縮でき、半導体
装置の製造プロセスが簡易になるとともに、放熱用トレ
ンチ４を独立に形成した場合のマスク形成工程がなくな
るので、半導体装置の製造工程数が削減できる。

【００７０】以上説明したように、本実施の形態に係る
半導体装置においては、通常のトランジスタとパワート
ランジスタとが同一半導体基板１に混在するインテリジ
ェントパワーデバイスが構築でき、しかもパワートラン
ジスタが形成された素子領域の放熱効果が向上できる。

【００７１】（第２の実施の形態）本実施の形態は、前
述の第１の実施の形態に係る半導体装置においてＳＯＩ
構造の半導体基板の支持基板１Ｃをパワートランジスタ
のドレイン領域として使用した場合を説明する。すなわ
ち、本実施の形態に係る半導体装置は、縦型パワーＭＯ
ＳＦＥＴを搭載する。

【００７２】図９は本発明の第２の実施の形態に係るイ
ンテリジェントパワーデバイスを備えた半導体装置の断
面構造図である。図９に示すように、本実施の形態に係
るインテリジェントパワーデバイスを備えた半導体装置
はＳＯＩ構造を採用する半導体基板１で構成される。半
導体基板１は支持基板１Ａの表面上に絶縁体１Ｂを介し
て活性基板１Ｃの裏面を張り合わせて形成される。支持
基板１Ａは本実施の形態において高不純物濃度のｎ型単
結晶珪素基板で形成され、この支持基板１Ａは縦型パワ
ーＭＯＳＦＥＴのドレイン領域を形成する。支持基板１
Ａの裏面には全面に裏面電極２２が形成される。絶縁体
１Ｂは例えば酸化珪素膜で形成される。活性基板１Ｃ
は、トランジスタの動作領域を構築し、本実施の形態に
おいて低不純物濃度に設定されたｎ型単結晶珪素基板で
形成される。

【００７３】半導体基板１の活性基板１Ｃには素子分離
領域で周囲が取り囲まれた複数の素子領域が配設され
る。素子領域には少なくともトランジスタ形成領域ＮＴ
ｒ、パワートランジスタ形成領域ＰＴｒを備え、トラン
ジスタ形成領域ＮＴｒには通常のトランジスタ、パワー
トランジスタ形成領域ＰＴｒにはパワートランジスタが
それぞれ配設される。本実施の形態において、トランジ
スタとしては相補型ＭＯＳＦＥＴが形成され、パワート
ランジスタとしては縦型パワーＭＯＳＦＥＴが形成され
る。

【００７４】素子分離領域は、半導体基板１の絶縁体１
Ｂと、活性基板１Ｃの表面から裏面に貫通し絶縁体１Ｃ
に達する分離用トレンチ２と、分離用トレンチ２内部に
埋設された埋設絶縁体３と、埋設絶縁体３上部に配設さ
れた分離用絶縁膜２１とで形成される。素子分離領域
は、素子領域の底面を絶縁体１Ｂで覆い、素子領域の周
囲を埋設絶縁体３で覆う。分離用絶縁膜２１は例えば活
性基板１Ｃの表面を選択的に酸化した酸化珪素膜で形成
される。

【００７５】前述の第１の実施の形態に係る半導体装置
と同様に、図９中、左側に示すトランジスタ形成領域Ｎ
Ｔｒには相補型ＭＯＳＦＥＴが形成される。相補型ＭＯ
ＳＦＥＴのｐチャネルＭＯＳＦＥＴ間、ｎチャネルＭＯ
ＳＦＥＴ間、ｐチャネルＭＯＳＦＥＴとｎチャネルＭＯ
ＳＦＥＴとの間は分離用絶縁膜２１を含む素子分離領域
で周囲を囲まれる。

【００７６】図９中、右側に示すように、パワートラン
ジスタ形成領域ＰＴｒには縦型パワーＭＯＳＦＥＴが形
成される。図１０はパワートランジスタ形成領域ＰＴｒ
に形成された横型パワーＭＯＳＦＥＴの平面構造図であ
る。図１０に示すように、縦型パワーＭＯＳＦＥＴは、
複数の単位トランジスタセルＵＣを行方向及び列方向に
配列し、これらの単位トランジスタセルＵＣを電気的に
並列接続することにより構築される。本実施の形態に係
る縦型パワーＭＯＳＦＥＴは支持基板１Ａ側からドレイ
ン電流が供給されるので、図１０に示すように複数の単
位トランジスタセルＵＣはドレイン領域を除きソース領
域（及びベース領域の電位引き出し部分）が活性基板１
Ｃ表面に配設される。

【００７７】図９に示すように、複数の単位トランジス
タセルＵＣで構築された縦型パワーＭＯＳＦＥＴにおい
ては、全体として１つの素子分離領域により周囲が取り
囲まれる。素子分離領域は、トランジスタ形成領域ＮＴ
ｒを取り囲む素子分離領域と同様に、半導体基板１の絶
縁体１Ｂ、分離用トレンチ２、分離用トレンチ２内部に
埋設された埋設絶縁体３、及び分離用絶縁膜２１で形成
される。

【００７８】図９及び図１０に示すように、縦型パワー
ＭＯＳＦＥＴの１つの単位トランジスタセルＵＣは、ド
レイン領域、ベース領域、ソース領域、ゲート絶縁膜１
０及びゲート電極１１を備え構築される。

【００７９】この単位トランジスタセルＵＣのドレイン
領域は、高不純物濃度に設定されたｎ型の支持基板１
Ａ、低不純物濃度に設定されたｎ型の活性基板１Ｃ、及
び放熱用トレンチ４内部に埋設された埋設活性体５で形
成される。活性基板１Ｃは単位トランジスタセルＵＣの
実質的なドレイン領域として使用される。

【００８０】支持基板１Ａは裏面電極２２から埋設活性
体５にドレイン電流を供給するドレインシンカー領域と
して使用される。

【００８１】放熱用トレンチ４は、ドレイン電流供給部
（供給部直上）において、半導体基板１の活性基板１Ｃ
及び絶縁体１Ｂを貫通し、少なくとも支持基板１Ａ表面
に放熱用トレンチ４の底面が到達する深さで形成され
る。放熱用トレンチ４は基本的には分離用トレンチ２と
同様にＲＩＥ等の異方性エッチングを主体に形成され、
放熱用トレンチ４の平面上の占有面積はできる限り小さ
く設定される。

【００８２】放熱用トレンチ４内部に埋設された埋設活
性体５には、本実施の形態において、高不純物濃度でｎ
型不純物がドープされた多結晶珪素膜が使用される。埋
設活性体５は、ドレイン領域、具体的には活性基板１Ｃ
で形成されるドレイン領域とドレイン領域にドレイン電
流を供給する支持基板１Ａとの間を電気的にかつ低抵抗
値で接続するドレインシンカー領域として使用される。
さらに、埋設活性体５は、放熱用トレンチ４を通して半
導体基板１の支持基板１Ａ表面に接合されており、単位
トランジスタセルＵＣの動作で発生する熱を支持基板１
Ａ側に伝達する放熱経路を構築する。

【００８３】図９及び図１０に示すように、放熱用トレ
ンチ４及びこの放熱用トレンチ４内部に埋設された埋設
活性体５は基本的には単位トランジスタセルＵＣ毎に配
設される。縦型パワーＭＯＳＦＥＴにおいては、ドレイ
ン電流の供給が半導体基板１の支持基板１Ａ裏面から行
われるので、活性基板１Ｃ表面にはソース領域が行方向
及び列方向に敷き詰めて配列されたレイアウトになる。
放熱用トレンチ４及び埋設活性体５は１つの単位トラン
ジスタセルＵＣのソース領域の周囲を取り囲むように配
設され、パワートランジスタ形成領域ＰＴｒにおいて放
熱用トレンチ４及び埋設活性体５の平面形状は格子形状
になる。すなわち、第１の実施の形態で説明した半導体
装置に比べて、本実施の形態に係る半導体装置はパワー
トランジスタ形成領域ＰＴｒにおいて放熱用トレンチ４
及び埋設活性体５が高密度に配設される。

【００８４】本実施の形態に係る埋設活性体５は支持基
板１Ａとの間で電気的にも接続されるので、ｎ型不純物
がドープされた多結晶珪素膜に限らず、高融点金属膜、
又は高融点金属と珪素との化合物（高融点金属シリサイ
ド）膜が埋設活性体５として使用できる。高融点金属膜
にはタングステン膜、モリブデン膜、チタン膜のいずれ
かが実用的に使用できる。化合物膜にはタングステンシ
リサイド膜、モリブデンシリサイド膜、チタンシリサイ
ド膜のいずれかが実用的に使用できる。これらの高融点
金属膜又は化合物膜においては、多結晶珪素膜に比べて
電気抵抗値が小さいだけでなく、熱電導率も小さい特徴
がある。高融点金属膜又は化合物膜が使用される場合に
は、放熱用トレンチ４内壁に沿って活性基板１Ｃに、放
熱用トレンチ４底面に沿って支持基板１Ａにそれぞれオ
ーミック接続を確保する高不純物濃度のｎ型半導体領域
を形成することが好ましい。

【００８５】前述の第１の実施の形態に係る半導体装置
と同様に、単位トランジスタセルＵＣのベース領域は、
活性基板１Ｃの表面部分に形成され、低不純物濃度のｐ
型半導体領域１２で形成される。このベース領域である
半導体領域１２はソース領域に囲まれた（図１０参照）
高不純物濃度のｐ型半導体領域１４に電気的に接続さ
れ、この半導体領域１４を通してベース領域の電位が取
り出される。

【００８６】ソース領域は、ベース領域となる半導体領
域１２の表面部分に形成され、高不純物濃度のｎ型半導
体領域１３で形成される。

【００８７】図９に示すように、縦型パワーＭＯＳＦＥ
Ｔの単位トランジスタセルＵＣにおいて、ソース領域を
形成する半導体領域１３には配線（ソース電極）１８が
接続され、この同一の配線１８はベース領域を形成する
半導体領域１２に半導体領域１４を通して電気的に接続
される。縦型パワーＭＯＳＦＥＴにおいては、半導体基
板１裏面側に裏面電極２２が配設されているので、半導
体基板１表面側には単層の配線１８が配設されればよ
い。

【００８８】＜縦型パワーＭＯＳＦＥＴの動作＞次に、
前述の図９及び図１０に示す縦型パワーＭＯＳＦＥＴの
動作を説明する。縦型パワーＭＯＳＦＥＴのそれぞれの
単位トランジスタセルＵＣにおいて、ソース領域、ベー
ス領域のそれぞれに接地電位又は低電位が供給され、ド
レイン領域に素子耐圧以下の高電位が供給される。それ
ぞれの単位トランジスタセルＵＣのドレイン領域とソー
ス領域との間には電位差が生じ、この状態でゲート電極
１１にゲート電位が供給される。

【００８９】ゲート電位が閾値電圧以下の場合は非導通
状態になり、ドレイン領域とソース領域との間に電流は
流れない。ゲート電位が閾値電圧以上の場合はベース領
域表面部分にチャネルが形成され導通状態になり、ドレ
イン領域とソース領域との間に電流が流れる。電流は裏
面電極２２からドレイン領域、ベース領域、ソース領域
のそれぞれを通してソース電極となる配線１８に流れ
る。

【００９０】縦型パワーＭＯＳＦＥＴにおいては導通状
態で電流がドレイン領域とソース領域との間を流れると
発熱が生じる。この縦型パワーＭＯＳＦＥＴの動作で発
生する熱は、半導体基板１の活性基板１Ｃ上に配線１８
等を放熱経路として放熱されるとともに、本実施の形態
においては埋設活性体５を放熱経路として活性基板１Ｃ
下の支持基板１Ａに放熱される。埋設活性体５は、本実
施の形態において多結晶珪素膜で形成され、熱伝導率が
酸化珪素膜に比べて高いので、動作で発生する熱を効率
良く放出できる。しかも、埋設活性体５は、発熱体とな
るドレイン領域の直上に配設されるので、即座にかつ効
率良く熱を放出できる。

【００９１】この放熱用トレンチ４及び埋設活性体５で
構築される放熱構造は、素子領域の底面及び側面の周囲
全体を取り囲む素子分離領域を有する場合の放熱経路の
確保に有効である。さらに、縦型パワーＭＯＳＦＥＴに
おいては、埋設活性体５に支持基板１Ｃとの間でｐｎ接
合を形成しない高融点金属膜又は化合物膜が使用でき
る。高融点金属膜又は化合物膜は、電気抵抗値を減少で
きるので、縦型パワーＭＯＳＦＥＴの動作速度の高速化
を実現できるとともに、熱伝導率を減少でき、より一層
放熱効果を向上できる。

【００９２】なお、パワートランジスタ形成領域ＰＴｒ
以外のトランジスタ形成領域ＮＴｒにおいては、トラン
ジスタ毎に素子分離領域で底面及び側面の周囲全体が取
り囲まれているので、寄生サイリスタに起因するラッチ
アップは発生しない。

【００９３】＜半導体装置の製造方法＞次に、前述の半
導体装置の製造方法を説明する。図１１（Ａ）乃至図１
６（Ｋ）は本実施の形態に係る半導体装置の製造方法を
各工程毎に示す工程断面構造図である。

【００９４】（１）まず、図１１（Ａ）に示すように、
ＳＯＩ構造を採用した半導体基板１を準備する。半導体
基板１は、高不純物濃度のｎ型単結晶珪素基板からなる
支持基板１Ａ上に絶縁体１Ｂを介して活性基板１Ｃを張
り合わせたものである。張り合わせ前においては半導体
基板１にはパターンニング等の加工が行われない。半導
体基板１には規格化され市販されるものが使用できる。

【００９５】（２）図１１（Ｂ）に示すように、半導体
基板１の活性基板１Ｃにおいて、素子分離領域（素子間
分離領域）、パワートランジスタ形成領域ＰＴｒのドレ
イン領域部分にそれぞれ分離用トレンチ２を形成する。
パワートランジスタ形成領域ＰＴｒに形成された分離用
トレンチ２は後工程においてさらに加工され放熱用トレ
ンチ４として形成される（図１２（Ｄ）参照）。

【００９６】（３）図１２（Ｃ）に示すように、素子分
離領域において分離用トレンチ２内部に埋設絶縁体３を
埋設する。埋設絶縁体３は例えば酸化珪素膜で形成され
る。

【００９７】（４）図１２（Ｄ）に示すように、パワー
トランジスタ形成領域ＰＴｒにおいて、既に形成された
分離用トレンチ２をさらに加工し、活性基板１Ｃ及び絶
縁体１Ｂを貫通する放熱用トレンチ４を形成する。

【００９８】（５）図１３（Ｅ）に示すように、パワー
トランジスタ形成領域ＰＴｒにおいて、放熱用トレンチ
４内部に埋設活性体５を埋設する。埋設活性体５は例え
ばｎ型不純物がドープされた多結晶珪素膜で形成され
る。

【００９９】（６）図１３（Ｆ）に示すように、トラン
ジスタ形成領域ＮＴｒにおいて相補型ＭＯＳＦＥＴのｎ
チャネルＭＯＳＦＥＴを形成する活性基板１Ｃに低不純
物濃度のｐ型ウエル領域６を形成する。

【０１００】（７）図１４（Ｇ）に示すように、素子分
離領域において埋設絶縁体３上部に分離用絶縁膜２１、
パワートランジスタ形成領域ＰＴｒにおいて埋設活性体
５上部に分離用絶縁膜２１のそれぞれを形成する。分離
用絶縁膜２１は選択酸化法で形成した酸化珪素膜で形成
される。

【０１０１】（８）図１４（Ｈ）に示すように、パワー
トランジスタ形成領域ＰＴｒの活性基板１Ｃ上にゲート
絶縁膜１０、ゲート電極１１を順次形成し、トランジス
タ形成領域ＮＴｒの活性基板１Ｃ上にゲート絶縁膜１０
ｐ、ゲート電極１１ｐを順次形成し、さらにウエル領域
６上にゲート絶縁膜１０ｎ、ゲート電極１１ｎを順次形
成する。

【０１０２】（９）図１５（Ｉ）に示すように、パワー
トランジスタ形成領域ＰＴｒにおいて、ベース領域とし
て使用されるｐ型半導体領域１２を形成する。

【０１０３】（１０）図１５（Ｊ）に示すように、パワ
ートランジスタ形成領域ＰＴｒにおいてソース領域を形
成するｎ型半導体領域１３、トランジスタ形成領域ＮＴ
ｒにおいてｎチャネルＭＯＳＦＥＴのソース領域及びド
レイン領域を形成するｎ型半導体領域１３ｎを形成す
る。

【０１０４】（１１）図１６（Ｋ）に示すように、パワ
ートランジスタ形成領域ＰＴｒにおいてベース領域の電
位取り出し部分を形成するｐ型半導体領域１４、トラン
ジスタ形成領域ＮＴｒにおいてｐチャネルＭＯＳＦＥＴ
のソース領域及びドレイン領域を形成するｐ型半導体領
域１４ｐを形成する。

【０１０５】（１２）図９に示すように、層間絶縁膜１
７、接続孔を順次形成した後に配線１８、１８Ｎを形成
する。そして、半導体基板１の裏面に裏面電極２２を形
成する。これら一連の工程を行うことにより、本実施の
形態に係るインテリジェントパワーデバイスを備えた半
導体装置は完成する。

【０１０６】このように構成される半導体装置において
は、前述の第１の実施の形態に係る半導体装置で得られ
る効果と同様の効果が得られる。

【０１０７】さらに、半導体装置は半導体基板１表面側
に１層の配線１８及び１８Ｎを形成すればよいので、配
線を平均化する工程等も１回で済み、合計の製造工程数
が減少できる。

【０１０８】（第３の実施の形態）本実施の形態は、前
述の第１の実施の形態に係る半導体装置において、横型
パワーＭＯＳＦＥＴの平面レイアウト形状を代えた場合
を説明する。図１７は本発明の第３の実施の形態に係る
半導体装置の横型パワーＭＯＳＦＥＴの平面構造図であ
る。

【０１０９】図１７に示すように、本実施の形態に係る
インテリジェントパワーデバイスを備えた半導体装置に
おいて、横型パワーＭＯＳＦＥＴの単位トランジスタセ
ルＵＣのドレイン領域、ソース領域のそれぞれを形成す
るｎ型半導体領域１３は行方向に細長いストライプ形状
で形成され、それぞれの半導体領域１３は列方向に交互
に配列される。放熱用トレンチ４はドレイン領域を形成
する半導体領域１３の中央部分に配設され、半導体領域
１３と同様に放熱用トレンチ４は細長いストライプ形状
で形成される。埋設活性体５はストライプ形状の放熱用
トレンチ４内部に埋設される。このように本実施の形態
においては細長いストライブ形状の平面形状を有する放
熱構造が構築できる。

【０１１０】本発明は前述の実施の形態に限定されな
い。例えば、本発明は、前述のＳＯＩ構造を採用する半
導体基板１において、パワートランジスタ形成領域ＰＴ
ｒの活性基板１Ｃの裏面部分に高不純物濃度のｎ型半導
体領域を形成し、このｎ型半導体領域を横型パワーＭＯ
ＳＦＥＴのドレイン領域の一部としてもよい。

【０１１１】さらに、本発明は、横型パワーＭＯＳＦＥ
Ｔ、縦型パワーＭＯＳＦＥＴのそれぞれのチャネル導電
型をｐ型に設定してもよい。

【０１１２】さらに、本発明は、横型パワーＩＧＢＴ又
は縦型パワーＩＧＢＴを備えた半導体装置に適用でき
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るインテリジェ
ントパワーデバイスを備えた半導体装置の断面構造図で
ある。

【図２】第１の実施の形態に係る横型パワーＭＯＳＦＥ
Ｔの平面構造図である。

【図３】（Ａ）、（Ｂ）はそれぞれ第１の実施の形態に
係る半導体装置の工程断面構造図（その１）である。

【図４】（Ｃ）、（Ｄ）はそれぞれ第１の実施の形態に
係る半導体装置の工程断面構造図（その２）である。

【図５】（Ｅ）、（Ｆ）はそれぞれ第１の実施の形態に
係る半導体装置の工程断面構造図（その３）である。

【図６】（Ｇ）、（Ｈ）はそれぞれ第１の実施の形態に
係る半導体装置の工程断面構造図（その４）である。

【図７】（Ｉ）、（Ｊ）はそれぞれ第１の実施の形態に
係る半導体装置の工程断面構造図（その５）である。

【図８】（Ｋ）は第１の実施の形態に係る半導体装置の
工程断面構造図（その６）である。

【図９】本発明の第２の実施の形態に係るインテリジェ
ントパワーデバイスを備えた半導体装置の断面構造図で
ある。

【図１０】第２の実施の形態に係る横型パワーＭＯＳＦ
ＥＴの平面構造図である。

【図１１】（Ａ）、（Ｂ）はそれぞれ第２の実施の形態
に係る半導体装置の工程断面構造図（その１）である。

【図１２】（Ｃ）、（Ｄ）はそれぞれ第２の実施の形態
に係る半導体装置の工程断面構造図（その２）である。

【図１３】（Ｅ）、（Ｆ）はそれぞれ第２の実施の形態
に係る半導体装置の工程断面構造図（その３）である。

【図１４】（Ｇ）、（Ｈ）はそれぞれ第２の実施の形態
に係る半導体装置の工程断面構造図（その４）である。

【図１５】（Ｉ）、（Ｊ）はそれぞれ第２の実施の形態
に係る半導体装置の工程断面構造図（その５）である。

【図１６】（Ｋ）は第２の実施の形態に係る半導体装置
の工程断面構造図（その６）である。

【図１７】本発明の第３の実施の形態に係るインテリジ
ェントパワーデバイスを備えた半導体装置の横型パワー
ＭＯＳＦＥＴの平面構造図である。

【図１８】（Ａ）乃至（Ｃ）は先行技術に係る半導体装
置の製造方法を工程毎に説明する工程断面図である。

【符号の説明】

１ 半導体基板 １Ａ 支持基板 １Ｂ 絶縁体 １Ｃ 活性基板 ２ 分離用トレンチ ３ 埋設絶縁体 ４ 放熱用トレンチ ５ 埋設活性体 ６ ウエル領域 １０，１０ｎ，１０ｐ ゲート絶縁膜 １１，１１ｎ，１１ｐ ゲート電極 １２，１３，１３ｎ，１３ｐ，１４，１４ｐ 半導体領
域 １８，１８ａ，１８ｂ，１８Ｎ、２０，２０Ｎ 配線 ２１ 分離用絶縁膜 ２２ 裏面電極 ＰＴｒ パワートランジスタ形成領域 ＮＴｒ トランジスタ形成領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２１ ６２２ ６２６Ｚ ６５２Ｒ ６５６Ｅ (72)発明者 篠原 俊朗 神奈川県横浜市神奈川区宝町２番地 日産 自動車株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 支持基板上に絶縁体を介して活性基板を
   形成したＳＯＩ構造の半導体基板と、 前記活性基板を貫通する第１トレンチと、 前記第１トレンチ内部に埋設された埋設絶縁体と、 前記半導体基板の素子領域の少なくとも一部に形成され
   前記活性基板及び絶縁体を貫通する第２トレンチと、 少なくとも前記絶縁体に比べて熱伝導性が高くかつ導電
   性を有し、前記第２トレンチ内部に埋設された埋設活性
   体と、 を備えたことを特徴とする半導体装置。
2. 【請求項２】 前記第２トレンチ及び埋設活性体は前記
   素子領域の電流供給部に形成され、 前記埋設活性体は電流供給が行われる動作領域を形成し
   たことを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 前記活性基板の素子領域にはパワートラ
   ンジスタが形成され、 前記埋設活性体は前記パワートランジスタの電流供給が
   行われる動作領域を形成したことを特徴とする請求項１
   又は請求項２に記載の半導体装置。
4. 【請求項４】 前記パワートランジスタは複数個の単位
   トランジスタセルを活性基板上に平面的に配列し、かつ
   電気的に並列接続して構成され、 前記第２トレンチ及び埋設活性体は単位トランジスタセ
   ル毎に配設されたことを特徴とする請求項３に記載の半
   導体装置。
5. 【請求項５】 前記埋設活性体は、抵抗値を低減する不
   純物がドープされた多結晶珪素膜、高融点金属膜、又は
   多結晶珪素と高融点金属との化合物膜で形成されたこと
   を特徴とする請求項４に記載の半導体装置。
6. 【請求項６】 支持基板上に絶縁体を介して活性基板を
   形成したＳＯＩ構造の半導体基板と、 前記半導体基板の絶縁体、及び前記活性基板を貫通する
   第１トレンチ内部に埋設された埋設絶縁体で周囲が取り
   囲まれた複数の素子領域と、 前記素子領域の１つに配設されたトランジスタと、 前記素子領域の他の１つに配設されたパワートランジス
   タと、 前記パワートランジスタが形成された素子領域の少なく
   とも一部に形成され前記活性基板及び絶縁体を貫通する
   第２トレンチと、 少なくとも前記絶縁体に比べて熱伝導性が高くかつ導電
   性を有し、前記第２トレンチ内部に埋設された埋設活性
   体と、 を備えたことを特徴とする半導体装置。
7. 【請求項７】 支持基板上に絶縁体を介して活性基板を
   形成したＳＯＩ構造の半導体基板において、素子分離領
   域の少なくとも一部と、素子領域の少なくとも一部とに
   前記活性基板を貫通する第１トレンチを形成する工程
   と、 前記素子分離領域の第１トレンチ内部に埋設絶縁体を埋
   設する工程と、 前記素子領域の第１トレンチ底部の絶縁体を除去し第１
   トレンチから第２トレンチを形成する工程と、 少なくとも前記絶縁体に比べて熱伝導性が高くかつ導電
   性を有する埋設活性体を前記第２トレンチ内部に埋設す
   る工程と、 を備えたことを特徴とする半導体装置の製造方法。