JPH11352173A

JPH11352173A - 回路パターンの検査装置とその検査方法

Info

Publication number: JPH11352173A
Application number: JP10159380A
Authority: JP
Inventors: Tetsuaki Suzuki; 哲昭鈴木; Akihiro Tamura; 明弘田村; Takashi Suzuki; 隆鈴木; Shigeki Matsuda; 茂樹松田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-06-08
Filing date: 1998-06-08
Publication date: 1999-12-24

Abstract

(57)【要約】【課題】液晶表示パネル等の電極を構成する回路パター
ンのショートあるいはオープン検査において、未検査領
域や誤判定を無くし、かつショートまたオープン位置を
高精度で検出できるようにする。【解決手段】絶縁基板上に形成された電極パターン５お
よび外周電極パターン６からなる回路パターンの内側の
任意の２箇所に接触可能な一対の第１接触手段８，９
と、第１接触手段が接触する電極パターン間の抵抗値を
検出する第１抵抗検出手段１０と、前記外周電極パター
ン６の内側の任意の２箇所に接触可能な一対の第２接触
手段８，７と、第１と第２接触手段が接触する電極パタ
ーン間の抵抗値を検出する第１と第２抵抗検出手段１
０，１１と、第１と第２抵抗検出手段で検出された各抵
抗値について所定の演算式に基づいて演算する制御／演
算手段４とを有し、演算手段４に、第１と第２抵抗検出
手段１０，１１で検出した各抵抗値および平均抵抗値の
差からショートまたはオープンを判定するための閾値を
前記各抵抗値の絶対値に応じて任意の割合で変動させて
前記演算を実行する演算機能を具備した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示パネル等
の電子機器を構成する絶縁基板上に形成した微細な電極
からなる回路パターンのショートやオープンを検出する
ための回路パターンの検査装置とその方法に関する。

【０００２】

【従来の技術】一般に、液晶表示パネルは、ガラス等の
絶縁基板の表面に画素選択用の回路パターンを構成する
電極のショートやオープンの有無およびショートやオー
プンの位置を検知し、その結果に基づいて修復可能なも
のは修復し、不可能なものは不良品と判定することが行
われる。

【０００３】このような回路パターンの検査に関する従
来技術として、特開平６−１４８２５３号公報が知られ
ている。この公報では、同一または異なる回路パターン
の任意の２箇所に接触可能な２対の接触手段（ニード
ル、またはニードルピン）を用い、２対の接触手段に流
れる電流値と各接触手段の電位差に基づいて当該回路パ
ターンの断線や短絡の有無を判定し、ショートやオープ
ンが検出されたときには、その位置を検出するものであ
る。

【０００４】しかし、この従来技術では、上記回路パタ
ーンのショートおよびオープンの有無を判定するための
基準値である閾値の処理に関しては何ら考慮がなされて
いない。

【０００５】回路パターンの抵抗値は、検査すべき回路
パターンごと、あるいは基板ごとに異なるものであるた
め、閾値の設定が不適切であると、未検査領域（実質的
な判定ができない領域：判定不能領域）の発生や誤判定
を招き、検査装置の役目を果たせなくなる。

【０００６】また、上記公報に記載の従来技術では、回
路パターンの抵抗値が小さかったり、基板内あるいは基
板間で抵抗値がばらついていたりすると、必ず未検査領
域や誤判定が発生する。さらに、上記公知技術では、シ
ョート部の抵抗値にも言及しておらず、閾値が一定であ
ると必ず未検査領域や誤判定が発生する。

【０００７】ショート位置の検査方法には、ショートし
ていない正常な抵抗値が必要であるが、上記従来技術で
は、その正常な抵抗値を算出する方法は開示されておら
ず、精度の高いショート位置の検出が不可能である。通
常、液晶表示パネルでは、ショートした箇所をレーザ等
で切断修正して良品化するが、その作業を行う位置デー
タの精度が低いため、その位置探しに多くの時間を要
し、効率のよい検査はできない。

【０００８】一般に、液晶表示パネルでは、電極パター
ンの抵抗の絶対値が大きくなったり、基板内で大きな変
動があると、明るさのむらやシャドーイング等が発生
し、画質の劣化をもたらすが、上記従来の技術では、こ
のことを考慮した検査方法については何ら言及していな
い。

【０００９】また、画面部電極パターンと短絡線である
外周パターンを接続する端子部電極パターンの検査は、
画面部電極パターンのように２つの抵抗値の一方のみの
検査（ＯＲ検査）ではなく、１つの抵抗値による検査の
ため、必ず未検査領域や誤判定が発生する。

【００１０】

【発明が解決しようとする課題】上記したように、従来
の技術では、操作者が設定する閾値が不適正であった
り、閾値の基準となる抵抗平均値が不適正であると、シ
ョート／オープンの有無とその位置の検査において、未
検査領域や誤判定が発生するという問題がある。

【００１１】また、測定する抵抗値の絶対値の大きさ、
あるいは基板内、基板間の抵抗値変動、ショート部の抵
抗値の大きさで未検査領域や誤判定が発生するという問
題がある。特に、端子部電極パターンは、画面部電極パ
ターンが２つの抵抗値でＯＲ判定するのに対し、１つの
抵抗値で判定するものであるため、検査感度の向上が期
待できなかった。

【００１２】また、ショート位置を検出するに当たり、
正常な抵抗値を求める方法が無いため、位置の検出精度
が悪く、探索に時間を要するという問題があった。

【００１３】さらに、通常、液晶表示パネルは、電極パ
ターンの抵抗値が大き過ぎたり、面内でばらつきがある
と表示不良となるが、従来の技術では、この点を考慮し
ていない。

【００１４】本発明の目的は、上記従来技術の諸問題を
解消して、液晶表示パネル等の電極を構成する回路パタ
ーンのショートあるいはオープン検査において、未検査
領域や誤判定を無くし、かつショートまたオープン位置
を高精度で検出できるようにした回路パターンの検査装
置とその検査方法を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、２対の検出手段で検出した抵抗値と平均
抵抗値の差から回路パターンのショートまたはオープン
を判定する。この判定のための閾値を抵抗値の絶対値に
応じて任意の割合で変動させることにより、未検査領域
の発生や誤判定の発生を防止するようにした。

【００１６】回路パターンのショートまたはオープンを
判定するための閾値は、所定の抵抗平均値を基準として
設定する。指定された回路パターン部の抵抗平均値を演
算する機能を設けることで、未検査領域の発生や誤判定
の発生を防止し、かつショート位置の検出精度を向上で
きる。

【００１７】すなわち、基板内の回路パターンの抵抗値
が変動していたり、ショート部の抵抗値が高いと、未検
査領域や誤判定が発生し、ショート位置の検出精度が低
下するため、回路パターンを少なくとも２ブロック以上
に分割し、分割したブロック内での抵抗の平均値を演算
し、ブロック内でその平均値に対する閾値を任意の割合
で演算する。

【００１８】そして、抵抗値が大きすぎたり、抵抗値が
基板面内で変動することによる液晶表示パネルの画質の
劣化を防ぐために、上限閾値と変動閾値を演算し、これ
を比較判定する機能を持たせた。

【００１９】すなわち、本発明は、下記（１）〜（４）
に記載の構成とした点に特徴を有する。

【００２０】（１）絶縁基板上に形成された同一又は異
なる電極パターンを構成し、前記電極パターンの端部を
前記絶縁基板の外周で共通に接続する短絡電極パターン
を有する回路パターンのショートまたはオープンを検査
するための回路パターンの検査装置であって、前記短絡
電極パターンの内側の任意の２箇所に接触可能な一対の
第１接触手段と、前記第１接触手段に接続する第１定電
流源と、前記第１接触手段に接続する第１電圧計と、前
記第１接触手段が接触する電極パターン間の抵抗値を検
出する第１抵抗検出手段と前記短絡電極パターンの内側
の任意の２箇所に接触可能な一対の第２接触手段と、前
記第２接触手段に接続する第２定電流源と、前記第２接
触手段に接続する第２電圧計と、前記第１と第２接触手
段が接触する電極パターン間の抵抗値を検出する第２抵
抗検出手段と、前記第１と第２抵抗検出手段で検出され
た各抵抗値について所定の演算式に基づいて演算する制
御／演算手段とを有し、前記制御／演算手段が、前記第
１と第２抵抗検出手段で検出した各抵抗値および平均抵
抗値の差からショートまたはオープンを判定するための
閾値を、前記各抵抗値の絶対値に応じて任意の割合で変
動させて前記演算を実行する演算機能を具備したことを
特徴とする。

【００２１】（２）（１）における前記制御／演算手段
が、前記第１と第２抵抗検出手段で検出した前記電極パ
ターンの複数位置の抵抗値に基づいて短絡位置と断線位
置を検知する演算機能を具備したことを特徴とする。

【００２２】（３）絶縁基板上に形成された同一又は異
なる電極パターンと、この電極パターンの端部を前記絶
縁基板の外周で共通に接続する短絡電極パターンを有す
る回路パターンのショートまたはオープンを検査するた
めの回路パターンの検査方法であって、前記電極パタ
ーンの内側の任意の２箇所の間の抵抗値を検出し、前記
短絡電極パターンと前記電極パターンと隣接する電極パ
ターンの間の抵抗値を検出し、検出した前記各抵抗値の
平均抵抗値の差からショートまたはオープンを判定する
ための閾値を演算し、演算して得た前記閾値に基づい
て、前記電極パターンのショートまたはオープンの有無
とその位置を検出することを特徴とする。

【００２３】（４）（３）における前記平均抵抗を、基
板内の少なくとも２以上のブロック別に指定された割合
で自動的に変化させるようにしたことを特徴とする。

【００２４】上記の各構成により、液晶表示パネル等の
電極を構成する回路パターンのショートあるいはオープ
ン検査における未検査領域や誤判定が無くなり、かつシ
ョートまたはオープン位置を高精度で検出できる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。

【００２６】図１は本発明の１実施例の構成を説明する
回路パターンの検査装置の概略ブロック図である。画面
部電極パターン５および外周パターン（短絡電極パター
ン６）からなる所定の回路パターンを有する液晶表示パ
ネル等の基板１を載せたステージ２は、ステージ駆動系
３を介して制御／演算装置４により駆動される。このス
テージ２の位置はステージ駆動系３に組み込まれたエン
コーダ等の位置検出手段によって制御／演算装置４に伝
達され、ニードル８と９および８と７の２対のニードル
（接触手段）との相対位置が制御される。

【００２７】ステージ２またはニードル７，８，９は、
図中矢印Ａ方向（画面部電極パターン５と直交する方
向）に相対移動する（同図では、ステージ２が移動する
ように示してある）。すなわち、電極パターン５の方向
がニードル７，８，９のなぞり方向と直交するように配
置されている。

【００２８】また、基板１には、電極パターン５と接続
された外周パターン（短絡電極パターン）６が形成され
ている。なお、ニードル７，８，９は、縦方向、横方向
に位置を帰ることが可能で、電極パターンと接触してな
ぞることで抵抗検出のためのデータを第１の抵抗検出器
１０と第２の抵抗検出器１１に伝達する。

【００２９】第１の抵抗検出器１０と第２の抵抗検出器
１１で検出されたデータは制御／演算装置４に伝達さ
れ、指定された演算を施されて、その結果を表示部１２
に表示し、外部記憶装置１３に格納する。また、この演
算結果で回路パターンのショートが検出された場合、シ
ョートしている旨のデータをショート修正制御装置１４
に供給する。

【００３０】上記演算プログラムの指定や閾値の設定
は、制御スイッチ１５で操作者が行う。演算プログラム
は外部記憶装置１３に格納されるが、制御／演算装置４
に格納しておくこともできる。

【００３１】図２は本実施例における抵抗検出のための
回路パターンとニードルの配置例の説明図である。回路
パターンを構成する電極パターン５は画面部電極パター
ン５ａと端子部電極パターン５ｂとからなる。短絡電極
パターンである外周パターン６は端子部電極パターン５
ｂを介して画面部電極パターン５ａと接続されている。

【００３２】ニードル８とニードル９が第１のニードル
対を構成し、ニードル８とニードル７で第２のニードル
対を構成する。ニードル８とニードル９の間には第１の
定電流源１６が接続され、ニードル８とニードル７には
第２の定電流源１７が接続されている。そして、ニード
ル８とニードル９の間には第１の電圧計１８が接続さ
れ、ニードル８とニードル７には第２の電圧計１９が接
続されている。

【００３３】第１の定電流源１６と第１の電圧計１８の
データは図１の第１の抵抗検出器１０に伝達され、第２
の定電流源１７と第２の電圧計１９のデータは図１の第
２の抵抗検出器１１に伝達されてそれぞれの抵抗値が検
出される。この抵抗値に基づいて制御／演算装置４で所
定の演算が行われ、画面部データパターン５ａのショー
トまたはオープンの判定とその位置の検出が行われる。

【００３４】図３は電極パターンにショートがあった場
合の等価回路図である。ショートのない正常時の画面部
電極パターン５ａの抵抗値をＲ_a、端子部電極パターン
５ｂの抵抗値をＲ_b、ショート部の抵抗をＲ_sa、ニード
ル７の接触点からショート位置までの配線長（パターン
長）をＬ_c、その抵抗値をｒ_aとする。また、ニードル
７の接触点からニードル９の接触点までの配線長をＬと
する。

【００３５】図３に示したように、ショートが発生した
ときのニードル８とニードル９の接触点間の抵抗を
Ｒ_a’（＝Ｖ_a’／Ｉ）、ニードル７とニードル８の接
触点間の抵抗をＲ_b’（＝Ｖ_b’／Ｉ）とする。このと
き、次の式１、式２、式３が成立する。

【００３６】Ｒ_a−Ｒ_a’＝｛ｒ_a（ｒ_a＋２Ｒ_b）｝／（Ｒ_sa＋２ｒ_a＋２Ｒ_b）・・・・・式１２Ｒ_b−Ｒ_b’＝｛２Ｒ_b（ｒ_a＋２Ｒ_b）｝／（Ｒ_sa＋２ｒ_a＋２Ｒ_b）・・・・・式２ｒ_a＝Ｒ_a×Ｌｃ／Ｌである。・・・・・式３図４はショート発生個所の抵抗値の低下を示す電極パタ
ーンの位置に対する画面部電極パターン５ａの抵抗値Ｒ
_aと端子部電極パターン５ｂの抵抗値Ｒ_bの関係の説明
図である。横軸は基板上の電極パターンの本数でショー
ト発生位置を示す。

【００３７】通常、ショートが発生すると、図４に示し
たように、抵抗値が低下し、ショート発生部（図ではタ
ッチ！で示す）での画面部電極パターン５ａの抵抗値Ｒ
_aと端子部電極パターン５ｂの抵抗値Ｒ_bは共に低下
し、それぞれＲ_a’、Ｒ_b’となる。ショートの有無は
正常な抵抗値Ｒ_a、Ｒ_bを基準とした。

【００３８】この抵抗値Ｒ_a’、Ｒ_b’が閾値ΔＲ_a、
ΔＲ_bより小さい場合にショートと判定する。この判定
はＯＲ判定で、抵抗値Ｒ_a’、Ｒ_b’の何れか一方が閾
値ΔＲ_a、ΔＲ_bより小さい時にショートと判定する。
この判定は、後述する演算手順により実行される。

【００３９】なお、閾値は操作者が設定し、正常な抵抗
値Ｒ_a、Ｒ_bは全端子抵抗の平均値Ｒ_a-AVE、Ｒ_b-AVE
を採用する（なお、本明細書で平均値をこのように記述
するのは、電子化における記号／符号の使用制限による
ものであり、図中では、平均値の表示を記号の上部に横
線を付した通常の表示としている）。つまり、式１と式
２は、下記の式３と式４のようになる。

【００４０】Ｒ_a-AVE−Ｒ_a’＝｛ｒ_a（ｒ_a＋２Ｒ_b）｝／（Ｒ_sa＋２ｒ_a ＋２Ｒ_b）・・・・・式４２Ｒ_b-AVE−Ｒ_b’＝｛２Ｒ_b（ｒ_a＋２Ｒ_b）｝／（Ｒ_sa＋２ｒ_a ＋２Ｒ_b）・・・・・式５ここで、注意しなければならないことは、ショートした
ときの検出感度がショートした電極パターンの位置で異
なることである。

【００４１】図５は電極パターンのショート位置での全
端子抵抗の平均値Ｒ_a-AVE−Ｒ_a’とＲ_b-AVE−Ｒ_b’
の関係の説明図、また、図６は誤判定の説明図である。
図５において、閾値をΔＲ_a2、ΔＲ_b2に設定すると、Ｒ
_a-AVE−Ｒ_a’はＰ点から右側の領域しか検査されず、
Ｐ点から左側つまり端子部電極パターン側は未検査領域
となる。また、Ｒ_b-AVE−Ｒ_b’はＱ点から左側はつま
り端子部電極パターン側は検査されるが、右側つまり画
面部電極パターン側は未検査領域となる。

【００４２】閾値をΔＲ_a1、ΔＲ_b1とすれば、未検査領
域の発生はないが、現実には図６に示したように基板
間、基板内で抵抗が変動し、良品をショートと誤判定す
る可能性がある。そのため、閾値ΔＲ_a、ΔＲ_bには裕
度を持たせなくてはならない。図７は閾値の不適性によ
る未検査領域発生の説明図、図８は電極パターンのシー
ト抵抗による未検査領域発生の説明図である。図７に示
したように、閾値の設定が不適性であると、未検査領域
が発生してしまう。また、図８に示したように、電極パ
ターンのシート抵抗が小さい程、未検査領域が発生す
る。

【００４３】図９は電極パターンのシート抵抗の違いに
対するＲ_a-AVE−Ｒ_a’とＲ_b-AVE−Ｒ_b’をシュミレ
ーションした結果の説明図、図１０と図１１は基板内で
電極パターンの抵抗に変動している場合の未検査領域発
生の説明図、図１２は基板内で電極パターンの抵抗が変
動している場合の未検査領域の発生状態をシュミレーシ
ョンした結果の説明図、図１３はショート部の抵抗値が
大きい場合の未検査領域発生の説明図、１４はショート
部の抵抗値が大きい場合の未検査領域発生をシュミレー
ションした結果の説明図である。

【００４４】すなわち、電極パターンのシート抵抗が小
さく抵抗値が小さい程、未検査領域が発生し、基板内で
電極パターンの抵抗が変動した場合、図１０では端子部
電極パターン側の抵抗値が大きく、画面部電極パターン
側（液晶封入穴側）に向かって抵抗が小さくなるような
抵抗傾斜を持っている場合、図１１では端子部電極パタ
ーン側の抵抗値が小さく、画面部電極パターン側（液晶
封入穴側）に向かって抵抗が大きくなるような抵抗傾斜
を持っている場合、未検査領域が発生する。さらに、図
１３、図１４に示したように、ショート部の抵抗Ｒ_saが
大きくても未検査領域が発生し易くなる。

【００４５】以上のような事実に鑑み、本発明は制御．
演算装置で演算した抵抗の平均値Ｒ_a-AVEとＲ_b-AVEの
値に応じて閾値ΔＲ_aとΔＲ_bを指定した割合で変化さ
せることにより、上記したような未検査領域の発生を回
避したものである。

【００４６】すなわち、図１５は本発明の回路パターン
検査方法の１実施例を説明するショート発生個所の抵抗
値の低下を示す電極パターンの位置に対する画面部電極
パターン５ａの抵抗値Ｒ_aと端子部電極パターン５ｂの
抵抗値Ｒ_bの関係の説明図である。図１６は本発明の回
路パターン検査方法の１実施例を説明する電極パターン
のショート位置での全端子抵抗の平均値Ｒ_a-AVE−
Ｒ_a’とＲ_b-AVE−Ｒ_b’の関係の説明図である。

【００４７】図１５と図１６に示したように、抵抗の平
均値Ｒ_a-AVEとＲ_b-AVEの値に応じて閾値ΔＲ_aとΔＲ
_bを自動的にシフトする。これにより、未検査領域の発
生が解消される。

【００４８】なお、本実施例では、基板内、基板間での
抵抗値の変動や、その変動によって抵抗値が小さい場合
や、ショート部の抵抗値が高いと誤判定、未検査領域が
発生し易い。図１７と図１８は基板内や基板間での抵抗
値の変動とその変動によって抵抗値が小さい場合やショ
ート部の抵抗値が高いときの誤判定と未検査領域の発生
の説明図である。

【００４９】このような誤判定や未検査領域の発生を回
避するために、本発明は基板上の電極パターンを２以上
のブロックに分割して測定する。

【００５０】図１９は本発明による回路パターンの検査
方法を説明する電極パターンのブロック化の説明図、図
２０は電極パターンのブロック化による検査結果の説明
図である。平均値Ｒ_a-AVEとＲ_b-AVEは、ブロック内で
演算され、閾値ΔＲ_aとΔＲ_bもブロック内で、かつ指
定した割合で平均値Ｒ_a-AVEとＲ_b-AVEに連動して変化
させる演算を行う。

【００５１】このようにすることで、抵抗値Ｒ_a-AVE−
Ｒ_a’とＲ_b-AVE−Ｒ_b’は必ず閾値より大きくなるた
め、全領域が検査可能となるり、未検査領域は発生しな
い。次に、本発明により、ショート位置の検出精度が向
上することについて説明する。

【００５２】式４と式５とから、ｒ_a＝２Ｒ_b-AVE×｛（Ｖ_a’−Ｒ_a-AVE・Ｉ）／（Ｖ_b’ −２Ｒ_b-AVE・Ｉ）｝・・・・・式６式３と式６とから、Ｌｃ＝Ｌ×（２Ｒ_b-AVE／Ｒ_a-AVE）× ｛（Ｖ_a’−Ｒ_a-AVE・Ｉ）／（Ｖ_b’−２Ｒ_b-AVE・Ｉ）｝・・・・・式７となる。

【００５３】従来技術では、平均値Ｒ_a-AVE、Ｒ_b-AVE
が不適性であったため、例えば平均抵抗値の誤差が１％
ならばショート位置は３％ばらついてしまい、ショート
修正のための位置探索に時間がかかった。

【００５４】本実施例では、ブロック別に平均抵抗を求
めているため、必然的に平均抵抗値の誤差は小さく、シ
ョート位置Ｌｃの演算結果も実際のショート位置に極め
て近づくことになる。

【００５５】電極パターンの抵抗値が大きいと、液晶を
駆動する印加電圧が低下し、透過率が低下する。また、
画面内で抵抗値がばらつくと、印加電圧もばらつき、画
面内で透過率がばらつき、画質が低下する。

【００５６】本実施例によれば、抵抗値大や基板内抵抗
値分布の変動によって液晶表示パネルの画質が低下する
ことを防ぐため、画面部電極パターン５ａの正常時の抵
抗値Ｒａの上限値Ｒａ_max、端子部電極パターン５ｂの
抵抗値をＲｂの上限値Ｒｂ_max、および下限値Ｒ
ａ_min、Ｒｂ_minと、（Ｒａ_max−Ｒａ_min）／Ｒ
_a-AVE、（Ｒｂ_max−Ｒｂ_min）／Ｒ_b-AVEを演算す
る。これにより、抵抗値大や基板内抵抗値分布の変動に
よって液晶表示パネルの画質低下が防止できる。

【００５７】図２１は端子部電極パターンにショートが
ある場合の本発明による検査方法の説明図である。ま
た、図２２は従来技術による検査で発生する未検査領域
の説明図である。

【００５８】従来は、図２２に示したように、端子部電
極パターン側に未検査領域が発生する。図２２は下記の
式８を表したものである。

【００５９】２Ｒ_b-AVE−Ｒｂ”＝４ｒ_b ²／（２ｒ_b＋Ｒｓｂ）・・・式８Ｒ_b-AVEは平均抵抗値、Ｒｂ”はショートしたときの抵
抗値、Ｒ_bは外周パターンからショート位置までの抵抗
値、Ｒｓｂはショート部の抵抗値である。

【００６０】本実施例では、端子部電極パターンも前記
した画面部電極パターンと同様に、少なくとも２ブロッ
ク以上に分割して測定する。これにより、Ｒ_b-AVE−Ｒ
ｂ”は閾値ΔＲｂより必ず大きくなるため、全領域の検
査が可能となり、未検査領域は発生しない。

【００６１】図２３および図２４は本発明による回路パ
ターンのオープン検査方法の説明図である。図２３で
は、画面部電極パターン５ａに断線（オープン）がある
場合で、図１の制御／演算装置４にＲａ’≒∞、Ｒｂ’
≒∞なる抵抗値データが伝達されるため、オープンが容
易に判定できる。

【００６２】また、図２４では、端子部電極パターン５
ｂに断線（オープン）がある場合で、図２３と同様に図
１の制御／演算装置４にＲａ’≒∞、Ｒｂ’≒∞なる抵
抗値データが伝達されるため、オープンが容易に判定で
きる。

【００６３】ただし、高抵抗による画質の劣化を防止す
るため、適性な閾値を設定することが望ましい。

【００６４】また、従来の技術では、画面部電極パター
ンの抵抗と端子部電極パターンの抵抗の割合が考慮され
ておらず、画面部電極パターンの抵抗に対する端子部電
極パターンの抵抗の割合が小さいと、ショート検査で未
検査領域が発生するという問題があった。

【００６５】図２５は画面部電極パターンにショートが
発生したときの等価回路である。画面部電極パターン５
ａにショート（図では、タッチ！で示す）が発生したと
きの画面部電極パターン５ａの抵抗をＲａ’、端子部電
極パターンの抵抗をＲｂ’とする。全端子の画面部抵抗
の平均値をＲａ_-AVE、端子部電極パターンの平均値をＲ
ｂ_-AVEとし、ショート判定の閾値をΔＲとする。なお、
図２５では、平均値の表示を通常の表示形態、すなわ
ち、記号の上部に横線を付して示してある。

【００６６】図２６は図２５に示したショート位置（タ
ッチ位置）Ｌｃ（ｍｍ）と（Ｒａ_-AVE−Ｒａ’）、（Ｒ
ｂ_-AVE−Ｒｂ’）の関係を示す説明図である。画面部電
極パターンの抵抗と端子部電極パターンの抵抗の割合
（Ｒｂ／Ｒａ）が１０％のときは画面部電極パターンの
抵抗Ｒａ’と端子部電極パターンの抵抗Ｒｂ’の何れか
が閾値ΔＲの線より上にくるため、全領域の検査が可能
である。

【００６７】しかし、（Ｒｂ／Ｒａ）が３％になると、
閾値ΔＲの線より下にくる領域があり、そこが未検査領
域となる。つまり、画面部電極パターンの抵抗と端子部
電極パターンの抵抗の割合（Ｒｂ／Ｒａ）を、閾値ΔＲ
の線および（Ｒａ_-AVE−Ｒａ’）と（Ｒｂ_-AVE−Ｒ
ｂ’）の２つの線がクロスする６％以上とすることによ
り、未検査領域の発生を防止できる。

【００６８】画面部電極パターンの抵抗と端子部電極パ
ターンの抵抗の割合（Ｒｂ／Ｒａ）は、外周の短絡電極
パターン６を細くしたり、あるいはその引回し配線を細
くすることで大きくすることが可能である。

【００６９】次に、本発明において実行される演算手順
について説明する。

【００７０】図２７と図２８は本発明による回路パター
ンの検査方法を実行する演算手順を説明するフローチャ
ートである。

【００７１】検査の開始に先立ち、まず、初期閾値ΔＲ
を設定する（ステップ−１：以下Ｓ−１のように記
す）。次に、基板の画面内を分割する分割数ｒを設定す
る（Ｓ−２）。ここで、ｎ＝Ｎ／ｒ＝整数とする。な
お、Ｎは全電極パターン数、ｎは画面内電極パターン数
である。

【００７２】分割した電極パターンの各ブロック１〜ｒ
について、図１に示した構成により抵抗値Ｒ_11,Ｒ_12,
・・・・Ｒ_1n、Ｒ_21,Ｒ_22,・・・・Ｒ_2n、・・Ｒ_21,
・・・・Ｒ_2n、・・・Ｒ_r1,Ｒ_r2,・・・・Ｒ_rnを測定
する（Ｓ−３）。

【００７３】次に、分割したブロック１の平均抵抗値Ｒ
_1-AVE＝（Ｒ₁₁＋・・・＋Ｒ_1n）／ｎを演算し（Ｓ−
４）、閾値ΔＲ₁を演算する（Ｓ−５）。

【００７４】演算結果に基づき、Ｒ_1-AVE−Ｒ_1nの絶対
値と閾値ΔＲ₁を比較し（Ｓ−６）、（Ｒ_1-AVE−Ｒ_1n
の絶対値）＜閾値ΔＲ₁ならショートはなく、検査はＯ
Ｋとなり、（Ｒ_1-AVE−Ｒ_1nの絶対値）≧閾値ΔＲ₁の
場合はショートしていると判定し、次の検査基板の検査
に移る（ＮＥＸＴ）。

【００７５】検査がＯＫであれば、分割したブロック２
の平均抵抗値Ｒ_2-AVE＝（Ｒ₂₁＋・・・＋Ｒ_2n）／ｎを
演算し（Ｓ−７）、閾値ΔＲ₂を演算する（Ｓ−８）。

【００７６】演算結果に基づき、Ｒ_2-AVE−Ｒ_2nの絶対
値と閾値ΔＲ₂を比較し（Ｓ−９）、（Ｒ_2-AVE−Ｒ_2n
の絶対値）＜閾値ΔＲ₂ならショートはなく、検査はＯ
Ｋとなり、（Ｒ_2-AVE−Ｒ_2nの絶対値）≧閾値ΔＲ₂の
場合はショートしていると判定し、次の検査基板の検査
に移る（ＮＥＸＴ）。

【００７７】以下、順にブロック３〜ｒ−１について同
様の検査を行い、最終のブロックｒの平均抵抗値Ｒ
_r-AVE＝（Ｒ_r1＋・・・＋Ｒ_rn）／ｎを演算し（Ｓ−１
０）、閾値ΔＲ_rを演算する（Ｓ−１１）。

【００７８】演算結果に基づき、Ｒ_r-AVE−Ｒ_rnの絶対
値と閾値ΔＲ_rを比較し（Ｓ−１２）、（Ｒ_r-AVE−Ｒ
_rnの絶対値）＜閾値ΔＲ_rならショートはなく、検査は
ＯＫとなり、この基板の回路パターンにショートはな
く、最終的に合格品と判定される。

【００７９】（Ｒ_r-AVE−Ｒ_rnの絶対値）≧閾値ΔＲ_r
の場合はショートしていると判定し、次の検査基板の検
査に移る。

【００８０】なお、上記でＮＧとなった基板は、ショー
ト修正に回す。

【００８１】図２９は対比のために説明する従来技術に
おける回路パターンの検査方法を実行する演算手順を説
明するフローチャートである。

【００８２】図２９において、検査の開始に先立って、
閾値ΔＲを設定する（Ｓ−３１）。次に、図１に示した
構成と同様の構成を用いて各電極パターンの抵抗値Ｒ_1,
Ｒ_2,・・・・・Ｒ_Nの測定を行う（Ｓ−３２）。そし
て、その平均抵抗値Ｒ_AVE＝（Ｒ₁＋Ｒ₂＋・・・＋Ｒ
_N）／Ｎを演算する（Ｓ−３３）。

【００８３】この演算結果について、Ｓ−３１で設定し
た閾値ΔＲとの比較を行い（Ｓ−３４）、Ｒ_AVE−Ｒ_N
の絶対値が閾値ΔＲより小さい場合（（Ｒ_AVE−Ｒ_Nの
絶対値）＜ΔＲ）は合格とし、（（Ｒ_AVE−Ｒ_Nの絶対
値）≧ΔＲ）の場合はショートがあるものとしてショー
ト修正に回す。

【００８４】なお、オープン検査も抵抗値の比較判定ス
テップを変えることで同様の手順で実行できる。

【００８５】この従来技術では、前記したような未検査
領域が発生するが、上記の本実施例によれば、このよう
な未検査領域は無くなり、液晶表示パネル等の電極を構
成する回路パターンのショートあるいはオープン検査に
おいて、未検査領域や誤判定を無くし、かつショートま
たオープン位置を高精度で検出できるようにした回路パ
ターンの検査装置とその検査方法を提供することができ
る。

【００８６】なお、本発明は液晶表示パネルの回路パタ
ーンに限るものではなく、他の同様の微細電極パターン
のショートあるいはオープン検査に適用できる。

【００８７】

【発明の効果】以上説明したように、本発明によれば、
基板内、あるいは基板間の抵抗変動やショート部の抵抗
値が大きくても、全領域の電極パターンのショートある
いはオープンを検査することができ、未検査領域が発生
することはない。

【００８８】そのため、不良品を後段の工程に流した
り、良品を不合格と判定する誤判定が起こらない。

【００８９】また、ショート位置の検出精度が向上する
ため、レーザ等による修正作業における位置探索に時間
を要せず、作業性が向上する。

【００９０】さらに、画質に影響を与える抵抗の上限値
や変動値の検査を組み込んだことによって、後段工程で
の歩留りの向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の１実施例の構成を説明する回路パター
ンの検査装置の概略ブロック図である。

【図２】本発明の実施例における抵抗検出のための回路
パターンとニードルの配置例の説明図である。

【図３】電極パターンにショートがあった場合の等価回
路図である。

【図４】ショート発生個所の抵抗値の低下を示す電極パ
ターンの位置に対する画面部電極パターンの抵抗値と端
子部電極パターンの抵抗値の関係の説明図である。

【図５】電極パターンのショート位置での全端子抵抗の
平均値との関係の説明図である。

【図６】誤判定の説明図である。

【図７】閾値の不適性による未検査領域発生の説明図で
ある。

【図８】電極パターンのシート抵抗による未検査領域発
生の説明図である。

【図９】電極パターンのシート抵抗の違いに対するＲ
_a-AVE−Ｒ_a’とＲ_b-AVE−Ｒ_b’をシュミレーション
した結果の説明図である。

【図１０】基板内で電極パターンの抵抗が変動している
場合の未検査領域発生の説明図である。

【図１１】基板内で電極パターンの抵抗が変動している
場合の未検査領域発生の説明図である。

【図１２】基板内で電極パターンの抵抗が変動している
場合の未検査領域の発生状態をシュミレーションした結
果の説明図である。

【図１３】ショート部の抵抗値が大きい場合の未検査領
域発生の説明図である。

【図１４】ショート部の抵抗値が大きい場合の未検査領
域発生をシュミレーションした結果の説明図である。

【図１５】本発明の回路パターン検査方法の１実施例を
説明するショート発生個所の抵抗値の低下を示す電極パ
ターンの位置に対する画面部電極パターンの抵抗値と端
子部電極パターンの抵抗値の関係の説明図である。

【図１６】本発明の回路パターン検査方法の１実施例を
説明する電極パターンのショート位置での全端子抵抗の
平均値Ｒ_a-AVE−Ｒ_a’とＲ_b-AVE−Ｒ_b’の関係の説
明図である。

【図１７】基板内や基板間での抵抗値の変動とその変動
によって抵抗値が小さい場合やショート部の抵抗値が高
いときの誤判定と未検査領域の発生の説明図である。

【図１８】基板内や基板間での抵抗値の変動とその変動
によって抵抗値が小さい場合やショート部の抵抗値が高
いときの誤判定と未検査領域の発生の説明図である。

【図１９】本発明による回路パターンの検査方法を説明
する電極パターンのブロック化の説明図である。

【図２０】電極パターンのブロック化による検査結果の
説明図である。

【図２１】端子部電極パターンにショートがある場合の
本発明による検査方法の説明図である。

【図２２】従来技術による検査で発生する未検査領域の
説明図である。

【図２３】本発明による回路パターンのオープン検査方
法の説明図である。

【図２４】本発明による回路パターンのオープン検査方
法の説明図である。

【図２５】画面部電極パターンにショートが発生したと
きの等価回路である。

【図２６】図２５に示したショート位置（タッチ位置）
Ｌｃ（ｍｍ）と（Ｒａ_-AVE−Ｒａ’）、（Ｒｂ_-AVE−Ｒ
ｂ’）の関係を示す説明図である。

【図２７】本発明による回路パターンの検査方法を実行
する演算手順を説明するフローチャートである。

【図２８】本発明による回路パターンの検査方法を実行
する演算手順を説明する図２５に続くフローチャートで
ある。

【図２９】対比のために説明する従来技術における回路
パターンの検査方法を実行する演算手順を説明するフロ
ーチャートである。

【符号の説明】

１基板２ステージ３ステージ駆動系４制御／演算装置５画面部電極パターン５ａ画面部電極パターン５ｂ端子部電極パターン６外周パターン（短絡電極パターン）７，８，９ニードル１０第１の抵抗検出器１１第２の抵抗検出器１２表示部１３外部記憶装置１４ショート修正制御装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者松田茂樹千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成された同一又は異なる電
極パターンを構成し、前記電極パターンの端部を前記絶
縁基板の外周で共通に接続する短絡電極パターンを有す
る回路パターンのショートまたはオープンを検査するた
めの回路パターンの検査装置において、前記短絡電極パターンの内側の任意の２箇所に接触可能
な一対の第１接触手段と、前記第１接触手段に接続する
第１定電流源と、前記第１接触手段に接続する第１電圧
計と、前記第１接触手段が接触する電極パターン間の抵
抗値を検出する第１抵抗検出手段と前記短絡電極パターンの内側の任意の２箇所に接触可能
な一対の第２接触手段と、前記第２接触手段に接続する
第２定電流源と、前記第２接触手段に接続する第２電圧
計と、前記第１と第２接触手段が接触する電極パターン
間の抵抗値を検出する第２抵抗検出手段と、前記第１と第２抵抗検出手段で検出された各抵抗値につ
いて所定の演算式に基づいて演算する制御／演算手段と
を有し、前記制御／演算手段が、前記第１と第２抵抗検出手段で
検出した各抵抗値および平均抵抗値の差からショートま
たはオープンを判定するための閾値を、前記各抵抗値の
絶対値に応じて任意の割合で変動させて前記演算を実行
する演算機能を具備したことを特徴とする回路パターン
の検査装置。
【請求項２】前記制御／演算手段が、前記第１と第２抵
抗検出手段で検出した前記電極パターンの複数位置の抵
抗値に基づいてショート位置とオープン位置を検知する
演算機能を具備したことを特徴とする請求項１に記載の
回路パターンの検査装置。
【請求項３】絶縁基板上に形成された同一又は異なる電
極パターンと、この電極パターンの端部を前記絶縁基板
の外周で共通に接続する短絡電極パターンを有する回路
パターンのショートまたはオープンを検査するための回
路パターンの検査方法において、前記電極パターンの内側の任意の２箇所の間の抵抗値を
検出し、前記短絡電極パターンと前記電極パターンと隣接する電
極パターンの間の抵抗値を検出し、検出した前記各抵抗値の平均抵抗値の差からショートま
たはオープンを判定するための閾値を演算し、演算して得た前記閾値に基づいて、前記電極パターンの
ショートまたはオープンの有無とその位置を検出するこ
とを特徴とする回路パターンの検査方法。
【請求項４】前記画面部電極パターンの抵抗値に対する
端子部電極パターンの抵抗値の割合いを６％以上とした
ことを特徴とする請求項１に記載の回路パターンの検査
装置。