JPH11339208A - パルス性雑音低減回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＨｉＦｉ−ＶＴＲの再生時にヘッドスイッチ
切り換えに伴って発生するスイッチングノイズからなる
パルス性雑音を、ディレイライン回路を主要構成要素と
するパルス性雑音低減回路にて補完することで高精度に
ノイズレベルを低減する。 【解決手段】 ディレイライン回路と、ヘッド切り換え
信号から所定時間遅れたパルス信号を発生させるタイミ
ングパルス発生回路と、前記ディレイライン回路の出力
をこのタイミングパルス信号によりサンプルホールドす
る第１のサンプルホールド回路と、減算器と、この減算
器の出力を前記タイミングパルス信号によりサンプルホ
ールドする第２のサンプルホールド回路と、この第２の
サンプルホールド回路の出力電圧と基準電圧との差電圧
により、電流を出力する差動増幅器と、この差動増幅器
の出力を前記タイミングパルス信号によりＯＮ，ＯＦＦ
させるための第３のスイッチとを備えたパルス性雑音低
減回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＨｉＦｉ−ＶＴＲ
の再生時にヘッドスイッチ切り換えに伴って発生するス
イッチングノイズからなるパルス性雑音を除去するため
の、ディレイライン回路を主要構成要素とするパルス性
雑音低減回路に関するものである。

【０００２】

【従来の技術】図３にＨｉＦｉ−ＶＴＲの再生時のブロ
ック図を示す。図３において、２２，２３はそれぞれＨ
ｉＦｉ用回転ヘッドのＡヘッド側、Ｂヘッド側の入力端
子、１５，１６はヘッドアンプ、１７はヘッドスイッ
チ、１８はＦＭ復調回路、１９はサンプルホールド回
路、２０は出力端子、２１はタイミング発生回路であ
る。

【０００３】また、図４には、図３のそれぞれに対応す
る箇所における信号の波形を示す。図４（ａ）はヘッド
スイッチ１７を切り換えるタイミング信号を示し、同図
（ｂ）はＦＭ復調回路１８の出力信号を示し、同図
（ｃ）はサンプルホールド回路１９をホールド状態にす
るためのタイミング信号を示し、同図（ｄ）はサンプル
ホールド回路１９の出力信号を示している。

【０００４】ＨｉＦｉ−ＶＴＲでは、音声信号はＦＭ変
調した後、２つのヘッドＡ，Ｂで交互にビデオトラック
上に深層記録されているため、再生時には２つのヘッド
Ａ，Ｂの出力信号を適切なタイミング（図４（ａ）参
照）でヘッドスイッチ１７で切り換えて１つの連続した
ＦＭ信号とした後、これをＦＭ復調回路１８で復調して
いる。

【０００５】しかし、２つのヘッドＡ，Ｂの出力信号は
テープの伸び縮みなどの理由によりＦＭ信号としての位
相が一致していないため、これを復調するとヘッド切り
換え直後に図４（ｂ）に示すように復調信号に大きなス
イッチングノイズＰが発生する。

【０００６】図３のサンプルホールド回路１９は、この
スイッチングノイズＰを補正するための対策であり、ヘ
ッドスイッチ切り換え直後の一定期間（図４（ｃ）参
照）、ＦＭ復調回路１８から出力される信号電圧をホー
ルドすることによって、上記のスイッチングノイズＰを
出力しないようにするものである（図４（ｄ）参照）。

【０００７】

【発明が解決しようとする課題】しかしながら、従来例
の構成では、単にＦＭ復調回路１８から出力される信号
電圧をホールドすることによって、スイッチングノイズ
Ｐを出力しないようにするだけの構成であり、スイッチ
ングノイズＰについては出力されないものの、信号電圧
をホールドすることにより生じるホールド歪によるノイ
ズが残るという問題があった。

【０００８】本発明は、ホールド歪によるノイズを低減
することができるパルス性雑音低減回路を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明のパルス性雑音低減回路は、ＦＭ復調された音
声信号と、この音声信号をディレイライン回路により遅
延させた遅延音声信号とに対して、減算器と、第１，第
２のサンプルホールド回路と、電流出力の差動増幅器
と、タイミングパルス発生回路により、スイッチングノ
イズが発生している期間中遅延音声信号のホールドを行
い、このホールド期間中に失われる音声信号情報の補完
分を、元の音声信号と遅延音声信号の差分から作ること
で効率よくパルス性雑音を低減するものである。

【００１０】ディレイライン回路は、ヘッドスイッチ切
り換えに伴って発生するスイッチングノイズからなるパ
ルス性雑音の混入された音声信号（以後原音声信号）を
入力とし、５〜１５μｓｅｃ遅延した音声信号を遅延音
声信号として出力する。

【００１１】タイミングパルス発生回路は、ヘッドスイ
ッチ切り換え信号を入力とし、この信号から上記ディレ
イラインで設定した遅延時間とほぼ等しい時間だけ遅ら
せてかつほぼ同じ幅をもったパルス信号をタイミングパ
ルス信号として出力する。

【００１２】第１のサンプルホールド回路は、第１のス
イッチと第１のコンデンサから構成され、ディレイライ
ン回路の遅延音声信号出力を入力とし、タイミングパル
ス発生回路より出力されるタイミングパルス信号によ
り、第１のスイッチをＯＦＦさせて、タイミングパルス
信号入力直前の遅延音声信号電圧を第１のホールド電圧
として出力する。

【００１３】減算器は、原音声信号とディレイライン回
路の遅延音声信号出力との差電圧を出力する。

【００１４】第２のサンプルホールド回路は、第２のス
イッチと第２のコンデンサから構成され、減算器から出
力される原音声信号と遅延音声信号との差電圧出力を入
力とし、タイミングパルス発生回路より出力されるタイ
ミングパルス信号により、第２のスイッチをＯＦＦさせ
て、タイミングパルス信号入力直前の差電圧を第２のホ
ールド電圧として出力する。

【００１５】差動増幅器は、第２のサンプルホールド回
路の出力と基準電圧を比較し、電流の入出力を行う。

【００１６】第３のスイッチは差動増幅器の電流入出力
を入力とし、タイミングパルス発生回路より出力される
タイミングパルス信号により、スイッチをＯＮさせて、
第１のコンデンサに対して差動増幅器の電流入出力を接
続し、ホールド期間中に失われる音声信号情報分の補完
を行う。

【００１７】

【発明の実施の形態】本発明の請求項１に記載の発明
は、ヘッドスイッチ切り換えに伴って発生するスイッチ
ングノイズからなるパルス性雑音の混入された音声信号
を入力とし、その入力信号を所定の時間遅延させて出力
するディレイライン回路と、ヘッド切り換え信号から所
定の時間遅れたパルス信号を発生させるタイミングパル
ス発生回路と、前記ディレイライン回路の出力をこのタ
イミングパルス信号によりサンプルホールドする第１の
スイッチと第１のコンデンサからなる第１のサンプルホ
ールド回路と、入力信号電圧と前記ディレイライン回路
の出力電圧との差電圧を出力する減算器と、この減算器
の出力を前記タイミングパルス信号によりサンプルホー
ルドする第２のスイッチと第２のコンデンサからなる第
２のサンプルホールド回路と、この第２のサンプルホー
ルド回路の出力電圧と基準電圧との差電圧により、電流
を出力する差動増幅器と、この差動増幅器の出力を前記
タイミングパルス信号によりＯＮ，ＯＦＦさせるための
第３のスイッチとを備えたパルス性雑音低減回路であ
る。

【００１８】請求項２記載の発明は、ディレイライン回
路およびタイミング発生回路での所定の遅延時間を５〜
１５μｓｅｃに選んだパルス性雑音低減回路である。こ
れらによって、ホールド歪みによるノイズを低減するこ
とができる。

【００１９】〈実施の形態〉以下本発明の実施の形態に
ついて、図面を参照しながら説明する。図１は第１の実
施の形態におけるパルス性雑音低減回路のブロック図を
示す。

【００２０】図１において、１はスイッチングノイズの
混入された音声信号の入力端子で、図４におけるＦＭ復
調回路１８の出力端に相当し、したがって、入力端子１
には図４のＦＭ復調回路１８の出力信号が入力される。
３はディレイライン回路、１３は本来のサンプルホール
ド回路で図３におけるサンプルホールド回路１９に対応
する。６は減算器、１４は補正用のサンプルホールド回
路、９は電流出力の差動増幅器、１０はスイッチ、１１
はヘッドスイッチ切り換え信号の入力端子、１２はタイ
ミングパルス発生回路で、図３におけるタイミング発生
回路に対応する。２は出力端子である。

【００２１】ディレイライン回路３は、ヘッドスイッチ
切り換えに伴って発生するスイッチングノイズからなる
パルス性雑音の混入された原音声信号を入力とし、５〜
１５μｓｅｃ好ましくは１０μｓｅｃ遅延した音声信号
を遅延音声信号として出力し、以降この遅延音声信号に
対してパルス性雑音の低減を行う。

【００２２】タイミングパルス発生回路１２は、ヘッド
スイッチ切り換え信号を入力とし、この信号から５〜１
５μｓｅｃ遅れ、幅５〜１５μｓｅｃのパルス信号を、
タイミングパルス信号として出力する。ここで、上記デ
ィレイラインでの遅延時間およびタイミングパルス発生
回路での遅延時間とパルス信号の幅をいずれも５〜１５
μｓｅｃに設定した理由は出願人の実験結果による。

【００２３】すなわち、遅延時間およびパルス信号の幅
を上記の値よりも小さく設定すると、ヘッドの切り換え
に充分追従できなく、また、上記の値よりも大きくする
と原音声信号を忠実に再生することができなかった。

【００２４】第１のサンプルホールド回路１３は、第１
のスイッチ４と第１のコンデンサ５から構成され、ディ
レイライン回路３の遅延音声信号出力を入力とし、タイ
ミングパルス発生回路１２より出力されるタイミングパ
ルス信号により、第１のスイッチ４をＯＦＦさせて、タ
イミングパルス信号入力直前の遅延音声信号電圧を第１
のホールド電圧として出力する。

【００２５】減算器６は、原音声信号とディレイライン
回路３の遅延音声信号出力との差電圧を出力する。この
出力電圧は音声信号にパルス性雑音の混入する直前と、
パルス性雑音の終了後の、音声信号の電圧差にあたる。

【００２６】第２のサンプルホールド回路１４は、第２
のスイッチ７と第２のコンデンサ８から構成され、減算
器６から出力される原音声信号と遅延音声信号との差電
圧出力（音声信号にパルス性雑音の混入する直前と、パ
ルス性雑音の終了後の、音声信号の電圧差に相当）を入
力とし、タイミングパルス発生回路１２より出力される
タイミングパルス信号により、第２のスイッチ７をＯＦ
Ｆさせて、タイミングパルス信号入力直前の差電圧をホ
ールドし、タイミングパルス信号発生期間中、第２のホ
ールド電圧として出力する。

【００２７】差動増幅器９は、第２のサンプルホールド
回路１４の出力と基準電圧（原音声信号と遅延音声信号
との電圧差が零の時の電圧に等しい）とを比較し、電流
の入出力を行う。

【００２８】第３のスイッチ１０は差動増幅器９の電流
入出力を入力とし、タイミングパルス発生回路１２より
出力されるタイミングパルス信号発生期間中、スイッチ
をＯＮさせて、第１のコンデンサ５に対して差動増幅器
９の電流入出力を接続し、ホールドパルス発生期間中、
原音声信号と遅延音声信号との電圧差、すなわちパルス
性雑音の混入する直前と、パルス性雑音の終了後の、音
声信号の電圧差に比例した電流量を第１のコンデンサ５
に対して入出力することにより、ホールド期間中に失わ
れる音声信号情報分の補完を行う。この電流は原音声信
号電圧が遅延音声信号電圧よりも高ければ、第１のコン
デンサ５に対して入力され、逆ならば引き出される。

【００２９】また、図２には、図１のブロック図のそれ
ぞれの箇所における信号のタイムチャートを示す。図２
（ａ）はヘッドスイッチ切り換えに伴って発生するスイ
ッチングノイズからなるパルス性雑音の混入された原音
声信号を示し、同図（ｂ）はディレイライン回路３の遅
延音声出力信号、同図（ｃ）は第１のサンプルホールド
回路１３と第２のサンプルホールド回路１４をホールド
状態にするとともに、スイッチ１０をＯＮさせて、差動
増幅器９の電流入出力をコンデンサ５に送るための補完
回路を動作させるための、タイミングパルス発生回路１
２からのパルス信号、同図（ｄ）はスイッチ１０がＯＮ
しない場合の（補完が行われない場合に相当）第１のサ
ンプルホールド回路１３の出力信号、同図（ｅ）は減算
器６の出力信号、同図（ｆ）は第２のサンプルホールド
回路１４の出力信号、同図（ｄ’）はこのパルス性雑音
低減回路の出力信号である。

【００３０】以下、この実施の形態のパルス性雑音低減
回路の動作を説明する。図１のディレイライン回路３
は、図２（ａ）の原音声信号入力に対して同図（ｂ）の
１０μｓｅｃ遅れた遅延音声信号を出力し、以降この遅
延音声信号に対してパルス性雑音の低減を行う。

【００３１】また、第１のサンプルホールド回路１３の
動作は基本的には従来例と同様で、図２（ｂ）の遅延音
声信号に対して、同図（ｃ）のタイミング信号に基づい
てホールドを行うため、第１のサンプルホールド回路１
３の出力信号が同図（ｄ）のようになる。

【００３２】一方減算器６は、図２（ａ）の音声信号入
力と、同図（ｂ）のディレイライン回路３の出力遅延音
声信号入力との差電圧同図（ｅ）を出力する。そして、
第２のサンプルホールド回路１４は同図（ｃ）のタイミ
ング信号に基づいてホールドを行うため、第２のサンプ
ルホールド回路１４の出力信号が同図（ｆ）のようにな
り、このホールドされた電位が補完量を決める要因とな
る。

【００３３】さらに、差動増幅器９は同図（ｆ）の第２
のサンプルホールド回路１４の出力信号と、基準電圧入
力との差電圧に基づいた入出力電流を出力し、この電流
は同図（ｃ）のタイミング信号に基づいてＯＮ，ＯＦＦ
するスイッチ１０によって、コンデンサ５に接続され
る。同図（ｇ）に示すのが、同図（ｃ）のタイミング信
号発生期間中のみコンデンサ５に入出力される電流で、
この電流によってホールド中のコンデンサ５の電圧が増
減され、ホールドによって欠落した信号情報を補完す
る。

【００３４】

【発明の効果】以上のように本発明は、ディレイライン
回路を用いて遅延音声信号を発生させることで、原音声
信号との差電圧情報を得て正確な補完量を求めることが
でき、かつホールド動作と欠落信号の補完を同時に行う
ことで、音声信号のすべての位相において、通常ホール
ドによって歪みが発生するのに対して、ホールド歪みの
低周波成分を発生させることなく、ヘッドスイッチ切り
換えに伴って発生するスイッチングノイズからなるパル
ス性雑音を除去するシステムを実現できるものである。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるパルス性雑音低減
回路の構成を示すブロック図

【図２】本発明の実施の形態（図１）の動作を説明する
タイムチャート

【図３】従来例の構成を示すブロック図

【図４】図３の各部のタイムチャート

【符号の説明】

３ ディレイライン回路 ４ 第１のスイッチ ５ 第１のコンデンサ ６ 減算器 ７ 第２のスイッチ ８ 第２のコンデンサ ９ 差動増幅器（電流出力） １０ 第３のスイッチ １２ タイミングパルス発生回路 １３ 第１のサンプルホールド回路 １４ 第２のサンプルホールド回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ヘッドスイッチ切り換えに伴って発生す
   るスイッチングノイズからなるパルス性雑音の混入され
   た音声信号を入力とし、その入力信号を所定の時間遅延
   させて出力するディレイライン回路と、 ヘッド切り換え信号から所定の時間遅れたパルス信号を
   発生させるタイミングパルス発生回路と、前記ディレイ
   ライン回路の出力をこのタイミングパルス信号によりサ
   ンプルホールドする第１のスイッチと第１のコンデンサ
   からなる第１のサンプルホールド回路と、 入力信号電圧と前記ディレイライン回路の出力電圧との
   差電圧を出力する減算器と、この減算器の出力を前記タ
   イミングパルス信号によりサンプルホールドする第２の
   スイッチと第２のコンデンサからなる第２のサンプルホ
   ールド回路と、 この第２のサンプルホールド回路の出力電圧と基準電圧
   との差電圧により、電流を出力する差動増幅器と、この
   差動増幅器の出力を前記タイミングパルス信号によりＯ
   Ｎ，ＯＦＦさせるための第３のスイッチとを備えたパル
   ス性雑音低減回路。
2. 【請求項２】 ディレイライン回路での所定の遅延時間
   は５〜１５μｓｅｃであり、タイミングパルス発生回路
   での所定の遅延時間は５〜１５μｓｅｃであり、これら
   の２つの遅延時間はほぼ同じに選ばれていることを特徴
   とする請求項１記載のパルス性雑音低減回路。