JPH11335890A - 積層チップ部品 - Google Patents

積層チップ部品

Info

Publication number
JPH11335890A
JPH11335890A JP15671898A JP15671898A JPH11335890A JP H11335890 A JPH11335890 A JP H11335890A JP 15671898 A JP15671898 A JP 15671898A JP 15671898 A JP15671898 A JP 15671898A JP H11335890 A JPH11335890 A JP H11335890A
Authority
JP
Japan
Prior art keywords
plating
chip
laminated
sheets
green sheets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15671898A
Other languages
English (en)
Inventor
Akio Ishino
昭夫 石野
Masamitsu Amano
昌光 天野
Hideaki Saito
秀昭 斎藤
Chikanori Akahori
新典 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP15671898A priority Critical patent/JPH11335890A/ja
Publication of JPH11335890A publication Critical patent/JPH11335890A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 ニッケルメッキを施す際のメッキ浴の管理な
どメッキ条件の制御がさほど厳密でなくても、メッキ被
りが発生し難い構造とする。 【解決手段】 セラミックス素材からなる電気絶縁層に
よって導体パターンを挾むように積層したチップの外表
面に、内部の導体パターンに接続するように外部電極が
設けられ、その外部電極の上にニッケルメッキが施され
ている積層チップ部品である。チップの少なくとも最上
層と最下層の電気絶縁層が、メッキ被りの起こり難いセ
ラミックス素材から形成されている。例えば、最下層に
ZnO量の少ないB材のグリーンシート24、次にZn
O量の多いA材のグリーンシート26を適当枚数、そし
て内部導体パターン20を印刷したA材のグリーンシー
ト22、更にA材のグリーンシート26を適当枚数、最
後にB材のグリーンシート24、という順序で積層し、
熱圧着して一体化しチップとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、外部電極の上にニ
ッケルメッキが施されている積層チップ部品に関し、更
に詳しく述べると、チップの表面層を、メッキ被りの起
こり難いセラミックス素材で構成した積層チップ部品に
関するものである。本発明は、特に限定されるものでは
ないが、セラミックス素材としてNi−Zn系フェライ
トを使用した積層チップコイル部品に有効な技術であ
る。
【0002】
【従来の技術】積層チップ部品の一つに積層チップイン
ダクタ部品がある。これは、セラミックス素材からなる
電気絶縁層間に導体パターンを設けることで、該導体パ
ターンが電気絶縁体内に埋設された状態となっており、
チップ外表面に内部の導体パターンの両端に接続する外
部電極を設けた構造のチップ部品である。電気絶縁層を
構成する材料としては、磁性体セラミックス(代表的な
例はフェライトである)あるいは非磁性体セラミックス
(代表的な例は誘電体セラミックスである)などが用い
られている。いずれにしても、内部の導体パターンは銀
ペーストなどを用いて形成され、積層一体化した後に焼
結する工程を経て製造される。
【0003】積層体を形成する方法としては、大別する
と、セラミックスをシート状に成形して、その上に導体
パターンをスクリーン印刷し、そのようなセラミックス
シートを積層し圧着一体化する方法と、セラミックスパ
ターンと導体パターンを交互にスクリーン印刷すること
で積層体とする方法とがある。
【0004】外部電極は、通常、塗布した銀ペーストを
焼き付けることによって形成する。しかし、焼付けた銀
電極のみでは、積層チップ部品を半田付けにより基板に
実装する際に、半田食われが起こり易い(銀電極が無く
なってしまう)。そこで、焼付けた銀電極の上に、ニッ
ケルメッキを施すことが行われている。また、半田の濡
れ性を改善するために、更にその上に錫メッキあるいは
半田メッキ(錫9:鉛1)を行う場合もある。
【0005】ところで、各種デジタル機器に使用されて
いるノイズ対策部品、インダクタ部品などでは、高イン
ダクタンス特性が求められる。そのような場合には、電
気絶縁層を構成するセラミックス素材としてフェライト
が選ばれる。そのフェライトは、電気絶縁性が高いこと
及び内部の銀ペーストの融点以下で低温焼結可能な素材
であることが必要であり、そのためMn−Zn系フェラ
イトは使用できず、求められる特性を満足しうる高透磁
率組成のNi−Zn系フェライトが用いられている。
【0006】
【発明が解決しようとする課題】ところが、このような
構成の積層チップ部品を製造する最終過程で、外部電極
上にニッケルメッキを形成した時に、しばしばメッキ被
りという現象が生じる。メッキ被りとは、図3に示すよ
うに、電極を形成する必要がない部分にまでニッケルメ
ッキがはみ出して形成される現象をいう。積層チップ1
0の外表面の両端部に、破線で示す位置までディップな
どにより銀ペーストを塗布して焼き付け、銀電極を形成
する。そして、その上にニッケルメッキ12を施す。す
ると、銀電極の形成領域のみならず、それを越えて直接
フェライト表面にまでニッケルメッキの膜が不規則的に
形成されてしまうのである。
【0007】このようなメッキ被りは、製品に外観不良
をもたらすばかりでなく、それが甚だしいと、実装時に
基板の他の導体パターンとの接触が生じたり、製品が更
に小型化した場合には、両端の電極間での短絡なども予
想される。そこで、極力メッキ被りが生じないように工
夫する必要がある。
【0008】従来技術では、メッキ浴の組成管理、印加
電圧や通電量の調整、メッキ方法の改善など、種々のメ
ッキ条件を制御することによって、このメッキ被りが起
こり難い製造条件を設定し、実施してきた。しかし、メ
ッキ条件の管理のみによる方法では、不安定であり、確
実性に欠け、品質の低下を招いていた。
【0009】本発明の目的は、ニッケルメッキを施す際
のメッキ浴の管理などメッキ条件の制御がさほど厳密で
なくても、メッキ被りが発生し難い構造の積層チップ部
品を提供することである。
【0010】
【課題を解決するための手段】本発明は、セラミックス
素材からなる電気絶縁層によって導体パターンを挾むよ
うに積層したチップの外表面に、内部の導体パターンに
接続するように外部電極が設けられ、該外部電極の上に
ニッケルメッキが施されている積層チップ部品である。
通常、チップの外表面に、外部電極として銀の焼付けパ
ターン(銀電極)を形成し、その上にニッケルメッキを
施す。本発明では、前記チップの少なくとも最上層と最
下層の電気絶縁層が、メッキ被りの起こり難いセラミッ
クス素材から形成されており、この点に特徴がある。
【0011】本発明者等は、セラミックス素材がNi−
Zn系フェライトである積層チップインダクタ部品の製
造経験から、Zn量が多い高透磁率材ほどメッキ被り現
象が顕著であるのに対して、Zn量が少ない場合には透
磁率は低いもののメッキ被りが起こり難いことを見いだ
した。そこで、求める機能によってセラミックス素材の
種類は必然的に決まるが、表面層のみ機能設計とは異な
るメッキ被りが起こり難い素材に代えても電気的特性へ
の影響は極めて軽微であるという点に着目し、メッキ液
に接触する部分がメッキ被りが起こり難い素材となるよ
うに積層することによって、前記の技術的課題を解決し
たものである。
【0012】具体的には、電気絶縁層となるセラミック
ス素材としてNi−Zn系フェライトを用いて積層チッ
プインダクタ部品を構成するような場合には、少なくと
もチップの最上層と最下層の電気絶縁層をZnO量15
モル%以下のNi−Zn系フェライトとし、それ以外の
中間部分の電気絶縁層はZnO量15モル%を超えるN
i−Zn系フェライトとする。表面層のNi−Zn系フ
ェライトにおいてZnO量を15モル%以下とするの
は、ZnO量を少なくすることによってメッキ被りが起
こり難くなるためである。そして、全体を同種のNi−
Zn系フェライトで構成することで、焼結時における熱
収縮などのミスマッチングの問題も生じないようにでき
る。
【0013】
【実施例】図1は本発明に係る積層チップ部品の一実施
例を示す製造工程説明図であり、図2は最終製品の説明
図である。これは、ノイズ対策部品である積層チップイ
ンダクタ部品の例である。
【0014】電気絶縁層となるセラミックス素材として
はNi−Zn系フェライトを使用した。ここでは、Zn
O量の多い組成の高透磁率材(これをA材という)とZ
nO量の少ない組成の低透磁率材(これをB材という)
の2種類を用意した。それぞれの組成を表1に示す。な
お、各成分の単位はモル%である。
【0015】
【表1】
【0016】上記A材の粉体と有機バインダ等とを混合
したスラリーを用い、ドクターブレード法によって厚み
70μmのグリーンシートを作製した。同様に、上記B
材の粉体と有機バインダ等とを混合したスラリーを用
い、ドクターブレード法によって厚み70μmのグリー
ンシートを作製した。そして、A材からなるグリーンシ
ートの表面に、内部導体パターンを設けた。有機バイン
ダとしてはPVB(ポリビニルブチラール)などを用い
る。導体ペーストの材料としては、銀の他、銀パラジウ
ムなどでもよい。
【0017】積層状態は、図1に示すように、内部導体
パターン20を印刷したA材のグリーンシート22が中
央にくるようにする。この内部導体パターン20は、銀
ペーストを用いてスクリーン印刷することで形成してお
り、直線的な中央パターン20aと両端でチップの外表
面に露出するような端部パターン20bとが連続するよ
うな形状である。(なお、この実施例では中央パターン
20aは直線的に形成されているが、必ずしも直線的で
ある必要はない。)まず最下層にB材のグリーンシート
24を1枚、次にA材のグリーンシート26を11枚、
そして内部導体パターン20を印刷したA材のグリーン
シート22を1枚、更にA材のグリーンシート26を1
1枚、最後にB材のグリーンシート24を1枚、という
順序で積層し、熱圧着して一体化した。
【0018】図1では、分かり易くするために、積層チ
ップインダクタ部品を1個ずつ製造する場合の印刷積層
手順を示している。しかし、通常、このような積層チッ
プ部品の製造は、量産化のために、縦横に同じパターン
が多数配列されるようにして積層し、その後、その積層
体ブロックを縦横に切断することで個々のチップに分離
する方式で多数個取りができるようにする。従って、本
発明においても、通常はそのような多数個取りの方式で
印刷積層することになる。そして、個々のチップに切断
したときに、その端面に内部導体パターンの端部が露出
するようになっていればよい。逆に言うと、そのような
位置で切断し個々のチップに分離するのである。
【0019】チップに切断した後、脱脂を行い、920
℃で焼結した。そして、バレルによってバリ取りを行っ
た後、外部電極を形成した。外部電極の形成は、チップ
の両端部を銀ペーストにディップ(浸漬)して焼き付け
ることで行った。そして、形成した銀電極の上にニッケ
ルメッキ、更に半田メッキを施した。最終製品の外観を
図2に示す。
【0020】このように製作した積層チップインダクタ
部品は、最上層と最下層のみがZnO量の少ないB材か
らなる層であり、それ以外の中間部分はZnO量が多く
必要性能を満たしうるようなA材からなり、内部に必要
な導体パターンが埋設されたとなる。この積層チップイ
ンダクタ部品は、インピーダンス値が70Ω(100M
Hzにおいて)であり、A材のみで製作した従来品と比べ
て殆ど差は生じなかった。そして、図2に示すように、
チップ30の側面では銀電極(その境界線を点線で示
す)からはみ出るような若干のメッキ被り(符号32a
で示す)が生じることはあるものの、チップの上下面の
広い面積の部分ではメッキ被りもなく(銀電極と同形で
メッキされる)、外観的にも大幅な改善が認められた。
最終的に外部電極の上に形成されたニッケルメッキを符
号32で示す。
【0021】以上、本発明の好ましい一実施例について
詳述したが、本発明は、外部電極の上にニッケルメッキ
を施すものについては、このような積層チップインダク
タ部品に限らず、積層体内部にコイルパターンを埋設し
た積層チップコイル部品、あるいはその他の積層チップ
部品に適用できることは言うまでもない。
【0022】
【発明の効果】本発明は上記のように、少なくとも最上
層と最下層の電気絶縁層を、メッキ被りの起こり難いセ
ラミックス素材によって構成した積層チップ部品である
から、最も面積の大きな上面と下面にはメッキ被りが殆
ど生じず、外観が良好となるばかりでなく、実装時に、
他の導体パターンとの接触事故などの障害発生を未然に
防止することができる。
【図面の簡単な説明】
【図1】本発明に係る積層チップ部品の一実施例を示す
製造工程説明図。
【図2】本発明に係る積層チップ部品の一実施例を示す
説明図。
【図3】従来品の一例を示す説明図。
【符号の説明】
20 内部導体パターン 22 A材のグリーンシート 24 B材のグリーンシート 26 A材のグリーンシート 30 チップ 32 ニッケルメッキ
フロントページの続き (72)発明者 赤堀 新典 東京都港区新橋5丁目36番11号 富士電気 化学株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 セラミックス素材からなる電気絶縁層に
    よって導体パターンを挾むように積層したチップの外表
    面に、内部の導体パターンに接続するように外部電極が
    設けられ、該外部電極の上にニッケルメッキが施されて
    いる積層チップ部品において、 前記チップの少なくとも最上層と最下層の電気絶縁層
    が、メッキ被りの起こり難いセラミックス素材からなる
    ことを特徴とする積層チップ部品。
  2. 【請求項2】 チップの少なくとも最上層と最下層の電
    気絶縁層がZnO量15モル%以下のNi−Zn系フェ
    ライトからなり、それ以外の中間部分の電気絶縁層がZ
    nO量15モル%を超えるNi−Zn系フェライトから
    なる請求項1記載の積層チップ部品。
  3. 【請求項3】 チップの外表面に、外部電極として銀の
    焼付けパターンが形成され、その上にニッケルメッキが
    施されている請求項1又は2記載の積層チップ部品。
JP15671898A 1998-05-21 1998-05-21 積層チップ部品 Pending JPH11335890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15671898A JPH11335890A (ja) 1998-05-21 1998-05-21 積層チップ部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15671898A JPH11335890A (ja) 1998-05-21 1998-05-21 積層チップ部品

Publications (1)

Publication Number Publication Date
JPH11335890A true JPH11335890A (ja) 1999-12-07

Family

ID=15633829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15671898A Pending JPH11335890A (ja) 1998-05-21 1998-05-21 積層チップ部品

Country Status (1)

Country Link
JP (1) JPH11335890A (ja)

Similar Documents

Publication Publication Date Title
US7106161B2 (en) Coil component
JP5229317B2 (ja) 積層コイル部品およびその製造方法
US7880092B2 (en) Multilayer ceramic electronic component
EP0982742B1 (en) Module and method of manufacture
US9232673B2 (en) Ceramic electronic component including coating layer
KR20160106511A (ko) 전자 부품 및 그 제조 방법
CN102971809A (zh) 层叠型陶瓷电子部件及其制造方法
CN112885561A (zh) 线圈部件
US6534842B2 (en) Composite components and the method of manufacturing the same
JPH11273979A (ja) インダクタンス素子の製造方法およびインダクタンス素子
CN115394537A (zh) 电子部件以及电子设备
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
JPH11335890A (ja) 積層チップ部品
CN218826459U (zh) 电子部件以及线圈部件
JP3645046B2 (ja) 非磁性セラミックおよびセラミック積層部品
JP4185452B2 (ja) 積層型電子部品
JP3948269B2 (ja) コイル部品の製造方法
WO2023048211A1 (ja) 電子部品
US20240153709A1 (en) Ceramic electronic component
JP2588111Y2 (ja) 積層複合電子部品
JP2003297636A (ja) コイル部品
JPH11260647A (ja) 複合部品およびその製造方法
JP2002260926A (ja) 積層インダクタ及びその製造方法
JP2006041320A (ja) 積層型インダクタ
JPH09199328A (ja) 積層インダクタ部品およびその製造方法