JPH11320946A - 電極とその形成方法及び電極ユニット - Google Patents

電極とその形成方法及び電極ユニット

Info

Publication number
JPH11320946A
JPH11320946A JP13472498A JP13472498A JPH11320946A JP H11320946 A JPH11320946 A JP H11320946A JP 13472498 A JP13472498 A JP 13472498A JP 13472498 A JP13472498 A JP 13472498A JP H11320946 A JPH11320946 A JP H11320946A
Authority
JP
Japan
Prior art keywords
electrode
substrate
forming
wires
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13472498A
Other languages
English (en)
Inventor
Koji Toda
耕二 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP13472498A priority Critical patent/JPH11320946A/ja
Publication of JPH11320946A publication Critical patent/JPH11320946A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 簡易な手法によって電極線のピッチ間隔を微
細なものとし、電極線を厚み方向に密集させてアスペク
ト比を改善すること。 【解決手段】 基板13と、当該基板13の一方の面に
相互に所定間隔を隔てて配設された複数の電極線14
と、基板13及び電極線14を被覆するモールド部15
とを備えて電極部11が形成されている。そして、この
電極部11を重ね合わせた積層体とすることで電極10
を形成する。各電極部11における電極線14は、それ
らの中心位置が同一線上となるように積層される他、単
一の基板13における電極線14の相互離間間隔Pを積
層数nで割った離間間隔となるように積層される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電極とその形成方
法及び電極ユニットに係り、特に、電極線の離間間隔を
微細に形成することを容易にでき、或いは、電極線を厚
み方向にも配列してアスペクト比を改善することのでき
る電極とその形成方法及び電極ユニットに関する。
【0002】
【従来の技術】近時において、コンピュータ制御によ
り、導電性インキを使用し、金属部材からなる回転ドラ
ム上にインキ膜を形成し、インキドットを通電凝集(固
化)することにより文字パターン等を形成した後に、所
定の用紙に転写する高速印刷システムが開発されている
(例えば、特願平9−200170号の図13及び図1
4参照)。この高速印刷システムは、版を必要としない
ダイレクト印刷システム(電子画像形成システム)であ
り、印刷の枚数如何にかかわらず常に鮮明で且つ均一な
印刷物を印刷し得るという利点を備えている。
【0003】かかる手法の印刷システムにおいては、回
転ドラム上の各インクドットの通電凝集(固化)に際
し、回転ドラム上に対向して配設された微細ピッチ電極
と金属製の回転ドラムとの間に設定される瞬時の通電に
よって当該インキドットを凝集させて固化し、しかる
後、通電されず未凝集のインキをかき取る(image reve
aling)ことで固化した画像のみとし、これによって所
定の用紙への高速転写が可能となっている。
【0004】この場合、隣接するインクドットは、重な
った状態又はほぼ当接した状態となっており、また、数
ドット離れた位置のインクドットの相互間も、微小文字
等に対しては必然的に微小間隔に設定される。このた
め、通電凝集(固化)を実行する微細ピッチ電極の電極
線の直径及びその間隔はμm単位のものが多く使用され
ている。
【0005】上述した高速印刷システムに用いられる電
極としては、電極線を相互に等間隔に並べた状態として
おき、これを適宜な絶縁材にてモールドしたもの、或い
は、基板上にエッチング等の手法で電極線が等間隔毎に
形成されたものが採用されている。
【0006】
【発明が解決しようとする課題】しかしながら、前者の
電極にあっては、微細ピッチ間隔で電極線を並べなけれ
ばならないため、当該ピッチ間隔を確保した状態でモー
ルドすることが非常に難しくなるという不都合がある。
しかも、隣設する電極線同士が直接触れ合うようなモー
ルディングも惹起せしめ、製品使命を達成しえなくなる
場合も多々生ずるという不都合がある。更に、後者の電
極にあっては、電極線の幅方向両側にサイドエッチング
が発生するため、電極線のアスペクト比を大きくする必
要があり、ピッチ間隔を狭くすることが困難となる。ま
た、前述の印刷システムに用いた際に、ドットが偏平形
状になって印刷用電極としての利用適性を失うという不
都合を招来する。
【0007】
【発明の目的】本発明は、かかる従来例の有する不都合
に着目して案出されたものであり、その目的は、積層さ
れた電極線全体の端面形状をできるだけ正方形に近づく
ようにして電極線を厚み方向に密集させることができ、
ひいては、アスペクト比を良好に改善して印刷精度の向
上を図ることのできる電極とその形成方法及び電極ユニ
ットを提供することにある。また、本発明の他の目的
は、比較的簡易な手法によって電極線のピッチ間隔を微
細なものとすることのできる電極線を備えた電極とその
形成方法及び電極ユニットを提供することにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る電極は、複数の電極線が所定間隔を隔
てて形成された基板と、前記電極線及び前記基板を絶縁
材で被覆するモールド部とを備えた電極部を設け、この
電極部を相互に複数重ね合せ、若しくは前記電極部に電
極線及びこれを被覆するモールド部を順次重ねて単一の
積層体となるように構成したものである。このように構
成すれば、複数の電極を簡易な方法によって重ね合わせ
ることができるとともに、積層方向に同位置にある複数
の電極線を包括的に捉えた場合の実質的な端面形状を正
方形に近づけることができ、前述した印刷システムに適
用した場合の高精度印刷を実現することが可能となる。
【0009】また、前記構成に加えて、電極部の層数を
n層とするとともに同一層上で隣設する電極線との離間
間隔をPとしたときに、各層上の電極線と直近上部及び
又は下部にある電極線との離間幅をほぼP/n分ずれる
状態に保って各電極部を積層する、という構成も採用す
ることができる。これにより、個々の層における各電極
線の離間間隔が小さくなくても、積層電極総体を幅方向
に見た場合の各電極線の離間間隔を微細なピッチとする
ことができ、且つ、電極線同士の相互接触も有効に回避
可能となる。
【0010】また、本発明に係る電極の形成方法は、基
板上に電極線を形成する電極線形成工程と、前記電極線
及び基板を被覆するモールド工程とを経て複数の電極部
を設けた後、これら電極部を重ね合せて積層する接合工
程を設ける、という手法が採用されている。この際、各
電極部の接合は、適宜な接着剤を介して行うことができ
る。また、この方法の他、基板上に電極線を形成する一
次電極線形成工程と、前記電極線及び基板を被覆する一
次モールド工程とを経て電極部を設けた後、前記一次モ
ールド工程で形成されたモールド部の上に電極線を形成
する二次電極線形成工程と、この電極線及び前記モール
ド部を被覆する二次モールド工程を設け、前記二次電極
線形成工程及び二次モールド工程を重ねて積層する、と
いう手法も採用することにより電極を形成することもで
きる。
【0011】更に、本発明に係る電極ユニットは、電極
線が形成された基板と、前記電極線を外部指令に応じて
駆動する電極駆動回路部と、当該電極駆動回路部に外部
からの駆動指令を取り込むコネクタ部と、前記電極線及
び基板を絶縁材で被覆するモールド部とを備えた電極部
を相互に重ね合わせて形成されている。これにより、既
述の作用効果を有する他、保守等に際しての作業性も良
好となる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。
【0013】[第1の実施の形態]図1には、本発明に
係る電極の第1の実施の形態が示されている。同図にお
いて、電極10は、ガラス、プラスチック若しくはセラ
ミック等からなる基板13と、この基板13の上面に設
けられた電極線14と、この電極線14及び基板13の
上面を被覆するガラス、プラスチック等からなる絶縁材
からなるモールド部15とからなる電極部11と、前記
モールド部15の上面に順次積層された電極線14及び
モールド部15とからなる複数層の電極部11とを備え
て構成されている。
【0014】前記電極線14の両端、すなわち図中紙面
直交方向の両端は、電気的導通が可能となるように露出
されており、その一端側が前述した高速印刷システムに
おける回転ドラムに向けられるように配設される。この
電極線14は、例えば、銅(Cu)、ニッケル(N
i)、Fe−Ni(鉄−ニッケル)またはFe−Ni−
Cr(クロム)等の導電性部材を素材として形成するこ
とができる。また、電極線14は、基板13よりも相対
的に薄膜状に設けられるとともに、同一層上において所
定間隔毎に配設され、且つ、積層方向の各電極線14
は、それらの中心位置が略同一線上になるように配設さ
れ、積層方向に電極線14を密集させて実質的なアスペ
クト比が改善可能となっている。これを更に詳述する
と、本実施の形態においては、各電極線14の幅寸法a
とする一方、積層方向に沿う全電極線14の寸法をbと
し、一の電極線14の厚みをcとしたとき、a:c=2
〜10:1とされる一方、a:bが約1:1の関係に設
定され、これにより、積層方向に同位置にある複数の電
極線14を包括的に捉えた場合の実質的な端面形状が正
方形に近づけられるようになっている。
【0015】前記電極10の形成は、一次電極線形成工
程、一次モールド工程、二次電極線形成工程及び二次モ
ールド工程を経ることによって行われる。すなわち、一
次電極線形成工程は、図2(A)に示されるように、基
板13の上面に銅等からなる導電性良好な材料にて導電
面17を設けておき、これをエッチングの手法を用いて
所定間隔毎に電極線14が形成される工程である(図2
(B)参照)。この際、エッチングに代えて印刷により
電極線14を形成するようにしてもよい。一次モールド
工程は、図2(C)に示されるように、基板13及び電
極線14の上面にモールド部15を設けることによって
電極部11を形成する工程である。二次電極線形成工程
及び二次モールド工程は、前記モールド部15に導電面
を設けてエッチングをした後にモールド部15を設ける
工程である。なお、二次電極線形成工程は、この方法の
他、電極線14を印刷してモールド部15を設ける工程
を順次行う方法、若しくは、電極線14を備えたモール
ド部15を複数形成しておき、これを接着等により順次
積層する方法に代替することもできる。
【0016】[第2の実施の形態]次に、本発明の第2
の実施の形態について図3を参照しながら説明する。図
3において、電極10は、互いに同一の構造を備えた複
数の電極部11を層状となるように重ね合わせ、各接合
面を図示しない接着剤にて単一の構造体となるように設
けることによって構成されている。各電極部11は、第
1の実施の形態と同様に、ガラス若しくはセラミック等
からなる基板13と、この基板13上に配置されるとと
もに、当該基板13よりも相対的に薄膜状に設けられて
所定間隔毎に配設された電極線14と、前記基板13及
び電極線14の上面側にそれぞれ配置されたガラス、プ
ラスチック等の絶縁材からなるモールド部15とを備え
て構成されている。
【0017】前記電極10の形成は、電極線形成工程、
モールド工程及び接合工程を経ることによって行われ
る。すなわち、電極線形成工程は、基板13の上面に銅
等からなる導電性良好な材料にて導電面17を設けてお
き、これをエッチングの手法を用いて所定間隔毎に電極
線14が形成される工程である。この際、エッチングに
代えて印刷により電極線14を形成するようにしてもよ
い。モールド工程は、基板13及び電極線14の上面に
モールド部15を設けることによって電極部11を形成
する工程であり、このようにして形成された複数の電極
部11は、接合工程によって、相互に略平行となるよう
に重ね合わされて積層状に設けられる。この際、同一の
層13における電極線14の離間間隔をPとしてn層分
積層するとしたときに、各層13毎の電極線14の直近
上部及び又は下部位置にある電極線14との離間距離が
P/n分ずれるようにして積層されている。
【0018】従って、このような第2の実施の形態によ
れば、各基板13の電極線14の相互離間間隔が微細で
なくとも、上下方向すなわち厚み方向における電極線1
4間の離間間隔を微細に設定できるようになり、前記印
刷システムへの適用によって、高精度印刷を実現できる
という効果を得る。なお、第2の実施の形態は、単層の
電極部11をずらして積層したが、第1の実施の形態の
ように、ずらさずに積層したものを一つの電極部とし、
これをずらして積層するようにしてもよい。
【0019】[第3の実施の形態]次に、本発明の第3
の実施形態を、図4に基づいて説明する。この実施形態
は、プリント基板21の一端部に第1又は第2の実施形
態における電極10と同等の電極部20Aを、直接装備
し一体化した点に特徴を備えている。
【0020】すなわち、図4において、符号20は電極
ユニットを示す。この電極ユニット20は、電極部20
Aを、その端面を露出させて一端部に装備したプリント
基板21と、このプリント基板21上に配設装備された
電極線14に対する外部からの駆動電流を取り込むコネ
クタ部22と、これら各部を個別動作可能に連結するプ
リント配線23とを備えている。このような構成におい
て、電極部を積層し、電極部のない側すなわちコネクタ
部22側においてはスペーサ24を介して第1の実施の
形態或いは第2の実施の形態のように積層する。
【0021】このような構成とすると、第1又は第2の
実施形態と同等の作用効果を奏する他、電極部20Aと
プリント基板21との接続作業が不要となり、保守等に
際して作業性が良くなるという利点がある。
【0022】[第4の実施の形態]次に、第4の実施の
形態を図5に基づいて説明する。この実施の形態は、信
号処理回路(電極駆動回路部)等を備えたプリント基板
31の一端部に第1又は第2の実施形態における電極1
0を直接装備し一体化した点に特徴を備えている。
【0023】すなわち、図5において、符号30は電極
ユニットを示す。この電極ユニット30は、電極部30
Aを一端部に装備したプリント基板31と、このプリン
ト基板31上に装備された電極線14を外部指令に応じ
て導通駆動するLSI等の電極駆動回路部32と、この
電極駆動回路部32に対する外部からの駆動指令を取り
込むコネクタ33と、これら各部を個別動作可能に連結
するプリント配線34とを備えている。このような構成
において、電極部を積層し、電極部のない側すなわちコ
ネクタ部33側においてはスペーサ35を介して第1の
実施の形態或いは第2の実施の形態のように積層する。
【0024】このような構成においても、第3の実施形
態と同等の作用効果を奏するという利点がある。
【0025】
【発明の効果】以上説明したように、本発明によれば、
複数の電極部を簡易な方法によって重ね合わせることが
できるとともに、電極全体の端面形状に厚みをもたせて
積層された電極線の外形が正方形若しくはこれに近づく
ようになり、印刷システムに好適に用いることが可能と
なる。また、個々の電極部における各電極線の離間間隔
が小さくなくても全体として微細ピッチとなる電極形成
も可能となり、電線を用いた場合の従来の不都合を確実
に解消することができる。
【0026】更に、本発明に係る電極ユニットによれ
ば、電極部とプリント基板との接続作業が不要となり、
保守等に際しての作業性を改善することができる他、電
極駆動回路部等の信号処理回路(LSI)等の保守に際
しての作業性改善を図ることも可能となる。
【図面の簡単な説明】
【図1】 第1の実施形態に係る電極の概略断面図であ
る。
【図2】 第1の実施形態に用いられる電極部の形成工
程を示す説明図である。
【図3】 第2の実施形態に係る電極の概略断面図であ
る。
【図4】 第3の実施形態を示す概略平面図である。
【図5】 第4の実施形態を示す概略平面図である。
【符号の説明】
10・・・電極、11・・・電極部、13・・・基板、
14・・・電極線、15・・・モールド部、22・・・
コネクタ部、32・・・電極駆動回路部、33・・・コ
ネクタ部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 複数の電極線が所定間隔を隔てて形成さ
    れた基板と、前記電極線及び前記基板を絶縁材で被覆す
    るモールド部とを備えた電極部を設け、この電極部を相
    互に複数重ね合せ、若しくは前記電極部に電極線及びこ
    れを被覆するモールド部を順次重ねて単一の積層体とな
    るように構成したことを特徴とする電極。
  2. 【請求項2】 前記電極部の層数をn層とするとともに
    同一層上で隣設する電極線との離間間隔をPとしたとき
    に、各層の電極線と直近上部及び又は下部にある電極線
    との離間幅をほぼP/n分ずれる状態に保って各電極部
    が積層されていることを特徴とする請求項1記載の電
    極。
  3. 【請求項3】 基板上に電極線を形成する電極線形成工
    程と、前記電極線及び基板を被覆するモールド工程とを
    経て複数の電極部を設けた後、これら電極部を重ね合せ
    て積層する接合工程を設けたことを特徴とする電極の形
    成方法。
  4. 【請求項4】 基板上に電極線を形成する一次電極線形
    成工程と、前記電極線及び基板を被覆する一次モールド
    工程とを経て電極部を設けた後、前記一次モールド工程
    で形成されたモールド部の上に電極線を形成する二次電
    極線形成工程と、この電極線及び前記モールド部を被覆
    する二次モールド工程を設け、前記二次電極線形成工程
    及び二次モールド工程を重ねて積層することを特徴とす
    る電極の形成方法。
  5. 【請求項5】 電極線が形成された基板と、前記電極線
    を外部指令に応じて駆動する電極駆動回路部と、当該電
    極駆動回路部に外部からの駆動指令を取り込むコネクタ
    部と、前記電極線及び基板を絶縁材で被覆するモールド
    部とを備えた電極部を相互に重ね合わせて形成したこと
    を特徴とする電極ユニット。
JP13472498A 1998-05-18 1998-05-18 電極とその形成方法及び電極ユニット Pending JPH11320946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13472498A JPH11320946A (ja) 1998-05-18 1998-05-18 電極とその形成方法及び電極ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13472498A JPH11320946A (ja) 1998-05-18 1998-05-18 電極とその形成方法及び電極ユニット

Publications (1)

Publication Number Publication Date
JPH11320946A true JPH11320946A (ja) 1999-11-24

Family

ID=15135127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13472498A Pending JPH11320946A (ja) 1998-05-18 1998-05-18 電極とその形成方法及び電極ユニット

Country Status (1)

Country Link
JP (1) JPH11320946A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6428671B1 (en) 1999-07-13 2002-08-06 Yamaha Corporation Method and apparatus for electro-coagulation printing and electrode control unit
FR2842759A1 (fr) * 2002-07-26 2004-01-30 Suisse Electronique Microtech Tete d'imprimante a haute densite

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6428671B1 (en) 1999-07-13 2002-08-06 Yamaha Corporation Method and apparatus for electro-coagulation printing and electrode control unit
FR2842759A1 (fr) * 2002-07-26 2004-01-30 Suisse Electronique Microtech Tete d'imprimante a haute densite
WO2004011264A1 (fr) * 2002-07-26 2004-02-05 Csem Centre Suisse D'electronique Et De Microtechnique Sa Tete d'imprimante a haute densite

Similar Documents

Publication Publication Date Title
JP2719615B2 (ja) 画像形成要素の製造方法及び情報再生用印刷装置
JPH029642A (ja) サーマルプリントヘッド及びその製造方法
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
JP5952176B2 (ja) サーマルヘッドおよびこれを備えるサーマルプリンタ
JPH11320946A (ja) 電極とその形成方法及び電極ユニット
JP6842576B2 (ja) サーマルプリントヘッド
JP7022239B2 (ja) サーマルプリントヘッド
JP3089095B2 (ja) ジョセフソン素子モジュール
JPH0732630A (ja) サーマルヘッドおよびその製造方法
JP4461641B2 (ja) 積層型チップサーミスタ及びその製造方法
JPH11320945A (ja) 電極とその形成方法及び電極ユニット
JP3824246B2 (ja) サーマルヘッドの製造方法
JPH02185453A (ja) 配線構造体とプリンタ用磁気ヘッド及びそれを用いたプリンタ
JPS635963A (ja) サ−マルヘツド
JP2507318Y2 (ja) サ―マルヘッド
JP2014027222A (ja) 接続構造、およびこの接続構造を備えるサーマルプリンタ
JPH0632364Y2 (ja) 通電転写印字ヘツド
JPH02145354A (ja) サーマルヘッドの製造方法
JPH0632932B2 (ja) サーマルヘッドの製造方法
JPH06270447A (ja) サーマルヘッド
JPH04251759A (ja) シリアル型サーマルヘッド
JPH0634432B2 (ja) 配線回路基板
JPH0615242B2 (ja) サ−マルヘツド
JPS63221053A (ja) 電極ヘツドの製造方法
JPH0210792A (ja) プリント基板