JPH1131928A - デルタシグマ変調増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 高効率な電力増幅器に使用されるデルタシグ
マ変調増幅器においてオーディオ特性を悪化させること
なく高調波成分を除去してチューナ妨害を回避する。 【解決手段】 アナログ信号入力端子１、差分積分器
２、１ビット量子化器３パルス増幅器４、帰還回路７、
チューナの局部発振周波数以上の周波数帯域成分を除去
する高周波除去部９、出力を取り出すローパスフィルタ
５を備えたデルタシグマ変調増幅器を構成する。負帰還
ループの中において、高周波除去部９によってパルス増
幅器４の電力パルス信号の高調波成分が減衰除去した信
号を帰還回路７を介して差分積分器２へ順次帰還し、チ
ューナの局部発振周波数帯域のノイズを抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデルタシグマ変調増
幅器の不要輻射ノイズ対策に関する。特にチューナ妨害
回避のための回路に関する。

【０００２】

【従来の技術】従来、デルタシグマ変調増幅器は特開平
０５−６３４５７号公報に記載されたものが知られてい
る。

【０００３】図３は従来のデルタシグマ変調増幅器のブ
ロック図を示すものであり、１はアナログ信号が順次入
力される入力端子、２は入力されるアナログ信号の音響
信号と順次帰還される帰還信号との差分を積分した差分
積分信号を順次出力する差分積分器、３は差分積分信号
の極性を判定して１ビットのデジタル信号を順次出力す
る１ビット量子化器、４は１ビット量子化器３から順次
出力されるデジタル信号を電力増幅して電力パルス信号
を出力するパルス増幅器、５は電力パルス信号のうちオ
ーディオ帯域の周波数成分のみを通過させるローパスフ
ィルタ、７は電力パルス信号を帰還信号として差分積分
器２へ送出する帰還回路、８は差分積分器２の積分時定
数を決定する時定数制御部である。

【０００４】以上のように構成されたデルタシグマ変調
増幅器について、以下その動作について説明する。

【０００５】まず、差分積分器２は入力端子１から順次
入力される音楽信号等のアナログ入力信号と帰還回路７
から順次帰還される電力パルス信号との差分を積分し、
その結果得られる差分積分信号を順次出力する。

【０００６】この時差分積分器２の積分時定数は時定数
制御部８によって決定され例えば図３に示すような２次
の差分積分器で構成される。

【０００７】次に１ビット量子化器３は順次差分積分器
２から出力される差分積分信号の極性を判定して例えば
極性が正の時は１の値を、負の時は０の値を順次出力す
ることにより１ビットのデジタル信号を得ることができ
る。ここで１ビット量子化器３は例えばコンパレータ、
Ｄ型フリップフロップ等のデバイスで構成される。

【０００８】次にパルス増幅器４は順次入力されるデジ
タル信号を電力増幅して電力パルス信号に変換する。こ
こでパルス増幅器４に用いるデバイスとしては電力パル
ス信号の振幅が電源電圧に対してドロップした面積分が
損失となるため電圧ドロップの小さなパワーＭＯＳＦＥ
Ｔを用いるのが好ましい。

【０００９】ローパスフィルタ５はパルス増幅器４から
供給される電力パルス信号のうちオーディオ周波数帯域
の成分のみを通過させた後に得られるアナログの電力信
号をオーディオ出力信号として出力端子から順次出力す
る。

【００１０】一方、パルス増幅部４から順次出力される
電力パルス信号は帰還回路７を介して順次差分積分器２
の負極側端子へ入力され、順次入力端子１から入力され
るアナログ入力信号との差分を積分されることとなる。
この負帰還ループによって時定数制御部８で決定された
時定数に従った周波数を中心に自励発振を行い、その結
果１ビット量子化器３から出力される１ビットのデジタ
ル信号に含まれるノイズ成分は差分積分器２が２次の積
分器であるため高域周波数に向かって増加するような２
次曲線となりオーディオ周波数帯域のような低周波帯域
のノイズ量を抑制することができる。

【００１１】

【発明が解決しようとする課題】この従来のデルタシグ
マ変調増幅器においては、オーディオ周波数帯域のノイ
ズ量を減らす、即ちＳＮ比や歪率といったオーディオ特
性を良くするために自励発振周波数を十分高く設定する
必要があり、そのため電力パルス信号に含まれる高調波
成分がチューナ等の受信妨害となり、その対策として強
固なシールドケース等を用いるためにコストアップは避
けられなかった。

【００１２】本発明は、オーディオ特性を悪化させるこ
となくチューナの受信妨害となる不要な高周波ノイズを
低減することを目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に本発明にかかるデルタシグマ変調増幅器は、入力端子
から順次入力されるアナログ入力信号と、電力パルス信
号が帰還信号として供給され前記アナログ入力信号と前
記帰還信号との差分を積分した差分積分信号を出力する
差分積分器と、前記差分積分信号の極性を判定してデジ
タル信号を量子化信号として出力する量子化器と、前記
量子化信号を電力増幅して電力パルス信号を出力するパ
ルス増幅器と、前記電力パルス信号のうちチューナの局
部発振周波数帯域以上の周波数成分を除去する高周波除
去部と、前記高周波除去部から出力される電力パルス信
号を帰還信号として前記差分積分器に送出する帰還回路
と、前記高周波除去部に接続され前記電力パルス信号の
うちオーディオ帯域の周波数成分のみを通過させるロー
パスフィルタとを備える。

【００１４】かかる構成により、チューナ妨害の原因と
なる電力パルス信号に含まれる高周波成分が除去された
電力パルス信号が負帰還され、オーディオ特性を悪化さ
せることなくチューナの受信妨害となる電力パルス信号
に含まれる高周波成分のノイズを低減することができ
る。

【００１５】また、上記課題を解決するために本発明に
かかるデルタシグマ変調増幅器は、入力端子から順次入
力されるアナログ入力信号と、電力パルス信号が帰還信
号として供給され前記アナログ入力信号と前記帰還信号
との差分を積分した差分積分信号を出力する差分積分器
と、前記差分積分信号の極性を判定してデジタル信号を
量子化信号として出力する量子化器と、前記量子化信号
を電力増幅して電力パルス信号を出力するパルス増幅器
と、前記電力パルス信号のうちチューナの局部発振周波
数帯域成分の振幅を減衰させ且つ、前記電力パルス信号
の高域周波数帯域における位相を制御する高域位相制御
部と、前記高域位相制御部から出力される電力パルス信
号を帰還信号として前記差分積分器に送出する帰還回路
と、前記高域位相制御部に接続され電力パルス信号のう
ちオーディオ帯域の周波数成分のみを通過させるローパ
スフィルタとを備える。

【００１６】かかる構成により、チューナ妨害の原因と
なる電力パルス信号に含まれる高調波成分が除去され、
高域周波数帯域におけるパルス信号の位相を制御した信
号が負帰還され、高域周波数帯域における位相回りを制
限して自励発振周波数の低下を防ぐことができるので時
定数による調整を行わなくてもオーディオ特性を悪化さ
せることなく高周波成分のノイズを低減できる。

【００１７】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を用いて説明する。

【００１８】（実施形態１）図１は実施形態１にかかる
デルタシグマ変調増幅器のブロック図を示している。図
１において１はアナログ入力信号が順次入力される入力
端子、２は電力パルス信号が帰還信号として供給され前
記アナログ入力信号と帰還信号との差分を積分した差分
積分信号を出力する差分積分器、８は差分積分器２の積
分時定数を決定する時定数制御部、３は差分積分信号の
極性を判定して１ビットのデジタル信号を量子化信号と
して出力する１ビット量子化器、４は量子化信号を電力
増幅して電力パルス信号を出力するパルス増幅器、９は
電力パルス信号のうちチューナの局部発振周波数帯域以
上の周波数成分を除去する高周波除去部、７は高周波除
去部から出力される電力パルス信号を帰還信号として差
分積分器２に送出する帰還回路、５は高周波除去部９に
接続され電力パルス信号のうちオーディオ帯域の周波数
成分のみを通過させるローパスフィルタである。

【００１９】以上のように構成された実施形態１にかか
るデルタシグマ変調増幅器ついて以下その動作を説明す
る。

【００２０】まず差分積分器２は順次入力される音楽信
号等のアナログ入力信号と帰還回路７から順次帰還され
る高周波減衰パルス信号との差分を積分し、その結果得
られる差分積分信号を順次出力する。この時差分積分器
２の積分時定数は時定数制御部８により決定され、例え
ば図１に示す２次の差分積分器で構成される。次に１ビ
ット量子化器３は順次差分積分器２から出力される差分
積分信号の極性を判定して例えば極性が正の時は１の値
を、負の時は０の値を順次出力することにより１ビット
のデジタル信号を出力する。ここで１ビット量子化器３
は例えばコンパレータ、Ｄ型フリップフロップ等のデバ
イスで構成される。

【００２１】次にパルス増幅器４は順次入力されるデジ
タル信号を電力増幅して順次電力パルス信号に変換す
る。ここでパルス増幅器４に用いるデバイスとしては電
力パルス信号の振幅が電源電圧に対してドロップした面
積分が損失となるため高速スイッチング動作が可能で且
つ電圧ドロップの小さなパワーＭＯＳＦＥＴを用いるの
が好ましい。順次出力される電力パルス信号は高周波除
去部９によってチューナの局部発振周波数以上の周波数
成分が除去され、その結果が高周波減衰パルス信号とし
てローパスフィルタ５に順次送出される。この高周波除
去部９はコイルとコンデンサのＬＣ回路で構成され、電
力パルス信号に含まれる高調波成分のうち特にＦＭラジ
オ帯域での妨害が大きいため１００ＭＨｚ付近に設定す
るのが好ましい。またパルス増幅器４とローパスフィル
タ５との実装距離を極力短くして低ノイズ化を図るため
にコイルＬにはフェライトビーズを用いる方がよく、ま
たコンデンサＣは高周波特性の良い無誘導巻きのフィル
ムコンデンサが好ましい。

【００２２】更にローパスフィルタ５はコイルＬ及びコ
ンデンサＣで構成されるパッシブフィルタでありコイル
に用いるコアとしてはノイズの放射を押さえるためトロ
イダル型が良く、更にオーディオ周波数帯域での直線
性、即ち歪率を悪化させないために透磁率μの低いもの
が好ましくその値は２桁以下のものが良い。次に、ロー
パスフィルタ５は高周波減衰パルス信号のうちオーディ
オ周波数帯域の成分のみを通過させた後に得られるアナ
ログ電力信号をオーディオ出力信号として出力端子から
順次出力する。このローパスフィルタのカットオフ周波
数は、フィルタの減衰特性を考慮すると３０ｋＨｚ程度
に設定するのが好ましい。

【００２３】一方、高周波除去部９から順次出力される
高周波減衰パルス信号は帰還回路７を介して順次差分積
分器２の負極側端子へ入力され、順次入力端子から入力
されるアナログ入力信号との差分を積分されることとな
る。

【００２４】（実施形態２）図２は実施形態２にかかる
デルタシグマ変調増幅器のブロック図を示し、図２にお
いて１０は電力パルス信号のうちチューナの局部発振周
波数帯域成分の振幅を減衰させ且つ、前記電力パルス信
号の高域周波数帯域における位相を制御する高域位相制
御部であり、例えば図２ではチョークコイルを用いた例
を示している。その他の構成は実施の形態１と同様であ
る。

【００２５】以上のように構成された本実施形態２にか
かるデルタシグマ変調増幅器について以下その動作を説
明する。

【００２６】まず差分積分器２は順次入力される音楽信
号等のアナログ入力信号と帰還回路７から順次帰還され
る高域位相制御パルス信号との差分を積分し、その結果
得られる差分積分信号を順次出力する。差分積分器２の
積分時定数は時定数制御部８によって決定され、例えば
２次の差分積分器で構成される。

【００２７】次に１ビット量子化器３は実施形態１と同
様に順次差分積分器２から出力される差分積分信号の極
性を判定して例えば極性が正の時は１の値を、負の時は
０の値を順次出力することにより１ビットのデジタル信
号を得ることができる。ここで１ビット量子化器３は例
えばコンパレータ、Ｄ型フリップフロップ等のデバイス
で構成される。次にパルス増幅器４は順次入力されるデ
ジタル信号を電力増幅して順次電力パルス信号に変換す
る。ここでパルス増幅器４に用いるデバイスとしては電
力パルス信号の振幅が電源電圧に対してドロップした面
積分が損失となるため高速スイッチング動作が可能で且
つ電圧ドロップの小さなパワーＭＯＳＦＥＴを用いるの
が好ましい。

【００２８】次に、順次出力される電力パルス信号は高
域位相制御部１０によってチューナの局部発振周波数付
近の周波数成分が減衰され、その結果が高域位相制御パ
ルス信号としてローパスフィルタ５に順次送出される。
この高域位相制御部１０はコイルＬで構成され、電力パ
ルス信号に含まれる高調波成分のうち特に１００ＭＨｚ
付近の周波数成分を減衰させ、且つ高域周波数帯域での
急激な位相回り、即ち位相遅延を小さくできる。またパ
ルス増幅器４とローパスフィルタ５との実装距離を極力
短くして低ノイズ化をするためにコイルＬにはフェライ
トビーズを用いる方が良い。

【００２９】ローパスフィルタ５はコイルＬ及びコンデ
ンサＣで構成されるパッシブフィルタでありコイルに用
いるコアとしてはノイズの放射を押さえるためトロイダ
ル型が良く更にオーディオ周波数帯域での直線性、即ち
歪率を悪化させないために透磁率μの低いものが好まし
くその値は２桁以下のものが良い。

【００３０】次にローパスフィルタ５は高域位相制御パ
ルス信号のうちオーディオ周波数帯域の成分のみを通過
させた後に得られるアナログ電力信号をオーディオ出力
信号として出力端子から順次出力する。このローパスフ
ィルタのカットオフ周波数は、フィルタの減衰特性を考
慮すると３０ｋＨｚ程度に設定するのが好ましい。

【００３１】一方、高域位相制御部１０から順次出力さ
れる高域位相制御パルス信号は帰還回路７を介して順次
差分積分器２の負極側端子へ入力され、順次入力端子か
ら入力されるアナログ入力信号との差分を積分されるこ
ととなる。

【００３２】尚、以上の説明では差分積分器を２次とし
たが多次の積分器であっても構わず、その場合は量子化
器を多ビットに、パルス増幅器も複数個を並列に接続す
れば実現できる。

【００３３】

【発明の効果】本発明によれば、パルス増幅器の電力パ
ルス信号に含まれるチューナの局部発振周波数以上の周
波数帯域成分を高周波除去部によって除去した高周波減
衰パルス信号からローパスフィルタによってオーディオ
帯域の周波数成分のみを取り出すことができ、かつ高周
波除去部が負帰還ループの中にあるためオーディオ特
性、特に歪率を悪化させることなくチューナの受信妨害
を回避することができ、シールド等のノイズ対策にかか
るコストを削減することができる。

【００３４】また本発明によれば、高域位相制御部によ
り高域周波数帯域での位相遅延を生じさせることなくパ
ルス増幅器の電力パルス信号に含まれるチューナの局部
発振周波数帯域成分を減衰させることができ、時定数制
御部によって決定される自励発振周波数の低下を防ぐの
で時定数を再度設定し直す必要がなくなり実装後の調整
の手間を省くことができる。更に高域位相制御部が負帰
還ループの中にあるためオーディオ特性、特に歪率を悪
化させることなくチューナの受信妨害を回避することが
でき、シールド等のノイズ対策にかかるコストを削減す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかるデルタシグマ変
調増幅器のブロック図

【図２】本発明の実施の形態２にかかるデルタシグマ変
調増幅器のブロック図

【図３】従来のデルタシグマ変調増幅器を示すブロック
図

【符号の説明】

１ 入力端子 ２ 差分積分器 ３ １ビット量子化器 ４ パルス増幅器 ５ ローパスフィルタ ６ 出力端子 ７ 帰還回路 ８ 時定数制御部 ９ 高周波除去部 １０ 高域位相制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 アナログ信号入力端子と、電力パルス信
   号が帰還信号として供給され前記アナログ信号と前記帰
   還信号との差分を積分した差分積分信号を出力する差分
   積分器と、前記差分積分信号の極性を判定してデジタル
   信号を量子化信号として出力する量子化器と、前記量子
   化信号を電力増幅して電力パルス信号を出力するパルス
   増幅器と、前記電力パルス信号のうちチューナの局部発
   振周波数帯域以上の周波数成分を除去する高周波除去部
   と、前記高周波除去部から出力される電力パルス信号を
   帰還信号として前記差分積分器に送出する帰還回路と、
   前記高周波除去部に接続され前記電力パルス信号のうち
   オーディオ帯域の周波数成分のみを通過させるローパス
   フィルタとを備えたデルタシグマ変調増幅器。
2. 【請求項２】 アナログ信号入力端子と、電力パルス信
   号が帰還信号として供給され前記アナログ信号と前記帰
   還信号との差分を積分した差分積分信号を出力する差分
   積分器と、前記差分積分信号の極性を判定してデジタル
   信号を量子化信号として出力する量子化器と、前記量子
   化信号を電力増幅して電力パルス信号を出力するパルス
   増幅器と、前記電力パルス信号のうちチューナの局部発
   振周波数帯域成分の振幅を減衰させ且つ、前記電力パル
   ス信号の高域周波数帯域における位相を制御する高域位
   相制御部と、前記高域位相制御部から出力される電力パ
   ルス信号を帰還信号として前記差分積分器に送出する帰
   還回路と、前記高域位相制御部に接続され電力パルス信
   号のうちオーディオ帯域の周波数成分のみを通過させる
   ローパスフィルタとを備えたデルタシグマ変調増幅器。