JPH11313049A - 自営用ｐｈｓ（登録商標）親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路 - Google Patents
自営用ｐｈｓ（登録商標）親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路Info
- Publication number
- JPH11313049A JPH11313049A JP10118789A JP11878998A JPH11313049A JP H11313049 A JPH11313049 A JP H11313049A JP 10118789 A JP10118789 A JP 10118789A JP 11878998 A JP11878998 A JP 11878998A JP H11313049 A JPH11313049 A JP H11313049A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- network
- frequency
- circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13098—Mobile subscriber
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13166—Fault prevention
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13209—ISDN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13214—Clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13305—Transistors, semiconductors in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1332—Logic circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13322—Integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1336—Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13384—Inter-PBX traffic, PBX networks, e.g. corporate networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＩＳＤＮ網に接続されたときに、ＰＨＳ親機
がＰＨＳ子機を見失わないで通信を行うことができるよ
うにする。 【解決手段】 分周回路１０１および分周回路１０２
は、１９．２ＭＨｚのマスタークロックを分周し、分周
比が位相差信号Ｓ10に応じて変化し、同期補正回路とし
て作用する。分周回路３は、ＩＳＤＮ網側から抽出した
クロックＳ6を分周する。分周回路１０１はＩＳＤＮ網
との接続／非接続に関係なく常に動作する。一方、分周
回路１０２および分周回路１０３は、網同期用リセット
解除信号発生回路１０５からの網同期用リセット解除信
号Ｓ7により動作し、その出力クロックＳ8、Ｓ9が位相
比較器１０６の位相比較用入力信号として選択され、位
相比較され、位相差信号Ｓ10が出力される。
がＰＨＳ子機を見失わないで通信を行うことができるよ
うにする。 【解決手段】 分周回路１０１および分周回路１０２
は、１９．２ＭＨｚのマスタークロックを分周し、分周
比が位相差信号Ｓ10に応じて変化し、同期補正回路とし
て作用する。分周回路３は、ＩＳＤＮ網側から抽出した
クロックＳ6を分周する。分周回路１０１はＩＳＤＮ網
との接続／非接続に関係なく常に動作する。一方、分周
回路１０２および分周回路１０３は、網同期用リセット
解除信号発生回路１０５からの網同期用リセット解除信
号Ｓ7により動作し、その出力クロックＳ8、Ｓ9が位相
比較器１０６の位相比較用入力信号として選択され、位
相比較され、位相差信号Ｓ10が出力される。
Description
【０００１】
【発明の属する技術分野】本発明は自営用ＰＨＳ（Pers
onal Handy Phone System)親機システムにおけるＩＳＤ
Ｎ網との同期補正方法および回路に関する。
onal Handy Phone System)親機システムにおけるＩＳＤ
Ｎ網との同期補正方法および回路に関する。
【０００２】
【従来の技術】自営用ＰＨＳ親機システムが、ＩＳＤＮ
網と接続される場合がある。ＩＳＤＮ網に接続されてい
ないときは、自走でスーパーフレーム（親機が子機を捕
まえるための信号）を送信しなければならない。また、
ＩＳＤＮ網に接続されるときは、網からクロックを抽出
して網側とエアー（ＰＨＳ親機とＰＨＳ子機間の無線区
間）側との同期をとり、網側のタイミングでスーパーフ
レームを送信しなければならない。このとき、ＩＳＤＮ
網に接続された瞬間に網側のタイミングへ同期を合わせ
込みにいってはならない。家庭におけるＩＳＤＮ回線を
使用した通話では、一般には通話時のみＩＳＤＮ網に接
続され、通話が終了するとＩＳＤＮ網との接続が解除さ
れる形態をとる。すなわち、通話が終了すると、ＩＳＤ
Ｎ網からのクロックは抽出されなくなるので、網側と同
期がとれなくなり、通話するときは、再び網側との同期
をとり直さなければならない。
網と接続される場合がある。ＩＳＤＮ網に接続されてい
ないときは、自走でスーパーフレーム（親機が子機を捕
まえるための信号）を送信しなければならない。また、
ＩＳＤＮ網に接続されるときは、網からクロックを抽出
して網側とエアー（ＰＨＳ親機とＰＨＳ子機間の無線区
間）側との同期をとり、網側のタイミングでスーパーフ
レームを送信しなければならない。このとき、ＩＳＤＮ
網に接続された瞬間に網側のタイミングへ同期を合わせ
込みにいってはならない。家庭におけるＩＳＤＮ回線を
使用した通話では、一般には通話時のみＩＳＤＮ網に接
続され、通話が終了するとＩＳＤＮ網との接続が解除さ
れる形態をとる。すなわち、通話が終了すると、ＩＳＤ
Ｎ網からのクロックは抽出されなくなるので、網側と同
期がとれなくなり、通話するときは、再び網側との同期
をとり直さなければならない。
【０００３】
【発明が解決しようとする課題】従来技術は、図６に示
すシステムで構成される。図６のシステムでは、網側の
クロックと、分周回路補正回路２０２から出力されたエ
アー側のクロックを位相比較器２０１で位相比較を行う
ので、ＩＳＤＮ網に接続された瞬間に、網側へ同期を合
わせ込みにいってしまう。ＩＳＤＮ網に接続された瞬間
に、網側へ同期が合わせ込まれると、ＰＨＳ親機はＰＨ
Ｓ子機を見失ってしまい、親機と子機との間で通信が行
えなくってしまう問題が生じる。公衆用の親機では、時
定数の長いＰＬＬ（Phase Locked Loop)を使用して、こ
の問題を解決している。しかし自営用のように、ＩＳＤ
Ｎ網との接続／接続解除を頻繁に繰り返し、接続後すぐ
に通信を始める場合には、時定数の長いＰＬＬを使用す
ることは、適さない。
すシステムで構成される。図６のシステムでは、網側の
クロックと、分周回路補正回路２０２から出力されたエ
アー側のクロックを位相比較器２０１で位相比較を行う
ので、ＩＳＤＮ網に接続された瞬間に、網側へ同期を合
わせ込みにいってしまう。ＩＳＤＮ網に接続された瞬間
に、網側へ同期が合わせ込まれると、ＰＨＳ親機はＰＨ
Ｓ子機を見失ってしまい、親機と子機との間で通信が行
えなくってしまう問題が生じる。公衆用の親機では、時
定数の長いＰＬＬ（Phase Locked Loop)を使用して、こ
の問題を解決している。しかし自営用のように、ＩＳＤ
Ｎ網との接続／接続解除を頻繁に繰り返し、接続後すぐ
に通信を始める場合には、時定数の長いＰＬＬを使用す
ることは、適さない。
【０００４】本発明の目的は、以上の問題を解決する自
営用ＰＨＳ親機システムでのＩＳＤＮ網とのクロック同
期補正方法および回路を提供することである。
営用ＰＨＳ親機システムでのＩＳＤＮ網とのクロック同
期補正方法および回路を提供することである。
【０００５】
【課題を解決するための手段】本発明の自営用ＰＨＳ親
機システムにおけるＩＳＤＮ網とのクロック同期補正方
法は、エアー側とＩＳＤＮ網との同期がとれた状態から
クロック同期補正を開始する。
機システムにおけるＩＳＤＮ網とのクロック同期補正方
法は、エアー側とＩＳＤＮ網との同期がとれた状態から
クロック同期補正を開始する。
【０００６】また、本発明の、自営ＰＨＳ親機システム
におけるＩＳＤＮ網との同期補正回路は、ＩＳＤＮ網と
の接続／非接続に関係なく動作し、システムのマスター
クロックを分周し、エアー用クロックとして出力し、分
周比が位相差信号に応じて変化する第１の分周回路と、
網同期用リセット解除信号により前記マスタークロック
を分周し、分周比が前記位相差信号に応じて変化する第
２の分周回路と、網同期補正許可信号を発生する網同期
補正許可信号発生手段と、前記網同期補正許可信号が出
力された後ＩＳＤＮ網側からクロックが抽出されると、
マスタークロックに同期して前記網同期用リセット解除
信号を出力する網同期用リセット解除信号発生手段と、
前記網同期用リセット解除信号が出力されると、ＩＳＤ
Ｎ網側から抽出されたクロックを分周する第３の分周回
路と、前記網同期補正許可信号が出力されると、前記第
２の分周回路の出力クロックと前記第３の分周回路の出
力クロックの位相差を検出し、前記位相差信号として出
力する位相比較器を有する。
におけるＩＳＤＮ網との同期補正回路は、ＩＳＤＮ網と
の接続／非接続に関係なく動作し、システムのマスター
クロックを分周し、エアー用クロックとして出力し、分
周比が位相差信号に応じて変化する第１の分周回路と、
網同期用リセット解除信号により前記マスタークロック
を分周し、分周比が前記位相差信号に応じて変化する第
２の分周回路と、網同期補正許可信号を発生する網同期
補正許可信号発生手段と、前記網同期補正許可信号が出
力された後ＩＳＤＮ網側からクロックが抽出されると、
マスタークロックに同期して前記網同期用リセット解除
信号を出力する網同期用リセット解除信号発生手段と、
前記網同期用リセット解除信号が出力されると、ＩＳＤ
Ｎ網側から抽出されたクロックを分周する第３の分周回
路と、前記網同期補正許可信号が出力されると、前記第
２の分周回路の出力クロックと前記第３の分周回路の出
力クロックの位相差を検出し、前記位相差信号として出
力する位相比較器を有する。
【０００７】自営用ＰＨＳ親機システムのように、通話
時のみＩＳＤＮ網に接続する場合において、エアー側と
ＩＳＤＮ網側との同期がとれた状態から、クロックの同
期補正を開始するので、ＩＳＤＮ網に接続したときに、
ＰＨＳ親機がＰＨＳ子機を見失わないで通信を行うこと
ができる。
時のみＩＳＤＮ網に接続する場合において、エアー側と
ＩＳＤＮ網側との同期がとれた状態から、クロックの同
期補正を開始するので、ＩＳＤＮ網に接続したときに、
ＰＨＳ親機がＰＨＳ子機を見失わないで通信を行うこと
ができる。
【０００８】その理由は、ＩＳＤＮ網に接続し、クロッ
ク同期補正を許可したときに、同期補正を行うための位
相比較用クロックを発生する回路が、同じタイミングで
分周動作を開始するからである。
ク同期補正を許可したときに、同期補正を行うための位
相比較用クロックを発生する回路が、同じタイミングで
分周動作を開始するからである。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１０】図１を参照すると、本発明の第１の実施形
態のクロック同期補正回路は分周回路１０１，１０２，
１０３と内部レジスタ１０４と網同期用リセット解除信
号発生回路１０５と位相比較器１０６とスイッチ１０
７，１０８で構成されている。
態のクロック同期補正回路は分周回路１０１，１０２，
１０３と内部レジスタ１０４と網同期用リセット解除信
号発生回路１０５と位相比較器１０６とスイッチ１０
７，１０８で構成されている。
【００１１】分周回路１０１と１０２は、システムに内
蔵されている発振器（図示せず）からの１９．２ＭＨｚ
の基本クロック（以下、マスタークロックと称する）を
分周する分周回路である。分周回路１０１はＩＳＤＮ網
との接続／非接続に関係なく分周動作を行い、エアー側
へ３．８４ＭＨｚのクロックＳ2を出力する。分周回路
１０２はＩＳＤＮ網接続時の網同期補正許可時のみ分周
動作を行う。分周回路１０３はＩＳＤＮ網接続時に網側
から抽出されるクロックＳ6を分周する。内部レジスタ
１０４はＩＳＤＮ網に接続され、網同期補正が許可に設
定されると、網同期補正許可信号Ｓ3 を発生する。網同
期補正許可信号Ｓ3 が出力されると、スイッチ１０７，
１０８がオンし、位相比較器１０６は位相比較用クロッ
クとして分周回路１０２と１０３の出力クロックＳ8，
Ｓ9を入力する。網同期用リセット解除信号発生回路１
０５は網同期補正許可信号Ｓ3 を入力すると、ＩＳＤＮ
網側クロックＳ6 に同期して網同期用リセット解除信号
Ｓ7を発生する。分周回路１０２，１０３は網同期用リ
セット信号Ｓ7 によりリセットが解除され、共に２００
Ｈｚの周波数のクロックＳ8、Ｓ9を出力する。位相比較
器１０６は入力された位相比較用クロックＳ8とＳ9の位
相差を検出し、検出結果を位相差信号Ｓ10として出力す
る。分周回路１０１，１０２は検出された位相差信号Ｓ
10に応じて分周比が変化し、つまり位相比較結果が“遅
れ”の場合、分周比を減じ、位相比較結果が“進み”の
場合分周比を増やす同期補正回路として作用する。
蔵されている発振器（図示せず）からの１９．２ＭＨｚ
の基本クロック（以下、マスタークロックと称する）を
分周する分周回路である。分周回路１０１はＩＳＤＮ網
との接続／非接続に関係なく分周動作を行い、エアー側
へ３．８４ＭＨｚのクロックＳ2を出力する。分周回路
１０２はＩＳＤＮ網接続時の網同期補正許可時のみ分周
動作を行う。分周回路１０３はＩＳＤＮ網接続時に網側
から抽出されるクロックＳ6を分周する。内部レジスタ
１０４はＩＳＤＮ網に接続され、網同期補正が許可に設
定されると、網同期補正許可信号Ｓ3 を発生する。網同
期補正許可信号Ｓ3 が出力されると、スイッチ１０７，
１０８がオンし、位相比較器１０６は位相比較用クロッ
クとして分周回路１０２と１０３の出力クロックＳ8，
Ｓ9を入力する。網同期用リセット解除信号発生回路１
０５は網同期補正許可信号Ｓ3 を入力すると、ＩＳＤＮ
網側クロックＳ6 に同期して網同期用リセット解除信号
Ｓ7を発生する。分周回路１０２，１０３は網同期用リ
セット信号Ｓ7 によりリセットが解除され、共に２００
Ｈｚの周波数のクロックＳ8、Ｓ9を出力する。位相比較
器１０６は入力された位相比較用クロックＳ8とＳ9の位
相差を検出し、検出結果を位相差信号Ｓ10として出力す
る。分周回路１０１，１０２は検出された位相差信号Ｓ
10に応じて分周比が変化し、つまり位相比較結果が“遅
れ”の場合、分周比を減じ、位相比較結果が“進み”の
場合分周比を増やす同期補正回路として作用する。
【００１２】図２は本発明の第２の実施形態のクロック
同期補正回路の回路図である。
同期補正回路の回路図である。
【００１３】分周回路１０２は、マスタークロックＳ1
を分周し、３．８４ＭＨｚのクロックを発生する分周回
路１０２ａと、３．８４ＭＨｚのクロックを１９２００
分周し、２００Ｈｚのクロックを発生する分周回路１０
２ｂで構成される。分周回路１０２ａの分周比は位相差
信号Ｓ10 に応じて変化する。分周回路１０２ｂは３．
８４ＭＨｚのクロックを分周回路１０３の出力クロック
Ｓ7と同一周波数に分周する回路である。分周回路１０
３は、図３に示すように、カウンタ１０３ａとデコーダ
１０３ｂとＦＦ１０３ｃで構成されている。カウンタ１
０３ａはＩＳＤＮ網側同期クロックＳ6 を０〜９５９ま
でカウントする９６０進カウンタである。本実施形態に
おいては、ＦＦ１０７から出力される、ＩＳＤＮ側非周
期クロックＳ5をマスタークロックＳ1に同期させたＩＳ
ＤＮ網側同期クロックＳ6 の周波数として、８ＫＨｚ，
６４ＫＨｚ，１９２ＫＨｚを想定している。デコーダ１
０３ｂは内部レジスタ１０４からの分周比信号Ｓ4 に応
じて、カウント値を２００Ｈｚのクロックにデコードす
る。デコードされた信号はＦＦ１０３ｂによって、マス
タークロックＳ1 の立ち上がりに同期した２００Ｈｚの
クロックＳ7として出力される。網同期用リセット解除
信号発生回路１０５はフリップフロップ１０５ａのみで
構成され、網同期補正許可信号Ｓ3 を、ＦＦ１０９から
出力されるＩＳＤＮ網側同期クロックＳ6 に同期させ、
網同期用リセット解除信号Ｓ6 として出力する。
を分周し、３．８４ＭＨｚのクロックを発生する分周回
路１０２ａと、３．８４ＭＨｚのクロックを１９２００
分周し、２００Ｈｚのクロックを発生する分周回路１０
２ｂで構成される。分周回路１０２ａの分周比は位相差
信号Ｓ10 に応じて変化する。分周回路１０２ｂは３．
８４ＭＨｚのクロックを分周回路１０３の出力クロック
Ｓ7と同一周波数に分周する回路である。分周回路１０
３は、図３に示すように、カウンタ１０３ａとデコーダ
１０３ｂとＦＦ１０３ｃで構成されている。カウンタ１
０３ａはＩＳＤＮ網側同期クロックＳ6 を０〜９５９ま
でカウントする９６０進カウンタである。本実施形態に
おいては、ＦＦ１０７から出力される、ＩＳＤＮ側非周
期クロックＳ5をマスタークロックＳ1に同期させたＩＳ
ＤＮ網側同期クロックＳ6 の周波数として、８ＫＨｚ，
６４ＫＨｚ，１９２ＫＨｚを想定している。デコーダ１
０３ｂは内部レジスタ１０４からの分周比信号Ｓ4 に応
じて、カウント値を２００Ｈｚのクロックにデコードす
る。デコードされた信号はＦＦ１０３ｂによって、マス
タークロックＳ1 の立ち上がりに同期した２００Ｈｚの
クロックＳ7として出力される。網同期用リセット解除
信号発生回路１０５はフリップフロップ１０５ａのみで
構成され、網同期補正許可信号Ｓ3 を、ＦＦ１０９から
出力されるＩＳＤＮ網側同期クロックＳ6 に同期させ、
網同期用リセット解除信号Ｓ6 として出力する。
【００１４】なお、分周比信号Ｓ4の分周比は、網側と
の接続が解除されるまで変化しない。位相比較器１０６
は位相ずれの検出をマスタークロックＳ1の１クロック
を最小分解能として行い、また位相差信号Ｓ10をエアー
用クロックＳ2に同期して出力するため、位相比較器１
０６にマスタークロックＳ1とエアー用クロックＳ2が入
力されている。また、内部でタイミングエラーが発生し
ないようにするために、分周回路１０３にマスタークロ
ックＳ1が入力されている。
の接続が解除されるまで変化しない。位相比較器１０６
は位相ずれの検出をマスタークロックＳ1の１クロック
を最小分解能として行い、また位相差信号Ｓ10をエアー
用クロックＳ2に同期して出力するため、位相比較器１
０６にマスタークロックＳ1とエアー用クロックＳ2が入
力されている。また、内部でタイミングエラーが発生し
ないようにするために、分周回路１０３にマスタークロ
ックＳ1が入力されている。
【００１５】次に、本実施形態の動作を図３を参照して
説明する。
説明する。
【００１６】図４において、時刻ｔ0 〜ｔ1 の間は網同
期補正は非許可で、網同期用リセット解除信号Ｓ7 はリ
セット状態である。時刻ｔ1 に内部レジスタ１０４に網
同期補正許可が設定され、網同期補正許可信号Ｓ3 が発
生する。また、網同期補正許可信号Ｓ3 の発生と同時
に、分周回路１０２の出力クロックＳ8 、分周回路１０
３の出力クロックＳ9 がそれぞれコントロール用クロッ
ク、リファレンス用クロックとして位相比較器１０６に
入力される。
期補正は非許可で、網同期用リセット解除信号Ｓ7 はリ
セット状態である。時刻ｔ1 に内部レジスタ１０４に網
同期補正許可が設定され、網同期補正許可信号Ｓ3 が発
生する。また、網同期補正許可信号Ｓ3 の発生と同時
に、分周回路１０２の出力クロックＳ8 、分周回路１０
３の出力クロックＳ9 がそれぞれコントロール用クロッ
ク、リファレンス用クロックとして位相比較器１０６に
入力される。
【００１７】時刻ｔ2 にＩＳＤＮ網側同期クロックＳ6
がＦＦ１０９から出力されると、網同期用リセット解除
信号発生回路１０５から網同期用リセット解除信号Ｓ7
が出力され、網同期 がリセット解除される。網同期リ
セットが解除されると、分周回路１０２と１０３は時刻
ｔ3 に共に立ち上がり、２００ＨｚのクロックＳ8 ，Ｓ
9 を出力する、位相比較器１０６はクロックＳ8 とＳ9
の位相比較を行うが、クロックＳ8 とＳ9 が時刻ｔ3 に
同時に立ち上がるので、エアー側と網側の位相差はな
い。したがって、エアー側と網側とが同期がとれた状態
からクロック同期補正が開始される。
がＦＦ１０９から出力されると、網同期用リセット解除
信号発生回路１０５から網同期用リセット解除信号Ｓ7
が出力され、網同期 がリセット解除される。網同期リ
セットが解除されると、分周回路１０２と１０３は時刻
ｔ3 に共に立ち上がり、２００ＨｚのクロックＳ8 ，Ｓ
9 を出力する、位相比較器１０６はクロックＳ8 とＳ9
の位相比較を行うが、クロックＳ8 とＳ9 が時刻ｔ3 に
同時に立ち上がるので、エアー側と網側の位相差はな
い。したがって、エアー側と網側とが同期がとれた状態
からクロック同期補正が開始される。
【００１８】図５を参照すると、本発明の他の実施形態
の周期補正回路では、分周回路１０２は、分周回路１０
２ｃのみで構成され、必要とする周波数のクロックの発
生を実現している。この実施形態では、分周回路１０２
ｃは、位相比較器１０６が出力する位相差信号Ｓ10に応
じて分周比が変化し、かつ必要とする周波数のクロック
を出力する。これにより、回路構成が簡単になる。
の周期補正回路では、分周回路１０２は、分周回路１０
２ｃのみで構成され、必要とする周波数のクロックの発
生を実現している。この実施形態では、分周回路１０２
ｃは、位相比較器１０６が出力する位相差信号Ｓ10に応
じて分周比が変化し、かつ必要とする周波数のクロック
を出力する。これにより、回路構成が簡単になる。
【００１９】また、他の実施形態としては、位相比較を
行うクロックの周波数を１．６ＫＨｚ（６２５μｓ、１
スロット１周期）にすることにより、クロック同期補正
を行う周期を短縮することができる。
行うクロックの周波数を１．６ＫＨｚ（６２５μｓ、１
スロット１周期）にすることにより、クロック同期補正
を行う周期を短縮することができる。
【００２０】
【発明の効果】以上説明したように、本発明は、下記の
ような効果がある。 １） 自営用ＰＨＳ親機システムのように、通話時のみ
ＩＳＤＮ網に接続する場合において、エアー側とＩＳＤ
Ｎ網側との同期がとれた状態から、同期補正を開始する
ので、ＩＳＤＮ網に接続したときに、ＰＨＳ親機がＰＨ
Ｓ子機を見失わないで通信を行うことができる。 ２） 短時間でエアー側と網側との同期がとれるので、
自営用ＰＨＳ親機のように、短時間でＩＳＤＮ網と接
続、非接続を繰り返す場合に有効である。
ような効果がある。 １） 自営用ＰＨＳ親機システムのように、通話時のみ
ＩＳＤＮ網に接続する場合において、エアー側とＩＳＤ
Ｎ網側との同期がとれた状態から、同期補正を開始する
ので、ＩＳＤＮ網に接続したときに、ＰＨＳ親機がＰＨ
Ｓ子機を見失わないで通信を行うことができる。 ２） 短時間でエアー側と網側との同期がとれるので、
自営用ＰＨＳ親機のように、短時間でＩＳＤＮ網と接
続、非接続を繰り返す場合に有効である。
【図１】本発明の一実施形態の同期補正回路の回路図で
ある。
ある。
【図２】本発明の他の実施形態の同期補正回路の回路図
である。
である。
【図３】分周回路１０３の回路図である。
【図４】図２の実施形態のタイミングチャートである。
【図５】本発明のさらに他の実施形態の同期補正回路の
回路図である。
回路図である。
【図６】従来例の回路図である。
１０１，１０２，１０３，１０２ａ，１０２ｂ，１０２
ｃ 分周回路 １０４ 内部レジスタ １０５ 網同期用リセット解除信号発生回路 １０６ 位相比較器 １０７ ＦＦ １０３ａ カウンタ １０３ｂ デコーダ １０３ｃ ＦＦ Ｓ1 マスタークロック Ｓ2 エアー用クロック Ｓ3 網同期補正許可信号 Ｓ4 分周比信号 Ｓ5 ＩＳＤＮ網側非同期クロック Ｓ6 ＩＳＤＮ網側同期クロック Ｓ7 網同期用リセット解除信号 Ｓ8 ，Ｓ9 出力クロック Ｓ10 位相差信号
ｃ 分周回路 １０４ 内部レジスタ １０５ 網同期用リセット解除信号発生回路 １０６ 位相比較器 １０７ ＦＦ １０３ａ カウンタ １０３ｂ デコーダ １０３ｃ ＦＦ Ｓ1 マスタークロック Ｓ2 エアー用クロック Ｓ3 網同期補正許可信号 Ｓ4 分周比信号 Ｓ5 ＩＳＤＮ網側非同期クロック Ｓ6 ＩＳＤＮ網側同期クロック Ｓ7 網同期用リセット解除信号 Ｓ8 ，Ｓ9 出力クロック Ｓ10 位相差信号
Claims (5)
- 【請求項１】 自営用ＰＨＳ親機システムにおけるＩＳ
ＤＮ網とのクロック同期補正方法において、エアー側と
ＩＳＤＮ網側との同期がとれた状態からクロック同期補
正を開始することを特徴とする、自営用ＰＨＳ親機シス
テムにおけるＩＳＤＮ網とのクロック同期補正方法。 - 【請求項２】 自営用ＰＨＳ親機システムにおけるＩＳ
ＤＮ網とのクロック同期補正回路であって、 ＩＳＤＮ網との接続／非接続に関係なく動作し、システ
ムのマスタークロックを分周し、エアー用クロックとし
て出力し、分周比が位相差信号に応じて変化する第１の
分周回路と、 網同期用リセット解除信号により前記マスタークロック
を分周し、分周比が前記位相差信号に応じて変化する第
２の分周回路と、 網同期補正許可信号を発生する網同期補正許可信号発生
手段と、 前記網同期補正許可信号が出力された後ＩＳＤＮ網側か
らクロックが抽出されると、前記マスタークロックに同
期して前記網同期用リセット解除信号を出力する網同期
用リセット解除信号発生手段と、 前記網同期用リセット解除信号が出力されると、ＩＳＤ
Ｎ網側から抽出されたクロックを分周する第３の分周回
路と、 前記網同期補正許可信号が出力されると、前記第２の分
周回路の出力クロックと前記第３の分周回路の出力クロ
ックの位相差を検出し、前記位相差信号として出力する
位相比較器を有するクロック同期補正回路。 - 【請求項３】 前記第２の分周回路は、前記マスターク
ロックを分周し、分周比が前記位相差信号に応じて変化
する分周回路と、該分周回路出力クロックを分周し、前
記第３の分周回路の出力クロックと同一周波数に分周す
る分周回路により構成される、請求項２記載の回路。 - 【請求項４】 前記第３の分周回路は、ＩＳＤＮ網から
抽出されたクロックをカウントするカウンタと、入力さ
れる分周比信号に応じて、前記カウンタのカウント値を
所定の周波数のクロックにデコードするデコーダと、前
記デコーダのデコード値を前記マスタークロックに同期
して出力するフリップフロップにより構成される、請求
項２または３記載の回路。 - 【請求項５】 前記位相比較器に入力されるクロックの
周波数が６２５（μｓ）×ｎ（ｎは自然数）である、請
求項２から４のいずれか１項記載の回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10118789A JP2912347B1 (ja) | 1998-04-28 | 1998-04-28 | 自営用ｐｈｓ親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路 |
| US09/300,440 US6556592B1 (en) | 1998-04-28 | 1999-04-28 | Correction method for clock synchronization with ISDN in cell station for use in private-network-use PHS and a circuit therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10118789A JP2912347B1 (ja) | 1998-04-28 | 1998-04-28 | 自営用ｐｈｓ親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2912347B1 JP2912347B1 (ja) | 1999-06-28 |
| JPH11313049A true JPH11313049A (ja) | 1999-11-09 |
Family
ID=14745143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10118789A Expired - Lifetime JP2912347B1 (ja) | 1998-04-28 | 1998-04-28 | 自営用ｐｈｓ親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6556592B1 (ja) |
| JP (1) | JP2912347B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3689591B2 (ja) * | 1999-06-08 | 2005-08-31 | キヤノン株式会社 | 無線通信装置 |
| JP4347746B2 (ja) * | 2004-05-26 | 2009-10-21 | Ｏｋｉセミコンダクタ株式会社 | 同期補正回路 |
| EP2051431B1 (en) * | 2007-10-19 | 2012-09-26 | Nokia Siemens Networks Oy | Method and device for transmitting or receiving a clock signal and communication system comprising such device |
| EP2053774B1 (en) | 2007-10-23 | 2013-05-08 | Nokia Siemens Networks Oy | Method and device for data processing and communication system comprising such device |
| KR20100025745A (ko) * | 2008-08-28 | 2010-03-10 | 삼성전자주식회사 | 신호 처리 장치 및 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3976362B2 (ja) * | 1996-10-16 | 2007-09-19 | ローム株式会社 | 移動体通信の受信回路 |
| US4860285A (en) * | 1987-10-21 | 1989-08-22 | Advanced Micro Devices, Inc. | Master/slave synchronizer |
| US5384806A (en) * | 1991-09-23 | 1995-01-24 | At&T Bell Laboratories | Modem with time-invariant echo path |
| US5978369A (en) * | 1995-09-08 | 1999-11-02 | Vlsi Technology, Inc. | Efficient generation within a remote base station of a synchronization signal for a cordless communication system |
| US6154508A (en) * | 1998-03-23 | 2000-11-28 | Vlsi Technology, Inc. | Method and system for rapidly achieving synchronization between digital communications systems |
-
1998
- 1998-04-28 JP JP10118789A patent/JP2912347B1/ja not_active Expired - Lifetime
-
1999
- 1999-04-28 US US09/300,440 patent/US6556592B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2912347B1 (ja) | 1999-06-28 |
| US6556592B1 (en) | 2003-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3253630B2 (ja) | 位相ロックループのための位相同期回路 | |
| JP2000151539A (ja) | データ伝送装置 | |
| JP2912347B1 (ja) | 自営用ｐｈｓ親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路 | |
| JP2003333022A (ja) | 移動無線通信装置及び動作方法 | |
| US7714631B2 (en) | Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources | |
| JP3976362B2 (ja) | 移動体通信の受信回路 | |
| JP3151829B2 (ja) | デジタル位相ロック・ループ | |
| JPH03195144A (ja) | リング型ローカルエリアネットワークのクロック同期装置 | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPH05300008A (ja) | Ｐｌｌ回路 | |
| JP3357174B2 (ja) | 非同期クロック間フレーム同期回路 | |
| JPH1098459A (ja) | クロック同期方式 | |
| KR20010008836A (ko) | 이동통신시스템의 위상비교기를 이용한 클럭 동기장치 | |
| KR0185871B1 (ko) | 디지탈 전전자교환기의 디지탈 프로세서 위상동기장치 | |
| JP2628564B2 (ja) | 位相固定ループ回路及び信号送受信装置 | |
| JPH08265150A (ja) | 位相同期発振回路 | |
| JP2001285177A (ja) | 無線電話システムの基地局、無線電話システム | |
| JP2669689B2 (ja) | 高速フレーム同期回路 | |
| JP3424415B2 (ja) | 移相回路 | |
| JPH09261194A (ja) | クロック同期方式 | |
| JPH04127737A (ja) | クロック信号発生回路 | |
| JPH10206570A (ja) | 時刻同期システム | |
| WO1997023049A1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JPH07306243A (ja) | 半導体試験装置用デバイス同期装置及びその同期方法 | |
| JP2001007805A (ja) | 通信システム内線延長方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |