JPH11312933A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPH11312933A JPH11312933A JP10116497A JP11649798A JPH11312933A JP H11312933 A JPH11312933 A JP H11312933A JP 10116497 A JP10116497 A JP 10116497A JP 11649798 A JP11649798 A JP 11649798A JP H11312933 A JPH11312933 A JP H11312933A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- transistors
- signal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 低出力時の効率を悪化させることなく、且つ
小型化を実現することができる電力増幅器を提供するこ
とである。 【解決手段】 静特性の異なる複数のトランジスタを並
列に接続し、前記複数のトランジスタによって電力増幅
を行うように電力増幅器を構成した。
小型化を実現することができる電力増幅器を提供するこ
とである。 【解決手段】 静特性の異なる複数のトランジスタを並
列に接続し、前記複数のトランジスタによって電力増幅
を行うように電力増幅器を構成した。
Description
【０００１】
【発明の属する技術分野】本発明は電力増幅器に関す
る。
る。
【０００２】
【従来の技術】一般に、たとえば無線機から無線信号を
送信する際には、電力増幅器によって送信信号を増幅し
所望の強さの電力で出力する。このような電力増幅器で
は、消費電力の低減や高効率化が望まれる。
送信する際には、電力増幅器によって送信信号を増幅し
所望の強さの電力で出力する。このような電力増幅器で
は、消費電力の低減や高効率化が望まれる。
【０００３】従来の低消費電力化を図る増幅器として
は、特開平１−１１７４０５号公報に開示される演算増
幅器や、特開平５−２４３８６２号公報に開示されるＦ
ＥＴ増幅回路や、特開平７−２０２５９５号公報に開示
されるインバータ型増幅器等がある。
は、特開平１−１１７４０５号公報に開示される演算増
幅器や、特開平５−２４３８６２号公報に開示されるＦ
ＥＴ増幅回路や、特開平７−２０２５９５号公報に開示
されるインバータ型増幅器等がある。
【０００４】ところで、従来の電力増幅器の出力を連続
的に可変にするような使い方においては、出力をさげる
ためには一般にはバイアスを浅くすることによって、す
なわち具体的にはバイポーラトランジスタの場合ベース
の電圧を下げることによって対応する。
的に可変にするような使い方においては、出力をさげる
ためには一般にはバイアスを浅くすることによって、す
なわち具体的にはバイポーラトランジスタの場合ベース
の電圧を下げることによって対応する。
【０００５】しかし、このようにベースの電圧を下げる
と電力増幅器の効率が悪化してしまう。そこで、コレク
タ電圧を調整することによって、効率を改善することが
考えられる。
と電力増幅器の効率が悪化してしまう。そこで、コレク
タ電圧を調整することによって、効率を改善することが
考えられる。
【０００６】
【発明が解決しようとする課題】ところが、コレクタ電
圧を調整する場合、ゲートの電圧を調整する場合と比較
して大きな電流が必要であり、その電力増幅器の最大電
力時における消費電力を考えると、かなり大きなサイズ
のパワーデバイスを用いる必要がある。
圧を調整する場合、ゲートの電圧を調整する場合と比較
して大きな電流が必要であり、その電力増幅器の最大電
力時における消費電力を考えると、かなり大きなサイズ
のパワーデバイスを用いる必要がある。
【０００７】したがって、電力増幅器を用いる装置が極
端に大型化してしまい、携帯電話機などの小型化が望ま
れスペースの限られた装置に適用する場合には、大変に
不利になってしまう。
端に大型化してしまい、携帯電話機などの小型化が望ま
れスペースの限られた装置に適用する場合には、大変に
不利になってしまう。
【０００８】本発明は上記の点にかんがみてなされたも
ので、低出力時の効率を悪化させることなく、且つ小型
化を実現することができる電力増幅器を提供することを
目的とする。
ので、低出力時の効率を悪化させることなく、且つ小型
化を実現することができる電力増幅器を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明は上記の目的を達
成するために、静特性の異なる複数のトランジスタを並
列に接続し、前記複数のトランジスタによって電力増幅
を行うように電力増幅器を構成した。
成するために、静特性の異なる複数のトランジスタを並
列に接続し、前記複数のトランジスタによって電力増幅
を行うように電力増幅器を構成した。
【００１０】また、請求項１に記載の電力増幅器におい
て、前記静特性としてピンチオフ電圧を用いた。
て、前記静特性としてピンチオフ電圧を用いた。
【００１１】また、電力増幅を行う複数のトランジスタ
を並列に接続し、該トランジスタごとにピンチオフ電圧
を異ならせることによって、前記並列に接続した複数の
トランジスタに印加するバイアスを下げたときに前記複
数のトランジスタのうち所定のトランジスタはピンチオ
フしており別のトランジスタは動作状態にあるという状
態になるように電力増幅器を構成した。
を並列に接続し、該トランジスタごとにピンチオフ電圧
を異ならせることによって、前記並列に接続した複数の
トランジスタに印加するバイアスを下げたときに前記複
数のトランジスタのうち所定のトランジスタはピンチオ
フしており別のトランジスタは動作状態にあるという状
態になるように電力増幅器を構成した。
【００１２】また、請求項１、２または３に記載の電力
増幅器において、前記複数のトランジスタを、整合回路
を介して並列に接続して構成した。
増幅器において、前記複数のトランジスタを、整合回路
を介して並列に接続して構成した。
【００１３】また、請求項１、２または３に記載の電力
増幅器において、前記複数のトランジスタのそれぞれ
を、トランジスタの群から構成した。
増幅器において、前記複数のトランジスタのそれぞれ
を、トランジスタの群から構成した。
【００１４】また、請求項５に記載の電力増幅器におい
て、前記トランジスタをＦＥＴで構成した。
て、前記トランジスタをＦＥＴで構成した。
【００１５】また、電力増幅を行う複数のトランジスタ
を並列に接続し、該並列に接続した複数のトランジスタ
のそれぞれを複数のトランジスタから成る群で構成し、
該群ごとにピンチオフ電圧を異ならせることによって、
前記並列に接続した複数のトランジスタに印加するバイ
アスを下げたときに前記複数の群のうち所定の群はピン
チオフしており別の群は動作状態にあるという状態に
し、前記バイアスを下げたときにピンチオフする群のサ
イズを大電力出力時の出力電力をカバーできるサイズに
し、前記バイアスを下げたときに動作状態にある群のサ
イズを小電力出力時の出力電力をカバーできるサイズに
するとともに、前記バイアスを下げたときに動作状態に
ある群が小電力出力時に高効率になるように電力増幅器
を構成した。
を並列に接続し、該並列に接続した複数のトランジスタ
のそれぞれを複数のトランジスタから成る群で構成し、
該群ごとにピンチオフ電圧を異ならせることによって、
前記並列に接続した複数のトランジスタに印加するバイ
アスを下げたときに前記複数の群のうち所定の群はピン
チオフしており別の群は動作状態にあるという状態に
し、前記バイアスを下げたときにピンチオフする群のサ
イズを大電力出力時の出力電力をカバーできるサイズに
し、前記バイアスを下げたときに動作状態にある群のサ
イズを小電力出力時の出力電力をカバーできるサイズに
するとともに、前記バイアスを下げたときに動作状態に
ある群が小電力出力時に高効率になるように電力増幅器
を構成した。
【００１６】また、請求項１、２、３または４に記載の
電力増幅器を無線送信出力を増幅する増幅器として用い
て無線機を構成した。
電力増幅器を無線送信出力を増幅する増幅器として用い
て無線機を構成した。
【００１７】また、請求項１、２、３または４に記載の
電力増幅器を無線送信出力を増幅する増幅器として用い
て携帯電話機を構成した。
電力増幅器を無線送信出力を増幅する増幅器として用い
て携帯電話機を構成した。
【００１８】基地局と無線信号の送受信を行うアンテナ
と、該アンテナに対して送受の分波を行う送受分波器
と、該送受分波器からの受信信号を増幅する第１の増幅
器と、該第１の増幅器の出力をフィルタリングする第１
のフィルタと、所定の周波数の信号を出力する第１のシ
ンセサイザと、前記第１のフィルタの出力と前記第１の
シンセサイザの出力とを合成する第１のミキサと、該第
１のミキサの出力の出力をフィルタリングする第２のフ
ィルタと、該第２のフィルタの出力を増幅する第２の増
幅器と、所定の周波数の信号を出力する第２のシンセサ
イザと、該第２のシンセサイザの出力を用いて前記第２
の増幅器の出力を復調する復調器と、該復調器で復調し
た信号を入力するとともに送受信に関する制御を行うベ
ースバンド処理部と、該ベースバンド処理部に制御され
受信した音声を発するスピーカと、前記ベースバンド処
理部に制御され使用者の音声を集音するマイクと、所定
の周波数の信号を出力する第３のシンセサイザと、該第
３のシンセサイザの出力を用いて前記ベースバンド処理
部からの信号を変調する変調器と、該変調器の出力を増
幅する第３の増幅器と、該第３の増幅器の出力をフィル
タリングする第３のフィルタと、該第３のフィルタの出
力と前記第１のシンセサイザの出力とを合成する第２の
ミキサと、該第２のミキサの出力をフィルタリングする
第４のフィルタと、該第４のフィルタの出力を増幅し前
記送受分波器に対して出力する第４の増幅器と、前記ベ
ースバンド処理部からの第１の増幅率調整信号をアナロ
グ変換し前記第２の増幅器に与えることによって前記第
２の増幅器の増幅率を調整する第１のＤ／Ａ変換器と、
前記ベースバンド処理部からの第２の増幅率調整信号を
アナログ変換し前記第４の増幅器に与えることによって
前記第４の増幅器の増幅率を調整する第２のＤ／Ａ変換
器とを備え、請求項１、２、３または４に記載の電力増
幅器を前記第４の増幅器として用いて携帯電話機を構成
した。
と、該アンテナに対して送受の分波を行う送受分波器
と、該送受分波器からの受信信号を増幅する第１の増幅
器と、該第１の増幅器の出力をフィルタリングする第１
のフィルタと、所定の周波数の信号を出力する第１のシ
ンセサイザと、前記第１のフィルタの出力と前記第１の
シンセサイザの出力とを合成する第１のミキサと、該第
１のミキサの出力の出力をフィルタリングする第２のフ
ィルタと、該第２のフィルタの出力を増幅する第２の増
幅器と、所定の周波数の信号を出力する第２のシンセサ
イザと、該第２のシンセサイザの出力を用いて前記第２
の増幅器の出力を復調する復調器と、該復調器で復調し
た信号を入力するとともに送受信に関する制御を行うベ
ースバンド処理部と、該ベースバンド処理部に制御され
受信した音声を発するスピーカと、前記ベースバンド処
理部に制御され使用者の音声を集音するマイクと、所定
の周波数の信号を出力する第３のシンセサイザと、該第
３のシンセサイザの出力を用いて前記ベースバンド処理
部からの信号を変調する変調器と、該変調器の出力を増
幅する第３の増幅器と、該第３の増幅器の出力をフィル
タリングする第３のフィルタと、該第３のフィルタの出
力と前記第１のシンセサイザの出力とを合成する第２の
ミキサと、該第２のミキサの出力をフィルタリングする
第４のフィルタと、該第４のフィルタの出力を増幅し前
記送受分波器に対して出力する第４の増幅器と、前記ベ
ースバンド処理部からの第１の増幅率調整信号をアナロ
グ変換し前記第２の増幅器に与えることによって前記第
２の増幅器の増幅率を調整する第１のＤ／Ａ変換器と、
前記ベースバンド処理部からの第２の増幅率調整信号を
アナログ変換し前記第４の増幅器に与えることによって
前記第４の増幅器の増幅率を調整する第２のＤ／Ａ変換
器とを備え、請求項１、２、３または４に記載の電力増
幅器を前記第４の増幅器として用いて携帯電話機を構成
した。
【００１９】電力増幅器は同一半導体チップ上に複数の
トランジスタを並列に接続して実現される。その際、各
トランジスタのベース、エミッタ、コレクタ（ＦＥＴの
場合はゲート、ソース、ドレイン）をすべて接続した場
合、直流的な動作点を変えると、すべてのトランジスタ
の動作点が同様に変化する。
トランジスタを並列に接続して実現される。その際、各
トランジスタのベース、エミッタ、コレクタ（ＦＥＴの
場合はゲート、ソース、ドレイン）をすべて接続した場
合、直流的な動作点を変えると、すべてのトランジスタ
の動作点が同様に変化する。
【００２０】そこで、本発明では、並列に接続する複数
のトランジスタのそれぞれをいくつかのトランジスタか
ら成る群で構成し、異なる群については静特性が異なる
もの、望ましくはＦＥＴにおけるピンチオフ電圧が異な
るものとすることにより、バイアスを下げた時に、たと
えばある群はピンチオフ状態になり完全に消費電力が０
になり、別の群は動作状態にある、ということを実現す
る。先にピンチオフする群のトランジスタのサイズを大
きくすることで大電力出力時の出力電力は維持できる
し、また、小電力出力時にピンチオフしない群のトラン
ジスタを低出力時に高効率となるように設計することに
より、低出力時の効率を改善することができる。このよ
うな本発明は、従来あったサイズのトランジスタを従来
あった数だけ作り、さらにサイズの小さい静特性の異な
る複数のトランジスタを追加することによっても実現で
きる。
のトランジスタのそれぞれをいくつかのトランジスタか
ら成る群で構成し、異なる群については静特性が異なる
もの、望ましくはＦＥＴにおけるピンチオフ電圧が異な
るものとすることにより、バイアスを下げた時に、たと
えばある群はピンチオフ状態になり完全に消費電力が０
になり、別の群は動作状態にある、ということを実現す
る。先にピンチオフする群のトランジスタのサイズを大
きくすることで大電力出力時の出力電力は維持できる
し、また、小電力出力時にピンチオフしない群のトラン
ジスタを低出力時に高効率となるように設計することに
より、低出力時の効率を改善することができる。このよ
うな本発明は、従来あったサイズのトランジスタを従来
あった数だけ作り、さらにサイズの小さい静特性の異な
る複数のトランジスタを追加することによっても実現で
きる。
【００２１】このように、本発明では、電力増幅器の出
力を連続に可変にするような使い方において、複雑な制
御を必要とすることなく、不連続点なくしかも低出力時
における効率を改善させることが可能となる。
力を連続に可変にするような使い方において、複雑な制
御を必要とすることなく、不連続点なくしかも低出力時
における効率を改善させることが可能となる。
【００２２】
【発明の実施の形態】以下、本発明の好適な実施の形態
を図面を参照して説明する。
を図面を参照して説明する。
【００２３】図１は、本発明による電力増幅器の第１の
実施の形態の概略ブロック図である。
実施の形態の概略ブロック図である。
【００２４】本実施の形態ではＦＥＴで構成される電力
増幅器について説明する。
増幅器について説明する。
【００２５】図１に示す本実施の形態の電力増幅器１は
トランジスタ２とトランジスタ３とを並列に接続して構
成される。トランジスタ２および３は、それぞれ少なく
とも１つのＦＥＴから構成されている。トランジスタ２
の静特性、好ましくはピンチオフ電圧は、トランジスタ
３の静特性とは異なる。
トランジスタ２とトランジスタ３とを並列に接続して構
成される。トランジスタ２および３は、それぞれ少なく
とも１つのＦＥＴから構成されている。トランジスタ２
の静特性、好ましくはピンチオフ電圧は、トランジスタ
３の静特性とは異なる。
【００２６】図２は、図１に示したトランジスタ２およ
び３の内部構成の一例を示す回路図であり、トランジス
タ２および３がそれぞれ２つずつのＦＥＴから構成され
ている場合の例である。
び３の内部構成の一例を示す回路図であり、トランジス
タ２および３がそれぞれ２つずつのＦＥＴから構成され
ている場合の例である。
【００２７】トランジスタ２内のＦＥＴ２１および２２
は、入出力に対して並列に接続されており、入力側には
入力整合回路２３、出力側には出力整合回路２４が設け
られている。トランジスタ３内も同様の構成になってい
る。
は、入出力に対して並列に接続されており、入力側には
入力整合回路２３、出力側には出力整合回路２４が設け
られている。トランジスタ３内も同様の構成になってい
る。
【００２８】トランジスタ２および３にはＲＦ信号入力
端子４からＲＦ信号が入力され、また、バイアス電圧入
力端子５からバイアス電圧が入力される。トランジスタ
２および３から増幅されて出力されるＲＦ信号はＲＦ信
号出力端子６から出力される。トランジスタ２および３
を構成するＦＥＴのソースは接地されており、ドレイン
電圧入力端子７から固定のドレイン電圧が加えられる。
端子４からＲＦ信号が入力され、また、バイアス電圧入
力端子５からバイアス電圧が入力される。トランジスタ
２および３から増幅されて出力されるＲＦ信号はＲＦ信
号出力端子６から出力される。トランジスタ２および３
を構成するＦＥＴのソースは接地されており、ドレイン
電圧入力端子７から固定のドレイン電圧が加えられる。
【００２９】このように図１におけるトランジスタ２を
構成するＦＥＴが複数の場合は、その複数のＦＥＴのす
べてがピンチオフ電圧の同じものであり、また、トラン
ジスタ３を構成するＦＥＴが複数の場合は、その複数の
ＦＥＴのすべてがピンチオフ電圧の同じものである。そ
して、トランジスタ２とトランジスタ３とではピンチオ
フ電圧の異なるＦＥＴを用いる。
構成するＦＥＴが複数の場合は、その複数のＦＥＴのす
べてがピンチオフ電圧の同じものであり、また、トラン
ジスタ３を構成するＦＥＴが複数の場合は、その複数の
ＦＥＴのすべてがピンチオフ電圧の同じものである。そ
して、トランジスタ２とトランジスタ３とではピンチオ
フ電圧の異なるＦＥＴを用いる。
【００３０】図３は、図１に示したトランジスタ２およ
び３の静特性を示す図であり、ゲート−ソース間電圧Ｖ
ｇｓ対ドレイン電流Ｉｄ特性を示すグラフである。
び３の静特性を示す図であり、ゲート−ソース間電圧Ｖ
ｇｓ対ドレイン電流Ｉｄ特性を示すグラフである。
【００３１】図３に示すように、トランジスタ２とトラ
ンジスタ３とではピンチオフ電圧が異なり、点Ｂがトラ
ンジスタ３のピンチオフ電圧であり、点Ｄがトランジス
タ２のピンチオフ電圧である。このため、動作点Ａの電
圧をバイアス入力に加えるとトランジスタ２および３が
ともにＯＮし、動作点Ｃの電圧ではトランジスタ２のみ
がＯＮする。
ンジスタ３とではピンチオフ電圧が異なり、点Ｂがトラ
ンジスタ３のピンチオフ電圧であり、点Ｄがトランジス
タ２のピンチオフ電圧である。このため、動作点Ａの電
圧をバイアス入力に加えるとトランジスタ２および３が
ともにＯＮし、動作点Ｃの電圧ではトランジスタ２のみ
がＯＮする。
【００３２】すなわち、点Ａから点Ｃへと連続的にバイ
アス電圧を変化させることで、トランジスタ３がピンチ
オフによりＯＦＦすることになる。今、動作点における
電流、出力を後述のように参考にして、トランジスタ２
および３の個数比（すなわちトランジスタ２の群を構成
するトランジスタの個数とトランジスタ３の群を構成す
るトランジスタの個数との比）を選べば、大出力時にト
ランジスタ３の群の出力が支配的になるように構成する
ことが可能である。さらに低出力時にはトランジスタ２
の群のみが動作して、不要なトランジスタはＯＦＦして
不要な電流を抑え、効率を改善することができる。
アス電圧を変化させることで、トランジスタ３がピンチ
オフによりＯＦＦすることになる。今、動作点における
電流、出力を後述のように参考にして、トランジスタ２
および３の個数比（すなわちトランジスタ２の群を構成
するトランジスタの個数とトランジスタ３の群を構成す
るトランジスタの個数との比）を選べば、大出力時にト
ランジスタ３の群の出力が支配的になるように構成する
ことが可能である。さらに低出力時にはトランジスタ２
の群のみが動作して、不要なトランジスタはＯＦＦして
不要な電流を抑え、効率を改善することができる。
【００３３】図４は、図１に示したトランジスタ２およ
び３の静特性を示す図であり、バイアス電圧対出力電力
特性を示すグラフである。
び３の静特性を示す図であり、バイアス電圧対出力電力
特性を示すグラフである。
【００３４】図４を参照すると、バイアス電圧を下げて
いくとあるポイントを境に主たる出力がトランジスタ３
の出力からトランジスタ２の出力に変わるのがわかる。
このポイントを境にトランジスタ３はピンチオフまで急
激に出力を落としていく。
いくとあるポイントを境に主たる出力がトランジスタ３
の出力からトランジスタ２の出力に変わるのがわかる。
このポイントを境にトランジスタ３はピンチオフまで急
激に出力を落としていく。
【００３５】図５は、図１に示したトランジスタ２およ
び３の静特性を示す図であり、バイアス電圧対効率特性
を示すグラフである。
び３の静特性を示す図であり、バイアス電圧対効率特性
を示すグラフである。
【００３６】図５を参照すると、トランジスタ２は高出
力時はもともと大きな電流が流れないので、トランジス
タ３の電流が支配的になる。一方でトランジスタ２の出
力が支配的になる前後からトランジスタ２の電流が全体
の効率に対して支配的になる。そのあたりで、トランジ
スタ２の効率がよくなるように設計しておけば全体の効
率のバイアスの絞り込みによる劣化が少なくて済む。
力時はもともと大きな電流が流れないので、トランジス
タ３の電流が支配的になる。一方でトランジスタ２の出
力が支配的になる前後からトランジスタ２の電流が全体
の効率に対して支配的になる。そのあたりで、トランジ
スタ２の効率がよくなるように設計しておけば全体の効
率のバイアスの絞り込みによる劣化が少なくて済む。
【００３７】トランジスタ２の群を構成するトランジス
タの個数は、図３に示した点Ｂにおいてトランジスタ３
がピンチオフした後に、これ以降の低出力時に所望の増
幅率が得られるように決めればよい。また、トランジス
タ３の群を構成するトランジスタの個数は、高出力時に
所望の増幅率が得られるように決めればよい。
タの個数は、図３に示した点Ｂにおいてトランジスタ３
がピンチオフした後に、これ以降の低出力時に所望の増
幅率が得られるように決めればよい。また、トランジス
タ３の群を構成するトランジスタの個数は、高出力時に
所望の増幅率が得られるように決めればよい。
【００３８】以上説明したように、本実施の形態によれ
ば、高出力時から低出力時まで効率を悪化させることの
ない電力増幅器を提供することができる。
ば、高出力時から低出力時まで効率を悪化させることの
ない電力増幅器を提供することができる。
【００３９】なお、上述の実施の形態では、トランジス
タ２とトランジスタ３のように、ピンチオフ電圧の異な
るトランジスタを用いて電力増幅器を構成したが、この
ピンチオフ電圧の異なるトランジスタは異なる半導体チ
ップ上に作製してもよいし、同一の半導体チップ上に作
製してもよい。ピンチオフ電圧の異なるトランジスタを
同一半導体チップ上に作製するには、たとえばデュプリ
ーションＦＥＴの場合、チャネルにイオンを注入する回
数を部分的に変えることで行うことができる。すなわ
ち、回数多くイオン注入された部分のチャネルの深さが
変わり、チャネルの層が厚い方がピンチオフ電圧がより
低いことになる。このような方法で、ピンチオフ電圧の
異なるトランジスタを同一半導体チップ上に作製するこ
とができる。
タ２とトランジスタ３のように、ピンチオフ電圧の異な
るトランジスタを用いて電力増幅器を構成したが、この
ピンチオフ電圧の異なるトランジスタは異なる半導体チ
ップ上に作製してもよいし、同一の半導体チップ上に作
製してもよい。ピンチオフ電圧の異なるトランジスタを
同一半導体チップ上に作製するには、たとえばデュプリ
ーションＦＥＴの場合、チャネルにイオンを注入する回
数を部分的に変えることで行うことができる。すなわ
ち、回数多くイオン注入された部分のチャネルの深さが
変わり、チャネルの層が厚い方がピンチオフ電圧がより
低いことになる。このような方法で、ピンチオフ電圧の
異なるトランジスタを同一半導体チップ上に作製するこ
とができる。
【００４０】また、上述の実施の形態において、半導体
としては、ＧａＡｓ、シリコン等いずれにおいても有効
であることはいうまでもない。
としては、ＧａＡｓ、シリコン等いずれにおいても有効
であることはいうまでもない。
【００４１】ところで、本発明による電力増幅回路は、
好ましくはセルラ方式の携帯電話機の送信部に適用する
ことによって特に効果を奏することができる。以下にそ
の説明をする。
好ましくはセルラ方式の携帯電話機の送信部に適用する
ことによって特に効果を奏することができる。以下にそ
の説明をする。
【００４２】図６は、本発明による電力増幅回路を適用
した携帯電話機のブロック図である。
した携帯電話機のブロック図である。
【００４３】アンテナ２０は基地局と無線信号の送受信
を行い、その送受信の分波は送受分波器２１で行われ
る。
を行い、その送受信の分波は送受分波器２１で行われ
る。
【００４４】送受分波器２１からの受信信号は増幅器２
２で増幅された後、フィルタ２３でフィルタリングされ
る。シンセサイザ２４は所定の周波数の信号を出力し、
ミキサ２５ではフィルタ２３の出力とシンセサイザ２４
の出力とを合成する。フィルタ２６はミキサ２５の出力
をフィルタリングし、増幅器２７ではＤ／Ａ変換器３１
の出力に基づいた増幅率でフィルタ２６の出力を増幅す
る。シンセサイザ２８は所定の周波数の信号を出力し、
復調器２９ではシンセサイザ２８の出力を用いて増幅器
２７の出力を復調する。
２で増幅された後、フィルタ２３でフィルタリングされ
る。シンセサイザ２４は所定の周波数の信号を出力し、
ミキサ２５ではフィルタ２３の出力とシンセサイザ２４
の出力とを合成する。フィルタ２６はミキサ２５の出力
をフィルタリングし、増幅器２７ではＤ／Ａ変換器３１
の出力に基づいた増幅率でフィルタ２６の出力を増幅す
る。シンセサイザ２８は所定の周波数の信号を出力し、
復調器２９ではシンセサイザ２８の出力を用いて増幅器
２７の出力を復調する。
【００４５】ベースバンド処理部３０では携帯電話機の
送受信に関する制御を行う。また、ベースバンド処理部
３０では、復調器２９の出力を音声としてスピーカ３２
から発するとともに、マイク３３で集音した携帯電話機
の使用者の音声を送信信号として変調器３５に対して出
力する。さらに、ベースバンド処理部３０は、増幅器２
７および増幅器４０の増幅率を指示する増幅率調整信号
を出力する。増幅器２７に対する増幅率調整信号はＤ／
Ａ変換器３１でアナログ変換された後、増幅器２７に与
えられる。また、増幅器４０に対する増幅率調整信号は
Ｄ／Ａ変換器４１でアナログ変換された後、増幅器４０
に与えられる。
送受信に関する制御を行う。また、ベースバンド処理部
３０では、復調器２９の出力を音声としてスピーカ３２
から発するとともに、マイク３３で集音した携帯電話機
の使用者の音声を送信信号として変調器３５に対して出
力する。さらに、ベースバンド処理部３０は、増幅器２
７および増幅器４０の増幅率を指示する増幅率調整信号
を出力する。増幅器２７に対する増幅率調整信号はＤ／
Ａ変換器３１でアナログ変換された後、増幅器２７に与
えられる。また、増幅器４０に対する増幅率調整信号は
Ｄ／Ａ変換器４１でアナログ変換された後、増幅器４０
に与えられる。
【００４６】シンセサイザ３４は所定の周波数の信号を
出力し、変調器３５ではシンセサイザ３４の出力を用い
てベースバンド処理部３０からの信号を変調する。変調
器３５の出力は増幅器３６で増幅された後、フィルタ３
７でフィルタリングされる。ミキサ３８ではフィルタ３
７の出力とシンセサイザ２４の出力とを合成する。フィ
ルタ３９ではミキサ３８の出力をフィルタリングし、増
幅器４０ではＤ／Ａ変換器４１の出力に基づいた増幅率
でフィルタ３９の出力を増幅する。増幅器４０の出力は
送信信号として送受分波機２１に与えられる。
出力し、変調器３５ではシンセサイザ３４の出力を用い
てベースバンド処理部３０からの信号を変調する。変調
器３５の出力は増幅器３６で増幅された後、フィルタ３
７でフィルタリングされる。ミキサ３８ではフィルタ３
７の出力とシンセサイザ２４の出力とを合成する。フィ
ルタ３９ではミキサ３８の出力をフィルタリングし、増
幅器４０ではＤ／Ａ変換器４１の出力に基づいた増幅率
でフィルタ３９の出力を増幅する。増幅器４０の出力は
送信信号として送受分波機２１に与えられる。
【００４７】この図６に示した携帯電話機において、本
発明による電力増幅器は、たとえば増幅器４０に対して
適用することができる。この場合、Ｄ／Ａ変換機４１で
アナログ変換された増幅率調整信号が図１に示したバイ
アス電圧入力端子５に印可されることになる。
発明による電力増幅器は、たとえば増幅器４０に対して
適用することができる。この場合、Ｄ／Ａ変換機４１で
アナログ変換された増幅率調整信号が図１に示したバイ
アス電圧入力端子５に印可されることになる。
【００４８】たとえばＣＤＭＡ方式の携帯電話システム
においては、基地局が、携帯電話機から送信された信号
を受信したときにその受信電力が所望の値になるよう
に、携帯電話機に対して送信電力の調節を指示する。こ
の指示は従来から知られたオープンループやクローズド
ループといった方法で、制御チャネルまたは通話チャネ
ルで携帯電話機に対して送信される。携帯電話機では、
この送信電力調整の指示に基づいて、図６に示したベー
スバンド処理部３０で上述の増幅率調整信号を生成す
る。
においては、基地局が、携帯電話機から送信された信号
を受信したときにその受信電力が所望の値になるよう
に、携帯電話機に対して送信電力の調節を指示する。こ
の指示は従来から知られたオープンループやクローズド
ループといった方法で、制御チャネルまたは通話チャネ
ルで携帯電話機に対して送信される。携帯電話機では、
この送信電力調整の指示に基づいて、図６に示したベー
スバンド処理部３０で上述の増幅率調整信号を生成す
る。
【００４９】ところで、移動体通信システムの基地局で
は複数の携帯電話機のいずれからの受信信号もほぼ同じ
強さで受信できることが望ましい。これは、複数の携帯
電話機からの受信信号の強さがまちまちであると、特に
ＣＤＭＡ方式の携帯電話システムにおいては確保できる
通話チャネルの数が減ってしまうからである。このた
め、携帯電話機の送信部では、基地局からの距離などの
要因に応じて送信出力を調整する必要がある。また、携
帯電話機の所有者が基地局の近くにいて、携帯電話機が
低出力で使用されることは頻繁にあることである。この
ため、携帯電話機の送信部の電力増幅器において、低出
力時に効率を改善することは大きな課題である。
は複数の携帯電話機のいずれからの受信信号もほぼ同じ
強さで受信できることが望ましい。これは、複数の携帯
電話機からの受信信号の強さがまちまちであると、特に
ＣＤＭＡ方式の携帯電話システムにおいては確保できる
通話チャネルの数が減ってしまうからである。このた
め、携帯電話機の送信部では、基地局からの距離などの
要因に応じて送信出力を調整する必要がある。また、携
帯電話機の所有者が基地局の近くにいて、携帯電話機が
低出力で使用されることは頻繁にあることである。この
ため、携帯電話機の送信部の電力増幅器において、低出
力時に効率を改善することは大きな課題である。
【００５０】本発明による電力増幅器では上述したよう
に低出力時の効率を改善することができるので、図６に
示した増幅器４０として本発明による電力増幅器を用い
ると大きな効果を奏することができる。
に低出力時の効率を改善することができるので、図６に
示した増幅器４０として本発明による電力増幅器を用い
ると大きな効果を奏することができる。
【００５１】次に、図面を参照して、本発明による電力
増幅器の第２の実施の形態について説明する。
増幅器の第２の実施の形態について説明する。
【００５２】図７は、本発明による電力増幅器の第２の
実施の形態の概略ブロック図である。
実施の形態の概略ブロック図である。
【００５３】本実施の形態ではＦＥＴで構成される電力
増幅器について説明する。
増幅器について説明する。
【００５４】図７に示す本実施の形態の電力増幅器１１
はトランジスタ１２とトランジスタ１３とトランジスタ
１４とを並列に接続して構成される。トランジスタ１
２、１３および１４は、それぞれ少なくとも１つのＦＥ
Ｔから構成されている。
はトランジスタ１２とトランジスタ１３とトランジスタ
１４とを並列に接続して構成される。トランジスタ１
２、１３および１４は、それぞれ少なくとも１つのＦＥ
Ｔから構成されている。
【００５５】図８は、図７に示したトランジスタ１２、
１３および１４の内部構成の一例を示す回路図であり、
トランジスタ１２、１３および１４がそれぞれ２つずつ
のＦＥＴから構成されている場合の例である。
１３および１４の内部構成の一例を示す回路図であり、
トランジスタ１２、１３および１４がそれぞれ２つずつ
のＦＥＴから構成されている場合の例である。
【００５６】トランジスタ１２、１３および１４にはＲ
Ｆ信号入力端子１５からＲＦ信号が入力され、また、バ
イアス電圧入力端子１６からバイアス電圧が入力され
る。トランジスタ１２、１３および１４から増幅されて
出力されるＲＦ信号はＲＦ信号出力端子１７から出力さ
れる。トランジスタ１２、１３および１４を構成するＦ
ＥＴのソースは接地されており、ドレイン電圧入力端子
１８から固定のドレイン電圧が加えられる。
Ｆ信号入力端子１５からＲＦ信号が入力され、また、バ
イアス電圧入力端子１６からバイアス電圧が入力され
る。トランジスタ１２、１３および１４から増幅されて
出力されるＲＦ信号はＲＦ信号出力端子１７から出力さ
れる。トランジスタ１２、１３および１４を構成するＦ
ＥＴのソースは接地されており、ドレイン電圧入力端子
１８から固定のドレイン電圧が加えられる。
【００５７】図７において、トランジスタ１２を構成す
るＦＥＴが複数の場合は、その複数のＦＥＴのすべてが
ピンチオフ電圧の同じものであり、トランジスタ１３を
構成するＦＥＴが複数の場合は、その複数のＦＥＴのす
べてがピンチオフ電圧の同じものであり、また、トラン
ジスタ１４を構成するＦＥＴが複数の場合は、その複数
のＦＥＴのすべてがピンチオフ電圧の同じものである。
そして、トランジスタ１２とトランジスタ１３とトラン
ジスタ１４とではピンチオフ電圧の異なるＦＥＴを用い
る。
るＦＥＴが複数の場合は、その複数のＦＥＴのすべてが
ピンチオフ電圧の同じものであり、トランジスタ１３を
構成するＦＥＴが複数の場合は、その複数のＦＥＴのす
べてがピンチオフ電圧の同じものであり、また、トラン
ジスタ１４を構成するＦＥＴが複数の場合は、その複数
のＦＥＴのすべてがピンチオフ電圧の同じものである。
そして、トランジスタ１２とトランジスタ１３とトラン
ジスタ１４とではピンチオフ電圧の異なるＦＥＴを用い
る。
【００５８】図９は、図７に示したトランジスタ１２、
１３および１４の静特性を示す図であり、ゲート−ソー
ス間電圧Ｖｇｓ対ドレイン電流Ｉｄ特性を示すグラフで
ある。
１３および１４の静特性を示す図であり、ゲート−ソー
ス間電圧Ｖｇｓ対ドレイン電流Ｉｄ特性を示すグラフで
ある。
【００５９】図９に示すように、トランジスタ１２とト
ランジスタ１３とトランジスタ１４とではピンチオフ電
圧が異なり、点Ｆがトランジスタ１３のピンチオフ電圧
であり、点Ｈがトランジスタ１２のピンチオフ電圧であ
り、点Ｊがトランジスタ１４のピンチオフ電圧である。
このため、点Ａの電圧をバイアス入力に加えるとトラン
ジスタ１２、１３および１４のすべてがＯＮし、点Ｇの
電圧ではトランジスタ１２および１４がＯＮし、点Ｉの
電圧ではトランジスタ１４のみがＯＮする。
ランジスタ１３とトランジスタ１４とではピンチオフ電
圧が異なり、点Ｆがトランジスタ１３のピンチオフ電圧
であり、点Ｈがトランジスタ１２のピンチオフ電圧であ
り、点Ｊがトランジスタ１４のピンチオフ電圧である。
このため、点Ａの電圧をバイアス入力に加えるとトラン
ジスタ１２、１３および１４のすべてがＯＮし、点Ｇの
電圧ではトランジスタ１２および１４がＯＮし、点Ｉの
電圧ではトランジスタ１４のみがＯＮする。
【００６０】すなわち、点Ｅから点Ｉへと連続的にバイ
アス電圧を変化させることで、トランジスタ１３、トラ
ンジスタ１２の順でピンチオフによりＯＦＦすることに
なる。今、トランジスタ１２、１３および１４の個数比
を、第１の実施の形態と同様の決め方で選べば、大出力
時にトランジスタ１３の群の出力が支配的になるように
構成することが可能である。さらに最も低出力時にはト
ランジスタ１４のみが動作して、不要なトランジスタは
ＯＦＦして不要な電流を抑え、効率を改善することがで
きる。
アス電圧を変化させることで、トランジスタ１３、トラ
ンジスタ１２の順でピンチオフによりＯＦＦすることに
なる。今、トランジスタ１２、１３および１４の個数比
を、第１の実施の形態と同様の決め方で選べば、大出力
時にトランジスタ１３の群の出力が支配的になるように
構成することが可能である。さらに最も低出力時にはト
ランジスタ１４のみが動作して、不要なトランジスタは
ＯＦＦして不要な電流を抑え、効率を改善することがで
きる。
【００６１】図１０は、図７に示したトランジスタ１
２、１３および１４の静特性を示す図であり、バイアス
電圧対出力電力特性を示すグラフである。
２、１３および１４の静特性を示す図であり、バイアス
電圧対出力電力特性を示すグラフである。
【００６２】図１０を参照すると、バイアス電圧を下げ
ていくとあるポイントを境に主たる出力がトランジスタ
１３の出力からトランジスタ１２の出力へと変わるのが
わかる。このポイントを境にトランジスタ３はピンチオ
フまで急激に出力を落としていく。さらにバイアス電圧
を下げていくとあるポイントを境に主たる出力がトラン
ジスタ１２の出力からトランジスタ１４の出力へと変わ
るのがわかる。このポイントを境にトランジスタ１２は
ピンチオフまで急激に出力を落としていく。
ていくとあるポイントを境に主たる出力がトランジスタ
１３の出力からトランジスタ１２の出力へと変わるのが
わかる。このポイントを境にトランジスタ３はピンチオ
フまで急激に出力を落としていく。さらにバイアス電圧
を下げていくとあるポイントを境に主たる出力がトラン
ジスタ１２の出力からトランジスタ１４の出力へと変わ
るのがわかる。このポイントを境にトランジスタ１２は
ピンチオフまで急激に出力を落としていく。
【００６３】図１１は、図７に示したトランジスタ１
２、１３および１４の静特性を示す図であり、バイアス
電圧対効率特性を示すグラフである。
２、１３および１４の静特性を示す図であり、バイアス
電圧対効率特性を示すグラフである。
【００６４】図１１を参照すると、トランジスタ１２お
よび１４は高出力時はもともと大きな電流が流れないの
で、トランジスタ１３の電流が支配的になる。一方でト
ランジスタ１２の出力が支配的になる前後からトランジ
スタ１２の電流が全体の効率に対して支配的になる。そ
のあたりで、トランジスタ１２の効率がよくなるように
設計しておけば全体の効率のバイアスの絞り込みによる
劣化が少なくて済む。さらに、トランジスタ１４の出力
が支配的になる前後からトランジスタ１４の電流が全体
の効率に対して支配的になる。そのあたりで、トランジ
スタ１４の効率がよくなるように設計しておけば全体の
効率のバイアスの絞り込みによる劣化が少なくて済む。
よび１４は高出力時はもともと大きな電流が流れないの
で、トランジスタ１３の電流が支配的になる。一方でト
ランジスタ１２の出力が支配的になる前後からトランジ
スタ１２の電流が全体の効率に対して支配的になる。そ
のあたりで、トランジスタ１２の効率がよくなるように
設計しておけば全体の効率のバイアスの絞り込みによる
劣化が少なくて済む。さらに、トランジスタ１４の出力
が支配的になる前後からトランジスタ１４の電流が全体
の効率に対して支配的になる。そのあたりで、トランジ
スタ１４の効率がよくなるように設計しておけば全体の
効率のバイアスの絞り込みによる劣化が少なくて済む。
【００６５】以上説明したように、本実施の形態によれ
ば、高出力時から低出力時まで効率を悪化させることの
ない電力増幅器を提供することができる。さらに、本実
施の形態によれば、第１の実施の形態よりもきめこまか
な効率改善を行うことができる。
ば、高出力時から低出力時まで効率を悪化させることの
ない電力増幅器を提供することができる。さらに、本実
施の形態によれば、第１の実施の形態よりもきめこまか
な効率改善を行うことができる。
【００６６】なお、上述の実施の形態では、トランジス
タ１２とトランジスタ１３とトランジスタ１４とのよう
に、ピンチオフ電圧の異なるトランジスタを用いて電力
増幅器を構成したが、このピンチオフ電圧の異なるトラ
ンジスタは異なる半導体チップ上に作製してもよいし、
同一の半導体チップ上に作製してもよい。ピンチオフ電
圧の異なるトランジスタを同一半導体チップ上に作製す
るには、たとえばデュプリーションＦＥＴの場合、チャ
ネルにイオンを注入する回数を部分的に変えることで行
うことができる。すなわち、回数多くイオン注入された
部分のチャネルの深さが変わり、チャネルの層が厚い方
がピンチオフ電圧がより低いことになる。このような方
法で、ピンチオフ電圧の異なるトランジスタを同一半導
体チップ上に作製することができる。
タ１２とトランジスタ１３とトランジスタ１４とのよう
に、ピンチオフ電圧の異なるトランジスタを用いて電力
増幅器を構成したが、このピンチオフ電圧の異なるトラ
ンジスタは異なる半導体チップ上に作製してもよいし、
同一の半導体チップ上に作製してもよい。ピンチオフ電
圧の異なるトランジスタを同一半導体チップ上に作製す
るには、たとえばデュプリーションＦＥＴの場合、チャ
ネルにイオンを注入する回数を部分的に変えることで行
うことができる。すなわち、回数多くイオン注入された
部分のチャネルの深さが変わり、チャネルの層が厚い方
がピンチオフ電圧がより低いことになる。このような方
法で、ピンチオフ電圧の異なるトランジスタを同一半導
体チップ上に作製することができる。
【００６７】また、上述の実施の形態において、半導体
としては、ＧａＡｓ、シリコン等いずれにおいても有効
であることはいうまでもない。
としては、ＧａＡｓ、シリコン等いずれにおいても有効
であることはいうまでもない。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
出力電力が連続的に変えられる電力増幅器の低出力時の
効率を改善することができる。
出力電力が連続的に変えられる電力増幅器の低出力時の
効率を改善することができる。
【００６９】また、本発明によれば、バイアス電圧の変
化にともなってドレイン電圧を調整する回路が不要であ
るので、回路を簡素化することができるとともに小型化
でき、特に携帯電話機等の小型化が望まれる装置に用い
ることができる。
化にともなってドレイン電圧を調整する回路が不要であ
るので、回路を簡素化することができるとともに小型化
でき、特に携帯電話機等の小型化が望まれる装置に用い
ることができる。
【図１】本発明による電力増幅器の第１の実施の形態の
概略ブロック図である。
概略ブロック図である。
【図２】図１に示したトランジスタの内部構成の一例を
示す回路図である。
示す回路図である。
【図３】図１に示したトランジスタの静特性を示す図で
あり、Ｖｇｓ対Ｉｄ特性を示すグラフである。
あり、Ｖｇｓ対Ｉｄ特性を示すグラフである。
【図４】図１に示したトランジスタの静特性を示す図で
あり、バイアス電圧対出力電力特性を示すグラフであ
る。
あり、バイアス電圧対出力電力特性を示すグラフであ
る。
【図５】図１に示したトランジスタの静特性を示す図で
あり、バイアス電圧対効率特性を示すグラフである。
あり、バイアス電圧対効率特性を示すグラフである。
【図６】本発明による電力増幅回路を適用した携帯電話
機のブロック図である。
機のブロック図である。
【図７】本発明による電力増幅器の第２の実施の形態の
概略ブロック図である。
概略ブロック図である。
【図８】図７に示したトランジスタの内部構成の一例を
示す回路図である。
示す回路図である。
【図９】図７に示したトランジスタの静特性を示す図で
あり、Ｖｇｓ対Ｉｄ特性を示すグラフである。
あり、Ｖｇｓ対Ｉｄ特性を示すグラフである。
【図１０】図７に示したトランジスタの静特性を示す図
であり、バイアス電圧対出力電力特性を示すグラフであ
る。
であり、バイアス電圧対出力電力特性を示すグラフであ
る。
【図１１】図７に示したトランジスタの静特性を示す図
であり、バイアス電圧対効率特性を示すグラフである。
であり、バイアス電圧対効率特性を示すグラフである。
１、１１ 電力増幅器 ２、３、１２、１３、１４ トランジスタ ４、１５ ＲＦ信号入力端子 ５、１６ バイアス電圧入力端子 ６、１７ ＲＦ信号出力端子 ７、１８ ドレイン電圧入力端子 ２０ アンテナ ２１ 送受分波器 ２２ 増幅器 ２３ フィルタ ２４ シンセサイザ ２５ ミキサ ２６ フィルタ ２７ 増幅器 ２８ シンセサイザ ２９ 復調器 ３０ ベースバンド処理部 ３１ Ｄ／Ａ変換器 ３２ スピーカ ３３ マイク ３４ シンセサイザ ３５ 変調器 ３６ 増幅器 ３７ フィルタ ３８ ミキサ ３９ フィルタ ４０ 増幅器 ４１ Ｄ／Ａ変換器
Claims (10)
- 【請求項１】 静特性の異なる複数のトランジスタを並
列に接続して成り、前記複数のトランジスタによって電
力増幅を行うことを特徴とする電力増幅器。 - 【請求項２】 前記静特性がピンチオフ電圧であること
を特徴とする請求項１に記載の電力増幅器。 - 【請求項３】 電力増幅を行う複数のトランジスタを並
列に接続し、該トランジスタごとにピンチオフ電圧を異
ならせることによって、前記並列に接続した複数のトラ
ンジスタに印加するバイアスを下げたときに前記複数の
トランジスタのうち所定のトランジスタはピンチオフし
ており別のトランジスタは動作状態にあるという状態に
なることを特徴とする電力増幅器。 - 【請求項４】 前記複数のトランジスタは、整合回路を
介して並列に接続されていることを特徴とする請求項
１、２または３に記載の電力増幅器。 - 【請求項５】 前記複数のトランジスタのそれぞれが、
トランジスタの群から構成されていることを特徴とする
請求項１、２、３または４に記載の電力増幅器。 - 【請求項６】 前記トランジスタがＦＥＴであることを
特徴とする請求項５に記載の電力増幅回路。 - 【請求項７】 電力増幅を行う複数のトランジスタを並
列に接続し、該並列に接続した複数のトランジスタのそ
れぞれを複数のトランジスタから成る群で構成し、該群
ごとにピンチオフ電圧を異ならせることによって、前記
並列に接続した複数のトランジスタに印加するバイアス
を下げたときに前記複数の群のうち所定の群はピンチオ
フしており別の群は動作状態にあるという状態にし、前
記バイアスを下げたときにピンチオフする群のサイズを
大電力出力時の出力電力をカバーできるサイズにし、前
記バイアスを下げたときに動作状態にある群のサイズを
小電力出力時の出力電力をカバーできるサイズにすると
ともに、前記バイアスを下げたときに動作状態にある群
が小電力出力時に高効率になるようにしたことを特徴と
する電力増幅器。 - 【請求項８】 請求項１、２、３または４に記載の電力
増幅器を無線送信出力を増幅する増幅器として用いたこ
とを特徴とする無線機。 - 【請求項９】 請求項１、２、３または４に記載の電力
増幅器を無線送信出力を増幅する増幅器として用いたこ
とを特徴とする携帯電話機。 - 【請求項１０】 基地局と無線信号の送受信を行うアン
テナと、該アンテナに対して送受の分波を行う送受分波
器と、該送受分波器からの受信信号を増幅する第１の増
幅器と、該第１の増幅器の出力をフィルタリングする第
１のフィルタと、所定の周波数の信号を出力する第１の
シンセサイザと、前記第１のフィルタの出力と前記第１
のシンセサイザの出力とを合成する第１のミキサと、該
第１のミキサの出力の出力をフィルタリングする第２の
フィルタと、該第２のフィルタの出力を増幅する第２の
増幅器と、所定の周波数の信号を出力する第２のシンセ
サイザと、該第２のシンセサイザの出力を用いて前記第
２の増幅器の出力を復調する復調器と、該復調器で復調
した信号を入力するとともに送受信に関する制御を行う
ベースバンド処理部と、該ベースバンド処理部に制御さ
れ受信した音声を発するスピーカと、前記ベースバンド
処理部に制御され使用者の音声を集音するマイクと、所
定の周波数の信号を出力する第３のシンセサイザと、該
第３のシンセサイザの出力を用いて前記ベースバンド処
理部からの信号を変調する変調器と、該変調器の出力を
増幅する第３の増幅器と、該第３の増幅器の出力をフィ
ルタリングする第３のフィルタと、該第３のフィルタの
出力と前記第１のシンセサイザの出力とを合成する第２
のミキサと、該第２のミキサの出力をフィルタリングす
る第４のフィルタと、該第４のフィルタの出力を増幅し
前記送受分波器に対して出力する第４の増幅器と、前記
ベースバンド処理部からの第１の増幅率調整信号をアナ
ログ変換し前記第２の増幅器に与えることによって前記
第２の増幅器の増幅率を調整する第１のＤ／Ａ変換器
と、前記ベースバンド処理部からの第２の増幅率調整信
号をアナログ変換し前記第４の増幅器に与えることによ
って前記第４の増幅器の増幅率を調整する第２のＤ／Ａ
変換器とを備え、請求項１、２、３または４に記載の電
力増幅器を前記第４の増幅器として用いたことを特徴と
する携帯電話機。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11649798A JP3173460B2 (ja) | 1998-04-27 | 1998-04-27 | 電力増幅器 |
| SG9901880A SG98369A1 (en) | 1998-04-27 | 1999-04-17 | Power amplifier |
| EP99107916A EP0954095B1 (en) | 1998-04-27 | 1999-04-21 | Power amplifier |
| DE69930780T DE69930780T2 (de) | 1998-04-27 | 1999-04-21 | Leistungsverstärker |
| AU23983/99A AU2398399A (en) | 1998-04-27 | 1999-04-23 | Power amplifier |
| CNB991064240A CN1161879C (zh) | 1998-04-27 | 1999-04-26 | 功率放大器 |
| KR1019990014822A KR100338015B1 (ko) | 1998-04-27 | 1999-04-26 | 전력 증폭기, 무선 장치 및 휴대용 전화 |
| US09/999,396 US6556848B2 (en) | 1998-04-27 | 2001-10-31 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11649798A JP3173460B2 (ja) | 1998-04-27 | 1998-04-27 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312933A true JPH11312933A (ja) | 1999-11-09 |
| JP3173460B2 JP3173460B2 (ja) | 2001-06-04 |
Family
ID=14688611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11649798A Expired - Fee Related JP3173460B2 (ja) | 1998-04-27 | 1998-04-27 | 電力増幅器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6556848B2 (ja) |
| EP (1) | EP0954095B1 (ja) |
| JP (1) | JP3173460B2 (ja) |
| KR (1) | KR100338015B1 (ja) |
| CN (1) | CN1161879C (ja) |
| AU (1) | AU2398399A (ja) |
| DE (1) | DE69930780T2 (ja) |
| SG (1) | SG98369A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258777A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 増幅回路 |
| US8289084B2 (en) | 2010-06-07 | 2012-10-16 | Renesas Electronics Corporation | RF power amplifier device and operating method thereof |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3235580B2 (ja) * | 1999-01-08 | 2001-12-04 | 日本電気株式会社 | 高効率増幅器 |
| CN100456633C (zh) * | 2002-05-16 | 2009-01-28 | Nxp股份有限公司 | 功率放大器末端级 |
| US8363805B2 (en) * | 2006-06-22 | 2013-01-29 | Burns Jr James M | Media terminal adapter (MTA) initialization process display by use of an embedded caller name and caller identification |
| US7907009B2 (en) * | 2006-11-30 | 2011-03-15 | Mitsubishi Electric Corporation | High frequency amplifier |
| US8854019B1 (en) | 2008-09-25 | 2014-10-07 | Rf Micro Devices, Inc. | Hybrid DC/DC power converter with charge-pump and buck converter |
| US9166471B1 (en) | 2009-03-13 | 2015-10-20 | Rf Micro Devices, Inc. | 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters |
| US8315576B2 (en) | 2009-05-05 | 2012-11-20 | Rf Micro Devices, Inc. | Capacitive compensation of cascaded directional couplers |
| US8548398B2 (en) | 2010-02-01 | 2013-10-01 | Rf Micro Devices, Inc. | Envelope power supply calibration of a multi-mode radio frequency power amplifier |
| US8538355B2 (en) | 2010-04-19 | 2013-09-17 | Rf Micro Devices, Inc. | Quadrature power amplifier architecture |
| US8942650B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | RF PA linearity requirements based converter operating mode selection |
| US9077405B2 (en) | 2010-04-20 | 2015-07-07 | Rf Micro Devices, Inc. | High efficiency path based power amplifier circuitry |
| US9362825B2 (en) | 2010-04-20 | 2016-06-07 | Rf Micro Devices, Inc. | Look-up table based configuration of a DC-DC converter |
| US9008597B2 (en) | 2010-04-20 | 2015-04-14 | Rf Micro Devices, Inc. | Direct current (DC)-DC converter having a multi-stage output filter |
| US8811921B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | Independent PA biasing of a driver stage and a final stage |
| US8699973B2 (en) | 2010-04-20 | 2014-04-15 | Rf Micro Devices, Inc. | PA bias power supply efficiency optimization |
| US8731498B2 (en) | 2010-04-20 | 2014-05-20 | Rf Micro Devices, Inc. | Temperature correcting an envelope power supply signal for RF PA circuitry |
| US8892063B2 (en) | 2010-04-20 | 2014-11-18 | Rf Micro Devices, Inc. | Linear mode and non-linear mode quadrature PA circuitry |
| US9577590B2 (en) | 2010-04-20 | 2017-02-21 | Qorvo Us, Inc. | Dual inductive element charge pump buck and buck power supplies |
| US9030256B2 (en) | 2010-04-20 | 2015-05-12 | Rf Micro Devices, Inc. | Overlay class F choke |
| US8942651B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | Cascaded converged power amplifier |
| US9214865B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Voltage compatible charge pump buck and buck power supplies |
| US8559898B2 (en) | 2010-04-20 | 2013-10-15 | Rf Micro Devices, Inc. | Embedded RF PA temperature compensating bias transistor |
| US8565694B2 (en) | 2010-04-20 | 2013-10-22 | Rf Micro Devices, Inc. | Split current current digital-to-analog converter (IDAC) for dynamic device switching (DDS) of an RF PA stage |
| US9214900B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Interference reduction between RF communications bands |
| US8913971B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Selecting PA bias levels of RF PA circuitry during a multislot burst |
| US8958763B2 (en) | 2010-04-20 | 2015-02-17 | Rf Micro Devices, Inc. | PA bias power supply undershoot compensation |
| US8983410B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Configurable 2-wire/3-wire serial communications interface |
| US9900204B2 (en) | 2010-04-20 | 2018-02-20 | Qorvo Us, Inc. | Multiple functional equivalence digital communications interface |
| US8712349B2 (en) | 2010-04-20 | 2014-04-29 | Rf Micro Devices, Inc. | Selecting a converter operating mode of a PA envelope power supply |
| US9184701B2 (en) | 2010-04-20 | 2015-11-10 | Rf Micro Devices, Inc. | Snubber for a direct current (DC)-DC converter |
| US8542061B2 (en) | 2010-04-20 | 2013-09-24 | Rf Micro Devices, Inc. | Charge pump based power amplifier envelope power supply and bias power supply |
| US8983407B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Selectable PA bias temperature compensation circuitry |
| US8811920B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | DC-DC converter semiconductor die structure |
| US8913967B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Feedback based buck timing of a direct current (DC)-DC converter |
| US8842399B2 (en) | 2010-04-20 | 2014-09-23 | Rf Micro Devices, Inc. | ESD protection of an RF PA semiconductor die using a PA controller semiconductor die |
| US8989685B2 (en) | 2010-04-20 | 2015-03-24 | Rf Micro Devices, Inc. | Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry |
| US8571492B2 (en) | 2010-04-20 | 2013-10-29 | Rf Micro Devices, Inc. | DC-DC converter current sensing |
| US8947157B2 (en) | 2010-04-20 | 2015-02-03 | Rf Micro Devices, Inc. | Voltage multiplier charge pump buck |
| US8706063B2 (en) | 2010-04-20 | 2014-04-22 | Rf Micro Devices, Inc. | PA envelope power supply undershoot compensation |
| US9553550B2 (en) | 2010-04-20 | 2017-01-24 | Qorvo Us, Inc. | Multiband RF switch ground isolation |
| US8831544B2 (en) * | 2010-04-20 | 2014-09-09 | Rf Micro Devices, Inc. | Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage |
| US8515361B2 (en) | 2010-04-20 | 2013-08-20 | Rf Micro Devices, Inc. | Frequency correction of a programmable frequency oscillator by propagation delay compensation |
| US9048787B2 (en) | 2010-04-20 | 2015-06-02 | Rf Micro Devices, Inc. | Combined RF detector and RF attenuator with concurrent outputs |
| US8942760B2 (en) * | 2010-08-05 | 2015-01-27 | St-Ericsson Sa | Integrated bluetooth and wireless LAN transceivers having merged low noise and power amplifier |
| US9065505B2 (en) | 2012-01-31 | 2015-06-23 | Rf Micro Devices, Inc. | Optimal switching frequency for envelope tracking power supply |
| JP6538585B2 (ja) * | 2016-02-17 | 2019-07-03 | 株式会社東芝 | 変調信号生成装置および無線装置 |
| TWI695579B (zh) | 2017-06-08 | 2020-06-01 | 日商村田製作所股份有限公司 | 功率放大電路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716730A (en) * | 1971-04-19 | 1973-02-13 | Motorola Inc | Intermodulation rejection capabilities of field-effect transistor radio frequency amplifiers and mixers |
| GB1561052A (en) * | 1975-09-24 | 1980-02-13 | Siemens Ag | Transistor power amplifiers |
| JPS5451359A (en) | 1977-09-30 | 1979-04-23 | Toshiba Corp | Correcting circuit for fet characteristics |
| JPH0727718B2 (ja) * | 1988-02-19 | 1995-03-29 | 日本電気株式会社 | センス回路 |
| US4945259A (en) * | 1988-11-10 | 1990-07-31 | Burr-Brown Corporation | Bias voltage generator and method |
| KR950007836B1 (ko) * | 1990-11-27 | 1995-07-20 | 삼성전자주식회사 | 시모스 파워 증폭기 |
| JPH0511517A (ja) | 1991-07-05 | 1993-01-22 | Konica Corp | 電子写真方式を用いた平版印刷原版の製造方法 |
| JPH05110419A (ja) * | 1991-10-15 | 1993-04-30 | Nec Kyushu Ltd | Ｃｍｏｓインバータ回路 |
| JP3148841B2 (ja) | 1992-02-26 | 2001-03-26 | 日本電気エンジニアリング株式会社 | Ｆｅｔ増幅回路 |
| JPH06216802A (ja) * | 1993-01-13 | 1994-08-05 | Kyocera Corp | 送受信装置 |
| JP3325375B2 (ja) | 1993-12-28 | 2002-09-17 | 株式会社日立製作所 | インバータ型増幅器 |
| JP3444653B2 (ja) | 1994-06-09 | 2003-09-08 | 三菱電機株式会社 | 電力増幅器 |
| JPH08139632A (ja) * | 1994-11-15 | 1996-05-31 | Uniden Corp | 狭帯域通信装置 |
| US5608353A (en) * | 1995-03-29 | 1997-03-04 | Rf Micro Devices, Inc. | HBT power amplifier |
| JPH08307159A (ja) | 1995-04-27 | 1996-11-22 | Sony Corp | 高周波増幅回路、送信装置、及び受信装置 |
| JP3871153B2 (ja) | 1996-11-06 | 2007-01-24 | ソニー株式会社 | 増幅器、送信回路及び受信回路 |
| JP3001841B2 (ja) | 1997-10-15 | 2000-01-24 | 大和工商リース株式会社 | 架構のボルト止め構造およびその金具 |
-
1998
- 1998-04-27 JP JP11649798A patent/JP3173460B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-17 SG SG9901880A patent/SG98369A1/en unknown
- 1999-04-21 EP EP99107916A patent/EP0954095B1/en not_active Expired - Lifetime
- 1999-04-21 DE DE69930780T patent/DE69930780T2/de not_active Expired - Lifetime
- 1999-04-23 AU AU23983/99A patent/AU2398399A/en not_active Abandoned
- 1999-04-26 KR KR1019990014822A patent/KR100338015B1/ko not_active IP Right Cessation
- 1999-04-26 CN CNB991064240A patent/CN1161879C/zh not_active Expired - Fee Related
-
2001
- 2001-10-31 US US09/999,396 patent/US6556848B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258777A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 増幅回路 |
| US8289084B2 (en) | 2010-06-07 | 2012-10-16 | Renesas Electronics Corporation | RF power amplifier device and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020055376A1 (en) | 2002-05-09 |
| EP0954095B1 (en) | 2006-04-12 |
| US6556848B2 (en) | 2003-04-29 |
| CN1234648A (zh) | 1999-11-10 |
| DE69930780T2 (de) | 2006-10-26 |
| DE69930780D1 (de) | 2006-05-24 |
| AU2398399A (en) | 1999-11-04 |
| SG98369A1 (en) | 2003-09-19 |
| CN1161879C (zh) | 2004-08-11 |
| KR100338015B1 (ko) | 2002-05-23 |
| EP0954095A3 (en) | 2004-10-27 |
| EP0954095A2 (en) | 1999-11-03 |
| KR19990083465A (ko) | 1999-11-25 |
| JP3173460B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173460B2 (ja) | 電力増幅器 | |
| US6724252B2 (en) | Switched gain amplifier circuit | |
| JP3171141B2 (ja) | 移動体通信用送信機およびその制御方法 | |
| US6118343A (en) | Power Amplifier incorporating single drain switch and single negative voltage generator | |
| US6819941B2 (en) | Single output stage power amplification for multimode applications | |
| US7200369B2 (en) | LINC power transmitter | |
| US6970040B1 (en) | Multi-mode/multi-band power amplifier | |
| US7336127B2 (en) | Doherty amplifier configuration for a collector controlled power amplifier | |
| US6418304B1 (en) | Method and apparatus for improving efficiency of high-power linear amplifier | |
| US20190058444A1 (en) | Power amplifier module | |
| US9071975B2 (en) | Radio-frequency power amplifier circuitry with linearity optimization capabilities | |
| US8718581B2 (en) | Method and apparatus for optimizing current consumption of amplifiers with power control | |
| US7400863B2 (en) | Switch apparatus, switchable power amplification apparatus, and mobile communication terminal apparatus using the same | |
| US7224221B2 (en) | Power amplification apparatus, and mobile communication terminal apparatus | |
| US6853243B2 (en) | Wireless communication frequency signal amplification apparatus and transmitting and receiving apparatus | |
| JPH0946152A (ja) | 無線送受信装置 | |
| US10454434B2 (en) | Communication unit | |
| JPH08222973A (ja) | Ｒｆリニア電力増幅回路および無線通信装置 | |
| KR100347213B1 (ko) | 이동 통신 장비용 알에프 전력 증폭기 | |
| US6574457B1 (en) | Two-transistor mixer | |
| US7593700B2 (en) | Controllable radio frequency stage with variable gain/attenuation, in particular incorporated into the transmission chain of a cellular mobile telephone, and corresponding control method | |
| JPH09326650A (ja) | 高周波増幅装置、無線送信装置および無線受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |