JP3871153B2 - 増幅器、送信回路及び受信回路 - Google Patents

Description

【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術（図７）
発明が解決しようとする課題（図８及び図９）
課題を解決するための手段
発明の実施の形態（図１〜図６）
発明の効果
【０００２】
【発明の属する技術分野】
本発明は増幅器、送信回路及び受信回路に関し、例えば送信電力制御を行う無線通信端末装置で用いられる増幅器、送信回路及び受信回路に適用して好適なものである。
【０００３】
【従来の技術】
従来、携帯電話等の無線通信端末装置においては、消費電力の低減化及び他局との干渉の低減化のために送信電力制御がなされている。以下に図７を示し、送信電力制御を行う無線通信端末装置について説明する。
図７において、１は全体として無線通信端末装置を示し、通信相手局から送られた信号をアンテナ２によつて受信し、受信信号Ｓ１として送受分波器３を介して受信回路部４に供給する。
【０００４】
受信回路部４は受信信号Ｓ１を受信増幅器５に入力する。受信増幅器５は受信信号Ｓ１を増幅して高周波信号Ｓ２に変換する。受信増幅器５は得られた高周波信号Ｓ２を混合器６に送出する。ここで混合器６にはローカル発振器７からローカル周波数信号Ｓ３が供給されている。混合器６はローカル発振器７から供給されるローカル周波数信号Ｓ３を高周波信号Ｓ２と混合することにより、高周波信号Ｓ２を中間周波信号Ｓ４に変換して中間周波利得可変増幅器８に送出する。
【０００５】
ここで中間周波利得可変増幅器８には受信電力測定回路１０が接続されており、当該受信電力測定回路１０によつて中間周波利得可変増幅器８が送出する中間周波信号Ｓ４の出力レベルの検出がなされている。受信電力測定回路１０はＡＧＣ（Automatic Gain Control）制御部であり、検出した中間周波信号Ｓ４の出力レベルに応じて中間周波利得可変増幅器８の利得を可変制御する。中間周波利得可変増幅器８は、このように利得制御して得られた中間周波信号Ｓ４を復調器９に供給する。復調器９は中間周波信号Ｓ４を復調してベースバンド信号Ｓ５とし、これをベースバンド信号処理回路１１に供給する。
【０００６】
一方、無線通信端末装置１から通信相手局に送信される信号（以下、これを送信ベースバンド信号Ｓ６と呼ぶ）はベースバンド信号処理回路１１から送信回路部１２に送出される。送信回路部１２は送信ベースバンド信号Ｓ６を変調器１３に入力する。変調器１３は送信ベースバンド信号Ｓ６に所定の変調処理を施して中間周波信号Ｓ７に変換し、中間周波利得可変増幅器１４に与える。
ここで中間周波利得可変増幅器１４には送信電力制御回路１５から制御信号Ｓ８が与えられている。送信電力制御回路１５には受信電力測定回路１０から中間周波利得可変増幅器８の出力レベルに応じた受信信号強度レベル情報Ｓ９が与えられている。送信電力制御回路１５は受信信号強度レベル情報Ｓ９に基づき制御信号Ｓ８を生成し、中間周波利得可変増幅器１４に供給する。中間周波利得可変増幅器１４は、こうして与えられる制御信号Ｓ８に基づいて中間周波信号Ｓ７の利得を制御し、混合器１６に供給する。
【０００７】
混合器１６はローカル発振器７から与えられるローカル周波数信号Ｓ３を中間周波信号Ｓ７に混合して、無線周波数信号としての高周波信号Ｓ１０に変換して無線周波利得可変増幅器１７に送出する。
無線周波利得可変増幅器１７には中間周波利得可変増幅器１４と同様に、送信電力制御回路１５から受信信号強度レベル情報Ｓ９に基づく制御信号Ｓ１２が与えられている。無線周波利得可変増幅器１７は制御信号Ｓ１２に基づいて高周波信号Ｓ１０の利得制御を行い、送信電力増幅器１８に供給する。送信電力増幅器１８は高周波信号Ｓ１０を増幅して送受分波器３に与え、送受分波器３は高周波信号Ｓ１０をアンテナ２を介して送信出力する。
【０００８】
このように無線通信端末装置１では、受信した信号のレベルに応じた受信信号強度レベル情報Ｓ９に基づいて制御信号Ｓ８及びＳ１２を生成し、これによつて中間周波利得可変増幅器１４及び無線周波利得可変増幅器１７の利得を可変制御することにより送信電力制御を行うようになされている。
因みに、受信信号Ｓ１に含まれた相手局からの指示信号に基づいて利得制御を行う手法も存在する。この場合、無線通信端末装置１はベースバンド信号処理回路１１によつて受信信号Ｓ１に含まれている相手局からの指示信号Ｓ１１を抽出する。当該指示信号Ｓ１１は相手局によつて自局の送信信号レベルを測定することで得られた送信電力制御情報である。無線通信端末装置１は、指示信号Ｓ１１をマイクロコンピユータ１９を介して送信電力制御回路１５に供給し、これにより制御信号Ｓ８及びＳ１２を生成する。
【０００９】
【発明が解決しようとする課題】
ところでかかる構成の無線通信端末装置１においては、送信電力制御を行う際の無線周波利得可変増幅器１７の後段に配された送信電力増幅器１８の入出力について考えた場合、無駄な電力消費がなされているという問題がある。また同様に受信信号強度レベルの変動に応じて受信増幅器５による増幅処理の効率が低下する。
送信電力増幅器１８では入力電力が増加した場合、これに伴つて出力電力が増加する。また入力電力の増加に伴い、電力付加効率も増加する。ここで低出力時に送信電力制御によつて送信電力増幅器１８での入力電力が低下した場合、電力付加効率が低下し、全体的な消費電力に対して実際に送信信号を出力するために消費される電力が僅かなものとなる。すなわち低出力時には、大半の電力が無駄に消費されていることになる。
【００１０】
こうした問題を回避するために、受信増幅器５及び送信電力増幅器１８を、複数のＦＥＴ（Field Effect Transistor ）を並列に多段接続した構成とし、送信電力制御回路１５から制御信号を供給して所望のＦＥＴをオフ状態に切り換えることにより、低送信出力状態である場合に低レベルな出力に適した増幅器とする手法が考えられる。
【００１１】
図８に示すように、このような構成でなる受信増幅器５及び送信電力増幅器１８（図７）では、低送信出力状態である場合又は受信信号強度が高レベルである場合に使用するＦＥＴ数を制限することでドレイン電流を低減し得る。図８では出力電力１５[dBm] 以下の低送信出力状態で所望のＦＥＴをオフ状態にしたことにより、全てのＦＥＴがオン状態の場合に比してドレイン電流Ｉｄ[mA]が１／２以下となつている。
【００１２】
しかし図９に示すように、このような手法を用いた受信増幅器５及び送信電力増幅器１８では、低送信出力状態又は受信信号強度が高レベルである場合でのＦＥＴのオフ状態への切り換え時に利得変動が生じる。図９ではオフ状態への切り換え時に約１．３[dB]の利得変動が生じている。こうした電力利得の不連続性は無線通信装置の安定性に影響を及ぼすことになり、特に高精度に電力制御を行なう必要のある場合、問題となる。
【００１３】
こうした利得変動を補償するために以下のような手法が考えられる。例えば送信電力増幅器１８の前段の無線周波利得可変増幅器１７に補償制御回路を接続して設ける。補償制御回路は例えば送信電力の所定の切換えレベルと、各切換えレベルに対応する無線周波利得可変増幅器１７の利得変動量とのテーブルデータを有している。これにより低送信出力状態での消費電力制御を行うと共に、この際に変動する利得を上昇又は低下させるように補償制御回路によつて補償制御を行う。
【００１４】
ところが、このような補償制御回路を設けた場合、構成が複雑化して無線通信端末装置１の小型化を妨げる要因となる。またこのような補償制御回路を無線周波利得可変増幅器１７と共有した場合、その制御が複雑なものとなる。
【００１５】
本発明は以上の点を考慮してなされたもので、簡易な構成及び制御で、出力電力及び利得の安定性の精度を向上し得る増幅器、送信回路及び受信回路を提案しようとするものである。
【００１６】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなる増幅手段と、増幅手段に対する入力信号強度が当該増幅手段における消費電力を下げるべき低レベルまで低下した場合、各能動素子に供給するバイアス電圧又はバイアス電流を低減させて能動素子のうち利得が低いものから所定数をオフ状態に切り換えることにより増幅手段全体としての利得を低減させると共に消費電力を低減させるバイアス制御手段とを設ける。
【００１７】
増幅手段に対する入力信号強度が高レベルの時には全ての能動素子の能動素子をオン状態とし、また低レベルの時には低利得な第２〜第Ｎの能動素子の能動素子のうち利得の低いものから所定数をオフ状態とすることによつて、入力信号強度が低レベルの時における電力消費を低減し得ると共に、高利得な能動素子をオフ状態に切り換える場合よりも全体としての利得の変動を低減し得る。
【００１８】
また本発明においては、第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなり、入力される送信信号の増幅処理を行う増幅手段と、増幅手段の各能動素子に供給するバイアス電圧又はバイアス電流を制御するバイアス制御手段と、送信信号を上記増幅手段から出力する際の送信電力を制御する送信電力制御手段と、送信電力制御手段の制御により送信電力が低下し増幅手段における消費電力を下げるべき低送信出力時に、バイアス電圧又はバイアス電流を低減させて能動素子のうち利得が低いものから所定数をオフ状態に切り換えさせることにより、上記増幅手段全体としての利得を低減させると共に消費電力を低減させる電力制御手段を設ける。
【００１９】
増幅手段に入力される送信信号の強度が高送信出力状態の時には全ての能動素子の能動素子をオン状態とし、また低送信出力状態の時には低利得な第２〜第Ｎの能動素子のうち利得の低いものから所定数をオフ状態とすることによつて、送信電力が低送信出力状態である時の電力消費を低減し得ると共に、高利得な能動素子をオフ状態に切り換える場合よりも全体として利得の変動を低減し得る。
【００２０】
また本発明においては、第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなり、所定の受信手段により受信した受信信号の増幅処理を行う増幅手段と、受信信号の信号レベルを検出する検出手段と、増幅手段の各能動素子に供給するバイアス電圧又はバイアス電流を制御するバイアス制御手段と、検出手段において検出した信号レベルが増幅手段における消費電力を下げるべき低レベルまで低下した場合、バイアス制御手段によりバイアス電圧又はバイアス電流を低減させて能動素子のうち利得が低いものから所定数をオフ状態に切り換えることにより、増幅手段全体としての利得を低減させると共に消費電力を低減させる電力制御手段とを設ける。
【００２１】
受信信号の信号レベルが高レベルの時には全ての能動素子の能動素子をオン状態とし、また低レベルの時には低利得な第２〜第Ｎの能動素子のうち利得の低いものから所定数をオフ状態とすることによつて、入力信号レベルが低レベルの時の電力消費を低減し得ると共に、高利得な能動素子をオフ状態に切り換える場合よりも全体として利得の変動を低減し得る。
【００２２】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００２３】
図７との対応部分に同一符号を付して示す図１において、２０は全体として無線通信端末装置を示し、受信増幅器５及び送信電力増幅器１８（図７）に換えて増幅器２１及び２２をそれぞれ配すると共に、受信回路４側の増幅器２１の消費電力及び利得を制御する受信電力制御回路２３を設けている。
受信電力制御回路２３及び送信電力制御回路１５は、受信電力測定回路１０に接続されている。受信電力測定回路１０は中間周波利得可変器８から出力される中間周波信号Ｓ４の出力レベルを検出して、当該出力レベルに応じた受信信号強度レベル情報Ｓ９を受信電力制御回路２３及び送信電力制御回路１５に供給する。
【００２４】
受信電力制御回路２３は、こうして与えられる受信信号強度レベル情報Ｓ９に基づいて増幅器２１に制御信号Ｓ１３を供給することによつて、受信信号強度が低レベルである場合に増幅器２１の消費電力を低減すると共に利得の低下を低減するように制御を行う。また送信電力制御回路１５は、こうして与えられる受信信号強度レベル情報Ｓ９に基づいて増幅器２２に制御信号Ｓ１４を供給することによつて、送信電力が低送信出力時の場合に増幅器２２の消費電力を低減すると共に利得の低下を低減するように制御を行う。
なお、消費電力の低減及び利得低下の低減の制御については後述する。
【００２５】
図２は増幅器２２の内部構成を示し、送信電力増幅器２４とゲートバイアス制御部２５とで構成されている。なお増幅器２１は当該増幅器２２と同一構成であるため、説明を省略する。
増幅器２２は入力電力Ｐ１を送信電力増幅器２４に入力する。送信電力増幅器２４は入力電力Ｐ１を整合回路２６を介してＦＥＴ（Field Effect Transistor ）群２７及び２８で増幅し、整合回路２９を介して出力電力Ｐ２として出力する。
【００２６】
ＦＥＴ群２７及び２８は、それぞれ複数の単位ＦＥＴによつて構成されており、各単位ＦＥＴのゲート及びドレインを電気的に接続し、またソースを接地している。またＦＥＴ群２７とＦＥＴ群２８とでは、異なるゲート長又はゲートフインガ幅でなる単位ＦＥＴが配されており、例えばＦＥＴ群２７の単位ＦＥＴのゲート長又はゲートフインガ幅はＦＥＴ群２８の単位ＦＥＴのゲート長又はゲートフインガ幅に比して小さくなるようになされている。これによつてＦＥＴ群２７の利得はＦＥＴ群２８の利得に比して高いものとなつている。各単位ＦＥＴの構造（ゲート長、ゲートフインガ幅）及び利得の関係については後述する。
【００２７】
また整合回路２６とＦＥＴ群２７及び２８との間にはＤＣカツトキヤパシタ３０、３１をそれぞれ接続して配しており、これによりＦＥＴ群２７及び２８のゲート電極はＤＣ的に分離され、高周波的に接続された状態となつている。さらにＦＥＴ群２７及び２８のゲート電極にはゲート抵抗３２、３３をそれぞれ接続して配しており、これによつてＦＥＴ群２７及び２８のゲート電極はゲートバイアス制御部２５との高周波的アイソレーシヨンを得ている。
【００２８】
一方、ＦＥＴ群２７及び２８のドレイン電極は接続されており、当該ドレイン電極と整合回路２９との間に接続された高周波チヨークコイル３４からドレイン電圧Ｖｄが印加されることでドレイン電流Ｉｄ_max を得ている。なおドレイン電流Ｉｄ_max はＦＥＴ群２７及び２８に動作ゲート電圧が印加された状態で得られる電流量である。
【００２９】
ゲートバイアス制御部２５はＦＥＴ群２７及び２８に対するゲート電圧を供給する。ゲートバイアス制御部２５は例えば抵抗３５、３６による抵抗分圧によつて動作ゲート電圧Ｖ_onと、ピンチオフ電圧Ｖｐ以下であるオフゲート電圧Ｖ_off を得ている。ゲートバイアス制御部２５はＦＥＴ群２７に対するゲート電圧として、動作ゲート電圧Ｖ_onをゲート抵抗３２を介して供給している。
一方、動作ゲート電圧Ｖ_onとオフゲート電圧Ｖ_off とはスイツチ３７の各端子に供給されており、当該スイツチ３７はゲート抵抗３３に接続されている。ゲートバイアス制御部２５はＦＥＴ群２８に対するゲート電圧として、動作ゲート電圧Ｖ_onとオフゲート電圧Ｖ_off とのいずれか一方をスイツチ３７の切り換えにより供給している。
【００３０】
スイツチ３７は送信電力制御回路１５から与えられる制御信号Ｓ１４によつて切り換えられるようになされている。すなわち送信電力が高送信出力状態である場合、スイツチ３７は動作ゲート電圧Ｖ_onが供給されている端子側に接続され、ＦＥＴ群２８に対するゲート電圧として動作ゲート電圧Ｖ_onを供給する。また送信電力が低送信出力状態である場合、スイツチ３７はオフゲート電圧Ｖ_off が供給されている端子側に接続され、ＦＥＴ群２８に対するゲート電圧としてオフゲート電圧Ｖ_off を供給する。
【００３１】
このように増幅器２２は、高送信出力状態である場合はスイツチ３７の切り換えによつてＦＥＴ群２７及び２８共に動作ゲート電圧Ｖ_onを供給して高レベルな出力に適した増幅器となる。また低送信出力状態である場合はスイツチ３７の切り換えによつてＦＥＴ群２７のみに動作ゲート電圧Ｖ_onを供給してＦＥＴ群２８をオフ状態とすることで低レベルな出力に適した増幅器となる。
【００３２】
図３に示すように、ＦＥＴ群２７及び２８の各単位ＦＥＴはソース、ゲート及びドレイン電極からなり、ゲート電極に印加する電圧に応じてドレイン電極からソース電極に流れる電流値が変化する。ここで図中に示すＬ_G をゲート長とする。一般に増幅素子の性能値としては最大発振周波数ｆ_max が用いられる。ここでｆ_max は電力利得が１となる周波数を示しており、ＲｇをＦＥＴのゲート抵抗値、ＧｄをＦＥＴのドレインコンダクタンス、ν_sat を電子飽和速度とした場合、ＦＥＴの利得については
【数１】

で近似的に表すことができる。この（１）式からわかるように、ＦＥＴではゲート長Ｌを小さくすることによりｆ_max 、すなわち所定の周波数点での利得を高くし得ることがわかる。
【００３３】
またゲートフインガ幅Ｚ_G については、図４に示すように、ゲートフインガ幅Ｚ_G に対する利得特性のシミユレーシヨン値から、Ｚ_G を小さくすることにより利得を高くし得ることがわかる。
【００３４】
このことからＦＥＴ群２７及び２８では、上述したように、ＦＥＴ群２７のゲート長又はゲートフインガ幅を小さくすることで電力利得を高くし、またＦＥＴ群２８のゲート長又はゲートフインガ幅を大きくすることで電力利得を低くするようになされている。
図５に示すように、増幅器２２は高利得でなるＦＥＴ群２７及び低利得でなるＦＥＴ群２８を並列に接続すると共に低出力送信時（図中、１５[dBm] の部分）にＦＥＴ群２８をオフ状態に切り換えるようにしたことにより、入力電力に対する利得の変動幅、すなわち高出力送信時の利得から低出力送信時の利得への変動幅を従来の変動幅に比して小さくすることを得ている。
【００３５】
以上の構成において、増幅器２２はＦＥＴ群２７及び２８を並列に多段接続した構成としている。高出力送信時、ＦＥＴ群２７及び２８に供給されるゲート電圧は共にＶ_onであり、ＦＥＴ群２７及び２８共に動作状態となつている。この場合、ドレイン電流ＩｄはＦＥＴ群２７及び２８に流れる電流値となつている。また低出力送信時、ＦＥＴ群２８に供給されるゲート電圧はＶ_off に切り換えられ、ＦＥＴ群２７のみが動作状態となつている。この場合、ドレイン電流ＩｄはＦＥＴ群２７に流れる分だけの電流値となる（図８）。
このように増幅器２２は低出力送信時、ＦＥＴ群２８の動作状態をオフに切り換えてＦＥＴ群２７のみを動作状態とするようにしたことにより、ＦＥＴ群２８の動作に要する消費電力を削減して、消費電力の低減を得ることができる。
【００３６】
また増幅器２２は、ＦＥＴ群２７のゲート長又はゲートフインガ幅を小さくし又ＦＥＴ群２８のゲート長又はゲートフインガ幅を大きくしている。高出力送信時、すなわちＦＥＴ群２７及び２８が共に動作状態となつている場合、ＦＥＴ群２７に比して低利得でなるＦＥＴ群２８が含まれているため、従来のように共に同一利得でなるＦＥＴ群を配した場合に比して、増幅器２２全体としての利得は低下する。しかし低出力時、すなわちＦＥＴ群２７のみが動作状態となつている場合、ＦＥＴ群２７はＦＥＴ群２８に比して高利得であるため、増幅器２２全体としての利得は従来の増幅器に等しい利得となる（図５）。
【００３７】
このように増幅器２２はゲート長又はゲートフインガ幅の異なるＦＥＴ群２７及び２８を設けて、低出力送信時、ＦＥＴ群２７に比して低利得でなるＦＥＴ群２８をオフ状態とすることにより、高出力送信時に比した場合の入力電力に対する利得の変動幅を従来の増幅器に比して小さくすることができ、これにより利得の不連続性を低減することができる。
【００３８】
以上の構成によれば、ゲート長又はゲートフインガ幅の異なるＦＥＴ群２７及び２８を設けると共に、当該ＦＥＴ群２７及び２８を並列な多段接続とし、高出力送信時及び受信信号強度の低レベル時にはＦＥＴ群２７及び２８共に動作状態とすると共に、低出力送信時及び受信信号強度の低レベル時にはスイツチ３７の切り換えによつて、ＦＥＴ群２７に比して低利得でなるＦＥＴ群２８をオフ状態とすることにより、低出力送信時及び受信信号強度の低レベル時の電力消費を低減し得ると共に利得の変動幅を小さくして利得の不連続性を低減することができる。かくするにつき、簡易な構成及び制御によつて、出力電力及び利得の安定性の精度を向上し得る。
【００３９】
なお上述の実施例においては、それぞれ異なるゲート長又はゲートフインガ幅でなるＦＥＴ群２７及び２８を設けた場合について述べたが、本発明はこれに限らず、例えばそれぞれ異なるゲート長又はゲートフインガ幅でなるＦＥＴ群を３つ以上設けるようにしてもよい。
【００４０】
また上述の実施例においては、ＦＥＴ２７及び２８を設けた増幅器２１及び２２の場合について述べたが、本発明はこれに限らず、例えばバイポーラトランジスタを設けるようにしてもよい。図６に示すように、バイポーラトランジスタはエミツタ、ベース及びコレクタ電極からなり、ベース電極に印加する電流値に応じてコレクタ電極からエミツタ電極に流れる電流量が変化する（ｎｐｎ型の場合）。バイポーラトランジスタではゲート長Ｌに相当するのがエミツタ幅Ｗｅであり、ゲートフインガ幅Ｚ_Ｇに相当するのがエミツタ長Ｌｅである。従つてバイポーラトランジスタを設けた増幅器では、それぞれ異なるエミツタ幅Ｗｅ又はエミツタ長Ｌｅでなるバイポーラトランジスタを設けるようにすればよい。
【００４１】
さらに上述の実施例においては、複数の単位ＦＥＴで構成されるＦＥＴ群２７及び２８を配して、高出力送信時及び受信信号強度の高レベル時、又は低出力送信時及び受信信号強度の低レベル時とでＦＥＴ群２８の動作状態をオン又はオフに切り換える増幅器２１及び２２の場合について述べたが、本発明はこれに限らず、単位ＦＥＴのそれぞれについてオン又はオフを切り換え得るようにしてもよい。
【００４２】
また上述の実施例においては、中間周波利得可変増幅器８の出力レベルを受信電力測定回路１０によつて検出する場合について述べたが、本発明はこれに限らず、例えば受信電力測定回路を増幅器２１の後段に配するようにしてもよい。
【００４３】
また上述の実施例においては、送信電力制御回路１５と受信電力制御回路２３を別々の構成とした無線通信端末装置２０の場合について述べたが、本発明はこれに限らず、例えば送信電力制御回路と受信電力制御回路とを同一構成としてもよい。これにより、無線通信端末装置は送信回路及び受信回路における消費電力及び利得の制御を一括して行うことができる。
【００４４】
【発明の効果】
上述のように本発明によれば、第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなる増幅手段と、増幅手段に対する入力信号強度が当該増幅手段における消費電力を下げるべき低レベルまで低下した場合、各能動素子に供給するバイアス電圧又はバイアス電流を低減させて能動素子のうち利得が低いものから所定数をオフ状態に切り換えることにより増幅手段全体としての利得を低減させると共に消費電力を低減させるバイアス制御手段とを設けて、増幅手段に対する入力信号強度が高レベルの時には全ての能動素子の能動素子をオン状態とし、また低レベルの時には低利得な第２〜第Ｎの能動素子の能動素子のうち利得の低いものから所定数をオフ状態とすることによつて、入力信号強度が低レベルの時における電力消費を低減し得ると共に、高利得な能動素子をオフ状態に切り換える場合よりも全体として利得の変動を低減し得、かくするにつき、簡易な構成及び制御で、出力電力及び利得の安定性の精度を向上し得る。
【図面の簡単な説明】
【図１】本発明の一実施例による無線通信端末装置の構成を示すブロツク図である。
【図２】実施例による増幅器の回路構成を示す回路図である。
【図３】ＦＥＴの内部構成の説明に供する斜視図である。
【図４】ゲートフインガ幅と利得特性の関係の説明に供する図表である。
【図５】実施例による利得の不連続性の低減の説明に供する図表である。
【図６】バイポーラトランジスタの内部構成の説明に供する斜視図である。
【図７】従来の無線通信端末装置の構成を示すブロツク図である。
【図８】低送信出力状態での消費電力の低減の説明に供する図表である。
【図９】消費電力の低減に伴う利得の不連続性の説明に供する図表である。
【符号の説明】
１、２０……無線通信端末装置、２……アンテナ、３……送受分波器、４……受信回路部、５……受信増幅器、６、１６……混合器、７……ローカル発振器、８、１４……中間周波利得可変増幅器、９……復調器、１０……受信電力測定回路、１１……ベースバンド信号処理回路、１２……送信回路部、１３……変調器、１５……送信電力制御回路、１７……無線周波利得可変増幅器、１８……送信電力増幅器、１９……マイクロコンピユータ、２１、２２……増幅器、２４……送信電力増幅器、２５……ゲートバイアス制御部、２６、２９……整合回路、２７、２８……ＦＥＴ群、３０、３１……ＤＣカツトキヤパシタ、３２、３３……ゲート抵抗、３４……高周波チヨークコイル、３５、３６……抵抗、３７……スイツチ。

Claims (15)

1. 第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなる増幅手段と、
   上記増幅手段に対する入力信号強度が当該増幅手段における消費電力を下げるべき低レベルまで低下した場合、各上記能動素子に供給するバイアス電圧又はバイアス電流を低減させて上記能動素子のうち利得が低いものから所定数をオフ状態に切り換えることにより、上記増幅手段全体としての利得を低減させると共に消費電力を低減させるバイアス制御手段と
   を具えることを特徴とする増幅器。
2. 各上記能動素子は、
   複数のＦＥＴ（Field
   Effect Transistor）を並列に接続してなり、上記ＦＥＴにおけるゲート電極のゲート長が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項１に記載の増幅器。
3. 各上記能動素子は、
   複数のＦＥＴを並列に接続してなり、上記ＦＥＴにおけるゲート電極のゲート幅が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項１に記載の増幅器。
4. 各上記能動素子は、
   複数のバイポーラトランジスタを並列に接続してなり、上記バイポーラトランジスタにおけるエミツタ電極のエミツタ幅が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項１に記載の増幅器。
5. 各上記能動素子は、
   複数のバイポーラトランジスタを並列に接続してなり、上記バイポーラトランジスタにおけるエミツタ電極のエミツタ長が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項１に記載の増幅器。
6. 第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなり、入力される送信信号の増幅処理を行う増幅手段と、
   上記送信信号を上記増幅手段から出力する際の送信電力を制御する送信電力制御手段と、
   上記増幅手段の各能動素子に供給するバイアス電圧又はバイアス電流を制御するバイアス制御手段と、
   上記送信電力制御手段の制御により上記送信電力が低下し上記増幅手段における消費電力を下げるべき低送信出力時に、上記バイアス電圧又はバイアス電流を低減させて上記能動素子のうち利得が低いものから所定数をオフ状態に切り換えさせることにより、上記増幅手段全体としての利得を低減させると共に消費電力を低減させる電力制御手段と
   を具えることを特徴とする送信回路。
7. 各上記能動素子は、
   複数のＦＥＴを並列に接続してなり、上記ＦＥＴにおけるゲート電極のゲート長が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項６に記載の送信回路。
8. 各上記能動素子は、
   複数のＦＥＴを並列に接続してなり、上記ＦＥＴにおけるゲート電極のゲート幅が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項６に記載の送信回路。
9. 各上記能動素子は、
   複数のバイポーラトランジスタを並列に接続してなり、上記バイポーラトランジスタにおけるエミツタ電極のエミツタ幅が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
   ことを特徴とする請求項６に記載の送信回路。
10. 各上記能動素子は、
    複数のバイポーラトランジスタを並列に接続してなり、上記バイポーラトランジスタにおけるエミツタ電極のエミツタ長が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
    ことを特徴とする請求項６に記載の送信回路。
11. 第１の能動素子及び当該第１の能動素子に比して低利得な第２〜第Ｎ（Ｎは２以上の整数）の能動素子を並列に多段接続してなり、所定の受信手段により受信した受信信号の増幅処理を行う増幅手段と、
    上記受信信号の信号レベルを検出する検出手段と、
    上記増幅手段の各能動素子に供給するバイアス電圧又はバイアス電流を制御するバイアス制御手段と、
    上記検出手段において検出した信号レベルが上記増幅手段における消費電力を下げるべき低レベルまで低下した場合、上記バイアス制御手段により上記バイアス電圧又はバイアス電流を低減させて上記能動素子のうち利得が低いものから所定数をオフ状態に切り換えることにより、上記増幅手段全体としての利得を低減させると共に消費電力を低減させる電力制御手段と
    を具えることを特徴とする受信回路。
12. 各上記能動素子は、
    複数のＦＥＴを並列に接続してなり、上記ＦＥＴにおけるゲート電極のゲート長が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
    ことを特徴とする請求項１１に記載の受信回路。
13. 各上記能動素子は、
    複数のＦＥＴを並列に接続してなり、上記ＦＥＴにおけるゲート電極のゲート幅が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
    ことを特徴とする請求項１１に記載の受信回路。
14. 各上記能動素子は、
    複数のバイポーラトランジスタを並列に接続してなり、上記バイポーラトランジスタにおけるエミツタ電極のエミツタ幅が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
    ことを特徴とする請求項１１に記載の受信回路。
15. 各上記能動素子は、
    複数のバイポーラトランジスタを並列に接続してなり、上記バイポーラトランジスタにおけるエミツタ電極のエミツタ長が上記第１の能動素子と上記第２〜第Ｎの能動素子とで異なる
    ことを特徴とする請求項１１に記載の受信回路。

Images