JPH11297815A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH11297815A JPH11297815A JP9746098A JP9746098A JPH11297815A JP H11297815 A JPH11297815 A JP H11297815A JP 9746098 A JP9746098 A JP 9746098A JP 9746098 A JP9746098 A JP 9746098A JP H11297815 A JPH11297815 A JP H11297815A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- oxide film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 トレンチの形成に関し、ストレスの低減と平
坦化と製造工程の簡略化を同時に達成する。 【解決手段】 拡散層２３〜２６やフィールド酸化膜２
を形成した後に、トレンチ６を形成する。トレンチ６は
フィールド酸化膜２を避けるように形成する。トレンチ
６は絶縁物である酸化膜７とＢＰＳＧ層８で充填する。
充填の際には酸化膜７とＢＰＳＧ層８のエッチングバッ
クは行わない。
坦化と製造工程の簡略化を同時に達成する。 【解決手段】 拡散層２３〜２６やフィールド酸化膜２
を形成した後に、トレンチ６を形成する。トレンチ６は
フィールド酸化膜２を避けるように形成する。トレンチ
６は絶縁物である酸化膜７とＢＰＳＧ層８で充填する。
充填の際には酸化膜７とＢＰＳＧ層８のエッチングバッ
クは行わない。
Description
【０００１】
【発明の属する技術分野】この発明はＳＯＩ（Silicon
On Insulator）基板を用いる半導体装置およびその製造
方法に関し、特にＳＯＩ基板に形成される素子間分離溝
（以下トレンチという。）とフィールド酸化膜で素子の
分離を行い、数百ボルト以上の絶縁耐圧を備える半導体
装置およびその製造方法に関するものである。
On Insulator）基板を用いる半導体装置およびその製造
方法に関し、特にＳＯＩ基板に形成される素子間分離溝
（以下トレンチという。）とフィールド酸化膜で素子の
分離を行い、数百ボルト以上の絶縁耐圧を備える半導体
装置およびその製造方法に関するものである。
【０００２】
【従来の技術】モノリシックな半導体集積回路に用いら
れる素子間分離として、素子間にトレンチ溝を形成し、
そのトレンチ溝に絶縁体を充填することで形成されるも
のが知られている。特に、高い電圧に耐える半導体装置
を得るために、ＳＯＩ基板と上記の素子間分離とを組み
合わせたものがあり、例えば特開昭６１‐５９８５２号
公報には、素子間分離を行うために貼り合わせ基板に分
離溝を形成してなる半導体装置が開示されている。図１
３は例えば特開昭６１‐５９８５２号公報に記載されて
いる従来の半導体装置の製造工程についてその要部の一
例を示す工程図である。図１３（ａ）に示すように、シ
リコン基板２３０の一方主面に鏡面研磨を施した後、熱
酸化を施し所定の膜厚の絶縁膜２３１を形成する。次
に、図１３（ｂ）に示すように、シリコン基板２３０の
絶縁膜２３１側に鏡面研磨された主面を有する他のシリ
コン基板２３２を、十分に清浄な雰囲気かで密着して例
えば２００℃以上の加熱処理をして一体的に接合する。
次に、シリコン基板２３２にリアクティブイオンエッチ
ング処理を施し、図１３（ｃ）に示す、絶縁膜２３１に
達する分離溝２３３を形成する。分離溝２３３を形成し
たシリコン基板２３０，２３２を熱酸化を施し、分離溝
２３３およびシリコン基板２３２の表面に絶縁皮膜２３
４を形成する。不純物をドープしていない多結晶シリコ
ン部材の堆積を数μｍ行うことによって、図１３（ｄ）
に示すように、分離溝２３３を多結晶シリコン層２３５
で埋めることができる。分離溝２３３からはみ出した絶
縁皮膜２３４および多結晶シリコン層２３５を除去する
ことにより素子領域２３６を得る（図１３（ｅ）参
照）。
れる素子間分離として、素子間にトレンチ溝を形成し、
そのトレンチ溝に絶縁体を充填することで形成されるも
のが知られている。特に、高い電圧に耐える半導体装置
を得るために、ＳＯＩ基板と上記の素子間分離とを組み
合わせたものがあり、例えば特開昭６１‐５９８５２号
公報には、素子間分離を行うために貼り合わせ基板に分
離溝を形成してなる半導体装置が開示されている。図１
３は例えば特開昭６１‐５９８５２号公報に記載されて
いる従来の半導体装置の製造工程についてその要部の一
例を示す工程図である。図１３（ａ）に示すように、シ
リコン基板２３０の一方主面に鏡面研磨を施した後、熱
酸化を施し所定の膜厚の絶縁膜２３１を形成する。次
に、図１３（ｂ）に示すように、シリコン基板２３０の
絶縁膜２３１側に鏡面研磨された主面を有する他のシリ
コン基板２３２を、十分に清浄な雰囲気かで密着して例
えば２００℃以上の加熱処理をして一体的に接合する。
次に、シリコン基板２３２にリアクティブイオンエッチ
ング処理を施し、図１３（ｃ）に示す、絶縁膜２３１に
達する分離溝２３３を形成する。分離溝２３３を形成し
たシリコン基板２３０，２３２を熱酸化を施し、分離溝
２３３およびシリコン基板２３２の表面に絶縁皮膜２３
４を形成する。不純物をドープしていない多結晶シリコ
ン部材の堆積を数μｍ行うことによって、図１３（ｄ）
に示すように、分離溝２３３を多結晶シリコン層２３５
で埋めることができる。分離溝２３３からはみ出した絶
縁皮膜２３４および多結晶シリコン層２３５を除去する
ことにより素子領域２３６を得る（図１３（ｅ）参
照）。
【０００３】図１３に示す工程の後にさらに複数の工程
を経て、図１４に示すような、フィールド酸化膜２４０
と、深い拡散層であるウェル２４１と、浅い拡散層であ
るエミッタ拡散層２４２などがシリコン基板２３２に形
成される。浅い拡散層を形成する際にトレンチ分離部の
表面を保護する必要から、フィールド酸化膜２４０の一
部が分離溝２３３の上に形成される。
を経て、図１４に示すような、フィールド酸化膜２４０
と、深い拡散層であるウェル２４１と、浅い拡散層であ
るエミッタ拡散層２４２などがシリコン基板２３２に形
成される。浅い拡散層を形成する際にトレンチ分離部の
表面を保護する必要から、フィールド酸化膜２４０の一
部が分離溝２３３の上に形成される。
【０００４】図１５は、図１３および図１４で説明した
工程の概要を示すフローチャートである。上記の説明で
は、深い拡散層の形成は、分離溝２３３の形成後に実施
されることのみが説明されているが、図１５に示すよう
に、トレンチ分離形成ステップＳＴ２の前に、第１の深
い拡散領域形成ステップＳＴ１を設ける場合もある。ト
レンチ分離形成ステップＳＴ２の後に、フィールド酸化
膜形成ステップＳＴ３を実施する。さらに、第２の深い
拡散領域形成ステップＳＴ４、それに続く浅い拡散領域
形成ステップＳＴ４を行う。次に、拡散領域や外部との
電気的接続のためにコンタクトや配線の形成を行って半
導体装置の主要部が形成される（ステップＳＴ５）。そ
の他の工程として保護膜の形成等もあるがここでは説明
を省く。
工程の概要を示すフローチャートである。上記の説明で
は、深い拡散層の形成は、分離溝２３３の形成後に実施
されることのみが説明されているが、図１５に示すよう
に、トレンチ分離形成ステップＳＴ２の前に、第１の深
い拡散領域形成ステップＳＴ１を設ける場合もある。ト
レンチ分離形成ステップＳＴ２の後に、フィールド酸化
膜形成ステップＳＴ３を実施する。さらに、第２の深い
拡散領域形成ステップＳＴ４、それに続く浅い拡散領域
形成ステップＳＴ４を行う。次に、拡散領域や外部との
電気的接続のためにコンタクトや配線の形成を行って半
導体装置の主要部が形成される（ステップＳＴ５）。そ
の他の工程として保護膜の形成等もあるがここでは説明
を省く。
【０００５】
【発明が解決しようとする課題】従来の半導体装置およ
びその製造方法は以上のように構成されており、トレン
チ分離形成工程が複雑になるという問題がある。例え
ば、図１３に示す製造方法においては、分離溝２３３を
多結晶シリコン層２３５で充填するために、多結晶シリ
コン層２３５を全面に堆積する工程と、堆積された多結
晶シリコン層２３５を、シリコン基板２３２の表面が露
出するまでエッチバックするという工程が必要になる。
また従来の製造方法は、シリコン基板２３２の表面と多
結晶シリコン２３５の表面の段差（リセス量）を十分小
さくするためにエッチングの終了時点を正確に制御する
ことができるシリコンドライエッチング工程を採用する
など、プロセスマージンの取り難い製造方法となる。
びその製造方法は以上のように構成されており、トレン
チ分離形成工程が複雑になるという問題がある。例え
ば、図１３に示す製造方法においては、分離溝２３３を
多結晶シリコン層２３５で充填するために、多結晶シリ
コン層２３５を全面に堆積する工程と、堆積された多結
晶シリコン層２３５を、シリコン基板２３２の表面が露
出するまでエッチバックするという工程が必要になる。
また従来の製造方法は、シリコン基板２３２の表面と多
結晶シリコン２３５の表面の段差（リセス量）を十分小
さくするためにエッチングの終了時点を正確に制御する
ことができるシリコンドライエッチング工程を採用する
など、プロセスマージンの取り難い製造方法となる。
【０００６】図１６は、例えば特開平８−２３０２７号
公報に記載されている半導体装置の製造方法を示す工程
図である。まず、図１６（ａ）に示すように、２つのシ
リコン基板３１１，３１３を酸化膜３１２を介して直接
接合法により接合してＳＯＩ基板を構成する。シリコン
基板３１１の主面に、熱酸化膜３１４とシリコン窒化膜
３１５とＴＥＯＳ‐ＳｉＯ2膜３１６の３層からなるマ
スクを形成する。ここで、ＴＥＯＳ‐ＳｉＯ2膜とはテ
トラエチルオルソシリケートを用いて形成されるシリコ
ン酸化膜である。次に、このマスクにトレンチ開口部を
形成し、絶縁層３１２に達するトレンチ３１７を形成す
る（図１６（ｂ）参照）。トレンチ３１７の内側壁のダ
メージ部分の処理を行った後、図１６（ｃ）に示すよう
に、トレンチ３１７の内側壁に約１０００Åの熱酸化膜
３１８を形成する。続いて、ＴＥＯＳ‐ＳｉＯ2膜３１
９を成膜して１０５０℃で１５分間のアニール処理を２
回繰り返して行う。次に、トレンチ３１７内にＴＥＯＳ
‐ＳｉＯ2膜３１９を充填する（図１６（ｄ）参照）。
その後、ドライエッチングによりトレンチ３１７からは
み出たＴＥＯＳ‐ＳｉＯ2膜３１９とマスクのＴＥＯＳ
‐ＳｉＯ2膜３１６を、その下にあるシリコンチック膜
３１５をストッパーにして除去し、さらにシリコン窒化
膜３１５および酸化膜３１４を順次除去し、トレンチ３
１７上部を平坦化する。プリセスマージンの取りやすい
従来の製造方法は、図１６に示すようにさらに工程が複
雑になる。
公報に記載されている半導体装置の製造方法を示す工程
図である。まず、図１６（ａ）に示すように、２つのシ
リコン基板３１１，３１３を酸化膜３１２を介して直接
接合法により接合してＳＯＩ基板を構成する。シリコン
基板３１１の主面に、熱酸化膜３１４とシリコン窒化膜
３１５とＴＥＯＳ‐ＳｉＯ2膜３１６の３層からなるマ
スクを形成する。ここで、ＴＥＯＳ‐ＳｉＯ2膜とはテ
トラエチルオルソシリケートを用いて形成されるシリコ
ン酸化膜である。次に、このマスクにトレンチ開口部を
形成し、絶縁層３１２に達するトレンチ３１７を形成す
る（図１６（ｂ）参照）。トレンチ３１７の内側壁のダ
メージ部分の処理を行った後、図１６（ｃ）に示すよう
に、トレンチ３１７の内側壁に約１０００Åの熱酸化膜
３１８を形成する。続いて、ＴＥＯＳ‐ＳｉＯ2膜３１
９を成膜して１０５０℃で１５分間のアニール処理を２
回繰り返して行う。次に、トレンチ３１７内にＴＥＯＳ
‐ＳｉＯ2膜３１９を充填する（図１６（ｄ）参照）。
その後、ドライエッチングによりトレンチ３１７からは
み出たＴＥＯＳ‐ＳｉＯ2膜３１９とマスクのＴＥＯＳ
‐ＳｉＯ2膜３１６を、その下にあるシリコンチック膜
３１５をストッパーにして除去し、さらにシリコン窒化
膜３１５および酸化膜３１４を順次除去し、トレンチ３
１７上部を平坦化する。プリセスマージンの取りやすい
従来の製造方法は、図１６に示すようにさらに工程が複
雑になる。
【０００７】また、従来の半導体装置およびその製造方
法においては、トレンチの周囲に応力が発生し、欠陥結
晶やウェーハの反りが発生するという問題がある。例え
ば、図１３に示す製造方法においては、高い絶縁耐圧を
得るために内側壁の絶縁皮膜２３４を十分厚くする必要
がある。トレンチ２１７の内側壁が酸化膜となる際に体
積膨張するため、トレンチ２１７の内側壁上端部や下端
部に応力が集中し、結晶欠陥やウェーハの反りが発生す
る。このような応力の集中を緩和するために、例えば、
“N.Itoh et al.,Optimization of shallow and deep t
rench isolation structures for ultra-high-speed bi
polar LSIs, proc. of BCTM'92 pp.104-107”に示され
ているように、トレンチ内へ充填する材料を選択するこ
とでストレスを低減することができる。図１７はこの文
献に記載されている半導体装置の製造方法を説明するた
めの工程図である。まず、図１７（ａ）に示すように、
半導体基板４００の表面に浅いトレンチ４０１の絶縁材
料を形成し、さらに、図１７（ｂ）に示すように、深い
トレンチ４０２を形成する。図１７（ｃ）に示すよう
に、トレンチ４０１，４０２を絶縁材料４０３で埋め
る。この絶縁材料４０３をエッチバックすることによっ
て図１７（ｄ）の構造を得る。浅いトレンチ４０１はＬ
ＯＣＯＳによって形成された酸化膜ではないので、浅い
トレンチ４０１を埋めている絶縁材料４０３から半導体
基板４００はストレスを受けない。しかし、このような
製造方法においても絶縁材料４０３のエッチバックは必
要である。また、このような構成では、絶縁耐圧を上げ
るために浅いトレンチ４０１を深くすると、フィールド
酸化膜と異なり、矢印４０５で示す半導体層の厚みが浅
いトレンチ４０１と同じだけ増すため半導体装置の一部
の特性が劣化するという問題がある。フィールド酸化膜
の場合には半導体基板に食い込む部分と半導体基板上に
飛び出る部分とがあるため、このような問題は緩和され
る。
法においては、トレンチの周囲に応力が発生し、欠陥結
晶やウェーハの反りが発生するという問題がある。例え
ば、図１３に示す製造方法においては、高い絶縁耐圧を
得るために内側壁の絶縁皮膜２３４を十分厚くする必要
がある。トレンチ２１７の内側壁が酸化膜となる際に体
積膨張するため、トレンチ２１７の内側壁上端部や下端
部に応力が集中し、結晶欠陥やウェーハの反りが発生す
る。このような応力の集中を緩和するために、例えば、
“N.Itoh et al.,Optimization of shallow and deep t
rench isolation structures for ultra-high-speed bi
polar LSIs, proc. of BCTM'92 pp.104-107”に示され
ているように、トレンチ内へ充填する材料を選択するこ
とでストレスを低減することができる。図１７はこの文
献に記載されている半導体装置の製造方法を説明するた
めの工程図である。まず、図１７（ａ）に示すように、
半導体基板４００の表面に浅いトレンチ４０１の絶縁材
料を形成し、さらに、図１７（ｂ）に示すように、深い
トレンチ４０２を形成する。図１７（ｃ）に示すよう
に、トレンチ４０１，４０２を絶縁材料４０３で埋め
る。この絶縁材料４０３をエッチバックすることによっ
て図１７（ｄ）の構造を得る。浅いトレンチ４０１はＬ
ＯＣＯＳによって形成された酸化膜ではないので、浅い
トレンチ４０１を埋めている絶縁材料４０３から半導体
基板４００はストレスを受けない。しかし、このような
製造方法においても絶縁材料４０３のエッチバックは必
要である。また、このような構成では、絶縁耐圧を上げ
るために浅いトレンチ４０１を深くすると、フィールド
酸化膜と異なり、矢印４０５で示す半導体層の厚みが浅
いトレンチ４０１と同じだけ増すため半導体装置の一部
の特性が劣化するという問題がある。フィールド酸化膜
の場合には半導体基板に食い込む部分と半導体基板上に
飛び出る部分とがあるため、このような問題は緩和され
る。
【０００８】また、従来の半導体装置の各製造方法は図
１５のような工程を経るため、フィールド酸化膜形成ス
テップＳＴ３や拡散領域形成ステップＳＴ４において９
５０℃〜１１５０℃程度で１〜５時間程度の高温熱処理
が施され、素子を分離するために形成されているトレン
チの周囲にストレスを生じるという問題がある。
１５のような工程を経るため、フィールド酸化膜形成ス
テップＳＴ３や拡散領域形成ステップＳＴ４において９
５０℃〜１１５０℃程度で１〜５時間程度の高温熱処理
が施され、素子を分離するために形成されているトレン
チの周囲にストレスを生じるという問題がある。
【０００９】この発明は上記の問題点を解消するために
なされたもので、フィールド酸化膜を有する半導体装置
およびその製造方法において、工程の簡略化と半導体装
置の基板表面の平坦化とトレンチの周囲に生じるストレ
スの低減とを同時に実現することを目的とする。
なされたもので、フィールド酸化膜を有する半導体装置
およびその製造方法において、工程の簡略化と半導体装
置の基板表面の平坦化とトレンチの周囲に生じるストレ
スの低減とを同時に実現することを目的とする。
【００１０】
【課題を解決するための手段】第１の発明に係る半導体
装置の製造方法は、拡散層およびフィールド酸化膜を主
面に形成するための熱処理が終了しているＳＯＩ基板を
準備する工程と、前記ＳＯＩ基板の前記主面における前
記フィールド酸化膜が形成されていない領域にトレンチ
を形成する工程と、前記ＳＯＩ基板の全面に絶縁物を堆
積することによって層間膜の形成と同時に前記トレンチ
に絶縁物を充填する工程とを備えて構成される。
装置の製造方法は、拡散層およびフィールド酸化膜を主
面に形成するための熱処理が終了しているＳＯＩ基板を
準備する工程と、前記ＳＯＩ基板の前記主面における前
記フィールド酸化膜が形成されていない領域にトレンチ
を形成する工程と、前記ＳＯＩ基板の全面に絶縁物を堆
積することによって層間膜の形成と同時に前記トレンチ
に絶縁物を充填する工程とを備えて構成される。
【００１１】第２の発明に係る半導体装置の製造方法
は、第１の発明の半導体装置の製造方法において、前記
絶縁物を充填する工程は、テトラエチルオルソシリケー
トを用いて酸化膜を０．３μｍ以上の厚みに堆積する工
程と、ＢＰＳＧ層を、トレンチの幅に２の平方根を掛け
た値以上の厚みに堆積する工程とを含むことを特徴とす
る。
は、第１の発明の半導体装置の製造方法において、前記
絶縁物を充填する工程は、テトラエチルオルソシリケー
トを用いて酸化膜を０．３μｍ以上の厚みに堆積する工
程と、ＢＰＳＧ層を、トレンチの幅に２の平方根を掛け
た値以上の厚みに堆積する工程とを含むことを特徴とす
る。
【００１２】第３の発明に係る半導体装置の製造方法
は、第２の発明の半導体装置の製造方法において、前記
絶縁物を充填する工程は、第１層アルミ配線の前に行わ
れ、前記酸化膜および前記ＢＰＳＧ層の厚みをＲＥＳＵ
ＲＦ効果に最適な厚みに設定する工程を含み、前記酸化
膜および前記ＢＰＳＧ層上に前記第１層アルミ配線によ
ってマルチフィールドプレートを形成する工程をさらに
備えて構成される。
は、第２の発明の半導体装置の製造方法において、前記
絶縁物を充填する工程は、第１層アルミ配線の前に行わ
れ、前記酸化膜および前記ＢＰＳＧ層の厚みをＲＥＳＵ
ＲＦ効果に最適な厚みに設定する工程を含み、前記酸化
膜および前記ＢＰＳＧ層上に前記第１層アルミ配線によ
ってマルチフィールドプレートを形成する工程をさらに
備えて構成される。
【００１３】第４の発明に係る半導体装置の製造方法
は、第１の発明の半導体装置の製造方法において、前記
絶縁物を充填する工程は、第１層アルミ配線の後で、か
つ第２層アルミ配線の前に行われる層間膜の形成工程を
含み、前記層間膜の形成工程は、前記層間膜を所定の厚
みに形成することによって多段マルチフィールドプレー
トを構成する前記第１層アルミ配線と前記第２層アルミ
配線の間隔をＲＥＳＵＲＦ効果に最適な間隔に設定する
工程を含むことを特徴とする。
は、第１の発明の半導体装置の製造方法において、前記
絶縁物を充填する工程は、第１層アルミ配線の後で、か
つ第２層アルミ配線の前に行われる層間膜の形成工程を
含み、前記層間膜の形成工程は、前記層間膜を所定の厚
みに形成することによって多段マルチフィールドプレー
トを構成する前記第１層アルミ配線と前記第２層アルミ
配線の間隔をＲＥＳＵＲＦ効果に最適な間隔に設定する
工程を含むことを特徴とする。
【００１４】第５の発明に係る半導体装置は、埋め込み
絶縁層に達するトレンチを有するＳＯＩ基板と、前記Ｓ
ＯＩ基板上の前記トレンチのない領域に配置されている
フィールド酸化膜と、前記トレンチの内部および前記フ
ィールド酸化膜上に配置されている絶縁膜と、前記絶縁
膜上に配置されているマルチフィールドプレートとを備
えて構成される。
絶縁層に達するトレンチを有するＳＯＩ基板と、前記Ｓ
ＯＩ基板上の前記トレンチのない領域に配置されている
フィールド酸化膜と、前記トレンチの内部および前記フ
ィールド酸化膜上に配置されている絶縁膜と、前記絶縁
膜上に配置されているマルチフィールドプレートとを備
えて構成される。
【００１５】第６の発明に係る半導体装置は、埋め込み
絶縁層に達するトレンチを有するＳＯＩ基板と、前記Ｓ
ＯＩ基板上の前記トレンチのない領域に配置されている
フィールド酸化膜と、前記フィールド酸化膜上に配置さ
れている絶縁膜と、前記絶縁膜上に配置されている第１
のマルチフィールドプレートと、前記トレンチの内部並
びに前記絶縁膜および前記第１のフィールドプレート上
に配置されている層間膜と、前記層間膜上に配置されて
いる第２のフィールドプレートとを備えて構成される。
絶縁層に達するトレンチを有するＳＯＩ基板と、前記Ｓ
ＯＩ基板上の前記トレンチのない領域に配置されている
フィールド酸化膜と、前記フィールド酸化膜上に配置さ
れている絶縁膜と、前記絶縁膜上に配置されている第１
のマルチフィールドプレートと、前記トレンチの内部並
びに前記絶縁膜および前記第１のフィールドプレート上
に配置されている層間膜と、前記層間膜上に配置されて
いる第２のフィールドプレートとを備えて構成される。
【００１６】第７の発明に係る半導体装置は、第５また
は第６の発明の半導体装置において、前記トレンチと前
記フィールド酸化膜との間隔が１μｍ以上であることを
特徴とする。
は第６の発明の半導体装置において、前記トレンチと前
記フィールド酸化膜との間隔が１μｍ以上であることを
特徴とする。
【００１７】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１による半導体装置の製造方法について図１
〜図６を用いて説明する。図１〜図４は実施の形態１に
よる半導体装置の各製造工程を説明するため断面図であ
る。図５は実施の形態１による半導体装置の製造工程を
示すフローチャートである。図６は図３に示されている
フィールド酸化膜とトレンチの関係を説明するための平
面図である。図１の断面は、図５に示されているステッ
プＳＴ１〜ＳＴ１０の工程を経て形成された構造を示し
ている。ステップＳＴ１〜ＳＴ５は、従来と同様の工程
である。ステップＳＴ５までの製造工程で従来と異なる
点は、第１の深い拡散領域形成ステップＳＴ１とフィー
ルド酸化膜形成ステップＳＴ３の間に行われていたトレ
ンチ分離形成ステップＳＴ２が省かれている点である。
ステップＳＴ１０は、図１に示すゲートポリシリコン３
やゲート酸化膜４や絶縁物堆積層１等を形成する絶縁物
堆積層形成工程である。絶縁物堆積層１は例えばＴＥＯ
Ｓを用いて形成された酸化膜やＢＰＳＧ等の絶縁物から
なり、その厚さは０．３〜１μｍ程度である。Ｎ-ＳＯ
Ｉ層２０と基板シリコン層２２との間には、埋め込みシ
リコン酸化層２１が形成されている。このようなＳＯＩ
基板は、例えば図１３のシリコン基板２３０，２３２と
絶縁膜２３１からなるＳＯＩ基板と同じように準備さ
れ、あるいはその他の方法で準備される。Ｎ-ＳＯＩ層
２０の主面に配置されているＰウェル２３やＮバッファ
層２５は、第１および第２の深い拡散領域形成ステップ
ＳＴ１，ＳＴ４で形成される。厚さ０．３〜０．７μｍ
のフィールド酸化膜２がフィールド酸化膜形成ステップ
ＳＴ３で形成される。このフィールド酸化膜２の間にあ
る開口は、５〜１５μｍ程度の幅を有している。Ｐウェ
ル２３やＮバッファ層２５の中のＮ-ＳＯＩ層２０の主
面に配置されているＮ+エミッタ拡散層２４やＰ+コレク
タ拡散層２６は、浅い拡散領域形成ステップＳＴ５で形
成される。
実施の形態１による半導体装置の製造方法について図１
〜図６を用いて説明する。図１〜図４は実施の形態１に
よる半導体装置の各製造工程を説明するため断面図であ
る。図５は実施の形態１による半導体装置の製造工程を
示すフローチャートである。図６は図３に示されている
フィールド酸化膜とトレンチの関係を説明するための平
面図である。図１の断面は、図５に示されているステッ
プＳＴ１〜ＳＴ１０の工程を経て形成された構造を示し
ている。ステップＳＴ１〜ＳＴ５は、従来と同様の工程
である。ステップＳＴ５までの製造工程で従来と異なる
点は、第１の深い拡散領域形成ステップＳＴ１とフィー
ルド酸化膜形成ステップＳＴ３の間に行われていたトレ
ンチ分離形成ステップＳＴ２が省かれている点である。
ステップＳＴ１０は、図１に示すゲートポリシリコン３
やゲート酸化膜４や絶縁物堆積層１等を形成する絶縁物
堆積層形成工程である。絶縁物堆積層１は例えばＴＥＯ
Ｓを用いて形成された酸化膜やＢＰＳＧ等の絶縁物から
なり、その厚さは０．３〜１μｍ程度である。Ｎ-ＳＯ
Ｉ層２０と基板シリコン層２２との間には、埋め込みシ
リコン酸化層２１が形成されている。このようなＳＯＩ
基板は、例えば図１３のシリコン基板２３０，２３２と
絶縁膜２３１からなるＳＯＩ基板と同じように準備さ
れ、あるいはその他の方法で準備される。Ｎ-ＳＯＩ層
２０の主面に配置されているＰウェル２３やＮバッファ
層２５は、第１および第２の深い拡散領域形成ステップ
ＳＴ１，ＳＴ４で形成される。厚さ０．３〜０．７μｍ
のフィールド酸化膜２がフィールド酸化膜形成ステップ
ＳＴ３で形成される。このフィールド酸化膜２の間にあ
る開口は、５〜１５μｍ程度の幅を有している。Ｐウェ
ル２３やＮバッファ層２５の中のＮ-ＳＯＩ層２０の主
面に配置されているＮ+エミッタ拡散層２４やＰ+コレク
タ拡散層２６は、浅い拡散領域形成ステップＳＴ５で形
成される。
【００１８】図２に示す構造は、図１の構造に対し、ト
レンチパターンを写真製版の技術で形成した後、絶縁物
堆積層１をパターニングした状態の構造である。トレン
チパターン溝５が形成されている点が、図２と図１の構
造の相違点である。トレンチパターン溝５は、フィール
ド酸化膜２のエッジとの間隔ＷTFが１μｍ以上になるよ
うに配置されている。このように配置するのは、フィー
ルド酸化膜２のエッジの近傍に局所的に存在するストレ
スをトレンチの内側壁に現出させないようにするためで
ある。
レンチパターンを写真製版の技術で形成した後、絶縁物
堆積層１をパターニングした状態の構造である。トレン
チパターン溝５が形成されている点が、図２と図１の構
造の相違点である。トレンチパターン溝５は、フィール
ド酸化膜２のエッジとの間隔ＷTFが１μｍ以上になるよ
うに配置されている。このように配置するのは、フィー
ルド酸化膜２のエッジの近傍に局所的に存在するストレ
スをトレンチの内側壁に現出させないようにするためで
ある。
【００１９】図３に示す構造は、図２の構造から、絶縁
物堆積層１をマスクとして異方性エッチングによってト
レンチ６が形成された状態の構造である。トレンチ６の
幅は０．６〜２．０μｍ程度で、トレンチの深さは５〜
２０μｍ程度である。トレンチ６がフィールド酸化膜２
の存在しないところに形成されているので、トレンチ６
周辺に新たなストレスが発生することは抑制され、トレ
ンチ６の形成によって半導体装置内に新たな転移や欠陥
が導入されることはない。図６に示すようにトレンチの
開口５とフィールド酸化膜２は互いに平行に配置されて
いる。
物堆積層１をマスクとして異方性エッチングによってト
レンチ６が形成された状態の構造である。トレンチ６の
幅は０．６〜２．０μｍ程度で、トレンチの深さは５〜
２０μｍ程度である。トレンチ６がフィールド酸化膜２
の存在しないところに形成されているので、トレンチ６
周辺に新たなストレスが発生することは抑制され、トレ
ンチ６の形成によって半導体装置内に新たな転移や欠陥
が導入されることはない。図６に示すようにトレンチの
開口５とフィールド酸化膜２は互いに平行に配置されて
いる。
【００２０】図４に示す構造は、図３の構造に対し、Ｔ
ＥＯＳを用いて形成された酸化膜とＢＰＳＧとでトレン
チを埋め込んだ状態の構造である。ＴＥＯＳを用いて形
成された酸化膜７は、トレンチ６の内側壁での厚さが
０．３μｍ以上に設定されている。これはＢＰＳＧ層８
の中にあるホウ素ＢやリンＰ成分がＮ-ＳＯＩ層２０内
へ拡散するのを防止するのに必要な厚さである。また、
酸化膜７とＢＰＳＧ層８の厚みの合計をＤと表し、トレ
ンチ６の幅をＷと表すとすると、厚みＤはトレンチ６の
幅Ｗに２の平方根を掛けて得られる値以上の値を有して
いなければならない。つまりＤ≧２0.5×Ｗの関係を満
たすことが条件となる。このような条件を満たすことに
よって、トレンチ６の上方に形成されているＢＰＳＧ層
８を平坦にすることができる。ＢＰＳＧ層８の形成条件
（温度やガス組成比など）やＢＰＳＧ層８の堆積後のシ
ンター温度を最適化することによりＤ≧２0.5×Ｗの条
件を満たす範囲で実用的な薄さに設定することは可能で
ある。酸化膜７とＢＰＳＧ膜８とがそのまま層間膜とし
て用いられ、そのため全面に渡ってＢＰＳＧ層８をエッ
チバックする工程を省くことができ、工程の簡略化を図
ることができる。なお、図１〜図４に示す半導体装置の
基本構造は、K.Watabe, H.Akiyama, T.Terashima, S.No
buto, M.Yamawaki, T.Hirao "A 0.8μｍ High Voltage
IC usingNewly Designed 600V Lateral IGBT on Thick
Buried-Oxide SOI",Proceedingof ISPSD'96, pp.151-15
4(1996)に示されているＩＧＢＴの構造に準拠してい
る。
ＥＯＳを用いて形成された酸化膜とＢＰＳＧとでトレン
チを埋め込んだ状態の構造である。ＴＥＯＳを用いて形
成された酸化膜７は、トレンチ６の内側壁での厚さが
０．３μｍ以上に設定されている。これはＢＰＳＧ層８
の中にあるホウ素ＢやリンＰ成分がＮ-ＳＯＩ層２０内
へ拡散するのを防止するのに必要な厚さである。また、
酸化膜７とＢＰＳＧ層８の厚みの合計をＤと表し、トレ
ンチ６の幅をＷと表すとすると、厚みＤはトレンチ６の
幅Ｗに２の平方根を掛けて得られる値以上の値を有して
いなければならない。つまりＤ≧２0.5×Ｗの関係を満
たすことが条件となる。このような条件を満たすことに
よって、トレンチ６の上方に形成されているＢＰＳＧ層
８を平坦にすることができる。ＢＰＳＧ層８の形成条件
（温度やガス組成比など）やＢＰＳＧ層８の堆積後のシ
ンター温度を最適化することによりＤ≧２0.5×Ｗの条
件を満たす範囲で実用的な薄さに設定することは可能で
ある。酸化膜７とＢＰＳＧ膜８とがそのまま層間膜とし
て用いられ、そのため全面に渡ってＢＰＳＧ層８をエッ
チバックする工程を省くことができ、工程の簡略化を図
ることができる。なお、図１〜図４に示す半導体装置の
基本構造は、K.Watabe, H.Akiyama, T.Terashima, S.No
buto, M.Yamawaki, T.Hirao "A 0.8μｍ High Voltage
IC usingNewly Designed 600V Lateral IGBT on Thick
Buried-Oxide SOI",Proceedingof ISPSD'96, pp.151-15
4(1996)に示されているＩＧＢＴの構造に準拠してい
る。
【００２１】実施の形態２．図７は実施の形態２による
半導体装置の一工程例を示す断面図である。実施の形態
１の説明で用いた図４の工程の次に、第１層アルミ配線
が施される。図７はこの第１層アルミ配線が施された状
態の断面構造を示している。この発明の実施の形態２
は、この第１層アルミ配線を用いて形成されるマルチフ
ィールドプレートに関係するＲＥＳＵＲＦ効果（REduce
d SURFace effect）を十分に引き出すためのＢＰＳＧ層
８の形成に係わる。図８はマルチフィールドプレート構
造を有する半導体装置の要部の一例を示す断面図であ
る。図９はマルチフィールドプレート構造を有さない半
導体装置の要部を示す断面図である。図８および図９に
おいて、２点鎖線は電気力線を示している。図８の半導
体装置において、フィールド酸化膜２上に配置された第
１層アルミ配線９‐３がマルチフィールドプレートを構
成している。図９に示されている半導体装置は、このよ
うな第１層アルミ配線９‐３を有していないため、領域
５０において電気力線が集中しており、すなわち領域５
０において電界の集中が生じている。このようにマルチ
フィールドプレートを設けることによって電界の集中が
緩和され、半導体装置の絶縁耐圧を向上させることがで
きる。そして、この絶縁耐圧の向上度合いは、第１層ア
ルミ配線９‐３とＮ-ＳＯＩ層２０の距離によって異な
る。図１０は、例えば「秋山他、ＳＯＩ分離構造の高耐
圧化、電気学会研究資料 ＥＤＤ‐９２‐１０６、ｐ
ｐ．１〜６」に記載されている、横型ダイオードの絶縁
耐圧の変化ΔＢＶとＳＯＩ層‐マルチフィールドプレー
ト間距離ｔfpとの関係を示すグラフである。図１０から
も分かるように、絶縁耐圧の変化ΔＢＶが極大値をとる
距離ｔfpが存在する。この点に関してはＩＧＢＴにおい
ても同じである。図７における半導体装置においては、
フィールド酸化膜２の厚みｔFと、絶縁物堆積層１の厚
みｔBと、酸化膜７およびＢＰＳＧ層８の厚みＤとの和
ｔfpによって絶縁耐圧が制御される。実施の形態１にお
いて説明したように厚みＤは、平坦化のためにトレンチ
６の幅Ｗに２の平方根を掛けて得られる値以上の値を有
していなければならない。そのような厚みＤの条件の下
で、さらに距離ｔfpが最適値になるように厚みＤを設定
することによって、トレンチ６の埋め込みとＳＯＩ層‐
マルチフィールドプレート間距離の適正化を同時に実現
することができる。それによってＳＯＩ層‐マルチフィ
ールドプレート間距離の適正化に必要な絶縁膜の積層工
程を省略することができる。従来は距離ｔfpを変更する
ためにフィールド酸化膜の厚みｔFを変更することがあ
る。このようにして厚みｔFを再設定するときは、フィ
ールド酸化膜形成と同時に与えうる熱拡散効果の変動に
よる影響も考慮しなければならず、厚みｔFの変更に伴
う製造工程の変更には大幅な条件の見直しが必要であ
る。一方、実施の形態２で示す半導体装置において、Ｒ
ＥＳＵＲＦ条件を見直す場合には、熱拡散効果の変動は
生じないため条件の設定のし直しは容易である。
半導体装置の一工程例を示す断面図である。実施の形態
１の説明で用いた図４の工程の次に、第１層アルミ配線
が施される。図７はこの第１層アルミ配線が施された状
態の断面構造を示している。この発明の実施の形態２
は、この第１層アルミ配線を用いて形成されるマルチフ
ィールドプレートに関係するＲＥＳＵＲＦ効果（REduce
d SURFace effect）を十分に引き出すためのＢＰＳＧ層
８の形成に係わる。図８はマルチフィールドプレート構
造を有する半導体装置の要部の一例を示す断面図であ
る。図９はマルチフィールドプレート構造を有さない半
導体装置の要部を示す断面図である。図８および図９に
おいて、２点鎖線は電気力線を示している。図８の半導
体装置において、フィールド酸化膜２上に配置された第
１層アルミ配線９‐３がマルチフィールドプレートを構
成している。図９に示されている半導体装置は、このよ
うな第１層アルミ配線９‐３を有していないため、領域
５０において電気力線が集中しており、すなわち領域５
０において電界の集中が生じている。このようにマルチ
フィールドプレートを設けることによって電界の集中が
緩和され、半導体装置の絶縁耐圧を向上させることがで
きる。そして、この絶縁耐圧の向上度合いは、第１層ア
ルミ配線９‐３とＮ-ＳＯＩ層２０の距離によって異な
る。図１０は、例えば「秋山他、ＳＯＩ分離構造の高耐
圧化、電気学会研究資料 ＥＤＤ‐９２‐１０６、ｐ
ｐ．１〜６」に記載されている、横型ダイオードの絶縁
耐圧の変化ΔＢＶとＳＯＩ層‐マルチフィールドプレー
ト間距離ｔfpとの関係を示すグラフである。図１０から
も分かるように、絶縁耐圧の変化ΔＢＶが極大値をとる
距離ｔfpが存在する。この点に関してはＩＧＢＴにおい
ても同じである。図７における半導体装置においては、
フィールド酸化膜２の厚みｔFと、絶縁物堆積層１の厚
みｔBと、酸化膜７およびＢＰＳＧ層８の厚みＤとの和
ｔfpによって絶縁耐圧が制御される。実施の形態１にお
いて説明したように厚みＤは、平坦化のためにトレンチ
６の幅Ｗに２の平方根を掛けて得られる値以上の値を有
していなければならない。そのような厚みＤの条件の下
で、さらに距離ｔfpが最適値になるように厚みＤを設定
することによって、トレンチ６の埋め込みとＳＯＩ層‐
マルチフィールドプレート間距離の適正化を同時に実現
することができる。それによってＳＯＩ層‐マルチフィ
ールドプレート間距離の適正化に必要な絶縁膜の積層工
程を省略することができる。従来は距離ｔfpを変更する
ためにフィールド酸化膜の厚みｔFを変更することがあ
る。このようにして厚みｔFを再設定するときは、フィ
ールド酸化膜形成と同時に与えうる熱拡散効果の変動に
よる影響も考慮しなければならず、厚みｔFの変更に伴
う製造工程の変更には大幅な条件の見直しが必要であ
る。一方、実施の形態２で示す半導体装置において、Ｒ
ＥＳＵＲＦ条件を見直す場合には、熱拡散効果の変動は
生じないため条件の設定のし直しは容易である。
【００２２】実施の形態３．実施の形態１および実施の
形態２では、第１層アルミ配線の前にトレンチの埋め込
みを行う。それに対し、実施の形態３では、第１層アル
ミ配線の後で、かつ第２層アルミ配線の前に行われる層
間膜形成と同時にトレンチの埋め込みを行う。第１層ア
ルミ配線および第２層アルミ配線を用いて実施の形態２
で説明したマルチフィールドプレートと同様の効果を得
るための多段マルチフィールドプレートが従来から知ら
れている。図１１において、第１層アルミ配線９‐３と
第２層アルミ配線１１‐２が多段マルチフィールドプレ
ートを構成している。多段マルチフィールドプレートに
おいては、実施の形態２のパラメータｔfpと等価なパラ
メータとして第１層アルミ配線９‐３と第２層アルミ配
線１１‐２との間隔ｔfp2がある。実施の形態２と同様
に、トレンチ６の埋め込みと同時に行われる層間膜１０
の形成時にパラメータｔfp2が最適値になるように層間
膜１０の厚みを設定すれば、層間膜１０の形成工程とト
レンチ６の埋め込み工程とを同時に行え、製造工程の簡
略化が達成できる。図１２は実施の形態３による半導体
装置の製造工程の要部を示すフローチャートである。第
１層アルミ配線ステップＳＴ２０の次に、窒化膜の堆積
を行う（ステップＳＴ２１）。窒化膜を用いるのは、低
い温度、例えば３００℃で形成できるからであって、第
１層アルミ配線の損傷を防ぐために形成温度の低いもの
を選択している。次に、レジストを形成してトレンチ場
ターンの写真製版を行い（ステップＳＴ２２）、窒化膜
のトレンチパターンエッチング（ステップＳＴ２３）を
経て、窒化膜をマスクとしてエッチングを行うことによ
りトレンチ６を形成する（ステップＳＴ２４）。トレン
チ６とフィールド酸化膜２の間隔は１μｍ以上である。
続いて、シリコンラダーポリマーを用いてトレンチ６の
埋め込みと層間膜１０の形成とを同時に行う。ステップ
ＳＴ２６でこの層間膜１０にスルーホールを形成し、ス
テップＳＴ２７で第２層アルミ配線を行う。
形態２では、第１層アルミ配線の前にトレンチの埋め込
みを行う。それに対し、実施の形態３では、第１層アル
ミ配線の後で、かつ第２層アルミ配線の前に行われる層
間膜形成と同時にトレンチの埋め込みを行う。第１層ア
ルミ配線および第２層アルミ配線を用いて実施の形態２
で説明したマルチフィールドプレートと同様の効果を得
るための多段マルチフィールドプレートが従来から知ら
れている。図１１において、第１層アルミ配線９‐３と
第２層アルミ配線１１‐２が多段マルチフィールドプレ
ートを構成している。多段マルチフィールドプレートに
おいては、実施の形態２のパラメータｔfpと等価なパラ
メータとして第１層アルミ配線９‐３と第２層アルミ配
線１１‐２との間隔ｔfp2がある。実施の形態２と同様
に、トレンチ６の埋め込みと同時に行われる層間膜１０
の形成時にパラメータｔfp2が最適値になるように層間
膜１０の厚みを設定すれば、層間膜１０の形成工程とト
レンチ６の埋め込み工程とを同時に行え、製造工程の簡
略化が達成できる。図１２は実施の形態３による半導体
装置の製造工程の要部を示すフローチャートである。第
１層アルミ配線ステップＳＴ２０の次に、窒化膜の堆積
を行う（ステップＳＴ２１）。窒化膜を用いるのは、低
い温度、例えば３００℃で形成できるからであって、第
１層アルミ配線の損傷を防ぐために形成温度の低いもの
を選択している。次に、レジストを形成してトレンチ場
ターンの写真製版を行い（ステップＳＴ２２）、窒化膜
のトレンチパターンエッチング（ステップＳＴ２３）を
経て、窒化膜をマスクとしてエッチングを行うことによ
りトレンチ６を形成する（ステップＳＴ２４）。トレン
チ６とフィールド酸化膜２の間隔は１μｍ以上である。
続いて、シリコンラダーポリマーを用いてトレンチ６の
埋め込みと層間膜１０の形成とを同時に行う。ステップ
ＳＴ２６でこの層間膜１０にスルーホールを形成し、ス
テップＳＴ２７で第２層アルミ配線を行う。
【００２３】実施の形態３における層間膜１０の形成に
は、シリコンラダーポリマーが用いられる。実施の形態
３で、シリコンラダーポリマーは次の特性を有している
という理由から層間膜１０に用いられる。すなわち、シ
リコンラダーポリマーは、スピンコートによって比較的
容易にトレンチ内を充填できる、スピンコートによって
比較的容易に厚膜（２μｍ程度以上）を形成できる、エ
ッチングによってパターニングが可能である、パターニ
ングの際にエッチング断面を傾斜制御できる、シリコン
ラダーポリマー自身にも感光剤を添加してレジストを使
わずにパターニングが可能である、電気絶縁性能が高く
高耐圧配線間の絶縁材として使用可能である、という特
性を有している。なお、このような特性においてシリコ
ンラダーポリマーと同等かまたはそれ以上の性能を有し
ていればシリコンラダーポリマーに代えてそのような材
料を用いることができる。
は、シリコンラダーポリマーが用いられる。実施の形態
３で、シリコンラダーポリマーは次の特性を有している
という理由から層間膜１０に用いられる。すなわち、シ
リコンラダーポリマーは、スピンコートによって比較的
容易にトレンチ内を充填できる、スピンコートによって
比較的容易に厚膜（２μｍ程度以上）を形成できる、エ
ッチングによってパターニングが可能である、パターニ
ングの際にエッチング断面を傾斜制御できる、シリコン
ラダーポリマー自身にも感光剤を添加してレジストを使
わずにパターニングが可能である、電気絶縁性能が高く
高耐圧配線間の絶縁材として使用可能である、という特
性を有している。なお、このような特性においてシリコ
ンラダーポリマーと同等かまたはそれ以上の性能を有し
ていればシリコンラダーポリマーに代えてそのような材
料を用いることができる。
【００２４】なお、シリコンラダーポリマーを用いた層
間膜１０の形成においては、スピンコートの回転数、ポ
リマーの粘度、滴下量で膜厚が制御されるが、トレンチ
６を充填するには粘度が高い方が好ましく、平坦化する
には粘度が低いことが好ましいことから、条件を変えて
複数回シリコンラダーポリマーを塗布することが好まし
い。シリコンラダーポリマーについては、例えば「足達
他、耐熱性梯子型シリコーン樹脂の開発、電気材料技術
雑誌、Ｖｏｌ．３、Ｎｏ．１、１９９４」に記載されて
いる。
間膜１０の形成においては、スピンコートの回転数、ポ
リマーの粘度、滴下量で膜厚が制御されるが、トレンチ
６を充填するには粘度が高い方が好ましく、平坦化する
には粘度が低いことが好ましいことから、条件を変えて
複数回シリコンラダーポリマーを塗布することが好まし
い。シリコンラダーポリマーについては、例えば「足達
他、耐熱性梯子型シリコーン樹脂の開発、電気材料技術
雑誌、Ｖｏｌ．３、Ｎｏ．１、１９９４」に記載されて
いる。
【００２５】
【発明の効果】以上のように、請求項１記載の半導体装
置の製造方法によれば、トレンチがフィールド酸化膜を
避けて形成されるとともに９５０℃程度以上の処理温度
で行う熱処理がトレンチ形成前に終了しているため、熱
処理によるストレスがトレンチに与える影響を抑制で
き、トレンチに充填される絶縁物を除去する必要がない
ことから工程の簡略化が図られ、拡散層などをＳＯＩ基
板の主面に形成する際にはトレンチによる段差がＳＯＩ
基板の主面にはないことからＳＯＩ基板の平坦性も維持
されて拡散層などの形成の精度が向上するという効果が
ある。
置の製造方法によれば、トレンチがフィールド酸化膜を
避けて形成されるとともに９５０℃程度以上の処理温度
で行う熱処理がトレンチ形成前に終了しているため、熱
処理によるストレスがトレンチに与える影響を抑制で
き、トレンチに充填される絶縁物を除去する必要がない
ことから工程の簡略化が図られ、拡散層などをＳＯＩ基
板の主面に形成する際にはトレンチによる段差がＳＯＩ
基板の主面にはないことからＳＯＩ基板の平坦性も維持
されて拡散層などの形成の精度が向上するという効果が
ある。
【００２６】請求項２記載の半導体装置の製造方法によ
れば、酸化膜によってＢＰＳＧ層から不純物がＳＯＩ基
板に入るのを防止でき、同時に、トレンチの幅に２の平
方根を掛けた値以上の厚みに堆積されるＢＰＳＧ層によ
って、トレンチの上のＢＰＳＧ層が十分に平坦化できる
という効果がある。
れば、酸化膜によってＢＰＳＧ層から不純物がＳＯＩ基
板に入るのを防止でき、同時に、トレンチの幅に２の平
方根を掛けた値以上の厚みに堆積されるＢＰＳＧ層によ
って、トレンチの上のＢＰＳＧ層が十分に平坦化できる
という効果がある。
【００２７】請求項３または請求項４記載の半導体装置
の製造方法によれば、ＲＥＳＵＲＦ効果が最大となるよ
うな厚みに設定する工程を絶縁物を充填する工程に含め
ることで工程が簡略化できるという効果がある。
の製造方法によれば、ＲＥＳＵＲＦ効果が最大となるよ
うな厚みに設定する工程を絶縁物を充填する工程に含め
ることで工程が簡略化できるという効果がある。
【００２８】請求項５記載の半導体装置によれば、トレ
ンチの充填物と絶縁膜とが一体的に形成される半導体装
置において、ＳＯＩ基板のＳＯＩ層からのマルチフィー
ルドプレートの距離がＲＥＳＵＲＦ効果のために最適と
なるように、絶縁膜の厚みの設定によって容易に調整で
きるという効果がある。
ンチの充填物と絶縁膜とが一体的に形成される半導体装
置において、ＳＯＩ基板のＳＯＩ層からのマルチフィー
ルドプレートの距離がＲＥＳＵＲＦ効果のために最適と
なるように、絶縁膜の厚みの設定によって容易に調整で
きるという効果がある。
【００２９】請求項６記載の半導体装置によれば、トレ
ンチの充填物と層間膜とが一体的に形成される半導体装
置において、第１と第２のフィールドプレートの間隔が
ＲＥＳＵＲＦ効果のために最適となるように、層間膜の
厚みの設定によって容易に調整できるという効果があ
る。
ンチの充填物と層間膜とが一体的に形成される半導体装
置において、第１と第２のフィールドプレートの間隔が
ＲＥＳＵＲＦ効果のために最適となるように、層間膜の
厚みの設定によって容易に調整できるという効果があ
る。
【００３０】請求項７記載の半導体装置によれば、トレ
ンチとフィールド酸化膜の間を１μｍ以上離すことによ
って、フィールド酸化膜の形成によりストレスがおよぶ
範囲外にトレンチを形成でき、フィールド酸化膜による
ストレスの影響がトレンチにおよぶことを十分に抑制す
ることができるという効果がある。
ンチとフィールド酸化膜の間を１μｍ以上離すことによ
って、フィールド酸化膜の形成によりストレスがおよぶ
範囲外にトレンチを形成でき、フィールド酸化膜による
ストレスの影響がトレンチにおよぶことを十分に抑制す
ることができるという効果がある。
【図１】 実施の形態１による半導体装置の一製造工程
を説明するため断面図である。
を説明するため断面図である。
【図２】 実施の形態１による半導体装置の一製造工程
を説明するため断面図である。
を説明するため断面図である。
【図３】 実施の形態１による半導体装置の一製造工程
を説明するため断面図である。
を説明するため断面図である。
【図４】 実施の形態１による半導体装置の一製造工程
を説明するため断面図である。
を説明するため断面図である。
【図５】 実施の形態１による半導体装置の製造工程の
要部を示すフローチャートである。
要部を示すフローチャートである。
【図６】 実施の形態１による半導体装置の一製造工程
を説明するため平面図である。
を説明するため平面図である。
【図７】 実施の形態２による半導体装置の一製造工程
を説明するため断面図である。
を説明するため断面図である。
【図８】 ＲＥＳＵＲＦ効果を説明するための断面図で
ある。
ある。
【図９】 ＲＥＳＵＲＦ効果を説明するための断面図で
ある。
ある。
【図１０】 ＲＥＳＵＲＦ効果を説明するためのグラ
フである。
フである。
【図１１】 実施の形態３による半導体装置の一製造工
程を説明するため断面図である。
程を説明するため断面図である。
【図１２】 実施の形態３による半導体装置の製造工程
の要部を示すフローチャートである。
の要部を示すフローチャートである。
【図１３】 従来のＳＯＩ基板の一製造方法を示す工程
図である。
図である。
【図１４】 フィールド酸化膜とトレンチ分離を組み合
わせる、従来の素子分離構造を示す断面図である。
わせる、従来の素子分離構造を示す断面図である。
【図１５】 従来の半導体装置の製造方法の一例を示す
フローチャートである。
フローチャートである。
【図１６】 従来のＳＯＩ基板の製造方法に関する他の
例を示す工程図である。
例を示す工程図である。
【図１７】 従来のＳＯＩ基板の製造方法に関する他の
例を示す工程図である。
例を示す工程図である。
１ 絶縁物堆積層、２ フィールド酸化膜、３ ゲート
ポリシリコン、６ トレンチ、７ 酸化膜、８ ＢＰＳ
Ｇ層、９ 第１層アルミ配線、１１ 第２層アルミ配
線、２３ Ｐウェル、２４ エミッタ拡散層、２５ Ｎ
バッファ層、２６コレクタ拡散層。
ポリシリコン、６ トレンチ、７ 酸化膜、８ ＢＰＳ
Ｇ層、９ 第１層アルミ配線、１１ 第２層アルミ配
線、２３ Ｐウェル、２４ エミッタ拡散層、２５ Ｎ
バッファ層、２６コレクタ拡散層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 保田 直紀 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山本 茂之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (7)
- 【請求項１】 拡散層およびフィールド酸化膜を主面に
形成するための熱処理が終了しているＳＯＩ基板を準備
する工程と、 前記ＳＯＩ基板の前記主面における前記フィールド酸化
膜が形成されていない領域にトレンチを形成する工程
と、 前記ＳＯＩ基板の全面に絶縁物を堆積することによって
層間膜の形成と同時に前記トレンチに絶縁物を充填する
工程とを備える半導体装置の製造方法。 - 【請求項２】 前記絶縁物を充填する工程は、 テトラエチルオルソシリケートを用いて酸化膜を０．３
μｍ以上の厚みに堆積する工程と、 ＢＰＳＧ層を、トレンチの幅に２の平方根を掛けた値以
上の厚みに堆積する工程とを含むことを特徴とする、請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記絶縁物を充填する工程は、第１層ア
ルミ配線の前に行われ、前記酸化膜および前記ＢＰＳＧ
層の厚みをＲＥＳＵＲＦ効果に最適な厚みに設定する工
程を含み、 前記酸化膜および前記ＢＰＳＧ層上に前記第１層アルミ
配線によってマルチフィールドプレートを形成する工程
をさらに備える、請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記絶縁物を充填する工程は、第１層ア
ルミ配線の後で、かつ第２層アルミ配線の前に行われる
層間膜の形成工程を含み、 前記層間膜の形成工程は、前記層間膜を所定の厚みに形
成することによって多段マルチフィールドプレートを構
成する前記第１層アルミ配線と前記第２層アルミ配線の
間隔をＲＥＳＵＲＦ効果に最適な間隔に設定する工程を
含むことを特徴とする、請求項１記載の半導体装置の製
造方法。 - 【請求項５】 埋め込み絶縁層に達するトレンチを有す
るＳＯＩ基板と、 前記ＳＯＩ基板上の前記トレンチのない領域に配置され
ているフィールド酸化膜と、 前記トレンチの内部および前記フィールド酸化膜上に配
置されている絶縁膜と、 前記絶縁膜上に配置されているマルチフィールドプレー
トとを備える半導体装置。 - 【請求項６】 埋め込み絶縁層に達するトレンチを有す
るＳＯＩ基板と、 前記ＳＯＩ基板上の前記トレンチのない領域に配置され
ているフィールド酸化膜と、 前記フィールド酸化膜上に配置されている絶縁膜と、 前記絶縁膜上に配置されている第１のマルチフィールド
プレートと、 前記トレンチの内部並びに前記絶縁膜および前記第１の
フィールドプレート上に配置されている層間膜と、 前記層間膜上に配置されている第２のフィールドプレー
トとを備える半導体装置。 - 【請求項７】 前記トレンチと前記フィールド酸化膜と
の間隔が１μｍ以上であることを特徴とする、請求項５
または請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9746098A JPH11297815A (ja) | 1998-04-09 | 1998-04-09 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9746098A JPH11297815A (ja) | 1998-04-09 | 1998-04-09 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297815A true JPH11297815A (ja) | 1999-10-29 |
Family
ID=14192925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9746098A Pending JPH11297815A (ja) | 1998-04-09 | 1998-04-09 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297815A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838356B2 (en) | 2000-09-21 | 2005-01-04 | Nec Electronics Corporation | Method of forming a trench isolation |
| JP2020013845A (ja) * | 2018-07-17 | 2020-01-23 | 三菱電機株式会社 | ＳｉＣ−ＳＯＩデバイスおよびその製造方法 |
-
1998
- 1998-04-09 JP JP9746098A patent/JPH11297815A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838356B2 (en) | 2000-09-21 | 2005-01-04 | Nec Electronics Corporation | Method of forming a trench isolation |
| US6872631B2 (en) | 2000-09-21 | 2005-03-29 | Nec Electronics Corporation | Method of forming a trench isolation |
| JP2020013845A (ja) * | 2018-07-17 | 2020-01-23 | 三菱電機株式会社 | ＳｉＣ−ＳＯＩデバイスおよびその製造方法 |
| CN110729307A (zh) * | 2018-07-17 | 2020-01-24 | 三菱电机株式会社 | SiC-SOI器件及其制造方法 |
| US10868123B2 (en) | 2018-07-17 | 2020-12-15 | Mitsubishi Electric Corporation | SiC-SOI device and manufacturing method thereof |
| DE102019209738B4 (de) * | 2018-07-17 | 2021-06-02 | Mitsubishi Electric Corporation | SiC-SOI-Vorrichtung und Herstellungsverfahren dafür |
| CN110729307B (zh) * | 2018-07-17 | 2023-08-29 | 三菱电机株式会社 | SiC－SOI器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0449777B2 (ja) | ||
| US5843839A (en) | Formation of a metal via using a raised metal plug structure | |
| US7705417B2 (en) | Semiconductor device and method of fabricating isolation region | |
| JP2924814B2 (ja) | 半導体装置の製造方法 | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| CN110957257B (zh) | 绝缘体上半导体衬底、其形成方法以及集成电路 | |
| KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
| US6037239A (en) | Method for making a contact structure for a polysilicon filled trench isolation | |
| KR100336779B1 (ko) | 반도체 소자의 게이트 절연막 형성방법 | |
| US5909626A (en) | SOI substrate and fabrication process therefor | |
| JPH11297815A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH07176607A (ja) | 半導体装置の製造方法 | |
| JPH07273182A (ja) | 半導体装置の製造方法 | |
| JPS60111437A (ja) | 半導体装置の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP3049904B2 (ja) | 誘電体分離ウエハの製造方法 | |
| US20060157786A1 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6230494B2 (ja) | ||
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| KR100557972B1 (ko) | 반도체소자의 트렌치 형성방법_ | |
| JPH0685051A (ja) | 半導体装置の製造方法 | |
| CN116259590A (zh) | 半导体结构及其制备方法 | |
| JPH1197522A (ja) | 誘電体分離基板およびその製造方法 | |
| JPH0817928A (ja) | 半導体装置の製造方法 | |
| JP2009283492A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A977 | Report on retrieval |
Effective date: 20060526 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060613 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060731 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20070619 Free format text: JAPANESE INTERMEDIATE CODE: A02 |