JPH11297585A - 半導体製造装置の製造方法 - Google Patents
半導体製造装置の製造方法Info
- Publication number
- JPH11297585A JPH11297585A JP10094925A JP9492598A JPH11297585A JP H11297585 A JPH11297585 A JP H11297585A JP 10094925 A JP10094925 A JP 10094925A JP 9492598 A JP9492598 A JP 9492598A JP H11297585 A JPH11297585 A JP H11297585A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- plasma
- plasma system
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】ステップアンドリピ−ト露光方式でウェ−ハ上
にパタ−ンを形成する方法に関し、プラズマ装置内での
異状放電を防止する。 【解決手段】ウェ−ハ上面にレジストを成膜されたウェ
−ハ１を２次元に定寸移動させ、この定寸移動するたび
に毎に露光された領域にパタ−ンが形成される。ここで
露光領域はウェ−ハ外周の不完全チップも含めてウェ−
ハの全ての領域とする。このように、ウェ−ハ全領域に
パタ−ンを均一に形成することにより、次工程のプラズ
マ装置においてプラズマのアンバランスが抑えられプラ
ズマ装置内での異状放電を抑えることができる。 【効果】ウェ−ハ面内のパタ−ンが均一となり、次工程
のプラズマ装置内での異状放電の発生を抑えることがで
きる。
にパタ−ンを形成する方法に関し、プラズマ装置内での
異状放電を防止する。 【解決手段】ウェ−ハ上面にレジストを成膜されたウェ
−ハ１を２次元に定寸移動させ、この定寸移動するたび
に毎に露光された領域にパタ−ンが形成される。ここで
露光領域はウェ−ハ外周の不完全チップも含めてウェ−
ハの全ての領域とする。このように、ウェ−ハ全領域に
パタ−ンを均一に形成することにより、次工程のプラズ
マ装置においてプラズマのアンバランスが抑えられプラ
ズマ装置内での異状放電を抑えることができる。 【効果】ウェ−ハ面内のパタ−ンが均一となり、次工程
のプラズマ装置内での異状放電の発生を抑えることがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、ステップアンドリ
ピ−ト露光方式でウェ−ハ上にパタ−ンを形成する方法
に関するものである。
ピ−ト露光方式でウェ−ハ上にパタ−ンを形成する方法
に関するものである。
【０００２】
【従来の技術】図２は、従来のステップアンドリピ−ト
露光方式でパタ−ンが形成されたウェ−ハの上面図であ
り、１はウェ−ハ、２はステップリピ−ト露光方式によ
りパタ−ンの形成された領域、４は露光されずにパタ−
ンの形成されない領域である。
露光方式でパタ−ンが形成されたウェ−ハの上面図であ
り、１はウェ−ハ、２はステップリピ−ト露光方式によ
りパタ−ンの形成された領域、４は露光されずにパタ−
ンの形成されない領域である。
【０００３】ところで、通常ステップアンドリピ−ト露
光方式によるパタ−ン形成においては、ウェ−ハの外周
部は不完全チップを作らないようにするために、露光せ
ずにパタ−ンの形成されない領域を設定している。
光方式によるパタ−ン形成においては、ウェ−ハの外周
部は不完全チップを作らないようにするために、露光せ
ずにパタ−ンの形成されない領域を設定している。
【０００４】
【発明が解決しようとする課題】従来のステップアンド
リピ−ト露光方式は、以上のような方法で進められウェ
−ハ外周部で不完全チップを作らないように、未露光領
域を設定してしている。しかしながら、このような未露
光領域を設けることにより、露光されたパタ−ン形成領
域と未露光のパタ−ンの形成されない領域とで、金属配
線等の面積比が大きく異なることにより、次工程のプラ
ズマ装置において加工する際にプラズマのアンバランス
が発生しプラズマ装置内で異状放電が発生する問題点を
有していた。
リピ−ト露光方式は、以上のような方法で進められウェ
−ハ外周部で不完全チップを作らないように、未露光領
域を設定してしている。しかしながら、このような未露
光領域を設けることにより、露光されたパタ−ン形成領
域と未露光のパタ−ンの形成されない領域とで、金属配
線等の面積比が大きく異なることにより、次工程のプラ
ズマ装置において加工する際にプラズマのアンバランス
が発生しプラズマ装置内で異状放電が発生する問題点を
有していた。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、次工程のプラズマ装置内にお
いて異状放電を抑制することができるパタ−ンを形成方
法を得ることを目的とする。
るためになされたもので、次工程のプラズマ装置内にお
いて異状放電を抑制することができるパタ−ンを形成方
法を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明にかかるパタ−
ン形成方法は、ステップアンドリピ−ト露光方式によっ
てパタ−ンを形成する際、ウェ−ハ外周部の不完全チッ
プも含めて全ての領域にパタ−ンを形成するようにした
ものである。
ン形成方法は、ステップアンドリピ−ト露光方式によっ
てパタ−ンを形成する際、ウェ−ハ外周部の不完全チッ
プも含めて全ての領域にパタ−ンを形成するようにした
ものである。
【０００７】
【作用】この発明においては、ステップアンドリピ−ト
露光方式においてパタ−ンを形成する際、ウェ−ハ外周
部も全て露光しパタ−ンを形成することにより、ウェ−
ハ面内のパタ−ンを均一にし、次工程のプラズマ装置内
において、プラズマのアンバランスを抑え、プラズマ装
置内での異状放電の発生を抑えることができる。
露光方式においてパタ−ンを形成する際、ウェ−ハ外周
部も全て露光しパタ−ンを形成することにより、ウェ−
ハ面内のパタ−ンを均一にし、次工程のプラズマ装置内
において、プラズマのアンバランスを抑え、プラズマ装
置内での異状放電の発生を抑えることができる。
【０００８】
【発明の実施の形態】以下、この発明の一実施例につい
て説明する。図１はこの発明の一実施例によるパタ−ン
を形成したウェ−ハの上面図であり、図において、図２
と同一符号は同一または相当する部分を示しており、３
は露光されてパタ−ンが形成された不完全チップであ
る。
て説明する。図１はこの発明の一実施例によるパタ−ン
を形成したウェ−ハの上面図であり、図において、図２
と同一符号は同一または相当する部分を示しており、３
は露光されてパタ−ンが形成された不完全チップであ
る。
【０００９】以下にステップアンドリピ−ト露光方式に
おいて、パタ−ンを形成する方法を説明する。ウェ−ハ
上面にレジストを成膜されたウェ−ハ１を２次元に定寸
移動させ、この定寸移動するたびに毎に露光された領域
にパタ−ンが形成される。ここで露光領域はウェ−ハ外
周の不完全チップも含めてウェ−ハの全ての領域とす
る。
おいて、パタ−ンを形成する方法を説明する。ウェ−ハ
上面にレジストを成膜されたウェ−ハ１を２次元に定寸
移動させ、この定寸移動するたびに毎に露光された領域
にパタ−ンが形成される。ここで露光領域はウェ−ハ外
周の不完全チップも含めてウェ−ハの全ての領域とす
る。
【００１０】このように、ウェ−ハ全領域にパタ−ンを
均一に形成することにより、次工程のプラズマ装置にお
いてプラズマのアンバランスが抑えられプラズマ装置内
での異状放電を抑えることができる。
均一に形成することにより、次工程のプラズマ装置にお
いてプラズマのアンバランスが抑えられプラズマ装置内
での異状放電を抑えることができる。
【００１１】
【発明の効果】以上のように、この発明によれば、ステ
ップアンドリピ−ト露光によってパタ−ンが形成される
際、外周の不完全チップも含めた全領域にパタ−ンを形
成することにより、ウェ−ハ上のパタ−ンの均一性が向
上し、次工程のプラズマ装置での加工の際の、プラズマ
のアンバランスを抑制することができ、その結果、プラ
ズマ装置内の異状放電を防ぐ効果がある。
ップアンドリピ−ト露光によってパタ−ンが形成される
際、外周の不完全チップも含めた全領域にパタ−ンを形
成することにより、ウェ−ハ上のパタ−ンの均一性が向
上し、次工程のプラズマ装置での加工の際の、プラズマ
のアンバランスを抑制することができ、その結果、プラ
ズマ装置内の異状放電を防ぐ効果がある。
【図１】本発明の一実施例によるパタ−ンを形成された
ウェ−ハの上面図である。
ウェ−ハの上面図である。
【図２】従来のステップアンドリピ−ト露光方式により
パタ−ンを形成されたウェ−ハの上面図である。
パタ−ンを形成されたウェ−ハの上面図である。
１ 上面にパタ−ンを形成されたウェ−ハ ２ パタ−ンの形成された完全チップ領域 ３ パタ−ン形成された不完全チップ ４ 露光されずにパタ−ンの形成されない領域
Claims (1)
- 【請求項１】ウェ−ハ上面にステップアンドリピ−ト露
光方式によりパタ−ンを形成する方法において、ウェ−
ハ外周部の不完全チップも含めてウェ−ハ全領域にパタ
−ンを形成することを特徴とする半導体製造装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094925A JPH11297585A (ja) | 1998-04-07 | 1998-04-07 | 半導体製造装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10094925A JPH11297585A (ja) | 1998-04-07 | 1998-04-07 | 半導体製造装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297585A true JPH11297585A (ja) | 1999-10-29 |
Family
ID=14123557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10094925A Withdrawn JPH11297585A (ja) | 1998-04-07 | 1998-04-07 | 半導体製造装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165875A (ja) * | 2005-12-08 | 2007-06-28 | Asml Netherlands Bv | リソグラフィ装置およびデバイス製造方法 |
-
1998
- 1998-04-07 JP JP10094925A patent/JPH11297585A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165875A (ja) * | 2005-12-08 | 2007-06-28 | Asml Netherlands Bv | リソグラフィ装置およびデバイス製造方法 |
| JP4555276B2 (ja) * | 2005-12-08 | 2010-09-29 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置およびデバイス製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7074710B2 (en) | Method of wafer patterning for reducing edge exclusion zone | |
| TW201723665A (zh) | 矽片邊緣的保護方法及光刻曝光裝置 | |
| US6960532B2 (en) | Suppressing lithography at a wafer edge | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH11297585A (ja) | 半導体製造装置の製造方法 | |
| JPH07117744B2 (ja) | ダイシングラインの形成方法 | |
| JPH0620903A (ja) | 半導体装置の製造方法 | |
| KR20010014845A (ko) | 반도체 소자 제조시 불균일 영역 효과를 감소시키는 장치및 방법 | |
| JPH10256114A (ja) | フォトレジスト膜のパターン形成方法 | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| JPH04150015A (ja) | 全面露光装置 | |
| KR100687852B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6179227A (ja) | 感光性レジストを用いたパタ−ン形成方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| TW418440B (en) | Electron beam exposure method for double exposure | |
| KR980010603A (ko) | 포토마스크 제조방법 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR20030037927A (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
| KR950004486A (ko) | 웨이퍼의 필드 영역 분할 방법 | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JP2001144012A (ja) | 半導体装置の製造方法 | |
| KR20000066607A (ko) | 레지스트 필링 방지 방법 | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JPS62195119A (ja) | 半導体装置の製造方法 | |
| KR19980022558A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |