JP2001144012A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001144012A JP2001144012A JP2000309256A JP2000309256A JP2001144012A JP 2001144012 A JP2001144012 A JP 2001144012A JP 2000309256 A JP2000309256 A JP 2000309256A JP 2000309256 A JP2000309256 A JP 2000309256A JP 2001144012 A JP2001144012 A JP 2001144012A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- pattern
- ion implantation
- photolithography process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【構成】縮小投影型露光装置を用い、所望のマスクパタ
ーンをウェハー上に繰り返し縮小投影露光を行なうフォ
トリソグラフィー工程において、ウェハー外周部にダミ
ーショットを配する。 【効果】ウェハー内全体にわたり、加工寸法・加工形状
を均一なものとし、半導体装置の信頼性が向上し、歩留
まりも向上する。また、イオン注入により形成された拡
散層と抵抗値も安定化できる。
ーンをウェハー上に繰り返し縮小投影露光を行なうフォ
トリソグラフィー工程において、ウェハー外周部にダミ
ーショットを配する。 【効果】ウェハー内全体にわたり、加工寸法・加工形状
を均一なものとし、半導体装置の信頼性が向上し、歩留
まりも向上する。また、イオン注入により形成された拡
散層と抵抗値も安定化できる。
Description
【０００１】
【産業上の利用分野】本発明は、ウェハー内全体の半導
体装置の信頼性向上を可能にする半導体装置の製造方法
に関する。
体装置の信頼性向上を可能にする半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、図２に
示すように、ウェハー面内に繰り返し所望のマスクパタ
ーン２を転写するが、ウェハー外周部の良品半導体装置
取得に寄与しない領域にはパターンを転写せず、フォト
レジストはそのまま残っていた。そして、複数回のフォ
トリソグラフィー工程において、ウェハー面内に繰り返
し縮小投影するショットの配置は全てのフォトリソグラ
フィー工程で同一であった。しかし、従来の製造方法で
は、配線形成工程において、前記パターンのない領域近
傍の半導体装置の配線パターンに関して、前記フォト工
程に続くエッチング工程で、加工寸法が細くなったり、
また、加工形状が逆テーパになるという問題点を有して
いた。また、イオン注入工程を伴う場合には、イオン注
入時に前記パターンを形成しないレジストが大面積に残
っている領域から脱ガスが生じ、イオン注入時の真空度
が低下し、イオンが中性化するのでモニターで計測され
ず、イオンが過剰に注入されるという問題点がある。こ
のように、配線形成工程でのウェハー内全体にわたる加
工寸法・加工形状の均一化、また、イオン注入工程での
安定したイオン注入量については考慮されていなかっ
た。
示すように、ウェハー面内に繰り返し所望のマスクパタ
ーン２を転写するが、ウェハー外周部の良品半導体装置
取得に寄与しない領域にはパターンを転写せず、フォト
レジストはそのまま残っていた。そして、複数回のフォ
トリソグラフィー工程において、ウェハー面内に繰り返
し縮小投影するショットの配置は全てのフォトリソグラ
フィー工程で同一であった。しかし、従来の製造方法で
は、配線形成工程において、前記パターンのない領域近
傍の半導体装置の配線パターンに関して、前記フォト工
程に続くエッチング工程で、加工寸法が細くなったり、
また、加工形状が逆テーパになるという問題点を有して
いた。また、イオン注入工程を伴う場合には、イオン注
入時に前記パターンを形成しないレジストが大面積に残
っている領域から脱ガスが生じ、イオン注入時の真空度
が低下し、イオンが中性化するのでモニターで計測され
ず、イオンが過剰に注入されるという問題点がある。こ
のように、配線形成工程でのウェハー内全体にわたる加
工寸法・加工形状の均一化、また、イオン注入工程での
安定したイオン注入量については考慮されていなかっ
た。
【０００３】
【発明が解決しようとする課題】本発明の目的は、縮小
投影型露光装置を用いてウェハーに繰り返し縮小投影露
光を行なうフォトリソグラフィー工程において、ウェハ
ー外周部にダミーショットを配することにより、ウェハ
ー内全体にわたり、加工寸法・加工形状を均一なものと
し、また、注入されるイオン量を安定させ、半導体装置
の信頼性向上を可能にする製造方法を提供するところに
ある。
投影型露光装置を用いてウェハーに繰り返し縮小投影露
光を行なうフォトリソグラフィー工程において、ウェハ
ー外周部にダミーショットを配することにより、ウェハ
ー内全体にわたり、加工寸法・加工形状を均一なものと
し、また、注入されるイオン量を安定させ、半導体装置
の信頼性向上を可能にする製造方法を提供するところに
ある。
【０００４】
【課題を解決するための手段】上記目的は、縮小投影型
露光装置を用い、所望のマスクパターンをウェハー上に
繰り返し縮小投影露光を行なうフォトリソグラフィー工
程において、ウェハー外周部にダミーショットを配する
ことにより達成される。
露光装置を用い、所望のマスクパターンをウェハー上に
繰り返し縮小投影露光を行なうフォトリソグラフィー工
程において、ウェハー外周部にダミーショットを配する
ことにより達成される。
【０００５】
【実施例】以下、本発明の一実施例を図１により説明す
る。
る。
【０００６】図１は、本発明の実施例に基づく平面図で
ある。
ある。
【０００７】先ず、ウェハー１上にポジレジストを塗布
した後、縮小投影型露光装置を用いて所望の配線工程用
パターン２をウェハー面内に繰り返し縮小投影露光する
が、するが、この時、良品半導体装置取得に寄与しない
領域にも半導体装置部と同一パターンをダミーショット
３として縮小投影露光する。ダミーパターンのウェハー
内配置に関しては、ウェハー内全面にわたりパターンが
転写されるように配置にすることが望ましいが、少なく
とも前記ダミーパターン配置に必要な露光回数の半数以
上を必要とし、ウェハー識別のための刻印部もしくはウ
ェハー上に転写されるパターン面積が５平方ミリメート
ル以下の場合にはパターン転写しなくてもよい。また、
ダミーショトに使用するマスクパターンに関しては、半
導体装置部と同一パターンでなくてもかまわないが、そ
の場合、前記半導体装置部のパターン密度に対する比が
０．７〜１．３であることが望ましい。
した後、縮小投影型露光装置を用いて所望の配線工程用
パターン２をウェハー面内に繰り返し縮小投影露光する
が、するが、この時、良品半導体装置取得に寄与しない
領域にも半導体装置部と同一パターンをダミーショット
３として縮小投影露光する。ダミーパターンのウェハー
内配置に関しては、ウェハー内全面にわたりパターンが
転写されるように配置にすることが望ましいが、少なく
とも前記ダミーパターン配置に必要な露光回数の半数以
上を必要とし、ウェハー識別のための刻印部もしくはウ
ェハー上に転写されるパターン面積が５平方ミリメート
ル以下の場合にはパターン転写しなくてもよい。また、
ダミーショトに使用するマスクパターンに関しては、半
導体装置部と同一パターンでなくてもかまわないが、そ
の場合、前記半導体装置部のパターン密度に対する比が
０．７〜１．３であることが望ましい。
【０００８】また、イオン注入工程を伴うフォトリソグ
ラフィー工程の場合、ダミーパターンに使用するマスク
パターンは、前記配線パターン形成の場合同様、半導体
装置部と同一パターンでもかまわないが、パターン密度
はむしろ低下さたほうが望ましく、ショット内を全面露
光し、フォトレジストを残さなくてもよい。
ラフィー工程の場合、ダミーパターンに使用するマスク
パターンは、前記配線パターン形成の場合同様、半導体
装置部と同一パターンでもかまわないが、パターン密度
はむしろ低下さたほうが望ましく、ショット内を全面露
光し、フォトレジストを残さなくてもよい。
【０００９】この技術を用いた場合、ウェハー面内に転
写された各ショットのマスクパターンの同一個所の寸法
は、ウェハー面内のばらつきを１０％以内にすることが
出来た。また、ウェハー面内の加工形状についても、従
来は、前記良品半導体装置取得に寄与しない領域近傍で
は逆テーパ形状となり不良の原因となっていたが、この
技術を用いることにより逆テーパ形状は得られていな
い。また、イオン注入により形成された拡散層と抵抗値
も安定化した。
写された各ショットのマスクパターンの同一個所の寸法
は、ウェハー面内のばらつきを１０％以内にすることが
出来た。また、ウェハー面内の加工形状についても、従
来は、前記良品半導体装置取得に寄与しない領域近傍で
は逆テーパ形状となり不良の原因となっていたが、この
技術を用いることにより逆テーパ形状は得られていな
い。また、イオン注入により形成された拡散層と抵抗値
も安定化した。
【００１０】
【発明の効果】本発明によれば、縮小投影型露光装置を
用い、所望のマスクパターンをウェハー上に繰り返し縮
小投影露光を行なうフォトリソグラフィー工程におい
て、配線形成及びイオン注入を伴うフォトリソグラフィ
ー工程に対し、ウェハー外周部にダミーショットを配す
ることにより、ウェハー面内の加工寸法及び加工形状を
安定化でき、従来ウェハー外周部で良品が取れなかった
が、本技術により良品が取れ、歩留まりが１５％向上し
た。また、拡散層の抵抗値も安定化し、ウェハー面内全
体にわたり、品質的にも信頼性の高い半導体装置を製造
することができた。
用い、所望のマスクパターンをウェハー上に繰り返し縮
小投影露光を行なうフォトリソグラフィー工程におい
て、配線形成及びイオン注入を伴うフォトリソグラフィ
ー工程に対し、ウェハー外周部にダミーショットを配す
ることにより、ウェハー面内の加工寸法及び加工形状を
安定化でき、従来ウェハー外周部で良品が取れなかった
が、本技術により良品が取れ、歩留まりが１５％向上し
た。また、拡散層の抵抗値も安定化し、ウェハー面内全
体にわたり、品質的にも信頼性の高い半導体装置を製造
することができた。
【図１】本発明のダミーパターンを有する半導体装置の
製造方法の実施例を示す平面図。
製造方法の実施例を示す平面図。
【図２】従来のダミーパターンのない半導体装置の製造
方法を示す平面図。
方法を示す平面図。
１ ウェハー ２ 転写パターン ３ 転写パターン（ダミーパターン）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１１月２日（２０００．１１．
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウエハーの半導体装置領域にイオン注
入のための所定のパターンを露光する工程と、前記半導
体ウエハーの外周部を全面露光する工程と、イオン注入
工程と、をこの順に有することを特徴とする。また、本
発明の半導体装置の製造方法は、上記半導体装置の製造
方法において、前記半導体ウエハーの外周部を全面露光
する工程は、縮小投影露光装置を用いて行われることを
特徴とする。
造方法は、半導体ウエハーの半導体装置領域にイオン注
入のための所定のパターンを露光する工程と、前記半導
体ウエハーの外周部を全面露光する工程と、イオン注入
工程と、をこの順に有することを特徴とする。また、本
発明の半導体装置の製造方法は、上記半導体装置の製造
方法において、前記半導体ウエハーの外周部を全面露光
する工程は、縮小投影露光装置を用いて行われることを
特徴とする。
Claims (2)
- 【請求項１】 小投影型露光装置を用い、所望のマスク
パターンをウェハー上に繰り返し縮小投影露光を行なう
フォトリソグラフィー工程において、配線形成の為のフ
ォトリソグラフィー工程に対し、ウェハー外周部にダミ
ーショットを配することを特徴とする半導体装置の製造
方法。 - 【請求項２】 小投影型露光装置を用い、所望のマスク
パターンをウェハー上に繰り返し縮小投影露光を行なう
フォトリソグラフィー工程において、次工程にイオン注
入を伴う場合のフォトリソグラフィー工程に対し、ウェ
ハー外周部にダミーショットを配することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309256A JP2001144012A (ja) | 2000-10-10 | 2000-10-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000309256A JP2001144012A (ja) | 2000-10-10 | 2000-10-10 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17410992A Division JPH0620903A (ja) | 1992-07-01 | 1992-07-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144012A true JP2001144012A (ja) | 2001-05-25 |
Family
ID=18789453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000309256A Pending JP2001144012A (ja) | 2000-10-10 | 2000-10-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144012A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319872A (ja) * | 2000-03-01 | 2001-11-16 | Nikon Corp | 露光装置 |
| US7598180B2 (en) | 2003-03-24 | 2009-10-06 | Samsung Electronics Co., Ltd. | Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby |
-
2000
- 2000-10-10 JP JP2000309256A patent/JP2001144012A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319872A (ja) * | 2000-03-01 | 2001-11-16 | Nikon Corp | 露光装置 |
| US7598180B2 (en) | 2003-03-24 | 2009-10-06 | Samsung Electronics Co., Ltd. | Semiconductor process for removing defects due to edge chips of a semiconductor wafer and semiconductor device fabricated thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804339A (en) | Fidelity ratio corrected photomasks and methods of fabricating fidelity ratio corrected photomasks | |
| JPS6311657B2 (ja) | ||
| US20080148218A1 (en) | Mask data generation method, mask formation method, pattern formation method | |
| JP2001022051A (ja) | レチクル及び半導体装置の製造方法 | |
| US20020045132A1 (en) | Pattern forming method and pattern forming apparatus | |
| JP2012208350A (ja) | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 | |
| US6071658A (en) | Proximity effect correction method for mask production | |
| JP3353740B2 (ja) | 半導体装置の製造方法 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| JPH0620903A (ja) | 半導体装置の製造方法 | |
| JPH04261012A (ja) | パターン形成方法 | |
| JP2001144012A (ja) | 半導体装置の製造方法 | |
| CN109935515B (zh) | 形成图形的方法 | |
| KR100310541B1 (ko) | 스텐실 마스크 | |
| JP2008226905A (ja) | 電子線描画方法、マスクデータの生成方法及び電子線描画用マスクの形成方法 | |
| JP2000323372A (ja) | 近接効果補正方法及びそれを用いた半導体素子製造方法 | |
| JP2003007678A (ja) | 半導体装置の製造方法及びこの方法により製造される半導体装置 | |
| TW200535991A (en) | Composite layer method for minimizing ped effect | |
| JPS6347924A (ja) | 半導体装置の製造方法 | |
| KR100513068B1 (ko) | 스테이지 기울어짐에 의한 선폭변화 보정방법 | |
| JP2598054B2 (ja) | 半導体装置製造方法 | |
| JP2004252064A (ja) | レチクル及び半導体ウェハ露光方法 | |
| CN116825617A (zh) | 5纳米芯片制造的反图双重曝光方法 | |
| JPH0318012A (ja) | 縮小投影露光装置用レチクル | |
| TW451297B (en) | Method to improve the uniformity of the critical dimension of beam exposure system |