JPH11289772A

JPH11289772A - インバータ装置

Info

Publication number: JPH11289772A
Application number: JP10086253A
Authority: JP
Inventors: Masaki Sakai; 正喜坂居; Sumio Sumoto; 澄雄洲本; Toshio Oka; 俊雄岡; Hiroaki Watano; 博昭綿野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-03-31
Filing date: 1998-03-31
Publication date: 1999-10-19

Abstract

(57)【要約】【課題】異常が発生したＣＰＵを正常なＣＰＵでリセ
ットするための両ＣＰＵ間を直接接続するリセット専用
信号線が不要であり、また、異常が発生したＣＰＵをリ
セットしてその復旧を試みる間、制御対象の運転制御を
継続できるインバータ装置を得る。【解決手段】サブマイコン１２に異常が発生した場合
に、メインマイコン８は、サブマイコン１２へ制御条件
データ送信要求用の制御線２０を所定時間、信号無送信
状態に保持し、リセット手段１３が、制御線２０におけ
る信号無送信状態の所定時間継続を検出してサブマイコ
ン１２をリセットする。また、メインマイコン８は、サ
ブマイコン１２がリセットされ、その復旧を試みられる
間、サブマイコン１２の異常発生直前に受信した制御条
件データにより、制御対象の運転制御を継続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数のＣＰＵに
て制御を分担する制御方式のインバータ装置に関し、特
に、異常が発生したＣＰＵを正常なＣＰＵによりリセッ
トするリセット機能を備えたインバータ装置に関するも
のである。

【０００２】

【従来の技術】電動機を可変速制御するインバータ装置
において、複数のＣＰＵにより制御を分担する制御方式
が、例えば、直流入力を交流に変換して出力すると共
に、この出力周波数、電圧等を制御するインバータ部お
よびその制御部からなる動力回路部の制御を担う第１の
ＣＰＵと、動力回路部の制御条件を設定する制御条件設
定部の制御を担う第２のＣＰＵとを備え、両ＣＰＵの協
調によりインバータ装置全体を制御し、一方のＣＰＵに
暴走するなどの異常が発生した場合には、この異常を生
じたＣＰＵを正常な他方のＣＰＵによりリセットするリ
セット機能を備えた制御方式のものが多用されている。

【０００３】インバータ装置を複数のＣＰＵにより制御
を分担する従来の制御例として、例えば、電動機の運転
周波数が制御用マイコンにより演算され、波形形成用マ
イコンへ周波数信号として出力され、波形形成用マイコ
ンでは、受信した周波数信号よりＰＷＭ波形を演算して
インバータへ送信すると共に、このＰＷＭ波形の周波数
に対応する周波数モニタ信号を制御用マイコンに出力
し、制御用マイコンにおいて、受信した周波数モニタ信
号から得られた周波数と、波形形成用マイコンへ出力し
た前記周波数信号とを比較し、差異がある場合には、波
形形成用マイコンに異常ありと判断して強制的にリセッ
トをかけ、初期状態から両マイコンを再動作させるもの
がある。

【０００４】上記従来例は、制御用マイコンにより波形
形成用マイコンを監視し、異常発生と判断された場合
に、これにリセットをかけるものであるが、制御用マイ
コン自身も外部からのノイズにより暴走等の異常が発生
し、波形形成用マイコンへ運転周波数信号を送らなかっ
たり、若しくは、間違った周波数信号を送る等の通信エ
ラ−を起こす恐れがある。制御用マイコンにおける異常
の検出とその処置方法については、一般的には、何らか
の保護装置が作動してインバータ装置を停止させ、両マ
イコンをリセットし、再動作させている。

【０００５】

【発明が解決しようとする課題】従来のインバータ装置
は、以上のように構成されており、動力回路部の制御を
担う第１のＣＰＵを備えた波形形成用マイコンにより、
動力回路部の制御条件を設定する制御条件設定部の制御
を担う第２のＣＰＵを備えた制御用マイコンにおける暴
走等の異常発生を検出できず、何らかの手段により制御
用マイコンの異常発生を検出しても、制御用マイコンと
共に波形形成用マイコンもリセットし、再動作させるよ
うに構成されているので、制御対象が運転途中での停止
を嫌う用途の場合においても、制御用マイコンの動作が
正常な状態に戻るまで、制御対象の運転制御を停止しな
ければならない等の問題点があった。

【０００６】また、制御用マイコンと、波形形成用マイ
コン若しくは電源用マイコンとを接続するリセット信号
専用の信号線が必要であり、その分、両マイコン間を接
続する信号線数が増加し、インバータ装置が複雑になる
という問題点があった。

【０００７】この発明は、上記のような問題点を解消す
るためになされたものであり、動力回路部の制御を担う
第１のＣＰＵが、動力回路部の制御条件を設定する制御
条件設定部の制御を担う第２のＣＰＵの異常発生を検出
し、これをリセットしてその復旧を試みる間、制御対象
の運転制御を継続できるインバータ装置を得ることを目
的とする。

【０００８】また、ＣＰＵと第２のＣＰＵとを直接接続
するリセット専用の信号線が不要なインバータ装置を得
ることを目的とする。

【０００９】

【課題を解決するための手段】第１の発明に係わるイン
バータ装置は、直流入力を交流に変換して出力し、その
出力周波数および出力電圧を制御可能な動力回路部と、
該動力回路部の制御条件を設定する制御条件設定部とを
備え、前記動力回路部が、該動力回路部の制御を担う第
１のＣＰＵを、前記制御条件設定部が、該制御条件設定
部の制御を担う第２のＣＰＵおよび該第２のＣＰＵのリ
セット手段を有し、前記第１のＣＰＵと前記第２のＣＰ
Ｕとは、前記第１のＣＰＵから前記第２のＣＰＵへ制御
条件データの送信を要求する送信要求信号を送信する送
信要求信号線および前記第２のＣＰＵから前記第１のＣ
ＰＵへ要求された前記制御条件データをシリアルに送信
するシリアル送信線で接続され、かつ、前記リセット手
段が前記送信要求信号線に前記第２のＣＰＵと並列に接
続されており、前記第１のＣＰＵが、前記シリアル送信
線を介して要求した前記制御条件データを受信できなか
った場合、若しくは、前記第２のＣＰＵから送信された
データに異常を検出した場合には、前記送信要求信号線
を介して前記リセット手段を動作させ、前記第２のＣＰ
Ｕをリセットするものである。

【００１０】第２の発明に係わるインバータ装置は、第
１の発明に係わるインバータ装置において、第１のＣＰ
Ｕが、要求した制御条件データを第２のＣＰＵから受信
できなかった場合、若しくは、前記第２のＣＰＵから送
信されたデータに異常を検出した場合には、前記第２の
ＣＰＵの異常発生と判断して、前記第２のＣＰＵへの制
御条件データの送信要求を中止し、前記リセット手段を
動作させて前記第２のＣＰＵをリセットすると共に、前
記第２のＣＰＵの復旧を試みる間、前記第２のＣＰＵの
異常発生と判断する直前に前記第２のＣＰＵから送信さ
れた制御条件にて制御対象の運転制御を継続するもので
ある。

【００１１】第３の発明に係わるインバータ装置は、第
１又は第２の発明に係わるインバータ装置において、第
１のＣＰＵが、第２のＣＰＵから通信内容コード、制御
条件データ、および、前記通信内容コードと前記制御条
件データのＥＸＯＲデータからなる通信データブロック
を受信し、受信した前記通信データブロックにおける前
記通信内容コードと前記制御条件データのＥＸＯＲデー
タを演算し、該演算により得られたＥＸＯＲデータと前
記受信したＥＸＯＲデータとを比較して一致しなければ
前記第２のＣＰＵを異常と判断するものである。

【００１２】第４の発明に係わるインバータ装置は、第
１又は第２の発明に係わるインバータ装置において、第
１のＣＰＵが、第２のＣＰＵから、通信内容コード、制
御条件データ、および、前記通信内容コードと前記制御
条件データのＥＸＯＲデータからなる通信データブロッ
クを受信し、受信した前記通信データブロックにおける
前記通信内容コードと前記制御条件データとからＥＸＯ
Ｒデータを演算し、該演算により得られたＥＸＯＲデー
タと前記受信したＥＸＯＲデータとを比較して一致しな
ければ、引続き、通信データブロックを受信してＥＸＯ
Ｒデータの演算および該演算により得られたＥＸＯＲデ
ータと受信したＥＸＯＲデータとの比較を繰返し、一致
しない割合が所定の基準以上であれば、前記第２のＣＰ
Ｕを異常と判断するものである。

【００１３】第５の発明に係るインバータ装置は、第１
乃至第４の発明の少なくとも何れかに記載のインバータ
装置において、リセット手段が、送信要求信号線を介し
て第１のＣＰＵから第２のＣＰＵへ送信される送信要求
信号を監視し、送信要求信号の送信停止状態が所定時間
継続したら、前記第２のＣＰＵをリセットするものであ
る。

【００１４】

【発明の実施の形態】実施の形態１．この発明の実施の
形態１を図１に基づき説明する。図１は二つのＣＰＵに
より制御を分担したインバータ装置の回路構成を示すブ
ロック図、図２は図１に示したインバータ装置の動作を
示すフローチャート、図３はインバータ装置の動作タイ
ミングチャートである。

【００１５】図１において、１は交流電源、２は交流電
源１から入力された交流を直流に変換し、この直流を交
流に再変換し、その出力周波数および出力電圧を制御可
能な動力回路部、３は動力回路部２の制御条件を設定す
る制御条件設定部、４はインバータ部７の交流出力によ
り駆動される制御対象としての誘導電動機である。５は
誘導電動機４と一体に構成された電動機用ブレーキであ
る。

【００１６】動力回路部２は、交流入力を直流に変換し
て出力する整流回路６、整流回路６から出力された直流
を交流に再変換して出力するインバータ部７、インバー
タ部７へ所定の周波数のＰＷＭ信号を出力し、インバー
タ部７の出力周波数、電圧等を制御すると共に、動力回
路部２の制御全般を担う第１のＣＰＵを備えたメインマ
イコン８、交流入力を電動機用ブレ−キ５の電源として
整流すると共に、メインマイコン８により制御されるブ
レ−キＯＮ／ＯＦＦスイッチを内蔵したブレ−キ電源回
路９、温度検出装置１０、マイコン用電源等により構成
されている。

【００１７】制御条件設定部３は、制御条件設定部３の
制御全般を担う第２のＣＰＵを備えたサブマイコン１
２、サブマイコン１２のリセット手段としてのリセット
回路１３、誘導電動機４の運転、停止及び運転周波数ｆ
等の設定用の入力端子１４、運転周波数と加減速時間設
定用の内蔵ボリウム１５、運転状態を表示するＬＥＤ１
６、運転状態のデジタル表示及び運転条件の設定を行う
オプションと通信を行う為の通信端子１７から構成され
ている。

【００１８】１８、１９はそれぞれメインマイコン８と
サブマイコン１２とを接続するシリアル送信線であり、
シリアル送信線１８はサブマイコン１２からメインマイ
コン８へ、シリアル送信線１９はメインマイコン８から
サブマイコン１２へシリアルデータを送信する。２０は
メインマイコン８とサブマイコン１２とを接続し、例え
ば、メインマイコン８からサブマイコン１２へ制御条件
データの送信を要求する送信要求信号を送信する等、シ
リアル送信線１８、１９におけるシリアルデータの送信
タイミングを制御する送信要求信号線としての制御線で
ある。

【００１９】メインマイコン８とサブマイコン１２とは
同一のクロックによりシリアルデータ通信を行うクロッ
ク同期式であり、また、それぞれ独立した送信部と受信
部を備え、シリアル送信線１８、１９で接続されている
ので、送信と受信を同時に行える。

【００２０】次に、図１により、動作について説明す
る。まず、誘導電動機４の運転、停止、及び運転周波数
ｆ等の運転条件は、制御条件設定部３における入力端子
１４から信号として入力され、内蔵ボリウム１５により
設定され、あるいは外部のオプションにて設定されたデ
−タを通信端子１７を経由して入力され、サブマイコン
１２に取込まれて演算され、制御条件データとしてシリ
アル信号によりシリアル送信線１８を介してメインマイ
コン８に出力される。

【００２１】メインマイコン８は、受信した制御条件デ
ータより、電動機４の駆動用ＰＷＭ波形２２を演算によ
り求め、インバ−タ部７へ送信する共に、ブレ−キ電源
回路９に信号を送信してブレ−キ５への入力をＯＮ／Ｏ
ＦＦする。また、メインマイコン８は、現状の運転周波
数ｆや運転時間ｔ、電源投入回数ｎ等の制御状況デ−タ
をシリアル信号によりシリアル送信線１９を介してサブ
マイコン１２に出力し、サブマイコン１２は受信した制
御状況デ−タに基づき、ＬＥＤ１１を点灯させ、また、
通信端子１７と信号授受を行い、オプションにてデ−タ
を表示させる。

【００２２】メインマイコン８とサブマイコン１２との
通信は、指定された時間ごとに繰返し行う。制御線２０
は、無通信時において、ＨＩ（ハイ）の状態にあり、シ
リアル送信線１８、１９におけるデータ送信のタイミン
グは、制御線２０の信号状態をＬＯ（ロー）にすること
により知らせる。即ち、メインマイコン８はサブマイコ
ン１２へ送信要求信号を送信して制御条件データの送信
を要求するが、この送信要求信号とは、制御線２０の信
号状態をＬＯにすることであり、制御線２０の信号状態
がＬＯになる時点をデ−タを送信するタイミングとし、
ＬＯの状態にある間に、シリアル送信線１８を介してサ
ブマイコン１２からメインマイコン８へ制御条件データ
がシリアル送信されると共に、シリアル送信線１９を介
してメインマイコン８からサブマイコン１２へ制御状況
データがシリアル送信される。

【００２３】この通信では、１つの通信項目が、通信内
容コ−ド、デ−タ、通信内容コ−ドとデ−タとのＥＸＯ
Ｒデータ（排他的論理和としてのデータ）にて構成され
た通信ブロックからなり、通信内容コ−ド、デ−タ、Ｅ
ＸＯＲデータの順にシリアル信号として送受信する。メ
インマイコン８は、この通信ブロックを受信すると、通
信内容コ−ドとデ−タとのＥＸＯＲデ−タを演算し、こ
の演算したＥＸＯＲデ−タと受信したＥＸＯＲデータと
を比較し、一致すれば受信した通信ブロックが正常、一
致しなければ異常と判断する。

【００２４】なお、サブマイコン１２がメインマイコン
８の要求に応答せず、制御条件データがメインマイコン
８へ送信されなかった場合、若しくは、演算したＥＸＯ
Ｒデ−タと受信したＥＸＯＲデータとが一致せず、受信
データに誤りが発見された場合には、メインマイコン８
は、サブマイコン１２にノイズ等の影響による暴走等の
異常発生と判断して、制御線２０を介して送信要求を停
止させると共に、リセット回路１３を動作させ、リセッ
ト回路１３によりリセット信号線２１を介してサブマイ
コン１２をリセットする。即ち、メインマイコン８は、
制御線２０を所定時間以上、ＨＩの状態に保持し、ＨＩ
の状態が所定時間以上継続すると、リセット回路１３が
サブマイコン１２をリセットする。

【００２５】次に、図２に示したフローチャートに従
い、メインマイコン８の動作を中心に説明する。図にお
いて、メインマイコン８は、ステップ１００で、動作を
開始し、ステップ１０１でフラグＦ1、Ｆ2を、Ｆ1＝
０、Ｆ2＝０にセットし、ステップ１０２で初期通信を
行う。次に、ステップ１０３で、ステップ１０２におけ
る初期通信が、所定の時間内に、例えば、５００ｍｓ以
内に終了できたか否かを判断し、Ｙｅｓであれば、ステ
ップ１０４で、Ｆ1＝３にリセットし、ステップ１０５
で定常通信を行う。

【００２６】初期通信とは、通信開始に際して、メイン
マイコン８からサブマイコン１２への送信開始コード、
初期送信コードとパラメータおよびそのデータ、送信終
了コード等の送信、サブマイコン１２からメインマイコ
ン８への上記各種コードを正しく受信したか否かの判断
結果コードの送信等、通信環境設定のための一連の送受
信を指す。定常通信とは、サブマイコン１２からメイン
マイコン８への制御条件データの送信、即ち、誘導電動
機４の運転、停止および運転周波数ｆをデジタル値に変
換した情報、その他イベント情報等の送信、メインマイ
コン８からサブマイコン１２への制御状況データの送
信、即ち、運転周波数、エラー履歴等の情報の送信等、
一連の送受信を指す。

【００２７】なお、上記、初期通信および定常通信にお
いて授受されるデータは、各通信項目ごとに、通信内容
コ−ド、デ−タ、通信内容コ−ドとデ−タとのＥＸＯＲ
データにて構成された通信ブロックを為し、初期通信の
場合には、通信が正常に終了するまで、約５００ｍｓの
間、エンドレスに行われ、定常通信の場合には、１回の
定常通信において、５０個の通信ブロックが連続して送
受信される。なお、データ送受信のタイミングは、メイ
ンマイコン８から制御線２０を介してサブマイコン１２
へ送信される送信要求信号、即ち、メインマイコン８が
制御線２０をＬＯ（ロー）の状態にすることによる。

【００２８】次に、ステップ１０６で、ステップ１０５
における定常通信において、サブマイコン１２から制御
条件データが送信されたか否かを判断するが、この判断
は、連続して受信した５０個の通信ブロックのうちに、
周期的に入力されるはずの誘導電動機４の運転、停止お
よび運転周波数ｆに関する通信項目が一回でも入力され
たか否かにより、一回でも入力された（Ｙｅｓ）なら
ば、制御条件データが送信されたものと判断する。次
に、ステップ１０７で、受信した５０個の通信ブロック
について、通信内容コードとデータから演算により求め
たＥＸＯＲデータと受信したＥＸＯＲデータとを逐次比
較し、５０回の比較において一回でも一致すれば、正常
に定常通信が行われたものと判断する。

【００２９】ステップ１０７で、定常通信が正常に行わ
れたものと判断されたら、ステップ１０８で、定常通信
を続行するか否かを判断し、続行する（Ｙｅｓ）であれ
ば、ステップ１０９でフラグＦ2を、Ｆ2＝０にリセット
し、ステップ１０５に戻り、定常通信を繰返す。

【００３０】なお、ステップ１０３で、初期通信が所定
の時間内に終了できなかった（Ｎｏ）と判断された場合
には、ステップ１１４でＦ1＝Ｆ1＋１を実行し、ステッ
プ１１１へ進む。また、ステップ１０６で、サブマイコ
ン１２から制御条件データが送信されなかった（Ｎｏ）
と判断された場合には、さらに、ステップ１０７で、定
常通信が正常に行われなかった（Ｎｏ）たと判断された
場合には、ステップ１１０でＦ2＝Ｆ2＋１を実行し、ス
テップ１１１へ進む。

【００３１】ステップ１１１では、フラグＦ1、Ｆ2が、
Ｆ1＝５若しくはＦ2＝１であるか否かを判断する。Ｆ1
＜５若しくはＦ2＜１であれば、ステップ１１２で、通
信エラーモード、即ち、サブマイコン１２のリセットモ
ード等を設定し、ステップ１１３で、サブマイコン１２
のリセット操作を行うと共に、初期通信モードを設定
し、ステップ１０２に戻り、ステップ１０２の初期通信
から再度、実行する。

【００３２】ステップ１１１にて、Ｆ1＝５若しくはＦ2
＝１であれば、致命的な通信エラー、即ち、サブマイコ
ン１２の復旧不可能と判断し、ステップ１１５で通信エ
ラーに対する処置を行い、ステップ１１６でメインマイ
コン８の動作を終了する。なお、ステップ１１１におけ
るＦ1＝５若しくはＦ2＝１なる判断条件は、ステップ１
０２の初期通信において、動作開始時においては５回、
動作途中においては２回連続して通信エラーが発生した
場合に、若しくは、ステップ１０５の定常通信において
２回連続して通信エラーが発生した場合に、致命的な通
信エラーの発生と判断することを意味する。

【００３３】また、動力回路部２には、正しい定常通信
にて得られた最新の制御条件データを、更新して一時保
管するレジスタ（図示せず）を備えており、ステップ１
１３でサブマイコン１２をリセットし、これが復旧する
までの間、メインマイコン８はレジスタに保管された通
信エラ−直前の制御条件データに基づき、インバータ７
へのＰＷＭ波形２２の出力等の所定の動作を続行する。

【００３４】図３に示したタイムチャートにより、サブ
マイコン１２の異常発生時におけるインバータ装置の動
作について説明する。図３Ａは、制御条件設定部３にお
ける入力端子１４から入力された誘導電動機４の操作信
号入力であり、ｔ0は運転開始時点、ｔeは運転停止時点
を示す。図３Ｂは、メインマイコン８がサブマイコン１
２から受信した出力周波数に関する制御条件データであ
り、ｔ1、ｔ2間は、サブマイコン１２に異常が発生し、
リセットにより復旧するまでの間、前記データを受信し
ていないことを示す。

【００３５】図３Ｃ、図４Ｄはそれぞれインバータ部７
の出力周波数ｆを示すものであり、図３Ｃは制御条件デ
ータが受信されない間、インバータ部７への出力を中止
した従来の制御例、図４Ｄはサブマイコン１２の異常発
生直前の制御条件データＤnに基づき制御を続行した実
施の形態１の制御例を示す。図３Ｃと図４Ｄとの比較よ
り明らかのごとく、実施の形態１、即ち、本発明の制御
例の場合には、リセットされたサブマイコン１２が復旧
し、制御条件データの送信を再開するまでの間、異常発
生直前の制御条件データＤnに基づき制御を続行するの
で、制御対象である誘導電動機４が運転途中での停止を
嫌う用途に適した装置が得られる。

【００３６】以上のように、実施の形態１におけるイン
バータ装置は、サブマイコン１２をリセットする場合に
おいて、メインマイコン８が制御線２０をＨＩの状態に
所定時間以上保持することにより、リセット回路１３が
サブマイコン１２をリセットする方式としたので、即
ち、メインマイコン８からサブマイコン１２への送信要
求信号の出力の代わりに、同じ制御線２０を用いて、リ
セット指令信号を出力することができ、メインマイコン
８とサブマイコン１２とを直接接続するリセット信号送
信専用線が不要であり、信号線を減ずることができ、配
線が簡略化できる。

【００３７】また、上記のごとく、制御線２０を所定時
間以上、無通信状態に保持した状態でもって、リセット
を指示できるので、回路構成も簡単となり、メインマイ
コン８における異常時の処置に関するプログラムを簡略
化できる。

【００３８】なお、図２に示したフローチャートにおけ
るステップ１０７で、受信した５０個の通信ブロックに
ついて、通信内容コードとデータから演算により求めた
ＥＸＯＲデータと受信したＥＸＯＲデータとを逐次比較
し、５０回の比較において一回でも一致すれば、正常な
定常通信が行われたものと判断したが、例えば、４０回
の逐次比較のうち、２０回以上、ＥＸＯＲデータが一致
する場合に正常な定常通信が行われたものと判断する
等、この正常な定常通信が行われたか否かの判断基準を
任意に変更して運用できることは説明するまでもない。

【００３９】

【発明の効果】第１の発明によれば、第２のＣＰＵに異
常発生と判断された場合において、第１のＣＰＵが、前
記第２のＣＰＵへ制御条件データの送信要求信号を送信
する送信要求信号線を介してリセット手段を動作させ、
前記第２のＣＰＵをリセットするようにしたので、前記
第１のＣＰＵと前記第２のＣＰＵとを直接接続するリセ
ット信号線が不要であり、制御装置を簡略化できる効果
がある。

【００４０】又、第２の発明によれば、第１のＣＰＵ
が、第２のＣＰＵに異常発生と判断した場合において、
リセット手段を動作させて前記第２のＣＰＵをリセット
すると共に、前記第２のＣＰＵの復旧を試みる間、異常
発生と判断する直前に前記第２のＣＰＵから送信された
制御条件にて運転制御を継続するようにしたので、第２
のＣＰＵに異常が発生しても、主回路部の運転を安易に
停止する必要がなく、優れた運転制御が可能なものが得
られる効果がある。

【００４１】又、第３の発明によれば、第１のＣＰＵに
て、第２のＣＰＵから受信した通信内容コード、デー
タ、および前記通信内容コードと前記データとのＥＸＯ
Ｒデータからなる通信データブロックにおける、前記通
信内容コードと前記データとを演算して得たＥＸＯＲデ
ータと前記受信したＥＸＯＲデータと比較し、一致しな
ければ前記第２のＣＰＵの異常と判断したので、第２の
ＣＰＵの異常発生を容易かつ簡便に検出できるものが得
られる効果がある。

【００４２】又、第４の発明によれば、第１のＣＰＵに
て、演算したＥＸＯＲデータと受信したＥＸＯＲデータ
との比較を繰返し、一致しない回数が、所定基準以上で
あれば第２のＣＰＵに異常発生と判断したので、第２の
ＣＰＵの暴走等に起因する重度の異常発生とは異なる、
例えば、シリアル信号線がノイズを拾った場合における
軽度の異常発生時等に、前記第２のＣＰＵの不要なリセ
ットを防止できるものが得られる効果がある。

【００４３】又、第５の発明によれば、リセット手段に
て、送信要求信号線を介して第１のＣＰＵから第２のＣ
ＰＵへ送信される送信要求信号を監視し、送信要求信号
の送信停止状態が所定時間継続したら、前記第２のＣＰ
Ｕをリセットするようにしたので、前記第１のＣＰＵか
ら前記第２のＣＰＵへの制御条件データの送信要求を所
定時間中止するだけで前記リセット手段を動作させるこ
とができ、第１のＣＰＵからのリセット指令を含む、通
信異常復旧のためのプログラムを簡易化できる効果があ
る。

【図面の簡単な説明】

【図１】この発明の実施の形態１としてのインバータ
装置の回路構成を示すブロック図である。

【図２】図１に示したインバータ装置の動作を示すフ
ローチャートである。

【図３】インバータ装置の動作タイミングチャートで
ある。

【符号の説明】

２動力回路部、３制御条件設定部、７インバ−タ
部、８メインマイコン１２サブＣＰＵ、１３リセ
ット回路、１４入力端子、１８、１９シリアル信号
線、２０送信要求信号線、２１リセット線、２２
ＰＷＭ波形信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者綿野博昭東京都千代田区丸の内二丁目２番３号三菱電機株式会社内

Claims

【特許請求の範囲】

【請求項１】直流入力を交流に変換して出力し、その
出力周波数および出力電圧を制御可能な動力回路部と、
該動力回路部の制御条件を設定する制御条件設定部とを
備え、前記動力回路部は、該動力回路部の制御を担う第
１のＣＰＵを、前記制御条件設定部は、該制御条件設定
部の制御を担う第２のＣＰＵおよび該第２のＣＰＵのリ
セット手段を有し、前記第１のＣＰＵと前記第２のＣＰ
Ｕとは、前記第１のＣＰＵから前記第２のＣＰＵへ制御
条件データの送信を要求する送信要求信号を送信する送
信要求信号線および前記第２のＣＰＵから前記第１のＣ
ＰＵへ要求された前記制御条件データをシリアルに送信
するシリアル送信線で接続され、かつ、前記リセット手
段が前記送信要求信号線に前記第２のＣＰＵと並列に接
続されており、前記第１のＣＰＵが、前記シリアル送信
線を介して要求した前記制御条件データを受信できなか
った場合、若しくは、前記第２のＣＰＵから送信された
データに異常を検出した場合には、前記送信要求信号線
を介して前記リセット手段を動作させ、前記第２のＣＰ
Ｕをリセットすることを特徴とするインバータ装置。
【請求項２】請求項１に記載のインバータ装置におい
て、第１のＣＰは、要求した制御条件データを第２のＣ
ＰＵから受信できなかった場合、若しくは、前記第２の
ＣＰＵから送信されたデータに異常を検出した場合に
は、前記第２のＣＰＵの異常発生と判断して、前記第２
のＣＰＵへの制御条件データの送信要求を中止し、前記
リセット手段を動作させて前記第２のＣＰＵをリセット
すると共に、前記第２のＣＰＵの復旧を試みる間、前記
第２のＣＰＵの異常発生と判断する直前に前記第２のＣ
ＰＵから送信された制御条件にて制御対象の運転制御を
継続することを特徴とするインバータ装置。
【請求項３】請求項１または請求項２に記載のインバ
ータ装置において、第１のＣＰＵは、第２のＣＰＵから
通信内容コード、制御条件データ、および、前記通信内
容コードと前記制御条件データのＥＸＯＲデータからな
る通信データブロックを受信し、受信した前記通信デー
タブロックにおける前記通信内容コードと前記制御条件
データのＥＸＯＲデータを演算し、該演算により得られ
たＥＸＯＲデータと前記受信したＥＸＯＲデータとを比
較して一致しなければ前記第２のＣＰＵを異常と判断す
ることを特徴とするインバータ装置。
【請求項４】請求項１または請求項２に記載のインバ
ータ装置において、第１のＣＰＵは、第２のＣＰＵか
ら、通信内容コード、制御条件データ、および、前記通
信内容コードと前記制御条件データのＥＸＯＲデータか
らなる通信データブロックを受信し、受信した前記通信
データブロックにおける前記通信内容コードと前記制御
条件データとからＥＸＯＲデータを演算し、該演算によ
り得られたＥＸＯＲデータと前記受信したＥＸＯＲデー
タとを比較して一致しなければ、引続き、通信データブ
ロックを受信してＥＸＯＲデータの演算および該演算に
より得られたＥＸＯＲデータと受信したＥＸＯＲデータ
との比較を繰返し、一致しない割合が所定の基準以上で
あれば、前記第２のＣＰＵを異常と判断することを特徴
とするインバータ装置。
【請求項５】請求項１乃至請求項４の少なくとも何れ
かに記載のインバータ装置において、リセット手段は、
送信要求信号線を介して第１のＣＰＵから第２のＣＰＵ
へ送信される送信要求信号を監視し、送信要求信号の送
信停止状態が所定時間継続したら、前記第２のＣＰＵを
リセットすることを特徴とするインバータ装置。