JPH11274237A - ボールグリッドアレイ実装方法 - Google Patents
ボールグリッドアレイ実装方法Info
- Publication number
- JPH11274237A JPH11274237A JP7364698A JP7364698A JPH11274237A JP H11274237 A JPH11274237 A JP H11274237A JP 7364698 A JP7364698 A JP 7364698A JP 7364698 A JP7364698 A JP 7364698A JP H11274237 A JPH11274237 A JP H11274237A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bga
- ball
- grid array
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】端子密度の高いＢＧＡを基板に搭載可能なボー
ルグリッドアレイ実装方法を提供する。 【解決手段】基板１０のＢＧＡの半田ボールと接続すべ
き箇所に溝穴１１（１１ａ、１１ｂ、１１ｃ）を設け、
エッチングにより表面層及び下層面に信号線１２（１２
ａ〜１２ｆ）及び１３（１３ａ〜１３ｅ）を形成し、溝
穴１１及びその縁部分の信号線１２並びに基板貫通孔１
４及びその下層面への開口部周囲の信号線１３を除く部
分にマスキングを施し、表面活性化処理を施した後、メ
ッキ処理液に基板を浸漬して、溝穴１６を有するパット
１５（１５ａ、１５ｂ、１５ｃ）を形成する。パット１
５内に半田ペーストを添加してＢＧＡを搭載すると、半
田ボールがパット１５の溝穴１６に馴染んで良く定着
し、実装処理を高速かつ安定して行うことができる。
ルグリッドアレイ実装方法を提供する。 【解決手段】基板１０のＢＧＡの半田ボールと接続すべ
き箇所に溝穴１１（１１ａ、１１ｂ、１１ｃ）を設け、
エッチングにより表面層及び下層面に信号線１２（１２
ａ〜１２ｆ）及び１３（１３ａ〜１３ｅ）を形成し、溝
穴１１及びその縁部分の信号線１２並びに基板貫通孔１
４及びその下層面への開口部周囲の信号線１３を除く部
分にマスキングを施し、表面活性化処理を施した後、メ
ッキ処理液に基板を浸漬して、溝穴１６を有するパット
１５（１５ａ、１５ｂ、１５ｃ）を形成する。パット１
５内に半田ペーストを添加してＢＧＡを搭載すると、半
田ボールがパット１５の溝穴１６に馴染んで良く定着
し、実装処理を高速かつ安定して行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板へのボールグ
リッドアレイ実装方法に関する。
リッドアレイ実装方法に関する。
【０００２】
【従来の技術】近年、大型の電子部品（ＬＳＩパッケー
ジ）のＬＳＩの積層度が進むにつれて、そのピン数が増
加し、このピンの多数化に対応するものとして、ボール
グリッドアレイ（以下、ＢＧＡという）が主流となりつ
つある。
ジ）のＬＳＩの積層度が進むにつれて、そのピン数が増
加し、このピンの多数化に対応するものとして、ボール
グリッドアレイ（以下、ＢＧＡという）が主流となりつ
つある。
【０００３】これは、従来多用されてきたＱＦＰ（角型
基材の四方にリードピンを突き出した形のＬＳＩパッケ
ージ）やＳＯＰ（角型基材の二方にリードピンを突き出
した形のＬＳＩパッケージ）などでは、ピンの細線化に
限界があるため、ピンの多数化に対応するにはパッケー
ジの大型化以外に方法がなく、これでは、これらのＱＦ
ＰやＳＯＰを搭載する基板の大型化を招き、ひいては基
板が装着される装置本体が大型化して、近年のＯＡ機器
の小型化の潮流に適応できないという難点が出てきたた
めに、これらに代るのもとしてＢＧＡが注目を集めるよ
うになったものである。
基材の四方にリードピンを突き出した形のＬＳＩパッケ
ージ）やＳＯＰ（角型基材の二方にリードピンを突き出
した形のＬＳＩパッケージ）などでは、ピンの細線化に
限界があるため、ピンの多数化に対応するにはパッケー
ジの大型化以外に方法がなく、これでは、これらのＱＦ
ＰやＳＯＰを搭載する基板の大型化を招き、ひいては基
板が装着される装置本体が大型化して、近年のＯＡ機器
の小型化の潮流に適応できないという難点が出てきたた
めに、これらに代るのもとしてＢＧＡが注目を集めるよ
うになったものである。
【０００４】ＢＧＡは、パッケージ基材の下面の一部又
は全面にリードピンに代る半田ボールを設けて、これに
よりプリント回路基板（以下、単に基板という）に実装
するものである。基板に実装する場合は、これとは形状
が異なる上記のＱＦＰやＳＯＰの場合と同様に、基板上
のパット（プリント配線の電子部品が接続される部分）
に半田ペーストを塗布し、その上にＢＧＡの半田ボール
を載せ、この基板を工程ライン後段のリフロー炉に搬入
し、熱風で半田ボールを溶融したのち固結させて、ＢＧ
Ａを基板に実装していた。
は全面にリードピンに代る半田ボールを設けて、これに
よりプリント回路基板（以下、単に基板という）に実装
するものである。基板に実装する場合は、これとは形状
が異なる上記のＱＦＰやＳＯＰの場合と同様に、基板上
のパット（プリント配線の電子部品が接続される部分）
に半田ペーストを塗布し、その上にＢＧＡの半田ボール
を載せ、この基板を工程ライン後段のリフロー炉に搬入
し、熱風で半田ボールを溶融したのち固結させて、ＢＧ
Ａを基板に実装していた。
【０００５】図８は、ＢＧＡを搭載された直後の（リフ
ロー炉に搬入直前の）基板の状態を示すパット部分の側
断面図である。同図に示すように、基板１に形成された
パット２に、半田ペースト３が塗布されており、この上
に半田ボール４が乗るようにＢＧＡ５が位置決めされて
搭載される。
ロー炉に搬入直前の）基板の状態を示すパット部分の側
断面図である。同図に示すように、基板１に形成された
パット２に、半田ペースト３が塗布されており、この上
に半田ボール４が乗るようにＢＧＡ５が位置決めされて
搭載される。
【０００６】図９(a) は、基板１に搭載されたＢＧＡ５
の全体像を模式的に示す側断面図でり、同図(b) は、基
板１のＢＧＡ５が搭載される部分（破線で囲まれた部
分）の平面図である。同図(a) に示すＢＧＡ５は、例と
して１４４ピン（半田ボール４が１４４個）のＢＧＡを
示している。
の全体像を模式的に示す側断面図でり、同図(b) は、基
板１のＢＧＡ５が搭載される部分（破線で囲まれた部
分）の平面図である。同図(a) に示すＢＧＡ５は、例と
して１４４ピン（半田ボール４が１４４個）のＢＧＡを
示している。
【０００７】同図(a) に示すように、ＢＧＡ５は、基材
５−１上に、素子を積層されたチップ５−２が配設さ
れ、各素子の入出力端子と基材５−１上の接続端子５−
３が細線５−４によりワイヤーボンディングされてい
る。これらの上を保護用のプラスチックモールド５−５
が覆っており、上記の接続端子５−３と裏面の半田ボー
ル４とが不図示の配線によって接続されている。半田ボ
ール４は、半田ペースト３を介して基板１のパット２に
仮接着している。
５−１上に、素子を積層されたチップ５−２が配設さ
れ、各素子の入出力端子と基材５−１上の接続端子５−
３が細線５−４によりワイヤーボンディングされてい
る。これらの上を保護用のプラスチックモールド５−５
が覆っており、上記の接続端子５−３と裏面の半田ボー
ル４とが不図示の配線によって接続されている。半田ボ
ール４は、半田ペースト３を介して基板１のパット２に
仮接着している。
【０００８】パット２は、同図(b) に示すように、ＢＧ
Ａ５の半田ボール４の径とほぼ同等寸法の円形に形成さ
れる。このパットの形成に使用されるメタルマスクの孔
径も同様の大きさの円形である。同図(a) に示すように
ＢＧＡ５が搭載された基板１がリフロー炉に搬入される
と、図の矢印Ａ及びＡ′に示すように側面から熱風が吹
き込まれ、半田ボール４が溶融する。
Ａ５の半田ボール４の径とほぼ同等寸法の円形に形成さ
れる。このパットの形成に使用されるメタルマスクの孔
径も同様の大きさの円形である。同図(a) に示すように
ＢＧＡ５が搭載された基板１がリフロー炉に搬入される
と、図の矢印Ａ及びＡ′に示すように側面から熱風が吹
き込まれ、半田ボール４が溶融する。
【０００９】このようにＢＧＡは、パッケージ下面に素
子の端子を配設するので、配設面に余裕があり、したが
って、一般に端子間隔は１ｍｍ前後と比較的粗い構成と
することができて基板への実装作業の能率がよく、また
パッケージの小型化に貢献できるという利点がある。
子の端子を配設するので、配設面に余裕があり、したが
って、一般に端子間隔は１ｍｍ前後と比較的粗い構成と
することができて基板への実装作業の能率がよく、また
パッケージの小型化に貢献できるという利点がある。
【００１０】図１０(a) は、パッケージの下面の一部に
（中央部を除いて周囲に）半田ボールを配設したＢＧＡ
とその基板の例を示す図である。同図(b) は、その基板
のＢＧＡ搭載部分（破線で囲まれた部分）の平面図であ
り、一点鎖線Ｃ−Ｃ′は同図(a) の側断面部に対応する
位置を示している。同図に示すＢＧＡ５′は、１２８ピ
ンのＢＧＡであり、下面中央部には半田ボールが配設さ
れていない。
（中央部を除いて周囲に）半田ボールを配設したＢＧＡ
とその基板の例を示す図である。同図(b) は、その基板
のＢＧＡ搭載部分（破線で囲まれた部分）の平面図であ
り、一点鎖線Ｃ−Ｃ′は同図(a) の側断面部に対応する
位置を示している。同図に示すＢＧＡ５′は、１２８ピ
ンのＢＧＡであり、下面中央部には半田ボールが配設さ
れていない。
【００１１】このＢＧＡ５′を搭載された基板１′がリ
フロー炉に搬入され、同図(a) の矢印Ｂ及びＢ′で示す
ように、側面から熱風を吹き付けられたとき、下面中央
部に半田ボールが配設されていない分だけ風通しがよ
く、したがって、半田ボールがより均等に溶融するとい
うものである。
フロー炉に搬入され、同図(a) の矢印Ｂ及びＢ′で示す
ように、側面から熱風を吹き付けられたとき、下面中央
部に半田ボールが配設されていない分だけ風通しがよ
く、したがって、半田ボールがより均等に溶融するとい
うものである。
【００１２】
【発明が解決しようとする課題】ところで、近年ますま
すＬＳＩの積層度が密になってくると、その密な積層度
に比例してパッケージの端子数も増加してくる。そうす
ると、たとえＢＧＡであっても、従来の端子配置密度で
は端子数が不足する状態となる。
すＬＳＩの積層度が密になってくると、その密な積層度
に比例してパッケージの端子数も増加してくる。そうす
ると、たとえＢＧＡであっても、従来の端子配置密度で
は端子数が不足する状態となる。
【００１３】しかしながら、端子密度を高く（細かく）
して端子数を増やそうとしても、溶融した半田ボールが
パットからはみ出すことを考慮すると、設計上、基板側
のパット間隔を現在のもの以上に狭くすることができな
い。したがって、端子の多数化されたＢＧＡに基板側が
対応できないという問題が発生する。
して端子数を増やそうとしても、溶融した半田ボールが
パットからはみ出すことを考慮すると、設計上、基板側
のパット間隔を現在のもの以上に狭くすることができな
い。したがって、端子の多数化されたＢＧＡに基板側が
対応できないという問題が発生する。
【００１４】本発明の課題は、上記従来の実情に鑑み、
端子密度の高いＢＧＡを基板に搭載可能なボールグリッ
ドアレイ実装方法を提供することである。
端子密度の高いＢＧＡを基板に搭載可能なボールグリッ
ドアレイ実装方法を提供することである。
【００１５】
【課題を解決するための手段】本発明のボールグリッド
アレイ実装方法は、基板のボールグリッドアレイのボー
ル接続点に溝穴を設ける穴空け工程と、上記基板に所定
のプリント配線を形成するエッチング工程と、上記溝穴
の形状に沿ってボール用パットを形成する工程と、該溝
穴形状のボール用パットに半田ペーストを添加する工程
と、該半田ペーストを添加されたボール用パットにボー
ルが載置されるよう上記ボールグリッドアレイを上記基
板に搭載する工程と、該基板に搭載された上記ボールグ
リッドアレイのボールを溶融するリフロー工程と、を含
んで編成される。
アレイ実装方法は、基板のボールグリッドアレイのボー
ル接続点に溝穴を設ける穴空け工程と、上記基板に所定
のプリント配線を形成するエッチング工程と、上記溝穴
の形状に沿ってボール用パットを形成する工程と、該溝
穴形状のボール用パットに半田ペーストを添加する工程
と、該半田ペーストを添加されたボール用パットにボー
ルが載置されるよう上記ボールグリッドアレイを上記基
板に搭載する工程と、該基板に搭載された上記ボールグ
リッドアレイのボールを溶融するリフロー工程と、を含
んで編成される。
【００１６】上記溝穴は、例えば請求項２記載のよう
に、上記基板の反対側面まで貫通する孔を有し、上記ボ
ール用パットは、上記貫通孔を介し上記基板の反対側裏
面に伸び出して該裏面の配線に接続される。
に、上記基板の反対側面まで貫通する孔を有し、上記ボ
ール用パットは、上記貫通孔を介し上記基板の反対側裏
面に伸び出して該裏面の配線に接続される。
【００１７】また、上記溝穴は、例えば請求項３記載の
ように、上記ボールグリッドアレイの中央部側のボール
に対応する位置のものほど、その外側の位置に在るもの
よりもサイズが小さく形成される。
ように、上記ボールグリッドアレイの中央部側のボール
に対応する位置のものほど、その外側の位置に在るもの
よりもサイズが小さく形成される。
【００１８】そして、上記基板は、例えば請求項４記載
のように、上記ボールグリッドアレイがボールを中央部
に配置されていない形式の部品であるとき、上記中央部
に対応する位置を表裏のプリント配線に支障の無い範囲
で切除されて形成される。
のように、上記ボールグリッドアレイがボールを中央部
に配置されていない形式の部品であるとき、上記中央部
に対応する位置を表裏のプリント配線に支障の無い範囲
で切除されて形成される。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。図１(a),(b),(c) は、一実施
の形態におけるボールグリッドアレイ実装方法において
基板上に半田ボール用のパットを形成する工程を順に示
す図である。同図(a) に示すように、先ず、基板１０の
ボールグリッドアレイ（以下、ＢＧＡという）のボール
と接続すべき箇所に所定の大きさの溝穴１１（図では例
として溝穴１１ａ、１１ｂ、１１ｃを示す）を設ける。
を参照しながら説明する。図１(a),(b),(c) は、一実施
の形態におけるボールグリッドアレイ実装方法において
基板上に半田ボール用のパットを形成する工程を順に示
す図である。同図(a) に示すように、先ず、基板１０の
ボールグリッドアレイ（以下、ＢＧＡという）のボール
と接続すべき箇所に所定の大きさの溝穴１１（図では例
として溝穴１１ａ、１１ｂ、１１ｃを示す）を設ける。
【００２０】この溝穴１１は、例えば溝穴１１ａのよう
に、この溝穴１１ａに対応するＢＧＡの端子が、基板１
０の表面層の信号線１２（同図(a) はエッチング前であ
り、実際には未だ信号線の形になっていない）のみに接
続する場合は、単なる穴の形状に形成される。一方、溝
穴１１ｂ及び１１ｃに示すように、これらの溝穴１１ｂ
又は１１ｃに対応するＢＧＡの端子が、基板１０の表面
層の信号線１２以外に裏面又は下層面の信号線１３にも
接続する場合には、その信号線１３に溝穴１１ｂ又は１
１ｃの底から連通する基板貫通孔１４が更に形成され
る。
に、この溝穴１１ａに対応するＢＧＡの端子が、基板１
０の表面層の信号線１２（同図(a) はエッチング前であ
り、実際には未だ信号線の形になっていない）のみに接
続する場合は、単なる穴の形状に形成される。一方、溝
穴１１ｂ及び１１ｃに示すように、これらの溝穴１１ｂ
又は１１ｃに対応するＢＧＡの端子が、基板１０の表面
層の信号線１２以外に裏面又は下層面の信号線１３にも
接続する場合には、その信号線１３に溝穴１１ｂ又は１
１ｃの底から連通する基板貫通孔１４が更に形成され
る。
【００２１】上記に続いてエッチングが行われ、同図
(b) に示すように、表面層のプリント回路信号線１２
（１２ａ〜１２ｆ）及び裏面又は下層面のプリント回路
信号線１３（１３ａ〜１３ｅ）が形成される。
(b) に示すように、表面層のプリント回路信号線１２
（１２ａ〜１２ｆ）及び裏面又は下層面のプリント回路
信号線１３（１３ａ〜１３ｅ）が形成される。
【００２２】こののち、上記溝穴１１及びその縁部分の
信号線１２、並びに基板貫通孔１４及びその裏面又は下
層面への開口部周囲の信号線１３を除く部分にマスキン
グを施し、表面活性化処理を施した後、メッキ処理液に
基板を浸漬する。
信号線１２、並びに基板貫通孔１４及びその裏面又は下
層面への開口部周囲の信号線１３を除く部分にマスキン
グを施し、表面活性化処理を施した後、メッキ処理液に
基板を浸漬する。
【００２３】これにより、同図(c) に示すように、溝穴
１１の形状に沿って溝穴１６を有するパット、すなわち
溝穴形状のボール用パット１５（１５ａ、１５ｂ、１５
ｃ）が形成される（以下、単にパット１５、１５ａ等と
いう）。
１１の形状に沿って溝穴１６を有するパット、すなわち
溝穴形状のボール用パット１５（１５ａ、１５ｂ、１５
ｃ）が形成される（以下、単にパット１５、１５ａ等と
いう）。
【００２４】図２(a),(b),(c) は、上記の工程に続いて
行われる基板１０へのＢＧＡ搭載の工程を説明する図で
ある。尚、同図(a),(b) には、図１(c) に示したパット
１５ａの形状のものを示しているが、他の形状のパット
１１ｂ、１１ｃの場合も同様である。
行われる基板１０へのＢＧＡ搭載の工程を説明する図で
ある。尚、同図(a),(b) には、図１(c) に示したパット
１５ａの形状のものを示しているが、他の形状のパット
１１ｂ、１１ｃの場合も同様である。
【００２５】先ず、同図(a) に示すように、パット１５
の溝穴１６内に、半田ペースト１７を塗布（又は添加）
する。次に、同図(b) に示すように、その半田ペースト
１７が塗布されたパット１５の溝穴１６に、この位置に
対応する半田ボール１８が載置されるように位置決めし
て、同図(c) に示すように、ＢＧＡ１９を基板１０に搭
載する。尚、同図(c) は見易いように模式的に図示して
いるため、半田ボール１８とパット１５との対応の状態
が同図(b) と異なるように見えるが、実際には双方同じ
状態を示している。また、半田ボール１８に対するパッ
ト１５の大きさは、特に限定されていない。
の溝穴１６内に、半田ペースト１７を塗布（又は添加）
する。次に、同図(b) に示すように、その半田ペースト
１７が塗布されたパット１５の溝穴１６に、この位置に
対応する半田ボール１８が載置されるように位置決めし
て、同図(c) に示すように、ＢＧＡ１９を基板１０に搭
載する。尚、同図(c) は見易いように模式的に図示して
いるため、半田ボール１８とパット１５との対応の状態
が同図(b) と異なるように見えるが、実際には双方同じ
状態を示している。また、半田ボール１８に対するパッ
ト１５の大きさは、特に限定されていない。
【００２６】図３(a),(b) は、半田ボール１８とパット
１５との大きさの対応に特に限定がないことを例として
示している。同図(a) は半田ボール１８の径に対してパ
ット１５の径がやや小さい場合の例を示し、同図(b) は
半田ボール１８の径に対してパット１５の径が一致して
いる（或はやや大きい）場合の例を示している。また、
パット１５の溝穴の深さも特に限定されないものであ
る。
１５との大きさの対応に特に限定がないことを例として
示している。同図(a) は半田ボール１８の径に対してパ
ット１５の径がやや小さい場合の例を示し、同図(b) は
半田ボール１８の径に対してパット１５の径が一致して
いる（或はやや大きい）場合の例を示している。また、
パット１５の溝穴の深さも特に限定されないものであ
る。
【００２７】図４(a) は、図２(c) に示したようにＢＧ
Ａ１９が基板１０に搭載された状態を示す部分拡大図で
ある。尚、図４(a) には、図１、図２及び図３に示した
部分と同一部分に図１〜図３と同一の番号を付与して示
している。
Ａ１９が基板１０に搭載された状態を示す部分拡大図で
ある。尚、図４(a) には、図１、図２及び図３に示した
部分と同一部分に図１〜図３と同一の番号を付与して示
している。
【００２８】この図４(a) に示すように、半田ペースト
１７はパット１５の外に溢れることなくパット１５の溝
穴１６内に収まっている。そして、半田ボール１８は溝
穴１６に填まり込んた状態で安定してパット１５上に載
置されている。この状態で、ＢＧＡ１９の素子の端子２
１は半田ボール１８を介して基板１０の表層面の信号線
１２と導通している。
１７はパット１５の外に溢れることなくパット１５の溝
穴１６内に収まっている。そして、半田ボール１８は溝
穴１６に填まり込んた状態で安定してパット１５上に載
置されている。この状態で、ＢＧＡ１９の素子の端子２
１は半田ボール１８を介して基板１０の表層面の信号線
１２と導通している。
【００２９】図４(b) は、上記の基板１０がリフロー炉
に搬入され、熱風を受けて半田ボール１８が溶融塊１
８′となった状態を示している。この状態で半田が固結
して、ＢＧＡ１９の端子２１と基板１０の信号線１２が
強固な状態で導通すると共にＢＧＡ１９が基板１０に固
定（実装）される。このように、パット１５が溝穴付き
のパットであるため、同図(b) に示すように、溶融して
固結した半田がパット１５よりも外に広がることなくパ
ット１５の径内に収まっている。
に搬入され、熱風を受けて半田ボール１８が溶融塊１
８′となった状態を示している。この状態で半田が固結
して、ＢＧＡ１９の端子２１と基板１０の信号線１２が
強固な状態で導通すると共にＢＧＡ１９が基板１０に固
定（実装）される。このように、パット１５が溝穴付き
のパットであるため、同図(b) に示すように、溶融して
固結した半田がパット１５よりも外に広がることなくパ
ット１５の径内に収まっている。
【００３０】このように、本実施の形態においては、溝
穴付きのパットを形成するので半田ペーストがパットの
溝穴に保持されてパット外にはみ出すことがなくなると
共にＢＧＡの半田ボールがパットに良く仮定着し、した
がって、より狭い間隔でパットを配置することが可能と
なり、これにより、小型で且つ多数の端子を有するＢＧ
Ａを能率よく安定して基板に実装することができる。
穴付きのパットを形成するので半田ペーストがパットの
溝穴に保持されてパット外にはみ出すことがなくなると
共にＢＧＡの半田ボールがパットに良く仮定着し、した
がって、より狭い間隔でパットを配置することが可能と
なり、これにより、小型で且つ多数の端子を有するＢＧ
Ａを能率よく安定して基板に実装することができる。
【００３１】尚、このようにパットが溝穴付きのパット
であると、ＢＧＡの半田ボールの配置間隔と同一配置間
隔のリードピンを有するＱＦＰあるいはＳＯＰ等を一時
的に基板に取り付けて試験する場合などには便利であ
る。
であると、ＢＧＡの半田ボールの配置間隔と同一配置間
隔のリードピンを有するＱＦＰあるいはＳＯＰ等を一時
的に基板に取り付けて試験する場合などには便利であ
る。
【００３２】図５(a),(b) は、上記のようにＢＧＡの半
田ボールの配置間隔と同一配置間隔のリードピンを有す
るＱＦＰ（又はＳＯＰ）の例を示す図であり、同図(c)
はそのＱＦＰを一時的に基板に取り付けて試験する場合
の例を示す図である。同図(a) に示すＢＧＡ２２の半田
ボール２３の配置間隔ｍと、同図(b) に示すＱＦＰ（又
はＳＯＰ）２４のリードピン２５の配置間隔ｎは同一で
ある。
田ボールの配置間隔と同一配置間隔のリードピンを有す
るＱＦＰ（又はＳＯＰ）の例を示す図であり、同図(c)
はそのＱＦＰを一時的に基板に取り付けて試験する場合
の例を示す図である。同図(a) に示すＢＧＡ２２の半田
ボール２３の配置間隔ｍと、同図(b) に示すＱＦＰ（又
はＳＯＰ）２４のリードピン２５の配置間隔ｎは同一で
ある。
【００３３】このような場合、同図(c) に示すように、
上記のＱＦＰ２４に対応する基板２６のパットの溝穴２
７に、ＱＦＰ２４のリードピン２５の先端を差し込んで
半田２８で仮固定することは、平らなパットに仮固定す
る場合よりも遥かに容易である。この状態で、例えば試
験室内で、チェック用端子２９等を用いて検査する。検
査が終われば半田を溶かしてＱＦＰ２４を基板２６から
切り離すことは容易である。
上記のＱＦＰ２４に対応する基板２６のパットの溝穴２
７に、ＱＦＰ２４のリードピン２５の先端を差し込んで
半田２８で仮固定することは、平らなパットに仮固定す
る場合よりも遥かに容易である。この状態で、例えば試
験室内で、チェック用端子２９等を用いて検査する。検
査が終われば半田を溶かしてＱＦＰ２４を基板２６から
切り離すことは容易である。
【００３４】ところで、上記の実施形態においては、各
パット１５の寸法については全て同一寸法であるように
説明したが、１個のＢＧＡに対応する各パットの大きさ
は、これに限るものではない。
パット１５の寸法については全て同一寸法であるように
説明したが、１個のＢＧＡに対応する各パットの大きさ
は、これに限るものではない。
【００３５】図６(a),(b) は、１個のＢＧＡに対応する
各パットの大きさが異なる例を示す図である。同図(a)
は、図２(c) 及び図４(a),(b) に示したＢＧＡ１９（又
は図９に示したＢＧＡ５）と同様のＢＧＡと、これに対
応する各パットの大きさが異なる基板の例を示す側断面
図である。また、同図(b) は、その基板のＢＧＡ搭載部
分（破線で囲まれた部分）の平面図であり、一点鎖線Ｅ
−Ｅ′は同図(a) の断面部分に対応する位置を示してい
る。
各パットの大きさが異なる例を示す図である。同図(a)
は、図２(c) 及び図４(a),(b) に示したＢＧＡ１９（又
は図９に示したＢＧＡ５）と同様のＢＧＡと、これに対
応する各パットの大きさが異なる基板の例を示す側断面
図である。また、同図(b) は、その基板のＢＧＡ搭載部
分（破線で囲まれた部分）の平面図であり、一点鎖線Ｅ
−Ｅ′は同図(a) の断面部分に対応する位置を示してい
る。
【００３６】同図(a) に示すＢＧＡ３１は、１４４ピン
の通常のＢＧＡであり、下面全面に１４４個の半田ボー
ル３２が配設されている。これらの半田ボール３２に対
応する基板３３のパット３４の大きさは、同図(a) に示
すように、外側と内側ではそれぞれ異なっており、ＢＧ
Ａ３１の中央部側のボールに対応する位置のものほど、
その外側の位置に在るものよりもサイズが小さく形成さ
れている。
の通常のＢＧＡであり、下面全面に１４４個の半田ボー
ル３２が配設されている。これらの半田ボール３２に対
応する基板３３のパット３４の大きさは、同図(a) に示
すように、外側と内側ではそれぞれ異なっており、ＢＧ
Ａ３１の中央部側のボールに対応する位置のものほど、
その外側の位置に在るものよりもサイズが小さく形成さ
れている。
【００３７】これは、同図(b) に示すように、パット３
４を形成する土台となる基板３３の各溝穴３５の径を異
ならせて形成することによって実現する。すなわち、同
図(a) に示すように、ＢＧＡ３１に対応する一番外側の
溝穴３５の径をｒ1 、次に内側の溝穴３５の径をｒ2 、
・・・、 一番内側の溝穴３５の径をｒ6 とすれば、「ｒ
1 ＞ｒ2 ＞ｒ3 ＞ｒ4 ＞ｒ5 ＞ｒ6 」の関係となるよう
に溝穴３５が形成されている。これにより、内側の溝穴
３５に形成されるパットになるほどサイズが小さくなっ
て熱容量が小さくなり、その分だけ、リフロー炉におけ
る処理工程で図の矢印Ｆ及びＦ′で示すように側面から
吹き込まれる熱風の熱量が半田ボールに集中して半田が
溶け易くなる。これにより、中央部の半田ボールの溶融
がややもすると不充分になるという問題が解消する。
４を形成する土台となる基板３３の各溝穴３５の径を異
ならせて形成することによって実現する。すなわち、同
図(a) に示すように、ＢＧＡ３１に対応する一番外側の
溝穴３５の径をｒ1 、次に内側の溝穴３５の径をｒ2 、
・・・、 一番内側の溝穴３５の径をｒ6 とすれば、「ｒ
1 ＞ｒ2 ＞ｒ3 ＞ｒ4 ＞ｒ5 ＞ｒ6 」の関係となるよう
に溝穴３５が形成されている。これにより、内側の溝穴
３５に形成されるパットになるほどサイズが小さくなっ
て熱容量が小さくなり、その分だけ、リフロー炉におけ
る処理工程で図の矢印Ｆ及びＦ′で示すように側面から
吹き込まれる熱風の熱量が半田ボールに集中して半田が
溶け易くなる。これにより、中央部の半田ボールの溶融
がややもすると不充分になるという問題が解消する。
【００３８】また、パッケージの下面の一部に（中央部
を除いて周囲に）半田ボールを配設したＢＧＡの場合
は、上記のようにパットの大きさを異ならせることなく
半田ボールの溶融を容易にする方法がある。
を除いて周囲に）半田ボールを配設したＢＧＡの場合
は、上記のようにパットの大きさを異ならせることなく
半田ボールの溶融を容易にする方法がある。
【００３９】図７(a) はパッケージの下面の中央部を除
いて周辺部に半田ボールを配設したＢＧＡとそれに対応
する基板の例を示す図である。そして、同図(b) は、そ
の基板のＢＧＡ搭載部分（破線で囲まれた部分）の平面
図であり、一点鎖線Ｊ−Ｊ′は同図(a) の断面部に対応
する位置を示している。同図に示すＢＧＡ３１′は、１
２８ピンのＢＧＡであり、図１０に示したＢＧＡ５′と
同様のものである。
いて周辺部に半田ボールを配設したＢＧＡとそれに対応
する基板の例を示す図である。そして、同図(b) は、そ
の基板のＢＧＡ搭載部分（破線で囲まれた部分）の平面
図であり、一点鎖線Ｊ−Ｊ′は同図(a) の断面部に対応
する位置を示している。同図に示すＢＧＡ３１′は、１
２８ピンのＢＧＡであり、図１０に示したＢＧＡ５′と
同様のものである。
【００４０】そして、本例の場合は、図７(a),(b) に示
すように、ＢＧＡ３１′の半田ボールの無い中央部に対
応する基板３３′の搭載部中央には、基板３３′の表層
面から裏面に貫通する通風孔３６が形成されている。こ
れにより、リフロー炉における処理工程において、熱風
が図(a) の矢印Ｈ及びＨ′のように側面からだけでな
く、矢印Ｈ″のように下方の通風孔３６からも吹き込ま
れるので、風通しが極めて良く、したがって、半田ボー
ルがより均等に溶融する。
すように、ＢＧＡ３１′の半田ボールの無い中央部に対
応する基板３３′の搭載部中央には、基板３３′の表層
面から裏面に貫通する通風孔３６が形成されている。こ
れにより、リフロー炉における処理工程において、熱風
が図(a) の矢印Ｈ及びＨ′のように側面からだけでな
く、矢印Ｈ″のように下方の通風孔３６からも吹き込ま
れるので、風通しが極めて良く、したがって、半田ボー
ルがより均等に溶融する。
【００４１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、基板のパット位置に溝穴を形成しこの溝穴に沿っ
てパットを鍍金することにより溝穴付きのパットを形成
するので、半田ペーストがパットの溝穴に保持されてパ
ット外にはみ出すことがなくなると共にＢＧＡの半田ボ
ールがパットに良く仮定着し、したがって、より狭い間
隔でパットを配置することが可能となり、これにより、
小型で且つ多数の端子を有するＢＧＡを能率よく安定し
て基板に実装することが可能となる。
れば、基板のパット位置に溝穴を形成しこの溝穴に沿っ
てパットを鍍金することにより溝穴付きのパットを形成
するので、半田ペーストがパットの溝穴に保持されてパ
ット外にはみ出すことがなくなると共にＢＧＡの半田ボ
ールがパットに良く仮定着し、したがって、より狭い間
隔でパットを配置することが可能となり、これにより、
小型で且つ多数の端子を有するＢＧＡを能率よく安定し
て基板に実装することが可能となる。
【図１】(a),(b),(c)は一実施の形態におけるボールグ
リッドアレイ実装方法において基板上に半田ボール用の
パットを形成する工程を順に示す図である。
リッドアレイ実装方法において基板上に半田ボール用の
パットを形成する工程を順に示す図である。
【図２】(a),(b),(c) は図１の工程に続いて行われる基
板へのＢＧＡ搭載の工程を説明する図である。
板へのＢＧＡ搭載の工程を説明する図である。
【図３】(a),(b) は半田ボールとパットとの大きさの対
応に特に限定がないことを例として示す図である。
応に特に限定がないことを例として示す図である。
【図４】(a) はＢＧＡが基板に搭載された状態を示す部
分拡大図、(b) はそのリフロー処理で半田ボールが溶融
した状態を示す図である。
分拡大図、(b) はそのリフロー処理で半田ボールが溶融
した状態を示す図である。
【図５】(a),(b) はＢＧＡの半田ボールと同一配置間隔
のリードピンを有するＱＦＰ（又はＳＯＰ）の例を示す
図、(c) はそのＱＦＰを一時的に基板に取り付けて試験
する場合の例を示す図である。
のリードピンを有するＱＦＰ（又はＳＯＰ）の例を示す
図、(c) はそのＱＦＰを一時的に基板に取り付けて試験
する場合の例を示す図である。
【図６】(a),(b) は１個のＢＧＡに対応する各パットの
大きさが異なる例を示す図である。
大きさが異なる例を示す図である。
【図７】(a) は周辺部に半田ボールを配設したＢＧＡと
それに対応する基板の例を示す図、(b) はその基板のＢ
ＧＡ搭載部分の平面図である。
それに対応する基板の例を示す図、(b) はその基板のＢ
ＧＡ搭載部分の平面図である。
【図８】従来のＢＧＡを搭載された基板のリフロー炉に
搬入直前の状態を示すパット部分の側断面図である。
搬入直前の状態を示すパット部分の側断面図である。
【図９】(a) は従来の基板に搭載されたＢＧＡの全体像
を模式的に示す側断面図、(b)は基板のＢＧＡ搭載部分
の平面図である。
を模式的に示す側断面図、(b)は基板のＢＧＡ搭載部分
の平面図である。
【図１０】(a) はパッケージの下面の一部に半田ボール
を配設したＢＧＡの例を示す側断面図、(b) はそのＢＧ
Ａが搭載される基板のＢＧＡ搭載部分の平面図である。
を配設したＢＧＡの例を示す側断面図、(b) はそのＢＧ
Ａが搭載される基板のＢＧＡ搭載部分の平面図である。
１、１′ 基板 ２ パット ３ 半田 ４ ボール ５、５′ ＢＧＡ ５−１ 基材 ５−２ チップ ５−３ 接続端子 ５−４ 細線 ５−５ プラスチックモールド １０、２６、３３、３３′ 基板 １１（１１ａ、１１ｂ、１１ｃ） 基板の溝穴 １２（１２ａ〜１２ｆ） 表面層のプリント回路信号線 １３（１３ａ〜１３ｅ） 裏面又は下層面のプリント回
路信号線 １４ 基板貫通孔 １５（１５ａ、１５ｂ、１５ｃ） 溝穴形状のボール用
パット １６、２７ パットの溝穴 １７、２８ 半田ペースト １８、２３、３２ 半田ボール １９、２２、３１、３１′ ＢＧＡ（ボールグリッドア
レイ） ２１ ＢＧＡ端子 ２４ ＱＦＰ（又はＳＯＰ） ２５ リードピン ２９ チェック用端子 ３４ パット ３５、３５′ 基板の溝穴 ３６ 通風孔
路信号線 １４ 基板貫通孔 １５（１５ａ、１５ｂ、１５ｃ） 溝穴形状のボール用
パット １６、２７ パットの溝穴 １７、２８ 半田ペースト １８、２３、３２ 半田ボール １９、２２、３１、３１′ ＢＧＡ（ボールグリッドア
レイ） ２１ ＢＧＡ端子 ２４ ＱＦＰ（又はＳＯＰ） ２５ リードピン ２９ チェック用端子 ３４ パット ３５、３５′ 基板の溝穴 ３６ 通風孔
フロントページの続き (72)発明者 井上 貴史 東京都東大和市桜が丘２丁目229 番地 カシオ電子工業株式会社内 (72)発明者 高橋 茂文 東京都東大和市桜が丘２丁目229 番地 カシオ電子工業株式会社内
Claims (4)
- 【請求項１】 基板のボールグリッドアレイのボール接
続点に溝穴を設ける穴空け工程と、 前記基板に所定のプリント配線を形成するエッチング工
程と、 前記溝穴の形状に沿ってボール用パットを形成する工程
と、 該溝穴形状のボール用パットに半田ペーストを添加する
工程と、 該半田ペーストを添加されたボール用パットにボールが
載置されるよう前記ボールグリッドアレイを前記基板に
搭載する工程と、 該基板に搭載された前記ボールグリッドアレイのボール
を溶融するリフロー工程と、 を含むことを特徴とするボールグリッドアレイ実装方
法。 - 【請求項２】 前記溝穴は、前記基板の反対側面まで貫
通する孔を有し、前記ボール用パットは、前記貫通孔を
介し前記基板の反対側裏面に伸び出して該裏面の配線に
接続されることを特徴とする請求項１記載のボールグリ
ッドアレイ実装方法。 - 【請求項３】 前記溝穴は、前記ボールグリッドアレイ
の中央部側のボールに対応する位置のものほど、その外
側の位置に在るものよりもサイズが小さく形成されるこ
とを特徴とする請求項１記載のボールグリッドアレイ実
装方法。 - 【請求項４】 前記基板は、前記ボールグリッドアレイ
がボールを中央部に配置されていない形式の部品である
とき、前記中央部に対応する位置を表裏のプリント配線
に支障の無い範囲で切除されて形成されることを特徴と
する請求項１記載のボールグリッドアレイ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7364698A JPH11274237A (ja) | 1998-03-23 | 1998-03-23 | ボールグリッドアレイ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7364698A JPH11274237A (ja) | 1998-03-23 | 1998-03-23 | ボールグリッドアレイ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274237A true JPH11274237A (ja) | 1999-10-08 |
Family
ID=13524274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7364698A Withdrawn JPH11274237A (ja) | 1998-03-23 | 1998-03-23 | ボールグリッドアレイ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274237A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586186B2 (en) | 2006-01-24 | 2009-09-08 | Denso Corporation | Ball grid array |
| US20150048504A1 (en) * | 2013-08-19 | 2015-02-19 | Ambit Microsystems (Zhongshan) Ltd. | Package assembly for chip and method of manufacturing same |
-
1998
- 1998-03-23 JP JP7364698A patent/JPH11274237A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586186B2 (en) | 2006-01-24 | 2009-09-08 | Denso Corporation | Ball grid array |
| US20150048504A1 (en) * | 2013-08-19 | 2015-02-19 | Ambit Microsystems (Zhongshan) Ltd. | Package assembly for chip and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764485A (en) | Multi-layer PCB blockade-via pad-connection | |
| KR20070078711A (ko) | 배선 기판 및 반도체 장치 | |
| US6291270B1 (en) | Revealing localized cutting line patterns in a semiconductor device | |
| JP3093476B2 (ja) | 電子部品およびその実装方法 | |
| CN218514579U (zh) | 电路板及电子设备 | |
| JPH11274237A (ja) | ボールグリッドアレイ実装方法 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH09199841A (ja) | プリント配線板 | |
| US20060006533A1 (en) | Motherboard structure for preventing short circuit | |
| JPH07302967A (ja) | 金属メッキによるバンプの形成方法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JP2008041751A (ja) | 異種ボール搭載用振込みマスク | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| JP3875407B2 (ja) | 半導体パッケージ | |
| JP2006186051A (ja) | 微小ボール配列用マスク | |
| JP2006294835A (ja) | 印刷回路基板及びその作製方法 | |
| JPH05251840A (ja) | 半導体装置モジュール | |
| KR20070038270A (ko) | 반도체 패키지 및 이의 제조 방법, 이를 갖는 회로기판,이를 갖는 반도체 모듈 및 이의 제조 방법 | |
| JPH10112514A (ja) | 半導体装置及びその製造方法 | |
| JP2006100710A (ja) | 電子部品の実装構造及び、該実装構造を備えた記録装置 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPH05226544A (ja) | 半導体装置 | |
| JP3052044B2 (ja) | 半導体装置 | |
| JP2002184817A (ja) | Ｔａｂテープキャリアの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |