JPH11274154A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11274154A
JPH11274154A JP10075573A JP7557398A JPH11274154A JP H11274154 A JPH11274154 A JP H11274154A JP 10075573 A JP10075573 A JP 10075573A JP 7557398 A JP7557398 A JP 7557398A JP H11274154 A JPH11274154 A JP H11274154A
Authority
JP
Japan
Prior art keywords
wiring
pattern
region
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10075573A
Other languages
English (en)
Other versions
JP3515363B2 (ja
Inventor
Naohito Chikamatsu
尚人 親松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07557398A priority Critical patent/JP3515363B2/ja
Priority to US09/272,299 priority patent/US6593654B2/en
Publication of JPH11274154A publication Critical patent/JPH11274154A/ja
Priority to US10/427,940 priority patent/US6828222B2/en
Application granted granted Critical
Publication of JP3515363B2 publication Critical patent/JP3515363B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 信号線等微細配線の形成が要求され且つカッ
プリング容量の低減を行いたい領域の配線はその配線膜
厚を薄膜化し、同時に電源、ＧＮＤを供給する配線部は
配線抵抗を低減し、配線引き回しでの電圧ドロップを改
善するために厚膜化してＬＳＩ性能を改善することを目
的としている。 【解決手段】 配線膜厚を薄くする領域１と、反対に厚
くする領域２に対しＳｉＯ2 ３０１、３０３、３０５
と、このＳｉＯ2 との選択比を有する例えばＳｉＮ３０
２、３０４、３０６を層間絶縁膜として積みかさねる。
次に領域１ではＶｉａパターンを、領域２では配線パタ
ーンを開口したレジストパターン３０８を形成し、層間
絶縁膜をエッチングする。次に領域１では配線パター
ン、領域２ではＶｉａパターンを開口したレジストパタ
ーン３０８を形成し、層間絶縁膜をエッチングする。こ
のようにして、配線間容量の減少が要求される領域の配
線膜厚を抵抗低減が要求される領域に対し薄膜化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置に関し、特にデュアルダマシン技術を用
いた配線の形成方法に関するものである。
【０００２】
【従来の技術】ＬＳＩにおける多層配線の設計におい
て、近年の素子の微細化と共に、ＬＳＩ中での素子の高
集積化を実現させ、ＬＳＩの高機能化、性能の改善のた
めに、素子同士をつなぐ配線の寸法微細化が求められて
いる。これに対応するために溝配線形成のための製造方
法が提案されている。
【０００３】以下、図７〜図１１を参照して従来技術の
溝配線形成方法を説明する。まず図７のようにＳｉ基板
１００上にＭＯＳＦＥＴ（１０１〜１１０）を形成後、
層間絶縁膜としてＬＰ−ＣＶＤ法でＳｉＯ2 １１１を１
０００オングストローム堆積させる。さらにその上に層
間絶縁膜としてＬＰ−ＣＶＤ法によりＢＰＳＧ（Ｂｏｒ
ｏｎ Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）１１２を１００００オングストローム堆積さ
せる。これを化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）に
より、ソース・ドレイン拡散層上に残る絶縁膜厚が５０
００オングストロームになるように研磨して、ゲート電
極１０５と対応した層間絶縁膜上の凹凸を平坦化する。
この上にＢＰＳＧとのエッチング選択比を有する（即ち
エッチング程度の違いにより選択的にエッチングでき
る）絶縁膜、例えば、ＳｉＮ１１３をＬＰ−ＣＶＤ法に
より５００オングストローム堆積させる。
【０００４】さらにこのＳｉＮ１１３の上に、図８のよ
うに層間絶縁膜としてＢＰＳＧ１１４を３０００オング
ストローム、さらにＳｉＮ１１５をＬＰ−ＣＶＤ法によ
り５００オングストローム堆積させる。この後に写真蝕
刻法によりＭＯＳＦＥＴのソース・ドレイン・ゲートの
各電極と配線を結線させるためのコンタクト開口部をレ
ジストパターン１１６で図９のように形成する。このレ
ジストパターン１１６をマスクにしてＳｉＮ１１５を異
方性プラズマエッチングで除去後、ＳｉＮに対してエッ
チング選択比の取れる異方性プラズマエッチングでＢＰ
ＳＧ１１４を開口する。
【０００５】次にこのレジストパターン１１６をアッシ
ング処理等で除去した後、図１０のように写真蝕刻法に
より配線パターンを開口したレジストパターン１２０を
形成する。この後、層間絶縁膜最上層のＳｉＮ１１５と
先に開口したコンタクトパターン底部のＳｉＮ１１３を
異方性プラズマエッチングで除去後、ＳｉＮに対してエ
ッチング選択比の取れる異方性プラズマエッチングでそ
の直下のＢＰＳＧ１１４、１１２及びＳｉＯ2 １１１を
除去する。これにより配線パターンは、ＳｉＮ１１３を
底面としてその深さが決まり、コンタクト部は配線を形
成するための溝の中で、ゲート・ソース・ドレイン電極
に達するスルーホールが形成される。
【０００６】次いで配線パターン形成のマスク材とした
レジストパターン１２０をアッシング等で除去し、例え
ばＴｉ／ＴｉＮをそれぞれ２００オングストローム，７
００オングストロームスパッタ法で堆積後、３００℃以
上に加熱した状態でＡｌをスパッタする。このときＡｌ
は流動性をもった状態でその堆積が進行し、先に開口し
たスルーホール及び配線パターンの中にＡｌを埋め込む
ことが出来る。次にＣＭＰの研磨材として、メタル材、
即ちＡｌとＳｉＮで研磨選択比が取れる材料を用いるこ
とにより、配線溝以外のメタルを除去し、図１１のよう
にメタル１１７の溝配線を形成することができる。この
後、所定の配線工程としてここで述べたプロセスを繰り
返し、最終のパッシベーション工程を経る事によりＬＳ
Ｉが提供できる。
【０００７】上記方法は今後の配線技術の中心技術とし
て考えられている。なぜなら、従来の微細配線の形成に
おいて配線材料とレジストのエッチング選択比をとるこ
とが技術的に難しく、微細配線形成のためのレジスト材
料の薄膜化がエッチングプロセスと整合しなくなってき
たこと、及び微小間隔を持つ配線の加工で、レジストパ
ターンをマスクにしてメタルをエッチングする場合に比
べ、ゴミ等のパーティクル混入が少なく、歩留まりが良
いからである。
【０００８】
【発明が解決しようとする課題】近年の微細プロセス技
術の進歩は、素子寸法を微細化すると共により多くの素
子をＬＳＩ上に集積化させるため、素子間を接続する配
線の配線間隔を狭め、隣接する配線間の距離の縮小を進
行させている。一方で、配線レイヤー間の距離、即ち配
線層間の絶縁膜厚に関しては、その結線に用いるコンタ
クトホールの埋めこみ技術の発展により、配線の線間距
離に比べ減少度が相対的に小さい。これは、配線の線間
距離はＬＳＩチップ上にどれだけ多くの素子を集積化で
きるかということに影響を及ぼすが、配線絶縁膜の膜厚
は集積度に影響は与えないので、膜厚は薄くしないほう
が、配線層間の容量を削減出来、高速化に対してメリッ
トが得られるためである。この結果、近年の微細化技術
の進歩は特に配線間のカップリング容量の増大をもたら
している。これに対し、加工性と容量低減の両面から配
線膜厚の減少を図った場合には、配線抵抗の増大、ＥＭ
（エレクトロマイグレーション）に対する信頼性低下の
点でＬＳＩとしての特性を悪化させてしまう。
【０００９】これを解決する手段としては、例えば配線
層数を従来に対して増大させ、下層の配線層は薄膜で微
小な配線ピッチでローカル配線を形成し、上層にいくに
従って配線ピッチを緩和し、その膜厚を増大させたグロ
ーバル配線を形成することにより、集積化のみならず抵
抗と容量に関する問題を解決し、ＬＳＩの性能を高める
方法が考えられる。しかしこの方法では、配線層数の増
大により、コストが大幅に増えるだけでなく配線層数の
増大による欠陥密度の増大を招き、高い歩留まりで製造
する事を困難にしてしまうという欠点があった。
【００１０】本発明は、上記欠点を解決すべくなされた
もので、信号線等微細配線の形成が要求され且つカップ
リング容量の低減を行いたい領域の配線はその配線膜厚
を薄膜化し、同時に電源・ＧＮＤ電位を供給する配線部
等では、配線抵抗を低減し、配線引き回しでの電圧ドロ
ップを改善するために厚膜化して、ひいてはＬＳＩ性能
を改善することを目的としている。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、半導体上に形成されたダマ
シン配線を具備する半導体装置であって、同一レベルの
前記ダマシン配線が互いに異なる複数の配線膜厚を有す
るように形成されていることを特徴とする。即ち同じ配
線層であっても電源線・ＧＮＤ線のように配線抵抗を下
げる必要のある配線部と微細配線のカップリング容量を
抑えたい領域の配線膜厚を異ならせて、前者に対しては
厚膜化により抵抗をさげることが出来、配線幅増大によ
る高集積化の疎外要因を発生することなく性能改善が図
られる。
【００１２】又、本発明の半導体装置は、メモリセル部
の配線膜厚が周辺回路部における同一レベルの配線膜厚
に対し薄く形成されていることを特徴とする。一般に半
導体メモリにおいては、メモリ部では高集積化に伴い素
子密度を高めるため素子が微細化されておりその消費電
流が少ないが、周辺回路では素子密度に対する制約はメ
モリセルに比べ厳しくない一方、高速動作のために消費
する電流は大きい。従って配線膜厚を周辺回路で厚くす
ることによりＩＲドロップによる電圧低下を改善でき
る。
【００１３】更に半導体メモリにおいて、ビット線はメ
モリセル部での素子密度向上のため、その配線ピッチが
最も厳しく、隣接するビット線とのカップリングによる
影響を受けやすいため、この膜厚を薄くすることによ
り、このカップリング容量を低減できる。あるいはワー
ド線は電位の伝搬の役割を担っており、メモリセル中で
は配線ピッチが厳しくなるが、薄膜化により隣接配線と
のカップリング容量の低減を図ることができる。
【００１４】上記半導体装置を製造するために本発明の
半導体製造方法は、半導体上にダマシン配線を形成する
半導体装置の製造方法において、素子形成後、第１の絶
縁膜を堆積して平坦化を施す工程と、前記第１の絶縁膜
上に第１の絶縁膜とのエッチング選択比を有する第２の
絶縁膜を堆積する工程と、前記第２の絶縁膜上に前記第
１及び第２の絶縁膜とそれぞれ同種材料の第３及び第４
の絶縁膜を堆積する工程と、前記第４の絶縁膜上に前記
第１及び第２の絶縁膜とそれぞれ同種材料の第５及び第
６の絶縁膜を堆積する工程と、第１領域は第１のコンタ
クトパターン、第２領域は第１の配線パターンを開口し
た抜きパターンを有する第１のマスクを用い前記第６乃
至第３の絶縁膜を前記第１のコンタクトパターン及び第
１の配線パターンに対応して順次エッチングする工程
と、前記第１領域は第２の配線パターン、第２領域は第
２のコンタクトパターンを開口した抜きパターンを有す
る第２のマスクを用い前記第１領域では前記第６及び第
５の絶縁膜を前記第２の配線パターンに対応して、なら
びに前記第２及び第１の絶縁膜を前記第１のコンタクト
パターンに対応してエッチング除去すると共に、前記第
２領域では、前記第２及び第１の絶縁膜を前記第２のコ
ンタクトパターンに対応してエッチング除去する工程
と、メタル材を前記第１、第２領域における前記第１乃
至第６の絶縁膜にそれぞれ形成された配線パターン及び
コンタクトパターン内に埋めこむ工程とを具備すること
を特徴とする。
【００１５】この方法により、従来はそれぞれ膜厚を最
適化するため例えば複数の層で形成していた配線中の信
号線、電源・ＧＮＤ線を、同一レイヤで形成することが
可能となり、性能の大幅な改善、若しくは工程の大幅な
短縮を実現することができる。
【００１６】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について詳細に説明する。図１〜図５
は、本発明の第１の実施例の半導体装置の製造工程を示
す断面図である。
【００１７】まず図１のようにＳｉ基板２００上にＭＯ
ＳＦＥＴ（２０１〜２１０）を形成する。具体的には、
例えばｐ型のＳｉ基板２００に、ＳＴＩ（Ｓｈａｌｌｏ
ｗＴｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離
領域２０４を形成した後、ｎＭＯＳが形成されるｐ−ｗ
ｅｌｌ２０２及びｐＭＯＳＦＥＴが形成されるｎ−ｗｅ
ｌｌ２０３の不純物を写真蝕刻法を利用して順次Ｓｉ基
板２００内にイオン注入する。次いでＳｉ基板２００の
表面を熱酸化してゲート絶縁膜２０１としてのＳｉＯ2
膜を形成し、更にゲート絶縁膜２０１上にポリシリコン
などからなるｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴのゲー
ト電極２０５を加工する。引き続いてゲート電極２０５
と自己整合的に、ＭＯＳＦＥＴ側でｎ- 領域２０６、ｐ
ＭＯＳＦＥＴ側でｐ- 領域３０７形成用の不純物を順次
イオン注入する。更にＳｉ基板２００面上にＳｉＮをＣ
ＶＤ法により堆積させた後、異方性エッチングでゲート
電極２０５の側面にＳｉＮ側壁２０８を形成し、こうし
てＳｉＮ側壁２０８の形成されたゲート電極２０５と自
己整合的にソース・ドレイン形成用のｎ型及びｐ型不純
物をｎＭＯＳＦＥＴ側、ｐＭＯＳＦＥＴ側にそれぞれイ
オン注入し、Ｎ+／Ｐ+ のソース・ドレイン領域を得
る。次に、層間絶縁膜としてＬＰ−ＣＶＤ法でＳｉＯ2
２１１を、上述したように形成したＭＯＳＦＥＴ上に１
０００オングストローム堆積させる。さらにその上に層
間絶縁膜としてＬＰ−ＣＶＤ法によりＢＰＳＧ２１２を
１００００オングストローム堆積させる。これをＣＭＰ
により、ソース・ドレイン拡散層上に残る絶縁膜厚が５
０００オングストロームになるように研磨して、ゲート
電極２０５と対応した層間絶縁膜上の凹凸を平坦化す
る。この上にＢＰＳＧとのエッチング選択比を有する絶
縁膜、例えば、ＳｉＮ２１３をＬＰ−ＣＶＤ法により５
００オングストローム堆積させる。
【００１８】さらにこの上に図２のように層間絶縁膜と
してＢＰＳＧ２１４を３０００オングストローム、さら
にＳｉＮ２１５をＬＰ−ＣＶＤ法により５００オングス
トローム堆積させる。さらにこの上に層間絶縁膜として
ＢＰＳＧ２１８を３０００オングストローム、さらにＳ
ｉＮ２１９をＬＰ−ＣＶＤ法により５００オングストロ
ーム堆積させる。
【００１９】この後図３のように、写真蝕刻法によりＭ
ＯＳＦＥＴのドレイン・ゲート等の各電極に結線される
配線中、カップリング容量低減のため配線膜厚を薄くす
る領域１ではコンタクトパターンを、電源・ＧＮＤのよ
うに容量がさほど影響しない配線部（領域２）では配線
パターンを開口したレジストパターン２１６を形成す
る。次いで、このレジストパターン２１６をマスクにし
て、ＳｉＮ２１９／ＢＰＳＧ２１８／ＳｉＮ２１５を異
方性プラズマエッチングで除去後、ＳｉＮに対してエッ
チング選択比の取れる異方性プラズマエッチングでＢＰ
ＳＧ２１４をエッチング除去する。
【００２０】次にこのレジストパターン２１６をアッシ
ング処理等で除去した後、図４のように写真蝕刻法によ
り領域１では配線パターンを、領域２ではコンタクトパ
ターンを開口したレジスト２２０を形成する。この後、
露出している層間絶縁膜ＳｉＮ２１９及び２１３の最上
層を異方性プラズマエッチングで除去後、ＳｉＮ／Ｓｉ
に対してエッチング選択比の取れる異方性プラズマエッ
チングでその直下のＢＰＳＧ２１８、２１２、及びＳｉ
Ｏ2 ２１１を除去する。これにより、領域１の配線パタ
ーンは、ＳｉＮ２１５及び２１９間の膜厚、領域２の配
線パターンはＳｉＮ２１３及び２１９間の膜厚でそれぞ
れその深さが決まり、領域２のコンタクト部は配線を形
成するための溝の中で、ゲート・ソース・ドレイン電極
に達するスルーホールが形成される。
【００２１】続いて、配線パターン形成のマスク材とし
たレジスト材料２２０をアッシング等で除去し、例えば
Ｔｉ／ＴｉＮをスパッタ法でそれぞれ２００オングスト
ローム、７００オングストローム堆積後、３００℃以上
に加熱した状態でＡｌを３５０ｎｍスパッタする。この
ときＡｌは流動性をもった状態でその堆積が進行し、先
に開口したスルーホール及び配線パターンの中にＡｌを
埋めこみながら形成することが出来る。次にＣＭＰの研
磨材として、メタル材、即ちＡｌとＳｉＮで研磨選択比
が取れる材料を用いることにより、図５のように配線溝
以外のメタルを除去し、メタル２１７の溝配線を形成す
ることができる。この後、所定の配線工程としてここで
述べたプロセスを繰り返し、最終のパッシベーション工
程を経る事によりＬＳＩが提供できる。
【００２２】このような本発明の第１の実施例において
は、例えば領域１の配線をビット線等メモリセル部にお
ける信号線、領域２の配線をメモリセル部への電位供給
線等他の配線に適用して、高集積度で高速動作の半導体
メモリを製造することができる。又、半導体メモリにお
けるメモリセル部全体に領域１の配線、周辺回路部に領
域２の配線が用いられてもよい。
【００２３】次に本発明の第２の実施例を図６を参照し
て説明する。図６はメタルパターン３００上に形成され
たＳｉＯ2 ３０１上に信号線及び電源線を本発明に従っ
て形成する場合の製造工程を示す断面図である。
【００２４】図６（ａ）に示すように配線膜厚を薄くす
る領域１と、反対に厚くする領域２に対し、ＳｉＯ2 ３
０３、３０５及びこのＳｉＯ2 との選択比を有する例え
ばＳｉＮ３０２、３０４、３０６を交互に積みかさね
る。これに対し、領域１ではＶｉａパターンを、領域２
では電源線の配線パターンを開口したレジストパターン
３０７を形成し、第１の実施例と同様に層間絶縁膜をエ
ッチングする。
【００２５】次に図６（ｂ）のように、領域１では信号
線の線配線パターンを、領域２ではＶｉａパターンを開
口したレジストパターン３０８を形成し、第１の実施例
と同様に層間絶縁膜を更にエッチングする。このとき領
域１ではメタル３００に通じるＶｉａホールも形成され
る。
【００２６】この後、第１の実施例と同様にＴｉ／Ｔｉ
Ｎをスパッタ法で堆積後、Ａｌをスパッタすると、先に
開口したＶｉａホール及び配線パターンの中にＡｌを埋
めこみながら形成することが出来る。次にＣＭＰを用い
て配線溝以外のメタルを除去することで図６（ｃ）のよ
うに第２層目メタル３０９からなる溝配線を形成するこ
とができる。
【００２７】このようにして、配線間容量低減が支配的
になる領域１の配線膜厚を、抵抗低減が支配的になる領
域２に対し薄膜化することができ、ＬＳＩの性能向上が
実現できる。
【００２８】尚、本実施例ではＭＯＳＦＥＴ上の第１層
目メタル配線あるいは多層配線構造における第２層目メ
タル配線に関する実施例について述べてきたが、容易に
想像できるように、本発明はこれらの配線層メタルｌだ
けでなく、すべての配線層において上記プロセスを適用
でき同一レベル内に異なる膜厚のメタル配線を形成でき
る。
【００２９】
【発明の効果】以上詳述したように本発明によれば、同
じ配線層であっても配線抵抗を下げる必要のある配線部
と微細配線のカップリング容量を抑えたい領域の配線膜
厚を変えることにより、後者について容量上昇を招くこ
となく前者に対しては厚膜化により抵抗をさげることが
出来、配線幅増大による高集積化の疎外要因を発生する
ことなく性能改善が図られた半導体装置を提供すること
が可能となる。
【００３０】又、配線を形成するための低抵抗のメタル
材料としてはＡｌに限られるものではなく、ＣｕＡｇ、
Ａｕなどを用いてもよい。更に層間絶縁膜に関し、Ｓｉ
Ｏ2やＢＰＳＧは酸化膜系の同種材料、ＳｉＮについて
も酸化膜系材料とのエッチング選択比を有する同種だ材
料下の変更が可能であり、その他本発明の主旨を逸脱し
ない範囲内で種々変形して実施することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の製造工程
を説明するための断面図。
【図２】本発明の第１の実施例の半導体装置の製造工程
を説明するための断面図。
【図３】本発明の第１の実施例の半導体装置の製造工程
を説明するための断面図。
【図４】本発明の第１の実施例の半導体装置の製造工程
を説明するための断面図。
【図５】本発明の第１の実施例の半導体装置の製造工程
を説明するための断面図。
【図６】本発明の第２の実施例を説明するための断面
図。
【図７】従来技術の溝配線形成方法を説明するための断
面図。
【図８】従来技術の溝配線形成方法を説明するための断
面図。
【図９】従来技術の溝配線形成方法を説明するための断
面図。
【図１０】従来技術の溝配線形成方法を説明するための
断面図。
【図１１】従来技術の溝配線形成方法を説明するための
断面図。
【符号の説明】 １００、２００…Ｓｉ基板 １０１、２０１…ゲート絶縁膜 １０２，２０２…ｐｗｅ１１ １０３，２０３…ｎｗｅ１１ １０４，２０４…ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃ
ｈ Ｉｓｏｌａｔｉｏｎ） １０５，２０５…ゲート電極 １０６，２０６…ｎ- 領域 １０７，２０７…ｐ- 領域 １０８，２０８…ＳｉＮ側壁 １０９，２０９…Ｎ+ ソース・ドレイン １１０，２１０…Ｐ+ ソース・ドレイン １１１，２１１、３０１、３０３、３０５…ＳｉＯ2 １１２，１１４、１１８、２１２、２１４、２１８…Ｂ
ＰＳＧ １１３、１１５、１１９、２１３、２１５、２１９…Ｓ
ｉＮ １１６、１２０、２１６、２２０、３０７、３０８、２
２０…レジスト １１７、２１７、３００、３０９…メタル

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体上に形成されたダマシン配線を具
    備する半導体装置であって、同一レベルの前記ダマシン
    配線が互いに異なる複数の配線膜厚を有するように形成
    されていることを特徴とする半導体装置。
  2. 【請求項２】 前記複数の配線膜厚を有する各ダマシン
    配線は、配線膜厚を除いて互いに同一構造を有すること
    を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ダマシン配線を構成する最も低抵抗
    のメタル材が単層膜からなり、前記単層膜が互いに異な
    る複数の配線膜厚を有するように形成されていることを
    特徴とする請求項１又は請求項２記載の半導体装置。
  4. 【請求項４】 メモリセル部の配線膜厚が周辺回路部に
    おける同一レベルの配線膜厚に対し薄く形成されている
    ことを特徴とする請求項１乃至請求項３のいずれか１項
    に記載の半導体装置。
  5. 【請求項５】 メモリセル部のビット線及びワード線の
    少なくとも一方の配線膜厚がメモリセル部の他の同一レ
    ベルの配線膜厚に対し薄く形成されてなることを特徴と
    する請求項１乃至請求項３のいずれか１項に記載の半導
    体装置。
  6. 【請求項６】 信号線の配線膜厚が電源線及びＧＮＤ線
    の少なくとも一方の配線膜厚に対し薄く形成されてなる
    ことを特徴とする請求項１乃至請求項３のいずれか１項
    に記載の半導体装置。
  7. 【請求項７】 半導体上にダマシン配線を形成する半導
    体装置の製造方法において、 素子形成後、第１の絶縁膜を堆積して平坦化を施す工程
    と、 前記第１の絶縁膜上に第１の絶縁膜とのエッチング選択
    比を有する第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜上に前記第１及び第２の絶縁膜とそれ
    ぞれ同種材料の第３及び第４の絶縁膜を堆積する工程
    と、 前記第４の絶縁膜上に前記第１及び第２の絶縁膜とそれ
    ぞれ同種材料の第５及び第６の絶縁膜を堆積する工程
    と、 第１領域は第１のコンタクトパターン、第２領域は第１
    の配線パターンを開口した抜きパターンを有する第１の
    マスクを用い前記第６乃至第３の絶縁膜を前記第１のコ
    ンタクトパターン及び第１の配線パターンに対応して順
    次エッチングする工程と、 前記第１領域は第２の配線パターン、第２領域は第２の
    コンタクトパターンを開口した抜きパターンを有する第
    ２のマスクを用い前記第１領域では前記第６及び第５の
    絶縁膜を前記第２の配線パターンに対応して、ならびに
    前記第２及び第１の絶縁膜を前記第１のコンタクトパタ
    ーンに対応してエッチング除去すると共に、前記第２領
    域では、前記第２及び第１の絶縁膜を前記第２のコンタ
    クトパターンに対応してエッチング除去する工程と、 メタル材を前記第１、第２領域における前記第１乃至第
    ６の絶縁膜にそれぞれ形成された配線パターン及びコン
    タクトパターン内に埋めこむ工程と、を具備することを
    特徴とする半導体装置の製造方法。
  8. 【請求項８】 半導体上にダマシン配線を形成する半導
    体装置の製造方法において、 素子形成後、第１の絶縁膜を堆積して平坦化を施す工程
    と、 前記第１の絶縁膜上に第１の絶縁膜とのエッチング選択
    比を有する第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜上に前記第１及び第２の絶縁膜とそれ
    ぞれ同種材料の第３及び第４の絶縁膜を堆積する工程
    と、 前記第４の絶縁膜上に前記第１及び第２の絶縁膜とそれ
    ぞれ同種材料の第５及び第６の絶縁膜を堆積する工程
    と、 第１領域は第１のＶｉａパターン、第２領域は第１の配
    線パターンを開口した抜きパターンを有する第１のマス
    クを用い前記第６乃至第３の絶縁膜を前記第１のＶｉａ
    パターン及び第１の配線パターンに対応して順次エッチ
    ングする工程と、 前記第１領域は第２の配線パターン、第２領域は第２の
    Ｖｉａパターンを開口した抜きパターンを有する第２の
    マスクを用い前記第１領域では前記第６及び第５の絶縁
    膜を前記第２の配線パターンに対応して、ならびに前記
    第２及び第１の絶縁膜を前記第１のＶｉａパターンに対
    応してエッチング除去すると共に、前記第２領域では、
    前記第２及び第１の絶縁膜を前記第２のＶｉａパターン
    に対応してエッチング除去する工程と、 メタル材を前記第１、第２領域における前記第１乃至第
    ６の絶縁膜にそれぞれ形成された配線パターン及びＶｉ
    ａパターン内に埋めこむ工程と、を具備することを特徴
    とする半導体装置の製造方法。
JP07557398A 1998-03-24 1998-03-24 半導体装置の製造方法 Expired - Fee Related JP3515363B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07557398A JP3515363B2 (ja) 1998-03-24 1998-03-24 半導体装置の製造方法
US09/272,299 US6593654B2 (en) 1998-03-24 1999-03-19 Semiconductor device and method for manufacturing same
US10/427,940 US6828222B2 (en) 1998-03-24 2003-05-02 Method for manufacturing multilayer wiring structure semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07557398A JP3515363B2 (ja) 1998-03-24 1998-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11274154A true JPH11274154A (ja) 1999-10-08
JP3515363B2 JP3515363B2 (ja) 2004-04-05

Family

ID=13580079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07557398A Expired - Fee Related JP3515363B2 (ja) 1998-03-24 1998-03-24 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6593654B2 (ja)
JP (1) JP3515363B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527888A (ja) * 1998-10-01 2002-08-27 アプライド マテリアルズ インコーポレイテッド トリプルダマシン形成及びクワドラプルダマシン製造技術
US6664641B2 (en) 2002-04-08 2003-12-16 Mitsubishi Denki Kabushiki Kaisha Wiring structure for an integrated circuit
JPWO2005024957A1 (ja) * 2003-08-29 2006-11-16 富士通株式会社 半導体装置とその製造方法
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
JP2007525022A (ja) * 2003-12-08 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 他の種類の回路と共に集積されたｍｒａｍ装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
JP3856657B2 (ja) * 2001-04-05 2006-12-13 シャープ株式会社 回路構造
US7294567B2 (en) * 2002-03-11 2007-11-13 Micron Technology, Inc. Semiconductor contact device and method
JP4041785B2 (ja) 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7071099B1 (en) * 2005-05-19 2006-07-04 International Business Machines Corporation Forming of local and global wiring for semiconductor product
US7320934B2 (en) * 2005-06-20 2008-01-22 Infineon Technologies Ag Method of forming a contact in a flash memory device
DE102006025405B4 (de) * 2006-05-31 2018-03-29 Globalfoundries Inc. Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
TWI436713B (zh) * 2010-07-26 2014-05-01 Via Tech Inc 線路基板、線路基板製程
KR102107146B1 (ko) 2013-08-19 2020-05-06 삼성전자주식회사 반도체 장치 및 그 제조방법
US20150303145A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Back end of line (beol) local optimization to improve product performance
US20190139823A1 (en) * 2017-11-06 2019-05-09 Globalfoundries Inc. Methods of forming conductive lines and vias and the resulting structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237747A (ja) * 1986-04-08 1987-10-17 Nec Corp 半導体集積回路
JPH01138732A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 半導体装置
JPH07106324A (ja) * 1993-09-29 1995-04-21 Toshiba Corp 半導体装置
JPH07283306A (ja) * 1994-04-15 1995-10-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09321046A (ja) * 1996-06-03 1997-12-12 Nec Corp 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
EP0469214A1 (en) * 1990-07-31 1992-02-05 International Business Machines Corporation Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom
US5227013A (en) * 1991-07-25 1993-07-13 Microelectronics And Computer Technology Corporation Forming via holes in a multilevel substrate in a single step
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
JPH0997833A (ja) * 1995-07-22 1997-04-08 Ricoh Co Ltd 半導体装置とその製造方法
US5834845A (en) * 1995-09-21 1998-11-10 Advanced Micro Devices, Inc. Interconnect scheme for integrated circuits
US5656556A (en) * 1996-07-22 1997-08-12 Vanguard International Semiconductor Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures
JP3869089B2 (ja) 1996-11-14 2007-01-17 株式会社日立製作所 半導体集積回路装置の製造方法
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237747A (ja) * 1986-04-08 1987-10-17 Nec Corp 半導体集積回路
JPH01138732A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 半導体装置
JPH07106324A (ja) * 1993-09-29 1995-04-21 Toshiba Corp 半導体装置
JPH07283306A (ja) * 1994-04-15 1995-10-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09321046A (ja) * 1996-06-03 1997-12-12 Nec Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002527888A (ja) * 1998-10-01 2002-08-27 アプライド マテリアルズ インコーポレイテッド トリプルダマシン形成及びクワドラプルダマシン製造技術
US6664641B2 (en) 2002-04-08 2003-12-16 Mitsubishi Denki Kabushiki Kaisha Wiring structure for an integrated circuit
JPWO2005024957A1 (ja) * 2003-08-29 2006-11-16 富士通株式会社 半導体装置とその製造方法
US7696555B2 (en) 2003-08-29 2010-04-13 Fujitsu Microelectronics Ltd. Semiconductor device and its manufacture method
JP4602904B2 (ja) * 2003-08-29 2010-12-22 富士通セミコンダクター株式会社 半導体装置
JP2007525022A (ja) * 2003-12-08 2007-08-30 フリースケール セミコンダクター インコーポレイテッド 他の種類の回路と共に集積されたｍｒａｍ装置
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
US20020070455A1 (en) 2002-06-13
US20030197275A1 (en) 2003-10-23
US6828222B2 (en) 2004-12-07
JP3515363B2 (ja) 2004-04-05
US6593654B2 (en) 2003-07-15

Similar Documents

Publication Publication Date Title
US11430734B2 (en) Methods of forming memory devices including stair step structures
US10930585B2 (en) Memory devices, semiconductor devices and related methods
US6746911B2 (en) Semiconductor device with stacked memory and logic substrates and method for fabricating the same
US20020004270A1 (en) Semiconductor device and method of manufacturing the same
US8518787B2 (en) Through wafer vias and method of making same
JPH11274154A (ja) 半導体装置およびその製造方法
KR20110055585A (ko) 쓰루 실리콘 비아 및 이의 제작 방법
JP4229642B2 (ja) 半導体集積回路用インダクタ及びその製造方法
US6462395B1 (en) Semiconductor device and method of producing the same
US11646223B2 (en) Metal lead, semiconductor device and methods of fabricating the same
JPH09283751A (ja) 半導体装置およびその製造方法
KR100698495B1 (ko) 감소된 신호 처리 시간을 갖는 반도체 디바이스 및 그제조 방법
US7638403B2 (en) Manufacturing method of integrated circuit structure
KR100386059B1 (ko) 반도체 장치 및 반도체 장치 제조방법
KR20060050475A (ko) 반도체장치 및 그 제조방법
US6426263B1 (en) Method for making a merged contact window in a transistor to electrically connect the gate to either the source or the drain
US7078771B2 (en) SOI structure and method of producing same
US6432771B1 (en) DRAM and MOS transistor manufacturing
US6776622B2 (en) Conductive contact structure and process for producing the same
JPH07135252A (ja) 半導体集積回路装置の製造方法
US6800515B2 (en) DRAM and MOS transistor manufacturing
JPH10321623A (ja) 半導体装置及びその製造方法
JPH10326896A (ja) 半導体装置及びその製造方法
JP4201156B2 (ja) 半導体装置及びその製造方法
JP2001156071A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees