JP3856657B2 - 回路構造 - Google Patents
回路構造 Download PDFInfo
- Publication number
- JP3856657B2 JP3856657B2 JP2001106828A JP2001106828A JP3856657B2 JP 3856657 B2 JP3856657 B2 JP 3856657B2 JP 2001106828 A JP2001106828 A JP 2001106828A JP 2001106828 A JP2001106828 A JP 2001106828A JP 3856657 B2 JP3856657 B2 JP 3856657B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- layers
- conductive
- smectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 329
- 239000000758 substrate Substances 0.000 claims description 70
- 239000004990 Smectic liquid crystal Substances 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 53
- 239000011229 interlayer Substances 0.000 claims description 42
- 239000012071 phase Substances 0.000 claims description 35
- 230000001747 exhibiting effect Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 2
- 239000003012 bilayer membrane Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 56
- 239000004973 liquid crystal related substance Substances 0.000 description 37
- 238000009413 insulation Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- 239000010408 film Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 239000004020 conductor Substances 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 11
- 239000004033 plastic Substances 0.000 description 11
- 238000007639 printing Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 4
- 239000012792 core layer Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000007791 liquid phase Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- 238000003980 solgel method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical group CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- WSFMFXQNYPNYGG-UHFFFAOYSA-M dimethyl-octadecyl-(3-trimethoxysilylpropyl)azanium;chloride Chemical compound [Cl-].CCCCCCCCCCCCCCCCCC[N+](C)(C)CCC[Si](OC)(OC)OC WSFMFXQNYPNYGG-UHFFFAOYSA-M 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004049 embossing Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 239000000232 Lipid Bilayer Substances 0.000 description 1
- 150000004703 alkoxides Chemical group 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000009878 intermolecular interaction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000006193 liquid solution Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000006068 polycondensation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005268 rod-like liquid crystal Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/125—Bends, branchings or intersections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12038—Glass (SiO2 based materials)
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12178—Epitaxial growth
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09836—Oblique hole, via or bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Optical Integrated Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路構造（電気回路構造を含む）およびその製造方法ならびに配線構造に関する。
【０００２】
【従来の技術】
複数の配線を有する配線基板（または電気回路基板）や、複数の導波路を有する導波路基板（または光回路基板）が、多くの分野で用いられている。配線基板や導波路基板などの回路基板は、所定の形状に形成された電気または光を通す複数の伝導路（すなわち、配線または導波路）を有する回路構造が基板上に形成されている。これらの回路構造の製造方法を、配線基板を例に説明する。
【０００３】
基板上に導電性を有する膜（例えば金属膜）を形成し、これをフォトリソグラフィプロセス等を用いて所定の形状にパターニングすることによって、所定のパターンの配線が形成された基板が得られる。あるいは、印刷法や転写法を用いて、所定のパターンを有する導電層（すなわち配線）を基板上に形成することもある。
【０００４】
多層配線構造を形成する場合には、１層目の配線を形成した後、絶縁層を形成し、その後、２層目の配線を形成するという工程が繰り返される。いずれの方法においても、各層の配線に対して、所定の形状にパターニングするための工程が必要である。すなわち、フォトリソグラフィプロセスを用いる場合には、各層の配線を形成するための導電層毎にフォトリソ工程を実行する必要があり、印刷法や転写方法を用いる場合は、各層の配線に応じた印刷版を用いた印刷工程または、各層の配線と同じパターンに形成された転写用導電層を転写する工程を実行する必要がある。
【０００５】
【発明が解決しようとする課題】
上述したように、従来の製造方法によると、多層配線構造など、複数の層に伝導路を有する回路構造を形成するためには、各層の伝導路に対して、所定の形状にパターニングするための工程が必要である。その結果、製造プロセスが煩雑になり、製造コストの上昇や生産性の低下を招いていた。
【０００６】
本発明は、上記の問題を解決するためになされたものであり、その目的は、従来よりも簡便な方法で製造される回路構造およびそのような回路構造の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による回路構造は、それぞれが電気を通す複数の配線と、前記複数の配線の少なくとも１つをそれぞれが有する複数の配線層と、前記複数の配線層の間に設けられた少なくとも１つの層間絶縁層と、前記複数の配線のいずれかにそれぞれが接続された複数の入出力電極と、を有し、前記複数の配線層のそれぞれは、複数の第１導電層と前記複数の第１導電層の間に設けられた少なくとも１つの第１絶縁層とを含む第１積層構造を有し、前記少なくとも１つの層間絶縁層は、複数の第２絶縁層と前記複数の第２絶縁層の間に設けられた少なくとも１つの第２導電層とを含む第２積層構造を有し、互いに交差すると共に互いに異なる深さを有する複数の溝が形成された基板を更に有し、前記複数の配線層および前記少なくとも１つの層間絶縁層は、前記複数の溝内にそれぞれ形成され、前記複数の溝に形成されている前記配線層は、前記各溝同士の間で絶縁され、配線構造として機能する。そのことによって上記目的が達成される。
【０００８】
前記複数の入出力電極のそれぞれは、前記第１積層構造が有する前記複数の第１導電層と、前記複数の第１導電層の層面と交差する面で接触している構成を有してもよい。
【０００９】
前記第１積層構造および第２積層構造が含む前記複数の第１導電層および前記少なくとも１つの第２導電層と、前記少なくとも１つの第１絶縁層および前記複数の第２絶縁層は、それぞれ実質的に同じ材料を用いて形成されることが好ましい。
【００１０】
前記第１積層構造および第２積層構造は、両親媒性分子の二分子膜から形成されてよい。
【００１１】
前記第１積層構造および第２積層構造は、スメクティック相を呈する材料から形成されてることが好ましい。前記スメクティック相はスメクティックＥ相であることがさらに好ましい。
【００１２】
前記第１積層構造および第２積層構造は、硬化されたスメクティック液晶材料を含んでもよい。
【００１３】
【発明の実施の形態】
まず、本発明による回路構造の基本的な構成とその作用・効果を説明する。
【００１４】
本発明による回路構造は、それぞれが電気を通す配線を少なくとも１つ有する複数の配線層と、複数の配線層の間に設けられた少なくとも１つの層間絶縁層とを有する。複数の入出力電極のそれぞれが、配線のいずれかに接続されている。複数の配線層のそれぞれは、複数の第１導電層とこの複数の第１導電層の間に設けられた少なくとも１つの第１絶縁層とを含む第１積層構造を有する。また、層間絶縁層は、複数の第２絶縁層と前記複数の第２絶縁層の間に設けられた少なくとも１つの第２導電層とを含む第２積層構造を有する。すなわち、複数の配線層および配線層の間に設けられる層間絶縁層の両方が、導電層と絶縁層との積層体から構成されている。積層体のどのレベル（複数の層）が伝導路層となるかは、入出力電極が設けられる位置によって決められている。
【００１５】
この積層体は、配線層と層間絶縁層との積層体であり、且つ、配線層および層間絶縁層のそれぞれは、導電層と絶縁層とから形成された積層体によって構成されいるので、多重積層構造を有していることになる。典型的には、この積層体の複数の導電層は実質的に同じ材料で形成され、一方、複数の絶縁層も実質的に同じ材料で形成される。また、積層体は、典型的には、実質的に互いに等しい導電層と、実質的に互いに等しい絶縁層との交互積層体として形成されるが、配線層と層間絶縁層との間に、さらに他の層を設けることもできる。
【００１６】
この積層体の導電層の間には絶縁層が設けられているので、積層体の層法線方向に電流は流れず、各導電層の層面内にだけ電流が流れる。すなわち、配線層を１つの伝導体と見なすと、この積層体から形成された配線層の導電性は異方性を有していると言える。基本的に異方性導電体として振舞う積層体で構成されているので、層法線方向に新たな絶縁構造を設けなくとも、配線層として機能させる導電層を選択する入出力電極さえ設ければ、簡便に多層配線を構成できることになる。入出力電極は、例えば、配線層（第１積層構造）が有する複数の導電層と、導電層の層面と交差する面で接触するように設けられる。
【００１７】
本発明による回路構造は、上述のような構成を有しているので、配線層および層間絶縁層をそれぞれ実質的に同じ積層構造で実現することが可能になる。従って、配線層と層間絶縁層とを別々のプロセスで形成する必要がなく、回路構造の製造を簡略化することができる。また、配線層をパターニングする必要は必ずしも無く、１つの配線層に接続される入出力電極の間に位置する配線層の部分が主に配線として機能する。なお、積層体の側面とは、積層体の外形を規定する面の内、積層体の層面と交差する方向に広がる面を指す。側面は、典型的には平面であるが、曲面であってもよく、側面の数にも制限はない。
【００１８】
また、多重積層構造の外形を規定することによって、配線の二次元的な配置を規定することが可能となり、１つの配線層に複数の導電路を形成することができる。本発明の配線構造は、多重積層構造を有しているので、従来のフォトリソグラフィプロセス、印刷法や転写法を用いることなく、所定のパターンの導電路の多層化した構造を形成することができる。例えば、基板に形成された複数の溝内に積層構造を形成すると、溝内に形成された積層構造は互いに電気的にあるいは光学的に分離され得る。すなわち、溝の形状を適宜設定することによって、互いに電気的に分離された複数の配線を有する回路構造を形成することができる。
【００１９】
多層積層構造は、種々の材料を用いて、種々の方法で形成され得る。少なくとも成形過程で、流動性を有する材料を用いると、基板上に形成された、所望の構造（深さや延設する方向）の溝に、当該材料を流し込むだけで、溝内に簡便に積層構造を形成することができる。さらに、配線構造を形成する場合、導電層と絶縁層との交互積層構造を自発的に形成する材料を用いることによって、製造方法をさらに簡略化できるという利点が得られる。
【００２０】
例えば、導電性スメクティック液晶は、流動性を有し、且つ、導電層と絶縁層とが交互に積層された構造を発現するので、所望の構造の溝に流し込むだけで、溝内に簡便に積層構造を形成する。このように、溝内に積層構造を形成することによって、多層配線構造のような多層回路構造を形成するために、従来、層ごとに必要であったパターニング工程を省略することができる。
【００２１】
特に、スメクティックＥ相の液晶は、導電性が高いので好ましい。また、スメクティック液晶を硬化することによって、構造が安定な配線構造を形成することができる。スメクティック材料に代えて、両親媒性の二分子膜を用いることもできる。
【００２２】
なお、配線構造として、配線層と、複数の配線層と交互に積層された複数の層間絶縁層と複数の配線層のいずれかにそれぞれが接続された複数の入出力電極とを有し、複数の配線層のそれぞれが実質的にパターニングされていない構成を有してもよい。この配線構造においては、それぞれの配線層は、１つの配線として機能する。パターニングによって複数の配線を１つの配線層に形成する代わりに、複数の配線層を形成し、それぞれを１つの配線として利用する。それぞれの配線層の、入出力電極の間に位置する部分に主に電流が流れ、この部分が主に配線として機能するので、入出力電極と接続される部分の位置を配線層ごとに適宜設定することで、配線層間の相互干渉を防止することができる。
【００２３】
勿論、上記の説明における入出力電極は、実際に電圧が印加される電極のことを指し、層間絶縁層に含まれる導電層と接触する電極を設けることを排除するものでは無い。すなわち、全ての導電層が複数の電極のいずれかに接続されるように複数の電極を設け、複数の電極のうちのいずれかにだけ電圧を印加する構成としても良い。このような構成を採用すると、電極の配置も含めたある１つの配線構造によって、種々の電気接続パターンを実現することができる。
【００２４】
以下に、本発明による配線構造および導波路構造の実施形態および比較例を図面を参照しながら説明する。
【００２５】
（参考例１）
本発明の参考例１の配線構造の模式的な部分断面図を図１（ａ）および（ｂ）に示す。
【００２６】
図１（ａ）に示した配線構造１００Ａは、複数の導電層１と複数の絶縁層２とが交互に積層された積層体１０と、複数の入出力電極２０ａとを有している。この積層体１０のあるレベルが配線層１１を構成し、他のレベルが層間絶縁層１２を構成しており、積層体１０は、配線層１１と層間絶縁層１２との積層体でもある。
【００２７】
積層体１０のどのレベルを配線層（配線）１１として用いるか、および、どのレベルを層間絶縁層１２として利用するかは、入出力電極２０ａを設ける位置によって決められている。入出力電極２０ａに接続された導電層１を有する積層体１０のレベル（第１積層体）が配線層１１として機能し、積層体１０の他のレベル（第２積層体）が層間絶縁層１２として機能することになる。例えば、入出力電極２０ａは、配線層（第１積層構造）１１が有する複数の導電層１と、導電層１の層面と交差する面で接触するように設けられる。この例では、導電層１の端辺（積層体１０の側面）で導電層１と接触するように入出力電極２０ａが形成されている。
【００２８】
図１（ｂ）に示した配線構造１００Ｂは、導電層１の面内で、導電層１と接触する入出力電極２０ｂが形成されている。積層体１０の内部にある配線層１１中の導電層１に接続される入出力電極２０ｂは、積層体１０に設けられた穴３０内に形成される。穴３０の内面（入出力電極２０ｂが形成されている箇所を除く）は、絶縁材料で被覆されるか、または、穴３０内に絶縁材料が充填されていることが好ましい。入出力電極２０ｂはリード２２を介して他の電極（不図示）に電気的に接続される。
【００２９】
図２（ａ）に示す配線構造１００Ｃおよび図２（ｂ）に示す１００Ｄのように、基板（不図示）の斜面４２を利用することによって、配線層１１中の導電層１と電気的に接続される入出力電極２０ｃを容易に形成することができる。
【００３０】
例えば、ガラス基板の表面をテーパ状に加工し、その表面を斜面４２として利用すればよい。斜面４２上に形成した複数の入出力電極２０ｃは、それぞれ違うレベルの導電層１と接続され、それぞれが配線層１１を規定することになる。
【００３１】
図２（ａ）に示したように、積層体１０の一方の側面を斜面４２と接するように形成してもよいし、図２（ｂ）に示したように、積層体１０の互いに対向する一対の側面を斜面４２に接するように形成してもよい。勿論、積層体１０の層法線方向からみた形状は、四角形や多角形を含む、種々の形状であり得るので、積層体１０の任意の側面を斜面４２と接するように形成し、斜面４２上に形成された入出力電極２０ｃと配線層１１中の導電層１との電気的な接続を形成することができる。このように、積層体１０の複数の側面に入出力電極２０ｃを設けると、それぞれの側面に形成される入出力電極２０ｃの数を減らし、入出力電極２０ｃ間のピッチを広くすることができるので、多数の入出力電極２０ｃを有する配線構造の製造に有利である。
【００３２】
さらに、図３に示す配線構造１００Ｅを形成してもよい。配線構造１００Ｅは、基板４０の斜面４２上に、斜面４２に平行な導電層１と絶縁層２とが互いに積層された積層体１０を有している。すなわち、積層体１０の積層方向は斜面４２の法線方向となっている。積層体１０の側面は、基板４０の底面４３に平行に加工されており、この側面に平行な面４４上に入出力電極２０ｅが形成されている。
【００３３】
配線構造１００Ｅは、例えば、基板４０の斜面４２上に、積層体１０を形成し、その積層体１０の側面を研磨等の方法で加工することによって得られる。積層体１０の側面は、例示したような平坦な面に限られず、導電層１の層面と交差する面であればよい。勿論、階段上に複数の面を形成してもよい。
【００３４】
上述した配線構造を元に、例えば、図４に示す配線構造１００Ｆを構成することができる。
【００３５】
配線構造１００Ｆは、基板４０と、対向基板５０と、積層体１０とを有している。積層体１０は、基板４０と対向基板５０とシール剤６２によって囲まれた空間に形成されている。積層体１０は、例えば、図２（ａ）に示したような構造を有し、その配線層（不図示）中の導電層（不図示）は、斜面４２上に形成された入出力電極２０ｆに電気的に接続されている。あるいは、積層体１０は、図３に示したような構造を有し、その配線層中の導電層は、対向基板５０の平坦な表面５２に設けられる入出力電極２０ｇに電気的に接続される構造であってもよい。
【００３６】
図４に示した配線構造１００Ｆを例に本参考例の配線構造の製造方法を説明する。ここでは、積層体１０は、図２（ａ）に示した構造を有しているとする。
【００３７】
基板４０や対向基板５０には、絶縁性表面を有する公知の基板（例えば、ガラス基板やプラスチック基板）を用いることができる。また、入出力電極２０ｆも公知の導電性材料を用いて公知の方法で形成される。例えば、導電性ペーストを用いた印刷法で、ガラス基板４０の斜面４２上に所定の間隔で入出力電極２０ｆを形成する。ガラス基板４０および対向基板５０をシール剤６２を用いて貼り合わせ、図４に示した配線構造１００Ｆの外郭構造を形成する。
【００３８】
積層体１０は、公知の種々の材料を用いて形成することができる。ここでは、スメクティックＥ相を呈する液晶材料を用いる。良く知られているように、スメクティック液晶材料は、自発的に層状構造を形成する。この層状構造を構成する個々の層は、スメクティック層と呼ばれる。スメクティック液晶材料の中でも、電気伝導性に優れることから、スメクティックＥ相（ＳｍＥ相と表記する）を呈する液晶材料が好ましい。
【００３９】
ここでは、ＳｍＥ相を呈する液晶材料として、２−（４´−ｏｃｔｙｌｐｈｅｎｙｌ）−６−ｂｕｔｏｘｙｎａｐｈｔａｌｅｎｅ（略称、８−ＰＮＰ−Ｏ４）を用意する。８−ＰＮＰ−Ｏ４は、例えば、特開２０００−１９２０４２号公報に開示されている方法で合成することができる。８−ＰＮＰ−Ｏ４の化学構造を化１に示す。
【００４０】
【化１】
【００４１】
８−ＰＮＰ−Ｏ４は、５５℃まで結晶相、５５℃〜１２５℃の範囲でＳｍＥ相、１２５℃〜１２９℃の範囲でＳｍＡ相、１２９℃以上で等方性液体相を示す。
【００４２】
８−ＰＮＰ−Ｏ４はＳｍＥ相を示しているとき、図５に模式的に示す積層体７０を形成している。互いに平行に配列した棒状の液晶分子７２が個々のスメクティック層７４を形成し、多数のスメクティック層７２が液晶分子７２の分子軸方向に積層された構造を形成している。隣接するスメクティック層７４の間には、層間領域７６が形成される。この層間領域７６は、後述するように不純物イオン７８が移動するチャネルとなることもある。なお、一般に、スメクティック層は、図示されたように１分子層で形成される場合だけでなく、液晶分子の構造によっては、二分子層が実質的に１つのスメクティック層を形成する場合もある。
【００４３】
スメクティック層７４の面内方向では、隣接する液晶分子７２間の距離が短いので、分子間を電子やホールがホッピングすることによる電子伝導（ホッピング伝導）が起こる。しかしながら、スメクティック層法線方向では、液晶分子７２間の距離が長いので、ホッピング伝導は起こらない。すなわち、ＳｍＥ相にある液晶材料は、スメクティック層７２の面内方向においてのみ電気伝導が起こるので、異方性導電体と見なすことができる。また、ＳｍＥ相にある液晶材料に形成されている各スメクティック層７４（厳密には、液晶分子の一部であり、主にメソゲン部分）が導電層１として機能し、各層間領域７６（および電子伝導に寄与しない液晶分子の部分、主にスペーサ部分）が絶縁層２として機能しているということができる。従って、スメクティック層構造は、導電層１と絶縁層２とが交互に積層された積層体１０を構成するといえる。１つのスメクティック層の厚さは、分子レベルなので、非常に多くの導電層１と絶縁層２とが形成されていることになる。
【００４４】
なお、ある層構造が本発明の積層体１０として機能するためには、層面内の電気伝導度が層法線方向の電気伝導度に対して、１桁以上あることが好ましく、３桁以上あることがさらに好ましい。
【００４５】
なお、これまでに例示した配線構造１００Ａ〜１００Ｆでは、配線層１１は複数の導電層１を含み、層間絶縁層１２は複数の絶縁層２を含んでいる。すなわち、配線層１１の導電性は、個々の導電層１の導電性と、配線層１１に含まれる導電層１の数によって決まる。層間絶縁層１２についても同様である。従って、入出力電極の幅（面積）や入出力電極間の距離を適宜設定することによって、配線層１１に含まれる導電層１の数や層間絶縁層１２に含まれる絶縁層２の数を調節することによって、所望の導電性や絶縁性を達成することができる。
【００４６】
上述の様にして形成された配線構造１００Ｆの外郭構造の内部に、液晶材料を注入する。例えば、外郭構造の一部に形成した注入口（不図示）から注入する。なお、スメクティック層構造を安定に形成するために、液晶分子の配向方向を制御する配向膜を基板４０の斜面４２および対向基板５０の表面５２に形成しておくことが好ましい。液晶材料の注入は、等方性液体相を示す温度で行なうことが好ましい。
【００４７】
注入口を封止した後、ＳｍＥ相を示す温度範囲内まで冷却することによって、図３に示した積層体１０として機能するスメクティック層構造からなる積層体７０が形成される。ＳｍＥ相は、種々の液晶相のなかでも分子配向秩序が高く、且つ、粘性も高いので、スメクティック層構造の機械的安定性は、スメクティックＡ相（ＳｍＡ相）よりも優れている。
【００４８】
尚、基板４０の斜面４２の傾斜角は、液晶材料がスメクティック層構造を保持しながら（各スメクティック層が断切れ等を生じずに）、入出力電極２０ｆと確実に電気的な接続が取れるような形状（傾斜角度、長さ等）であることが好ましい。
【００４９】
上記の例では、ＳｍＥ相を示す液晶材料を用いたが、他のスメクティック相（例えば、ＳｍＡ相、ＳｍＢ相など）を示す材料を用いてもよい。但し、ＳｍＥ相以外のスメクティック相ではポッピング伝導が起こりにくいので、電気伝導性を向上するために、不純物イオン（例えばリチウムイオン）７８を添加することが好ましい。勿論、ＳｍＥ相を示す材料に不純物イオン７８を添加してもよい。
【００５０】
イオン７８は、図５に模式的に示したように、層間領域７６において動きやすいが、スメクティック層７４を超えて隣の層間領域７６へ動くことは確率的には低い。なぜなら、スメクティック層７４内の液晶分子７２間の距離は短く、イオン７８が動くスペースが少ないことが原因と思われる。従って、イオン７８による電荷移動であるイオン伝導は層間領域７６内でのみ起こる。従って、イオン伝導に対しては、層間領域７６が導電層１として機能し、スメクティック層７４が絶縁層２として機能することになる。すなわち、導電層１と絶縁層２とが交互に積層された積層体が得られたことになる。
【００５１】
さらに、上述した液晶材料のスメクティック層構造の機械的な安定性を高めるために、液晶分子を高分子化してもよい。例えば、光反応性の官能基を液晶分子に導入し、上述の様にしてスメクティック層構造を形成した後、光照射することによって、液晶分子を重合することによって高分子液晶を得ることができる。また、液晶材料と光重合性化合物とを混合した材料を用い、液晶材料がスメクティック層構造を形成した後で、光重合性化合物を光重合することによって高分子化し、スメクティック層構造を高分子のネットワーク内で安定化することもできる。液晶分子の高分子化および高分子ネットワークによる液晶分子の配向の安定化は、公知の方法で実行できる。
【００５２】
液晶材料のほかに、両親媒性分子の二分子膜（例えば、生体系の脂質二分子膜）を利用することができる。図６を参照しながら、二分子膜を用いて配線構造を得る方法を説明する。
【００５３】
両親媒性分子８４を含む溶液を固体表面に繰り返し塗布することによって、二分子膜の積層構造からなる積層体８０を得ることができる。固体表面を化学修飾することによって、二分子膜の積層形態を制御することもできる。二分子膜の積層構造を形成する種々の公知の方法を用いることができる。
【００５４】
両親媒性分子８４は、親水性部分８２ａと疎水性部分８２ｂとを有し、親水性部分８２ａ同士、および疎水性部分８２ｂ同士が互いに隣接するような積層構造を形成する。この積層構造は、二分子膜８４が積層された構造となっている。互いに隣接する二分子膜８４の間には、層間領域８６が形成される。この層間領域８６には、溶媒８７が存在する。すなわち、溶媒８７に対して親和性が高い親水性部分８２ａに挟まれるように、層間領域８６が形成されている。
【００５５】
このような構造を有する二分子膜８４の積層体に、不純物イオン（例えば、リチウムイオン）８８を混入させることによって、層間領域８６に導電性を付与することができる。イオン８８は、疎水性部分８２ｂが凝集している二分子膜８４内を通過することは出来ないので、二分子膜８４の膜面法線方向には電流は流れない。すなわち、層間領域８６が導電層１として機能し、二分子膜８４が絶縁層２として機能するので、上述のスメクティック層構造と同様に、二分子膜積層構造も、異方性導電体であり、導電層１と絶縁層２とが交互に積層された積層体が得られたことになる。
【００５６】
スメクティック液晶や両親媒性分子を含む溶液は、それらの分子間相互作用に起因する自己組織化のメカニズムで、導電層と絶縁層との交互積層体７０または８０（すなわち、異方性導電体）を形成するので、配線構造の製造を極めて簡便にすることができる。さらに、これらの材料は、少なくとも、積層体を形成する過程において流動性（液晶または溶液）であるので、後述するように、溝などを用いてその外形を容易に規定することができるという利点もある。例えば、複数の溝を用いることによって、それぞれの溝に独立した配線（配線層）を形成することができるし、複数の溝間をつなぐ溝を設けることによって、複数の配線を連結することもできる。
【００５７】
勿論、自己組織化のメカニズムが働かない材料を用いても、積層体を形成することができる。公知の種々の方法を用いて、導電層と絶縁層とを繰り返し形成すればよい。但し、各導電層を配線として用いるために、形成された導電層をパターニングしたり、あるいは、予め決められたパターンを有する導電層を形成することを省略する。すなわち、各導電層は実質的に同じプロセスで形成され、各絶縁層も実質的に同じプロセスで形成され、そのことによって、製造方法が単純化される。
【００５８】
自己組織化の作用を有しない材料のなかでも、少なくとも積層体の形成工程で流動性を有する材料を用いることが好ましいのは、上述の通りである。少なくとも形成工程で流動性を有し得る導電性材料としては、導電性高分子、低融点金属（例えば半田）や導電性粒子とバインダ樹脂との混合物を挙げることができる。流動性と絶縁性を備えた材料としては、種々の高分子材料を始め多くの材料を用いることができる。
【００５９】
形成工程で流動性を有する材料を用いて、導電性または絶縁性を有する層を成形する方法として、ゾルゲル法を挙げることができる。導電層を例えばＩＴＯで形成し、絶縁層を例えばＳｉＯ２やＴｉＯ２で形成することができる。それぞれの層を形成する材料を金属アルコキシドの形にした後、アセチルアセトンで化学修飾し、前駆体の溶液を作る。この溶液をスピン塗布やディップ塗布などの方法を用いて基板上に成膜してから、加水分解・重縮合反応などを経た後に酸化膜となる。この工程を２種類の材料を用いて、交互に繰り返すことで絶縁層と導電層との交互積層構造を得ることが出来る。
【００６０】
勿論、スパッタ法やＣＶＤ法などの薄膜形成技術（ドライプロセス）を用いて、流動性を有しない材料からなる積層体を形成することもできる。例えば、スパッタ法を用いて、Ａｌをスパッタしながら、チャンバ内への酸素ガス導入をＯｎ／Ｏｆｆ制御することによって、Ａｌ２Ｏ３とＡｌとの交互積層体を形成することが出来る。
【００６１】
ここまでの説明では、例えば、図１（ｂ）に示したように、それぞれの配線層１１を複数の導電層１で構成し、それぞれの層間絶縁層１２を複数の絶縁層２で構成された積層体１０を備える配線構造を説明したが、図７に示す配線構造２００を構成することもできる。
【００６２】
配線構造２００が有する積層体９０は、それぞれが１つの導電層１だけを含む複数の配線層９１と、それぞれが１つの絶縁層２だけを含む複数の層間絶縁層９２とを備えている。それぞれの導電層１はパターニングされておらず、それぞれが１つの配線として機能する。それぞれの配線層９１には、少なくとも１つの入出力電極９４が設けられており、リード９６を介して、ＬＥＤ９５に接続されている。それぞれのＬＥＤ９５は、それぞれ２本のリード９６を介して、２つの入出力電極９４に接続されている。ＬＥＤ９５が有する２つの端子の内の一方の端子は、共通の配線層９１（ここでは表面に形成された配線層９１）に設けられた入出力電極９４に接続されている。
【００６３】
図７に示した構造は、例えば、以下の様にして製造することができる。簡単のために、ＬＥＤ９５が４つの場合を説明する。
【００６４】
基板４０の表面に、ゾルゲル法を用いて、ＩＴＯからなる５つの配線層９１と、ＳｉＯ２からなる４つの層間絶縁層９２とを交互に形成し、積層体９０を得る。各層の厚さは、例えば、１μｍとする。
【００６５】
次に、積層体９０の所定の位置に所定の深さの４つの穴を形成する。ここでは、基板４０の直上に形成された配線層９１に到達する穴（不図示）を４つ形成する。用意した４つのＬＥＤ９５に接続されている一方のリード９６を表層の配線層９１に接続し、他方のリード９６を積層体９０の内部に形成されている互いに異なる配線層９１に接続する。例えば、リード９６として、線状の導体の表面を絶縁材料で被覆したものを用い、それぞれ、先端または先端からの距離が接続される所定の配線層９１のレベル（穴の底からの距離）と一致する部分の導体が露出されるように、導体表面の絶縁材料を取り除いておく。このようなリード９６を積層体９０中に形成した穴に挿入することによって、それぞれのリード９６は、導体が露出されて部分で、それぞれ対応する配線層９１と接触し、電気的な接続が形成される。リード９６を形成する胴体が露出され部分がそれぞれ入出力電極９４として機能することになる。
【００６６】
このような配線構造２００に接続されたＬＥＤ９５のアレイは、積層体９０の側面から各配線層９１に印加する電圧によって制御することができ、それぞれのＬＥＤ９５は独立に制御が可能になっている。すなわち、導体層をパターニングして配線を形成することなしに、４つのＬＥＤを独立に制御できる配線構造が得られる。勿論、ＬＥＤアレイだけでなく、種々のデバイス用の配線構造を提供することができる。
【００６７】
配線構造２００は、ゾルゲル法以外の方法を用いて、また、他の材料を用いて形成できる。例えば、銅薄とポリイミドフィルムとの積層体を用いることもできる。但し、導電層と絶縁層との交互積層体を自発的に形成する材料は、それぞれの層が有する導電性まはた絶縁性が充分でないことが多いので、個々の配線層および層間絶縁層を複数の層（導電層および／または絶縁層）で形成することが好ましい。勿論、必要に応じて、例えば、配線構造１００Ａと配線構造２００の構造を組み合わせることもできる。
【００６８】
（実施形態１）
実施形態１においては、溝を用いて外形を規定した配線構造の実施形態を説明する。実施形態１の配線構造３００を図８（ａ）および（ｂ）に模式的に示す。図８（ａ）は上面図、図８（ｂ）は、分解斜視図である。
【００６９】
配線構造３００は、基板３０１に形成された溝３０５および３０６内に積層体３１０が形成されている。基板３０１としては、例えばプラスチック基板を好適に用いることができる。
【００７０】
溝３０５と溝３０６とは、互いに交差するように設けられており、互いに異なる深さを有している。ここでは、溝３０５の方が深い。また、溝３０５および３０６の端部（延設方向の端）には、傾斜した側面（斜面３０５ａおよび３０６ａ）が形成されている。溝３０５および溝３０６のその他の側面は、基板３０１の法線に平行で、底面は、基板３０１が規定する面に平行である。
【００７１】
溝３０５および３０６のそれぞれの斜面３０５ａおよび３０６ａの少なくとも一部に、端子電極（「入出力電極」に相当）３２０が設けられいる。溝３０５および３０６のそれぞれに設けられている端子電極３２０の深さ（積層体３１０中のレベル）が異なる。言い換えると、端子電極３２０が設けられている深さを調整することによって、積層体３１０中の異なるレベルの部分を配線層として機能させることができる。ここでは、上述したＳｍＥ相を呈する液晶材料を用いて積層体３１０を形成する例を説明する。
【００７２】
配線構造３００は、例えば、以下の様にして製造することができる。
【００７３】
まず、図９（ａ）に示すように、熱可塑性を有するプラスチック基板３０１’と、金型３０２’を用意する。金型３０２’の表面には、幅１００μｍの２本の突起部３０５’および３０６’が形成されている。突起部３０５’と突起部３０６’とは互いに交差しており、例えば、突起部３０５’の高さは２００μｍで、突起部３０６’の高さは１００μｍである。
【００７４】
プラスチック基板３０１’および金型３０２’を例えば１８０℃に熱し、金型３０２’をプラスチック基板３０１’に押し当てた後、プラスチック基板３０１’をゆっくりと剥離する。その結果、図９（ｂ）に示すように、金型３０２’の突起部３０５’および突起部３０６’の形状がプラスチック基板３０１’に転写され、２本の交差する溝３０５および３０６を有するプラスチック基板３０１が得られる。
【００７５】
溝３０５および３０６を有する基板３０１は、上述したように、プラスチック基板をエンボス加工することによって、簡便に形成することができるが、これに限らず、射出成形等を用いて形成してもよい。さらに、ガラス基板にエッチングや機械加工よって溝を形成してもよい。
【００７６】
次に、得られた基板３０１の溝３０５および３０６の斜面３０５ａおよび３０６ａの所定の位置に、端子電極３２０を形成する（図８（ａ）参照）。端子電極３２０の形成は、印刷法や転写法、あるいは、フォトリソグラフィ法を用いて形成することができる。端子電極３２０の材料としては、金属、導電性ペースト等、公知の導電性材料を用いることができる。
【００７７】
次に、プラスチック基板３０１’を、例えば垂直配向膜材料の一種であるＤＭＯＡＰ水溶液に浸し、取り出した後に乾燥させる。この工程で、プラスチック基板３０１の表面に垂直配向膜（不図示）が形成される。勿論、他の材料を用いて垂直配向膜を形成することもできる。また、基板３０１の材料によっては、その表面を清浄にするだけでも液晶分子を垂直に配向させることができる。
【００７８】
次に、図１０（ａ）に示すように、ＳｍＥ相を呈する液晶材料（例えば、上述の８−ＰＮＰ−Ｏ４）３０８を等方的液体相を示す温度において、基板３０１の溝３０５および３０６に流し込む。この後、図１０（ｂ）に示すように、平板基板３０９で蓋をすることによって、溝３０５および３０６内に液晶材料３０８を封入していもよい。この工程により、溝３０５および３０６から溢れた余剰の液晶材料３０８を容易に取り除くことができる。
【００７９】
あるいは、図１１（ａ）および（ｂ）に示すように、ＤＭＯＡＰなどで配向処理を施した平板基板３０９’を基板３０１に貼り合わせ、積層体３１０を形成するための実質的に密閉された空間を形成する。予め、平板基板３０９’に形成しておいた注入口３１１から液晶材料３０８を注入してもよい。
【００８０】
上述の様にして、溝３０５および３０６内に充填された液晶材料３０８をＳｍＥ相を示す温度まで冷却する。その結果、図１２に示すようなスメクティック層構造からなる積層体３１０を溝３０５および３０６内に形成することができる。積層体３１０が有するスメクティック層構造は、図５に示した積層体７０と実質的に同じであるので、その特徴の説明はここでは、省略する。なお、等方性液体相を示す温度で注入し、その後、ＳｍＥ相を示す温度まで徐冷することによって、ＳｍＥ相の相構造を再現性良く、安定に形成できる利点が得られる。
【００８１】
端子電極３２０付近の構造を図１３Ａおよび図１３Ｂを参照しながら説明する。図１３Ａは、図８（ａ）中の１３Ａ−１３Ａ’線に沿った断面図であり、図１３Ｂは、図８（ａ）中の１３Ｂ−１３Ｂ’線に沿った断面図である。
【００８２】
図１３Ａに示したように、溝３０６の斜面３０６ａに設けられた端子電極３２０は、積層体３１０の上層レベルｄＡのみと接触するようになっている。一方、図１３Ｂに示したように、溝３０５の斜面３０５ａに設けられた端子電極３２０は、積層体３１０と下層レベルｄＢのみと接触するようになっている。溝３０５および３０６のそれぞれの他端の斜面３０５ａおよび３０６ａに形成されている端子電極３２０も、それぞれ図１３Ａおよび図１３Ｂに示したレベルに形成されている。
【００８３】
溝３０５と３０６とが互いに交差する部分の構造を図１３Ｃおよび図１３Ｄを参照しながら説明する。図１３Ｃは、図８（ａ）中の１３Ｃ−１３Ｃ’線に沿った断面図であり、図１３Ｄは、図８（ａ）中の１３Ｄ−１３Ｄ’線に沿った断面図である。
【００８４】
溝３０５の深さが２００μｍである交差部に着目する。最も下層レベルの５０μｍの部分にあるスメクティック層が、図１３Ｂ中のｄＢで示された部分に相当し、溝３０５の斜面３０５ａに形成された２つの端子電極３２０（ＢとＤ）を互いに接続する配線層として機能する。また、積層体３１０の最も上層レベルに浅い５０μｍの部分にあるスメクティック層が、図１３Ａ中のｄＡで示される部分に相当し、溝３０６の斜面３０６ａに形成された２つの端子電極３２０（ＡとＣ）を互いに接続する配線層として機能する。
【００８５】
溝３０５の中央部の厚さ１００μｍ分のスメクティック層は、何れの導通にも関与しない層間絶縁層として機能する。これによって、溝３０６の斜面３０６ａに形成された２つの端子電極３２０（ＡとＣ）を接続する配線層と、溝３０５の斜面３０５ａに形成された２つの端子電極３２０（ＢとＤ）を互いに接続する配線層とを、電気的に絶縁することができる。
【００８６】
溝３０５は、全ての領域にわたって２００μｍの深さを有する必要はなく、例えば、図１３Ｂに示したように、端子電極３２０付近で浅くなっていても良い。このような構成にすると、溝３０５内のスメクティック層のうち表層部にあるスメクティック層は、溝の底面のテーパ部３０５ｂに沿って、表層部へ押し上げられ、端子電極３２０に接触しない。すなわち、積層体３１０の下層のスメクティック層が底面に沿って端子電極３２０に到達する。なお、このとき、溝３０５の底面に設けるテーパ３０５ｂは、溝３０５内に形成されるスメクティック層が、層構造を保持しながら（断切れ等を生じずに）、テーパ３０５ｂに追随し、端子電極３２０と確実に電気的な接続が取れるような形状（傾斜角度、長さ等）であることが好ましい。
【００８７】
このようにして、互いに交差する２つの配線としての機能を有する配線構造３００が得られる。また、実質的に２つの配線が、深さの異なる溝３０５および３０６にスメクティック液晶を充填するという一回の工程で形成される。これは、積層体３１０が、図５の積層体７０と同様に、層法線方向には実質的に電流を流さない異方性導電体であるためである。また、互いに交差する２本の配線間を絶縁するための層間絶縁層を形成する工程を省略できる利点も得られる。
【００８８】
次に、２本の配線と、別の２本の配線が交差する構造を有する配線構造３５０の製造方法を示す。
【００８９】
図１４（ａ）に配線構造３５０の上面図を示し、図１４（ｂ）に、図１４（ａ）中の１４Ｂ−１４Ｂ’線に沿った断面図を示す。また、図１５に配線構造３５０の等価回路図を示し、図１６に配線構造３５０に用いられる基板３５０の斜視図を示す。
【００９０】
まず、配線構造３００の製造工程と同様に、基板３５０に２本×２本の構造（溝３５１,３５１×溝３５２、３５２）を形成する（図１６参照）。このとき、溝３５１が溝３５２よりも深い構造を形成する（図１４（ｂ）参照）。
【００９１】
２つの溝３５１内に形成された積層体３１０のそれぞれの下層レベル（溝３５１内の深い部分）で配線を形成すると、これらは互いに絶縁される。すなわち、図１５中のＴ１―Ｔ６およびＴ２−Ｔ５間をそれぞれ接続する２つの配線は、互いに独立に形成される。
【００９２】
一方、２つの溝３５２内に形成された積層体３１０のそれぞれの上層レベル（溝３５２内の浅い部分：図１７中の厚さｄＡの部分）に配線を形成すると、これらは互いに導通してしまう。すなわち、図１５中のＴ３―Ｔ８およびＴ４−Ｔ７間をそれぞれ接続する２つの配線の間に、X点を含む配線が形成されてしまうことになる。溝３５２の上層レベルに形成される配線の導通を防止するためには、図１５中のＸ点において、積層体３１０の上層レベルのスメクティック層を分断する必要がある。このような、積層体３１０の上層レベルに形成される互いに隣接する配線間の導通を防止するための方法を以下に説明する。
【００９３】
第１の方法では、図１７に示すように、溝３５２と隣合う二本の溝３５１との交差部の間（図１５のＸ点に相当する位置）の溝３５１の底面に凸部３６２を形成する。この凸部３６２の高さｄＣを、溝３５２内の配線を形成している上層レベルの厚さｄＡよりも大きくする。これにより、溝３５２内に形成された積層体３１０の上層レベルのスメクティック層が分断され、図１５中のＸ点が切断される。
【００９４】
第２の方法を、図１８Ａ、図１８Ｂ、図１８Ｃおよび図１８Ｄを参照しながら説明する。図１８Ａは、第２の方法による配線構造３５０’の上面図（端子電極を省略）、図１８Ｂは配線構造３５０’に用いられる基板３６０’の斜視図、図１８Ｃは配線構造３５０’の上面図（端子電極あり）で、図１８Ｄは図１８Ｃ中の１８Ｄ−１８Ｄ’線に沿った断面図である。
【００９５】
図１８Ａおよび図１８Ｂに示した様に、図１５中のＸ点に相当する部分で互いに分離された２対の溝３５１ａおよび３５１ｂを形成する。すなわち、それぞの対が、図１６の溝３５１に対応する。また、溝３５１ａおよび３５１ｂの下層レベルに形成された配線を互いに接続する接続電極３５６を図１８ｃおよび図１８Ｄに示した様に形成する。図１８Ｄに示した様に、溝３５１ａおよび３５１ｂの底面はテーパ状に加工されており、端子電極Ｔ２およびＴ５に接続されている下層レベルのスメクティック層（配線）だけが接続電極３５６に接触するように形成されている。
【００９６】
上記の例では、１つの溝内に形成された積層体３１０に２層の配線層を形成した例を説明したが、3層以上の配線層を形成する構成も同様に形成できる。図１９に示すように、基板３６５に形成された溝３７０内に形成された積層体３１０に、３つの配線層１１を形成した場合にも、端子電極３８０を形成するレベル（深さ）によって、接続される配線層１１を規定することができる。
【００９７】
上記の例では、予め形成された溝内に積層体を形成することによって、配線層の外形を規定したが、図２０（ａ）および（ｂ）に示すように、表面に突起３９２を有する基板３９０を利用することもできる。
【００９８】
まず、図２０（ａ）に示した様に、表面に突起３９２を有する基板３９０を用意する。例えば、プラスチック基板をエンボス加工することによって得られる。この基板３９０の表面上に、導電層１と絶縁層２とを交互に積層する。例えば、スパッタ法を用いて実行できる。
【００９９】
この後、図２０（ｂ）に示したように、得られた積層体１０の表面を、例えば砥石３９４を用いて研磨することによって、不要な導電層１を取り除く。その結果、導電層（配線層）の外形が規定される。すなわち、突起３９２の間の領域に配線が形成される。なお、簡単のために２つの導電層１と１つの絶縁層２しか示していないが、上述してきたように、複数の導電層１を用いて配線層を形成し、複数の絶縁層２を用いて層間絶縁層を形成してもよい。
【０１００】
（参考例２）
参考例１および実施形態１では、配線構造について説明したが、導波路構造（光回路構造）を形成することもできる。
【０１０１】
配線構造における導電層の代わりにコア層を形成し、絶縁層の代わりにククラッド層を形成することによって、コア層とクラッド層の交互積層体が得られる。これは、一対のクラッド層とその間のコア層とによって形成される導波路層が複数積層された導波路構造となる。
【０１０２】
例えば、図２１に示す導波路構造４００のように、２本の互いに交差する深さの異なる溝４１０ａおよび４１０ｂが形成された基板４１０に、複数の導波路層４２０を形成することができる。クラッド層４１２としてＳｉＯ２（ｎ＝１．４６）を用い、コア層４１１として７０５９ガラス（ｎ＝１．５４）を用いて、例えばスパッタ法で交互積層構造を形成することができる。図で簡単のためにそれぞれの溝４１０ａおよび４１ｂの溝に１つの導波路層４２０を示しているが、それぞれの溝４１０ａおよび４１０ｂ内に、複数の導波路層４２０が積層された構造を作製することが好ましい。このように、同一方向に複数の導波路層４２０が積層された導波路構造は、複数の導波路層４２０のそれぞれに入出力部（光取り出し部）を設けることによって、同一方向における複数の場所から略均一な強度の光を取り出すことができるという利点がある。これに対して、１つの溝に１つの導波路層４２０が設けられた構成は、同一方向における複数の場所に入出力部（光取り出し部）を設けた場合、取り出しロスが大きく、略均一な強度の光が取り出せないことがある。
【０１０３】
上述のような導波路構造は、液晶表示装置の光アドレス用回路基板や、光コンピューティング用の光回路として利用することができる。
【０１０４】
【発明の効果】
上述したように、本発明によると、従来よりも簡便な方法で製造される回路構造（配線構造および導波路構造）が提供されるとともに、そのような回路構造の製造方法が提供される。
【０１０５】
本発明による回路構造は、従来よりも簡便な方法で製造されるので、複雑な回路構造を備える電子機器、光学機器の製造コストを低減するとともに、製造に要するエネルギーを削減することができる。
【図面の簡単な説明】
【図１】 （ａ）および（ｂ）は、本発明による参考例１の配線構造の模式的な部分断面図である。
【図２】 （ａ）および（ｂ）は、参考例１の他の配線構造の模式的な部分断面図である。
【図３】 参考例１の他の配線構造の模式的な部分断面図である。
【図４】 参考例１の他の配線構造の模式図である。
【図５】 参考例１の配線構造に用いられるスメクティック層構造からなる積層体を示す模式図である。
【図６】 参考例１の配線構造に用いられる二分子膜の積層構造からなる積層体を示す模式図である。
【図７】 参考例１の他の配線構造の模式図である。
【図８】 （ａ）および（ｂ）は、本発明による実施形態１の配線構造を示す模式図である。
【図９】 （ａ）および（ｂ）は、図８に示した配線構造を製造する工程を説明するための図である。
【図１０】 （ａ）および（ｂ）は、図８に示した配線構造を製造する工程を説明するための図である。
【図１１】 （ａ）および（ｂ）は、図８に示した配線構造を製造する工程を説明するための図である。
【図１２】 図８に示した配線構造を製造する工程を説明するための図である。
【図１３Ａ】 図８に示した配線構造の端子電極部の構造を説明するための図である。
【図１３Ｂ】 図８に示した配線構造の他の端子電極部の構造を説明するための図である。
【図１３Ｃ】 図８に示した配線構造の積層体の部分構造を説明するための図である。
【図１３Ｄ】 図８に示した配線構造の積層体の他の部分構造を説明するための図である。
【図１４】 実施形態１の他の配線構造を示す図であり、（ａ）は上面図を示し、（ｂ）は（ａ）中の１４Ｂ−１４Ｂ’線に沿った断面図を示す。
【図１５】 図１４に示した配線構造の等価回路図である。
【図１６】 図１４に示した配線構造に用いられる基板の斜視図である。
【図１７】 図１４に示した配線構造に用いられる積層体の部分断面図である。
【図１８Ａ】 実施形態１の他の配線構造を示す上面図（端子電極を省略）である。
【図１８Ｂ】 図１８Ａに示した配線構造に用いられる基板の斜視図である。
【図１８Ｃ】 図１８Ａに示した配線構造の上面図（端子電極あり）である。
【図１８Ｄ】 図１８Ｃ中の１８Ｄ−１８Ｄ’線に沿った断面図である。
【図１９】 ３層の配線層を有する配線構造の端子電極部の構造を説明するための図である。
【図２０】 （ａ）および（ｂ）は、配線構造の他の製造方法を説明するための図である。
【図２１】 参考例２の導波路構造を示す模式図である。
【符号の説明】
１ 導電層
２ 絶縁層
１１ 配線層
１２ 層間絶縁層
１０ 積層体
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｇ 入出力電極
２２ リード
３０ 穴
４０ 基板
４２ 斜面
４３ 基板の底面
４４ 他の基板の表面
５０ 対向基板
５２ 対向基板の表面
６２ シール剤
７０ スメクティック層構造からなる積層体
８０ 二分子膜からなる積層体
【発明の属する技術分野】
本発明は、回路構造（電気回路構造を含む）およびその製造方法ならびに配線構造に関する。
【０００２】
【従来の技術】
複数の配線を有する配線基板（または電気回路基板）や、複数の導波路を有する導波路基板（または光回路基板）が、多くの分野で用いられている。配線基板や導波路基板などの回路基板は、所定の形状に形成された電気または光を通す複数の伝導路（すなわち、配線または導波路）を有する回路構造が基板上に形成されている。これらの回路構造の製造方法を、配線基板を例に説明する。
【０００３】
基板上に導電性を有する膜（例えば金属膜）を形成し、これをフォトリソグラフィプロセス等を用いて所定の形状にパターニングすることによって、所定のパターンの配線が形成された基板が得られる。あるいは、印刷法や転写法を用いて、所定のパターンを有する導電層（すなわち配線）を基板上に形成することもある。
【０００４】
多層配線構造を形成する場合には、１層目の配線を形成した後、絶縁層を形成し、その後、２層目の配線を形成するという工程が繰り返される。いずれの方法においても、各層の配線に対して、所定の形状にパターニングするための工程が必要である。すなわち、フォトリソグラフィプロセスを用いる場合には、各層の配線を形成するための導電層毎にフォトリソ工程を実行する必要があり、印刷法や転写方法を用いる場合は、各層の配線に応じた印刷版を用いた印刷工程または、各層の配線と同じパターンに形成された転写用導電層を転写する工程を実行する必要がある。
【０００５】
【発明が解決しようとする課題】
上述したように、従来の製造方法によると、多層配線構造など、複数の層に伝導路を有する回路構造を形成するためには、各層の伝導路に対して、所定の形状にパターニングするための工程が必要である。その結果、製造プロセスが煩雑になり、製造コストの上昇や生産性の低下を招いていた。
【０００６】
本発明は、上記の問題を解決するためになされたものであり、その目的は、従来よりも簡便な方法で製造される回路構造およびそのような回路構造の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明による回路構造は、それぞれが電気を通す複数の配線と、前記複数の配線の少なくとも１つをそれぞれが有する複数の配線層と、前記複数の配線層の間に設けられた少なくとも１つの層間絶縁層と、前記複数の配線のいずれかにそれぞれが接続された複数の入出力電極と、を有し、前記複数の配線層のそれぞれは、複数の第１導電層と前記複数の第１導電層の間に設けられた少なくとも１つの第１絶縁層とを含む第１積層構造を有し、前記少なくとも１つの層間絶縁層は、複数の第２絶縁層と前記複数の第２絶縁層の間に設けられた少なくとも１つの第２導電層とを含む第２積層構造を有し、互いに交差すると共に互いに異なる深さを有する複数の溝が形成された基板を更に有し、前記複数の配線層および前記少なくとも１つの層間絶縁層は、前記複数の溝内にそれぞれ形成され、前記複数の溝に形成されている前記配線層は、前記各溝同士の間で絶縁され、配線構造として機能する。そのことによって上記目的が達成される。
【０００８】
前記複数の入出力電極のそれぞれは、前記第１積層構造が有する前記複数の第１導電層と、前記複数の第１導電層の層面と交差する面で接触している構成を有してもよい。
【０００９】
前記第１積層構造および第２積層構造が含む前記複数の第１導電層および前記少なくとも１つの第２導電層と、前記少なくとも１つの第１絶縁層および前記複数の第２絶縁層は、それぞれ実質的に同じ材料を用いて形成されることが好ましい。
【００１０】
前記第１積層構造および第２積層構造は、両親媒性分子の二分子膜から形成されてよい。
【００１１】
前記第１積層構造および第２積層構造は、スメクティック相を呈する材料から形成されてることが好ましい。前記スメクティック相はスメクティックＥ相であることがさらに好ましい。
【００１２】
前記第１積層構造および第２積層構造は、硬化されたスメクティック液晶材料を含んでもよい。
【００１３】
【発明の実施の形態】
まず、本発明による回路構造の基本的な構成とその作用・効果を説明する。
【００１４】
本発明による回路構造は、それぞれが電気を通す配線を少なくとも１つ有する複数の配線層と、複数の配線層の間に設けられた少なくとも１つの層間絶縁層とを有する。複数の入出力電極のそれぞれが、配線のいずれかに接続されている。複数の配線層のそれぞれは、複数の第１導電層とこの複数の第１導電層の間に設けられた少なくとも１つの第１絶縁層とを含む第１積層構造を有する。また、層間絶縁層は、複数の第２絶縁層と前記複数の第２絶縁層の間に設けられた少なくとも１つの第２導電層とを含む第２積層構造を有する。すなわち、複数の配線層および配線層の間に設けられる層間絶縁層の両方が、導電層と絶縁層との積層体から構成されている。積層体のどのレベル（複数の層）が伝導路層となるかは、入出力電極が設けられる位置によって決められている。
【００１５】
この積層体は、配線層と層間絶縁層との積層体であり、且つ、配線層および層間絶縁層のそれぞれは、導電層と絶縁層とから形成された積層体によって構成されいるので、多重積層構造を有していることになる。典型的には、この積層体の複数の導電層は実質的に同じ材料で形成され、一方、複数の絶縁層も実質的に同じ材料で形成される。また、積層体は、典型的には、実質的に互いに等しい導電層と、実質的に互いに等しい絶縁層との交互積層体として形成されるが、配線層と層間絶縁層との間に、さらに他の層を設けることもできる。
【００１６】
この積層体の導電層の間には絶縁層が設けられているので、積層体の層法線方向に電流は流れず、各導電層の層面内にだけ電流が流れる。すなわち、配線層を１つの伝導体と見なすと、この積層体から形成された配線層の導電性は異方性を有していると言える。基本的に異方性導電体として振舞う積層体で構成されているので、層法線方向に新たな絶縁構造を設けなくとも、配線層として機能させる導電層を選択する入出力電極さえ設ければ、簡便に多層配線を構成できることになる。入出力電極は、例えば、配線層（第１積層構造）が有する複数の導電層と、導電層の層面と交差する面で接触するように設けられる。
【００１７】
本発明による回路構造は、上述のような構成を有しているので、配線層および層間絶縁層をそれぞれ実質的に同じ積層構造で実現することが可能になる。従って、配線層と層間絶縁層とを別々のプロセスで形成する必要がなく、回路構造の製造を簡略化することができる。また、配線層をパターニングする必要は必ずしも無く、１つの配線層に接続される入出力電極の間に位置する配線層の部分が主に配線として機能する。なお、積層体の側面とは、積層体の外形を規定する面の内、積層体の層面と交差する方向に広がる面を指す。側面は、典型的には平面であるが、曲面であってもよく、側面の数にも制限はない。
【００１８】
また、多重積層構造の外形を規定することによって、配線の二次元的な配置を規定することが可能となり、１つの配線層に複数の導電路を形成することができる。本発明の配線構造は、多重積層構造を有しているので、従来のフォトリソグラフィプロセス、印刷法や転写法を用いることなく、所定のパターンの導電路の多層化した構造を形成することができる。例えば、基板に形成された複数の溝内に積層構造を形成すると、溝内に形成された積層構造は互いに電気的にあるいは光学的に分離され得る。すなわち、溝の形状を適宜設定することによって、互いに電気的に分離された複数の配線を有する回路構造を形成することができる。
【００１９】
多層積層構造は、種々の材料を用いて、種々の方法で形成され得る。少なくとも成形過程で、流動性を有する材料を用いると、基板上に形成された、所望の構造（深さや延設する方向）の溝に、当該材料を流し込むだけで、溝内に簡便に積層構造を形成することができる。さらに、配線構造を形成する場合、導電層と絶縁層との交互積層構造を自発的に形成する材料を用いることによって、製造方法をさらに簡略化できるという利点が得られる。
【００２０】
例えば、導電性スメクティック液晶は、流動性を有し、且つ、導電層と絶縁層とが交互に積層された構造を発現するので、所望の構造の溝に流し込むだけで、溝内に簡便に積層構造を形成する。このように、溝内に積層構造を形成することによって、多層配線構造のような多層回路構造を形成するために、従来、層ごとに必要であったパターニング工程を省略することができる。
【００２１】
特に、スメクティックＥ相の液晶は、導電性が高いので好ましい。また、スメクティック液晶を硬化することによって、構造が安定な配線構造を形成することができる。スメクティック材料に代えて、両親媒性の二分子膜を用いることもできる。
【００２２】
なお、配線構造として、配線層と、複数の配線層と交互に積層された複数の層間絶縁層と複数の配線層のいずれかにそれぞれが接続された複数の入出力電極とを有し、複数の配線層のそれぞれが実質的にパターニングされていない構成を有してもよい。この配線構造においては、それぞれの配線層は、１つの配線として機能する。パターニングによって複数の配線を１つの配線層に形成する代わりに、複数の配線層を形成し、それぞれを１つの配線として利用する。それぞれの配線層の、入出力電極の間に位置する部分に主に電流が流れ、この部分が主に配線として機能するので、入出力電極と接続される部分の位置を配線層ごとに適宜設定することで、配線層間の相互干渉を防止することができる。
【００２３】
勿論、上記の説明における入出力電極は、実際に電圧が印加される電極のことを指し、層間絶縁層に含まれる導電層と接触する電極を設けることを排除するものでは無い。すなわち、全ての導電層が複数の電極のいずれかに接続されるように複数の電極を設け、複数の電極のうちのいずれかにだけ電圧を印加する構成としても良い。このような構成を採用すると、電極の配置も含めたある１つの配線構造によって、種々の電気接続パターンを実現することができる。
【００２４】
以下に、本発明による配線構造および導波路構造の実施形態および比較例を図面を参照しながら説明する。
【００２５】
（参考例１）
本発明の参考例１の配線構造の模式的な部分断面図を図１（ａ）および（ｂ）に示す。
【００２６】
図１（ａ）に示した配線構造１００Ａは、複数の導電層１と複数の絶縁層２とが交互に積層された積層体１０と、複数の入出力電極２０ａとを有している。この積層体１０のあるレベルが配線層１１を構成し、他のレベルが層間絶縁層１２を構成しており、積層体１０は、配線層１１と層間絶縁層１２との積層体でもある。
【００２７】
積層体１０のどのレベルを配線層（配線）１１として用いるか、および、どのレベルを層間絶縁層１２として利用するかは、入出力電極２０ａを設ける位置によって決められている。入出力電極２０ａに接続された導電層１を有する積層体１０のレベル（第１積層体）が配線層１１として機能し、積層体１０の他のレベル（第２積層体）が層間絶縁層１２として機能することになる。例えば、入出力電極２０ａは、配線層（第１積層構造）１１が有する複数の導電層１と、導電層１の層面と交差する面で接触するように設けられる。この例では、導電層１の端辺（積層体１０の側面）で導電層１と接触するように入出力電極２０ａが形成されている。
【００２８】
図１（ｂ）に示した配線構造１００Ｂは、導電層１の面内で、導電層１と接触する入出力電極２０ｂが形成されている。積層体１０の内部にある配線層１１中の導電層１に接続される入出力電極２０ｂは、積層体１０に設けられた穴３０内に形成される。穴３０の内面（入出力電極２０ｂが形成されている箇所を除く）は、絶縁材料で被覆されるか、または、穴３０内に絶縁材料が充填されていることが好ましい。入出力電極２０ｂはリード２２を介して他の電極（不図示）に電気的に接続される。
【００２９】
図２（ａ）に示す配線構造１００Ｃおよび図２（ｂ）に示す１００Ｄのように、基板（不図示）の斜面４２を利用することによって、配線層１１中の導電層１と電気的に接続される入出力電極２０ｃを容易に形成することができる。
【００３０】
例えば、ガラス基板の表面をテーパ状に加工し、その表面を斜面４２として利用すればよい。斜面４２上に形成した複数の入出力電極２０ｃは、それぞれ違うレベルの導電層１と接続され、それぞれが配線層１１を規定することになる。
【００３１】
図２（ａ）に示したように、積層体１０の一方の側面を斜面４２と接するように形成してもよいし、図２（ｂ）に示したように、積層体１０の互いに対向する一対の側面を斜面４２に接するように形成してもよい。勿論、積層体１０の層法線方向からみた形状は、四角形や多角形を含む、種々の形状であり得るので、積層体１０の任意の側面を斜面４２と接するように形成し、斜面４２上に形成された入出力電極２０ｃと配線層１１中の導電層１との電気的な接続を形成することができる。このように、積層体１０の複数の側面に入出力電極２０ｃを設けると、それぞれの側面に形成される入出力電極２０ｃの数を減らし、入出力電極２０ｃ間のピッチを広くすることができるので、多数の入出力電極２０ｃを有する配線構造の製造に有利である。
【００３２】
さらに、図３に示す配線構造１００Ｅを形成してもよい。配線構造１００Ｅは、基板４０の斜面４２上に、斜面４２に平行な導電層１と絶縁層２とが互いに積層された積層体１０を有している。すなわち、積層体１０の積層方向は斜面４２の法線方向となっている。積層体１０の側面は、基板４０の底面４３に平行に加工されており、この側面に平行な面４４上に入出力電極２０ｅが形成されている。
【００３３】
配線構造１００Ｅは、例えば、基板４０の斜面４２上に、積層体１０を形成し、その積層体１０の側面を研磨等の方法で加工することによって得られる。積層体１０の側面は、例示したような平坦な面に限られず、導電層１の層面と交差する面であればよい。勿論、階段上に複数の面を形成してもよい。
【００３４】
上述した配線構造を元に、例えば、図４に示す配線構造１００Ｆを構成することができる。
【００３５】
配線構造１００Ｆは、基板４０と、対向基板５０と、積層体１０とを有している。積層体１０は、基板４０と対向基板５０とシール剤６２によって囲まれた空間に形成されている。積層体１０は、例えば、図２（ａ）に示したような構造を有し、その配線層（不図示）中の導電層（不図示）は、斜面４２上に形成された入出力電極２０ｆに電気的に接続されている。あるいは、積層体１０は、図３に示したような構造を有し、その配線層中の導電層は、対向基板５０の平坦な表面５２に設けられる入出力電極２０ｇに電気的に接続される構造であってもよい。
【００３６】
図４に示した配線構造１００Ｆを例に本参考例の配線構造の製造方法を説明する。ここでは、積層体１０は、図２（ａ）に示した構造を有しているとする。
【００３７】
基板４０や対向基板５０には、絶縁性表面を有する公知の基板（例えば、ガラス基板やプラスチック基板）を用いることができる。また、入出力電極２０ｆも公知の導電性材料を用いて公知の方法で形成される。例えば、導電性ペーストを用いた印刷法で、ガラス基板４０の斜面４２上に所定の間隔で入出力電極２０ｆを形成する。ガラス基板４０および対向基板５０をシール剤６２を用いて貼り合わせ、図４に示した配線構造１００Ｆの外郭構造を形成する。
【００３８】
積層体１０は、公知の種々の材料を用いて形成することができる。ここでは、スメクティックＥ相を呈する液晶材料を用いる。良く知られているように、スメクティック液晶材料は、自発的に層状構造を形成する。この層状構造を構成する個々の層は、スメクティック層と呼ばれる。スメクティック液晶材料の中でも、電気伝導性に優れることから、スメクティックＥ相（ＳｍＥ相と表記する）を呈する液晶材料が好ましい。
【００３９】
ここでは、ＳｍＥ相を呈する液晶材料として、２−（４´−ｏｃｔｙｌｐｈｅｎｙｌ）−６−ｂｕｔｏｘｙｎａｐｈｔａｌｅｎｅ（略称、８−ＰＮＰ−Ｏ４）を用意する。８−ＰＮＰ−Ｏ４は、例えば、特開２０００−１９２０４２号公報に開示されている方法で合成することができる。８−ＰＮＰ−Ｏ４の化学構造を化１に示す。
【００４０】
【化１】
８−ＰＮＰ−Ｏ４は、５５℃まで結晶相、５５℃〜１２５℃の範囲でＳｍＥ相、１２５℃〜１２９℃の範囲でＳｍＡ相、１２９℃以上で等方性液体相を示す。
【００４２】
８−ＰＮＰ−Ｏ４はＳｍＥ相を示しているとき、図５に模式的に示す積層体７０を形成している。互いに平行に配列した棒状の液晶分子７２が個々のスメクティック層７４を形成し、多数のスメクティック層７２が液晶分子７２の分子軸方向に積層された構造を形成している。隣接するスメクティック層７４の間には、層間領域７６が形成される。この層間領域７６は、後述するように不純物イオン７８が移動するチャネルとなることもある。なお、一般に、スメクティック層は、図示されたように１分子層で形成される場合だけでなく、液晶分子の構造によっては、二分子層が実質的に１つのスメクティック層を形成する場合もある。
【００４３】
スメクティック層７４の面内方向では、隣接する液晶分子７２間の距離が短いので、分子間を電子やホールがホッピングすることによる電子伝導（ホッピング伝導）が起こる。しかしながら、スメクティック層法線方向では、液晶分子７２間の距離が長いので、ホッピング伝導は起こらない。すなわち、ＳｍＥ相にある液晶材料は、スメクティック層７２の面内方向においてのみ電気伝導が起こるので、異方性導電体と見なすことができる。また、ＳｍＥ相にある液晶材料に形成されている各スメクティック層７４（厳密には、液晶分子の一部であり、主にメソゲン部分）が導電層１として機能し、各層間領域７６（および電子伝導に寄与しない液晶分子の部分、主にスペーサ部分）が絶縁層２として機能しているということができる。従って、スメクティック層構造は、導電層１と絶縁層２とが交互に積層された積層体１０を構成するといえる。１つのスメクティック層の厚さは、分子レベルなので、非常に多くの導電層１と絶縁層２とが形成されていることになる。
【００４４】
なお、ある層構造が本発明の積層体１０として機能するためには、層面内の電気伝導度が層法線方向の電気伝導度に対して、１桁以上あることが好ましく、３桁以上あることがさらに好ましい。
【００４５】
なお、これまでに例示した配線構造１００Ａ〜１００Ｆでは、配線層１１は複数の導電層１を含み、層間絶縁層１２は複数の絶縁層２を含んでいる。すなわち、配線層１１の導電性は、個々の導電層１の導電性と、配線層１１に含まれる導電層１の数によって決まる。層間絶縁層１２についても同様である。従って、入出力電極の幅（面積）や入出力電極間の距離を適宜設定することによって、配線層１１に含まれる導電層１の数や層間絶縁層１２に含まれる絶縁層２の数を調節することによって、所望の導電性や絶縁性を達成することができる。
【００４６】
上述の様にして形成された配線構造１００Ｆの外郭構造の内部に、液晶材料を注入する。例えば、外郭構造の一部に形成した注入口（不図示）から注入する。なお、スメクティック層構造を安定に形成するために、液晶分子の配向方向を制御する配向膜を基板４０の斜面４２および対向基板５０の表面５２に形成しておくことが好ましい。液晶材料の注入は、等方性液体相を示す温度で行なうことが好ましい。
【００４７】
注入口を封止した後、ＳｍＥ相を示す温度範囲内まで冷却することによって、図３に示した積層体１０として機能するスメクティック層構造からなる積層体７０が形成される。ＳｍＥ相は、種々の液晶相のなかでも分子配向秩序が高く、且つ、粘性も高いので、スメクティック層構造の機械的安定性は、スメクティックＡ相（ＳｍＡ相）よりも優れている。
【００４８】
尚、基板４０の斜面４２の傾斜角は、液晶材料がスメクティック層構造を保持しながら（各スメクティック層が断切れ等を生じずに）、入出力電極２０ｆと確実に電気的な接続が取れるような形状（傾斜角度、長さ等）であることが好ましい。
【００４９】
上記の例では、ＳｍＥ相を示す液晶材料を用いたが、他のスメクティック相（例えば、ＳｍＡ相、ＳｍＢ相など）を示す材料を用いてもよい。但し、ＳｍＥ相以外のスメクティック相ではポッピング伝導が起こりにくいので、電気伝導性を向上するために、不純物イオン（例えばリチウムイオン）７８を添加することが好ましい。勿論、ＳｍＥ相を示す材料に不純物イオン７８を添加してもよい。
【００５０】
イオン７８は、図５に模式的に示したように、層間領域７６において動きやすいが、スメクティック層７４を超えて隣の層間領域７６へ動くことは確率的には低い。なぜなら、スメクティック層７４内の液晶分子７２間の距離は短く、イオン７８が動くスペースが少ないことが原因と思われる。従って、イオン７８による電荷移動であるイオン伝導は層間領域７６内でのみ起こる。従って、イオン伝導に対しては、層間領域７６が導電層１として機能し、スメクティック層７４が絶縁層２として機能することになる。すなわち、導電層１と絶縁層２とが交互に積層された積層体が得られたことになる。
【００５１】
さらに、上述した液晶材料のスメクティック層構造の機械的な安定性を高めるために、液晶分子を高分子化してもよい。例えば、光反応性の官能基を液晶分子に導入し、上述の様にしてスメクティック層構造を形成した後、光照射することによって、液晶分子を重合することによって高分子液晶を得ることができる。また、液晶材料と光重合性化合物とを混合した材料を用い、液晶材料がスメクティック層構造を形成した後で、光重合性化合物を光重合することによって高分子化し、スメクティック層構造を高分子のネットワーク内で安定化することもできる。液晶分子の高分子化および高分子ネットワークによる液晶分子の配向の安定化は、公知の方法で実行できる。
【００５２】
液晶材料のほかに、両親媒性分子の二分子膜（例えば、生体系の脂質二分子膜）を利用することができる。図６を参照しながら、二分子膜を用いて配線構造を得る方法を説明する。
【００５３】
両親媒性分子８４を含む溶液を固体表面に繰り返し塗布することによって、二分子膜の積層構造からなる積層体８０を得ることができる。固体表面を化学修飾することによって、二分子膜の積層形態を制御することもできる。二分子膜の積層構造を形成する種々の公知の方法を用いることができる。
【００５４】
両親媒性分子８４は、親水性部分８２ａと疎水性部分８２ｂとを有し、親水性部分８２ａ同士、および疎水性部分８２ｂ同士が互いに隣接するような積層構造を形成する。この積層構造は、二分子膜８４が積層された構造となっている。互いに隣接する二分子膜８４の間には、層間領域８６が形成される。この層間領域８６には、溶媒８７が存在する。すなわち、溶媒８７に対して親和性が高い親水性部分８２ａに挟まれるように、層間領域８６が形成されている。
【００５５】
このような構造を有する二分子膜８４の積層体に、不純物イオン（例えば、リチウムイオン）８８を混入させることによって、層間領域８６に導電性を付与することができる。イオン８８は、疎水性部分８２ｂが凝集している二分子膜８４内を通過することは出来ないので、二分子膜８４の膜面法線方向には電流は流れない。すなわち、層間領域８６が導電層１として機能し、二分子膜８４が絶縁層２として機能するので、上述のスメクティック層構造と同様に、二分子膜積層構造も、異方性導電体であり、導電層１と絶縁層２とが交互に積層された積層体が得られたことになる。
【００５６】
スメクティック液晶や両親媒性分子を含む溶液は、それらの分子間相互作用に起因する自己組織化のメカニズムで、導電層と絶縁層との交互積層体７０または８０（すなわち、異方性導電体）を形成するので、配線構造の製造を極めて簡便にすることができる。さらに、これらの材料は、少なくとも、積層体を形成する過程において流動性（液晶または溶液）であるので、後述するように、溝などを用いてその外形を容易に規定することができるという利点もある。例えば、複数の溝を用いることによって、それぞれの溝に独立した配線（配線層）を形成することができるし、複数の溝間をつなぐ溝を設けることによって、複数の配線を連結することもできる。
【００５７】
勿論、自己組織化のメカニズムが働かない材料を用いても、積層体を形成することができる。公知の種々の方法を用いて、導電層と絶縁層とを繰り返し形成すればよい。但し、各導電層を配線として用いるために、形成された導電層をパターニングしたり、あるいは、予め決められたパターンを有する導電層を形成することを省略する。すなわち、各導電層は実質的に同じプロセスで形成され、各絶縁層も実質的に同じプロセスで形成され、そのことによって、製造方法が単純化される。
【００５８】
自己組織化の作用を有しない材料のなかでも、少なくとも積層体の形成工程で流動性を有する材料を用いることが好ましいのは、上述の通りである。少なくとも形成工程で流動性を有し得る導電性材料としては、導電性高分子、低融点金属（例えば半田）や導電性粒子とバインダ樹脂との混合物を挙げることができる。流動性と絶縁性を備えた材料としては、種々の高分子材料を始め多くの材料を用いることができる。
【００５９】
形成工程で流動性を有する材料を用いて、導電性または絶縁性を有する層を成形する方法として、ゾルゲル法を挙げることができる。導電層を例えばＩＴＯで形成し、絶縁層を例えばＳｉＯ２やＴｉＯ２で形成することができる。それぞれの層を形成する材料を金属アルコキシドの形にした後、アセチルアセトンで化学修飾し、前駆体の溶液を作る。この溶液をスピン塗布やディップ塗布などの方法を用いて基板上に成膜してから、加水分解・重縮合反応などを経た後に酸化膜となる。この工程を２種類の材料を用いて、交互に繰り返すことで絶縁層と導電層との交互積層構造を得ることが出来る。
【００６０】
勿論、スパッタ法やＣＶＤ法などの薄膜形成技術（ドライプロセス）を用いて、流動性を有しない材料からなる積層体を形成することもできる。例えば、スパッタ法を用いて、Ａｌをスパッタしながら、チャンバ内への酸素ガス導入をＯｎ／Ｏｆｆ制御することによって、Ａｌ２Ｏ３とＡｌとの交互積層体を形成することが出来る。
【００６１】
ここまでの説明では、例えば、図１（ｂ）に示したように、それぞれの配線層１１を複数の導電層１で構成し、それぞれの層間絶縁層１２を複数の絶縁層２で構成された積層体１０を備える配線構造を説明したが、図７に示す配線構造２００を構成することもできる。
【００６２】
配線構造２００が有する積層体９０は、それぞれが１つの導電層１だけを含む複数の配線層９１と、それぞれが１つの絶縁層２だけを含む複数の層間絶縁層９２とを備えている。それぞれの導電層１はパターニングされておらず、それぞれが１つの配線として機能する。それぞれの配線層９１には、少なくとも１つの入出力電極９４が設けられており、リード９６を介して、ＬＥＤ９５に接続されている。それぞれのＬＥＤ９５は、それぞれ２本のリード９６を介して、２つの入出力電極９４に接続されている。ＬＥＤ９５が有する２つの端子の内の一方の端子は、共通の配線層９１（ここでは表面に形成された配線層９１）に設けられた入出力電極９４に接続されている。
【００６３】
図７に示した構造は、例えば、以下の様にして製造することができる。簡単のために、ＬＥＤ９５が４つの場合を説明する。
【００６４】
基板４０の表面に、ゾルゲル法を用いて、ＩＴＯからなる５つの配線層９１と、ＳｉＯ２からなる４つの層間絶縁層９２とを交互に形成し、積層体９０を得る。各層の厚さは、例えば、１μｍとする。
【００６５】
次に、積層体９０の所定の位置に所定の深さの４つの穴を形成する。ここでは、基板４０の直上に形成された配線層９１に到達する穴（不図示）を４つ形成する。用意した４つのＬＥＤ９５に接続されている一方のリード９６を表層の配線層９１に接続し、他方のリード９６を積層体９０の内部に形成されている互いに異なる配線層９１に接続する。例えば、リード９６として、線状の導体の表面を絶縁材料で被覆したものを用い、それぞれ、先端または先端からの距離が接続される所定の配線層９１のレベル（穴の底からの距離）と一致する部分の導体が露出されるように、導体表面の絶縁材料を取り除いておく。このようなリード９６を積層体９０中に形成した穴に挿入することによって、それぞれのリード９６は、導体が露出されて部分で、それぞれ対応する配線層９１と接触し、電気的な接続が形成される。リード９６を形成する胴体が露出され部分がそれぞれ入出力電極９４として機能することになる。
【００６６】
このような配線構造２００に接続されたＬＥＤ９５のアレイは、積層体９０の側面から各配線層９１に印加する電圧によって制御することができ、それぞれのＬＥＤ９５は独立に制御が可能になっている。すなわち、導体層をパターニングして配線を形成することなしに、４つのＬＥＤを独立に制御できる配線構造が得られる。勿論、ＬＥＤアレイだけでなく、種々のデバイス用の配線構造を提供することができる。
【００６７】
配線構造２００は、ゾルゲル法以外の方法を用いて、また、他の材料を用いて形成できる。例えば、銅薄とポリイミドフィルムとの積層体を用いることもできる。但し、導電層と絶縁層との交互積層体を自発的に形成する材料は、それぞれの層が有する導電性まはた絶縁性が充分でないことが多いので、個々の配線層および層間絶縁層を複数の層（導電層および／または絶縁層）で形成することが好ましい。勿論、必要に応じて、例えば、配線構造１００Ａと配線構造２００の構造を組み合わせることもできる。
【００６８】
（実施形態１）
実施形態１においては、溝を用いて外形を規定した配線構造の実施形態を説明する。実施形態１の配線構造３００を図８（ａ）および（ｂ）に模式的に示す。図８（ａ）は上面図、図８（ｂ）は、分解斜視図である。
【００６９】
配線構造３００は、基板３０１に形成された溝３０５および３０６内に積層体３１０が形成されている。基板３０１としては、例えばプラスチック基板を好適に用いることができる。
【００７０】
溝３０５と溝３０６とは、互いに交差するように設けられており、互いに異なる深さを有している。ここでは、溝３０５の方が深い。また、溝３０５および３０６の端部（延設方向の端）には、傾斜した側面（斜面３０５ａおよび３０６ａ）が形成されている。溝３０５および溝３０６のその他の側面は、基板３０１の法線に平行で、底面は、基板３０１が規定する面に平行である。
【００７１】
溝３０５および３０６のそれぞれの斜面３０５ａおよび３０６ａの少なくとも一部に、端子電極（「入出力電極」に相当）３２０が設けられいる。溝３０５および３０６のそれぞれに設けられている端子電極３２０の深さ（積層体３１０中のレベル）が異なる。言い換えると、端子電極３２０が設けられている深さを調整することによって、積層体３１０中の異なるレベルの部分を配線層として機能させることができる。ここでは、上述したＳｍＥ相を呈する液晶材料を用いて積層体３１０を形成する例を説明する。
【００７２】
配線構造３００は、例えば、以下の様にして製造することができる。
【００７３】
まず、図９（ａ）に示すように、熱可塑性を有するプラスチック基板３０１’と、金型３０２’を用意する。金型３０２’の表面には、幅１００μｍの２本の突起部３０５’および３０６’が形成されている。突起部３０５’と突起部３０６’とは互いに交差しており、例えば、突起部３０５’の高さは２００μｍで、突起部３０６’の高さは１００μｍである。
【００７４】
プラスチック基板３０１’および金型３０２’を例えば１８０℃に熱し、金型３０２’をプラスチック基板３０１’に押し当てた後、プラスチック基板３０１’をゆっくりと剥離する。その結果、図９（ｂ）に示すように、金型３０２’の突起部３０５’および突起部３０６’の形状がプラスチック基板３０１’に転写され、２本の交差する溝３０５および３０６を有するプラスチック基板３０１が得られる。
【００７５】
溝３０５および３０６を有する基板３０１は、上述したように、プラスチック基板をエンボス加工することによって、簡便に形成することができるが、これに限らず、射出成形等を用いて形成してもよい。さらに、ガラス基板にエッチングや機械加工よって溝を形成してもよい。
【００７６】
次に、得られた基板３０１の溝３０５および３０６の斜面３０５ａおよび３０６ａの所定の位置に、端子電極３２０を形成する（図８（ａ）参照）。端子電極３２０の形成は、印刷法や転写法、あるいは、フォトリソグラフィ法を用いて形成することができる。端子電極３２０の材料としては、金属、導電性ペースト等、公知の導電性材料を用いることができる。
【００７７】
次に、プラスチック基板３０１’を、例えば垂直配向膜材料の一種であるＤＭＯＡＰ水溶液に浸し、取り出した後に乾燥させる。この工程で、プラスチック基板３０１の表面に垂直配向膜（不図示）が形成される。勿論、他の材料を用いて垂直配向膜を形成することもできる。また、基板３０１の材料によっては、その表面を清浄にするだけでも液晶分子を垂直に配向させることができる。
【００７８】
次に、図１０（ａ）に示すように、ＳｍＥ相を呈する液晶材料（例えば、上述の８−ＰＮＰ−Ｏ４）３０８を等方的液体相を示す温度において、基板３０１の溝３０５および３０６に流し込む。この後、図１０（ｂ）に示すように、平板基板３０９で蓋をすることによって、溝３０５および３０６内に液晶材料３０８を封入していもよい。この工程により、溝３０５および３０６から溢れた余剰の液晶材料３０８を容易に取り除くことができる。
【００７９】
あるいは、図１１（ａ）および（ｂ）に示すように、ＤＭＯＡＰなどで配向処理を施した平板基板３０９’を基板３０１に貼り合わせ、積層体３１０を形成するための実質的に密閉された空間を形成する。予め、平板基板３０９’に形成しておいた注入口３１１から液晶材料３０８を注入してもよい。
【００８０】
上述の様にして、溝３０５および３０６内に充填された液晶材料３０８をＳｍＥ相を示す温度まで冷却する。その結果、図１２に示すようなスメクティック層構造からなる積層体３１０を溝３０５および３０６内に形成することができる。積層体３１０が有するスメクティック層構造は、図５に示した積層体７０と実質的に同じであるので、その特徴の説明はここでは、省略する。なお、等方性液体相を示す温度で注入し、その後、ＳｍＥ相を示す温度まで徐冷することによって、ＳｍＥ相の相構造を再現性良く、安定に形成できる利点が得られる。
【００８１】
端子電極３２０付近の構造を図１３Ａおよび図１３Ｂを参照しながら説明する。図１３Ａは、図８（ａ）中の１３Ａ−１３Ａ’線に沿った断面図であり、図１３Ｂは、図８（ａ）中の１３Ｂ−１３Ｂ’線に沿った断面図である。
【００８２】
図１３Ａに示したように、溝３０６の斜面３０６ａに設けられた端子電極３２０は、積層体３１０の上層レベルｄＡのみと接触するようになっている。一方、図１３Ｂに示したように、溝３０５の斜面３０５ａに設けられた端子電極３２０は、積層体３１０と下層レベルｄＢのみと接触するようになっている。溝３０５および３０６のそれぞれの他端の斜面３０５ａおよび３０６ａに形成されている端子電極３２０も、それぞれ図１３Ａおよび図１３Ｂに示したレベルに形成されている。
【００８３】
溝３０５と３０６とが互いに交差する部分の構造を図１３Ｃおよび図１３Ｄを参照しながら説明する。図１３Ｃは、図８（ａ）中の１３Ｃ−１３Ｃ’線に沿った断面図であり、図１３Ｄは、図８（ａ）中の１３Ｄ−１３Ｄ’線に沿った断面図である。
【００８４】
溝３０５の深さが２００μｍである交差部に着目する。最も下層レベルの５０μｍの部分にあるスメクティック層が、図１３Ｂ中のｄＢで示された部分に相当し、溝３０５の斜面３０５ａに形成された２つの端子電極３２０（ＢとＤ）を互いに接続する配線層として機能する。また、積層体３１０の最も上層レベルに浅い５０μｍの部分にあるスメクティック層が、図１３Ａ中のｄＡで示される部分に相当し、溝３０６の斜面３０６ａに形成された２つの端子電極３２０（ＡとＣ）を互いに接続する配線層として機能する。
【００８５】
溝３０５の中央部の厚さ１００μｍ分のスメクティック層は、何れの導通にも関与しない層間絶縁層として機能する。これによって、溝３０６の斜面３０６ａに形成された２つの端子電極３２０（ＡとＣ）を接続する配線層と、溝３０５の斜面３０５ａに形成された２つの端子電極３２０（ＢとＤ）を互いに接続する配線層とを、電気的に絶縁することができる。
【００８６】
溝３０５は、全ての領域にわたって２００μｍの深さを有する必要はなく、例えば、図１３Ｂに示したように、端子電極３２０付近で浅くなっていても良い。このような構成にすると、溝３０５内のスメクティック層のうち表層部にあるスメクティック層は、溝の底面のテーパ部３０５ｂに沿って、表層部へ押し上げられ、端子電極３２０に接触しない。すなわち、積層体３１０の下層のスメクティック層が底面に沿って端子電極３２０に到達する。なお、このとき、溝３０５の底面に設けるテーパ３０５ｂは、溝３０５内に形成されるスメクティック層が、層構造を保持しながら（断切れ等を生じずに）、テーパ３０５ｂに追随し、端子電極３２０と確実に電気的な接続が取れるような形状（傾斜角度、長さ等）であることが好ましい。
【００８７】
このようにして、互いに交差する２つの配線としての機能を有する配線構造３００が得られる。また、実質的に２つの配線が、深さの異なる溝３０５および３０６にスメクティック液晶を充填するという一回の工程で形成される。これは、積層体３１０が、図５の積層体７０と同様に、層法線方向には実質的に電流を流さない異方性導電体であるためである。また、互いに交差する２本の配線間を絶縁するための層間絶縁層を形成する工程を省略できる利点も得られる。
【００８８】
次に、２本の配線と、別の２本の配線が交差する構造を有する配線構造３５０の製造方法を示す。
【００８９】
図１４（ａ）に配線構造３５０の上面図を示し、図１４（ｂ）に、図１４（ａ）中の１４Ｂ−１４Ｂ’線に沿った断面図を示す。また、図１５に配線構造３５０の等価回路図を示し、図１６に配線構造３５０に用いられる基板３５０の斜視図を示す。
【００９０】
まず、配線構造３００の製造工程と同様に、基板３５０に２本×２本の構造（溝３５１,３５１×溝３５２、３５２）を形成する（図１６参照）。このとき、溝３５１が溝３５２よりも深い構造を形成する（図１４（ｂ）参照）。
【００９１】
２つの溝３５１内に形成された積層体３１０のそれぞれの下層レベル（溝３５１内の深い部分）で配線を形成すると、これらは互いに絶縁される。すなわち、図１５中のＴ１―Ｔ６およびＴ２−Ｔ５間をそれぞれ接続する２つの配線は、互いに独立に形成される。
【００９２】
一方、２つの溝３５２内に形成された積層体３１０のそれぞれの上層レベル（溝３５２内の浅い部分：図１７中の厚さｄＡの部分）に配線を形成すると、これらは互いに導通してしまう。すなわち、図１５中のＴ３―Ｔ８およびＴ４−Ｔ７間をそれぞれ接続する２つの配線の間に、X点を含む配線が形成されてしまうことになる。溝３５２の上層レベルに形成される配線の導通を防止するためには、図１５中のＸ点において、積層体３１０の上層レベルのスメクティック層を分断する必要がある。このような、積層体３１０の上層レベルに形成される互いに隣接する配線間の導通を防止するための方法を以下に説明する。
【００９３】
第１の方法では、図１７に示すように、溝３５２と隣合う二本の溝３５１との交差部の間（図１５のＸ点に相当する位置）の溝３５１の底面に凸部３６２を形成する。この凸部３６２の高さｄＣを、溝３５２内の配線を形成している上層レベルの厚さｄＡよりも大きくする。これにより、溝３５２内に形成された積層体３１０の上層レベルのスメクティック層が分断され、図１５中のＸ点が切断される。
【００９４】
第２の方法を、図１８Ａ、図１８Ｂ、図１８Ｃおよび図１８Ｄを参照しながら説明する。図１８Ａは、第２の方法による配線構造３５０’の上面図（端子電極を省略）、図１８Ｂは配線構造３５０’に用いられる基板３６０’の斜視図、図１８Ｃは配線構造３５０’の上面図（端子電極あり）で、図１８Ｄは図１８Ｃ中の１８Ｄ−１８Ｄ’線に沿った断面図である。
【００９５】
図１８Ａおよび図１８Ｂに示した様に、図１５中のＸ点に相当する部分で互いに分離された２対の溝３５１ａおよび３５１ｂを形成する。すなわち、それぞの対が、図１６の溝３５１に対応する。また、溝３５１ａおよび３５１ｂの下層レベルに形成された配線を互いに接続する接続電極３５６を図１８ｃおよび図１８Ｄに示した様に形成する。図１８Ｄに示した様に、溝３５１ａおよび３５１ｂの底面はテーパ状に加工されており、端子電極Ｔ２およびＴ５に接続されている下層レベルのスメクティック層（配線）だけが接続電極３５６に接触するように形成されている。
【００９６】
上記の例では、１つの溝内に形成された積層体３１０に２層の配線層を形成した例を説明したが、3層以上の配線層を形成する構成も同様に形成できる。図１９に示すように、基板３６５に形成された溝３７０内に形成された積層体３１０に、３つの配線層１１を形成した場合にも、端子電極３８０を形成するレベル（深さ）によって、接続される配線層１１を規定することができる。
【００９７】
上記の例では、予め形成された溝内に積層体を形成することによって、配線層の外形を規定したが、図２０（ａ）および（ｂ）に示すように、表面に突起３９２を有する基板３９０を利用することもできる。
【００９８】
まず、図２０（ａ）に示した様に、表面に突起３９２を有する基板３９０を用意する。例えば、プラスチック基板をエンボス加工することによって得られる。この基板３９０の表面上に、導電層１と絶縁層２とを交互に積層する。例えば、スパッタ法を用いて実行できる。
【００９９】
この後、図２０（ｂ）に示したように、得られた積層体１０の表面を、例えば砥石３９４を用いて研磨することによって、不要な導電層１を取り除く。その結果、導電層（配線層）の外形が規定される。すなわち、突起３９２の間の領域に配線が形成される。なお、簡単のために２つの導電層１と１つの絶縁層２しか示していないが、上述してきたように、複数の導電層１を用いて配線層を形成し、複数の絶縁層２を用いて層間絶縁層を形成してもよい。
【０１００】
（参考例２）
参考例１および実施形態１では、配線構造について説明したが、導波路構造（光回路構造）を形成することもできる。
【０１０１】
配線構造における導電層の代わりにコア層を形成し、絶縁層の代わりにククラッド層を形成することによって、コア層とクラッド層の交互積層体が得られる。これは、一対のクラッド層とその間のコア層とによって形成される導波路層が複数積層された導波路構造となる。
【０１０２】
例えば、図２１に示す導波路構造４００のように、２本の互いに交差する深さの異なる溝４１０ａおよび４１０ｂが形成された基板４１０に、複数の導波路層４２０を形成することができる。クラッド層４１２としてＳｉＯ２（ｎ＝１．４６）を用い、コア層４１１として７０５９ガラス（ｎ＝１．５４）を用いて、例えばスパッタ法で交互積層構造を形成することができる。図で簡単のためにそれぞれの溝４１０ａおよび４１ｂの溝に１つの導波路層４２０を示しているが、それぞれの溝４１０ａおよび４１０ｂ内に、複数の導波路層４２０が積層された構造を作製することが好ましい。このように、同一方向に複数の導波路層４２０が積層された導波路構造は、複数の導波路層４２０のそれぞれに入出力部（光取り出し部）を設けることによって、同一方向における複数の場所から略均一な強度の光を取り出すことができるという利点がある。これに対して、１つの溝に１つの導波路層４２０が設けられた構成は、同一方向における複数の場所に入出力部（光取り出し部）を設けた場合、取り出しロスが大きく、略均一な強度の光が取り出せないことがある。
【０１０３】
上述のような導波路構造は、液晶表示装置の光アドレス用回路基板や、光コンピューティング用の光回路として利用することができる。
【０１０４】
【発明の効果】
上述したように、本発明によると、従来よりも簡便な方法で製造される回路構造（配線構造および導波路構造）が提供されるとともに、そのような回路構造の製造方法が提供される。
【０１０５】
本発明による回路構造は、従来よりも簡便な方法で製造されるので、複雑な回路構造を備える電子機器、光学機器の製造コストを低減するとともに、製造に要するエネルギーを削減することができる。
【図面の簡単な説明】
【図１】 （ａ）および（ｂ）は、本発明による参考例１の配線構造の模式的な部分断面図である。
【図２】 （ａ）および（ｂ）は、参考例１の他の配線構造の模式的な部分断面図である。
【図３】 参考例１の他の配線構造の模式的な部分断面図である。
【図４】 参考例１の他の配線構造の模式図である。
【図５】 参考例１の配線構造に用いられるスメクティック層構造からなる積層体を示す模式図である。
【図６】 参考例１の配線構造に用いられる二分子膜の積層構造からなる積層体を示す模式図である。
【図７】 参考例１の他の配線構造の模式図である。
【図８】 （ａ）および（ｂ）は、本発明による実施形態１の配線構造を示す模式図である。
【図９】 （ａ）および（ｂ）は、図８に示した配線構造を製造する工程を説明するための図である。
【図１０】 （ａ）および（ｂ）は、図８に示した配線構造を製造する工程を説明するための図である。
【図１１】 （ａ）および（ｂ）は、図８に示した配線構造を製造する工程を説明するための図である。
【図１２】 図８に示した配線構造を製造する工程を説明するための図である。
【図１３Ａ】 図８に示した配線構造の端子電極部の構造を説明するための図である。
【図１３Ｂ】 図８に示した配線構造の他の端子電極部の構造を説明するための図である。
【図１３Ｃ】 図８に示した配線構造の積層体の部分構造を説明するための図である。
【図１３Ｄ】 図８に示した配線構造の積層体の他の部分構造を説明するための図である。
【図１４】 実施形態１の他の配線構造を示す図であり、（ａ）は上面図を示し、（ｂ）は（ａ）中の１４Ｂ−１４Ｂ’線に沿った断面図を示す。
【図１５】 図１４に示した配線構造の等価回路図である。
【図１６】 図１４に示した配線構造に用いられる基板の斜視図である。
【図１７】 図１４に示した配線構造に用いられる積層体の部分断面図である。
【図１８Ａ】 実施形態１の他の配線構造を示す上面図（端子電極を省略）である。
【図１８Ｂ】 図１８Ａに示した配線構造に用いられる基板の斜視図である。
【図１８Ｃ】 図１８Ａに示した配線構造の上面図（端子電極あり）である。
【図１８Ｄ】 図１８Ｃ中の１８Ｄ−１８Ｄ’線に沿った断面図である。
【図１９】 ３層の配線層を有する配線構造の端子電極部の構造を説明するための図である。
【図２０】 （ａ）および（ｂ）は、配線構造の他の製造方法を説明するための図である。
【図２１】 参考例２の導波路構造を示す模式図である。
【符号の説明】
１ 導電層
２ 絶縁層
１１ 配線層
１２ 層間絶縁層
１０ 積層体
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｇ 入出力電極
２２ リード
３０ 穴
４０ 基板
４２ 斜面
４３ 基板の底面
４４ 他の基板の表面
５０ 対向基板
５２ 対向基板の表面
６２ シール剤
７０ スメクティック層構造からなる積層体
８０ 二分子膜からなる積層体
Claims (7)
- それぞれが電気を通す複数の配線と、
前記複数の配線の少なくとも１つをそれぞれが有する複数の配線層と、
前記複数の配線層の間に設けられた少なくとも１つの層間絶縁層と、
前記複数の配線のいずれかにそれぞれが接続された複数の入出力電極と、
を有し、
前記複数の配線層のそれぞれは、複数の第１導電層と前記複数の第１導電層の間に設けられた少なくとも１つの第１絶縁層とを含む第１積層構造を有し、
前記少なくとも１つの層間絶縁層は、複数の第２絶縁層と前記複数の第２絶縁層の間に設けられた少なくとも１つの第２導電層とを含む第２積層構造を有し、
互いに交差すると共に互いに異なる深さを有する複数の溝が形成された基板を更に有し、
前記複数の配線層および前記少なくとも１つの層間絶縁層は、前記複数の溝内にそれぞれ形成され、
前記複数の溝に形成されている前記配線層は、前記各溝同士の間で絶縁され、配線構造として機能する、回路構造。 - 前記複数の入出力電極のそれぞれは、前記第１積層構造が有する前記複数の第１導電層と、前記複数の第１導電層の層面と交差する面で接触している、請求項１に記載の回路構造。
- 前記第１積層構造および第２積層構造が含む前記複数の第１導電層および前記少なくとも１つの第２導電層と、前記少なくとも１つの第１絶縁層および前記複数の第２絶縁層は、それぞれ実質的に同じ材料を用いて形成されている、請求項１または２に記載の回路構造。
- 前記第１積層構造および第２積層構造は、両親媒性分子の二分子膜から形成されている、請求項１から３のいずれかに記載の回路構造。
- 前記第１積層構造および第２積層構造は、スメクティック相を呈する材料から形成されている、請求項１から３のいずれかに記載の回路構造。
- 前記スメクティック相はスメクティックＥ相である請求項５に記載の回路構造。
- 前記第１積層構造および第２積層構造は、硬化されたスメクティック液晶材料を含む、請求項５または６に記載の回路構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106828A JP3856657B2 (ja) | 2001-04-05 | 2001-04-05 | 回路構造 |
| US10/117,614 US6759749B2 (en) | 2001-04-05 | 2002-04-05 | Circuit structure, manufacturing method thereof and wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001106828A JP3856657B2 (ja) | 2001-04-05 | 2001-04-05 | 回路構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002303749A JP2002303749A (ja) | 2002-10-18 |
| JP3856657B2 true JP3856657B2 (ja) | 2006-12-13 |
Family
ID=18959267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001106828A Expired - Fee Related JP3856657B2 (ja) | 2001-04-05 | 2001-04-05 | 回路構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6759749B2 (ja) |
| JP (1) | JP3856657B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT12322U1 (de) * | 2009-01-27 | 2012-03-15 | Dcc Dev Circuits & Components Gmbh | Verfahren zur herstellung einer mehrlagigen leiterplatte, haftverhinderungsmaterial sowie mehrlagige leiterplatte und verwendung eines derartigen verfahrens |
| DE102013207779A1 (de) * | 2012-10-23 | 2014-05-15 | Heraeus Precious Metals Gmbh & Co. Kg | Multischichtaufbau mit alternierenden leitenden und nicht leitenden Schichten |
| KR20150014167A (ko) * | 2013-07-29 | 2015-02-06 | 삼성전기주식회사 | 유리 코어가 구비된 인쇄회로기판 |
| US9498142B2 (en) * | 2014-07-03 | 2016-11-22 | Heraeus Deutschland GmbH & Co. KG | Multi-layered structure and method |
| US20240061177A1 (en) * | 2022-08-16 | 2024-02-22 | Panduit Corp. | Multichannel optical tap devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0490514A (ja) * | 1990-08-02 | 1992-03-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3515363B2 (ja) * | 1998-03-24 | 2004-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH11330670A (ja) | 1998-05-14 | 1999-11-30 | Citizen Watch Co Ltd | 電子回路の形成方法 |
| US6479900B1 (en) * | 1998-12-22 | 2002-11-12 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6534870B1 (en) * | 1999-06-15 | 2003-03-18 | Kabushiki Kaisha Toshiba | Apparatus and method for manufacturing a semiconductor device |
| JP4122687B2 (ja) * | 2000-06-13 | 2008-07-23 | 沖電気工業株式会社 | 半導体装置 |
| US6522011B1 (en) * | 2000-08-15 | 2003-02-18 | Micron Technology, Inc. | Low capacitance wiring layout and method for making same |
-
2001
- 2001-04-05 JP JP2001106828A patent/JP3856657B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-05 US US10/117,614 patent/US6759749B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020145171A1 (en) | 2002-10-10 |
| JP2002303749A (ja) | 2002-10-18 |
| US6759749B2 (en) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644963B2 (ja) | 非常に高い伝導率を有しかつ極めて微細な電気回路、同回路の製造方法、ならびに同回路を含む装置 | |
| JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
| TWI360244B (en) | Laminated structure, production method of the same | |
| US5650640A (en) | Integrated electro-optic package | |
| TW200842913A (en) | Capacitor devices | |
| JPH057063A (ja) | コンデンサ内蔵型配線基板およびその製造方法 | |
| KR20130026910A (ko) | 유기발광다이오드 및 그의 제조방법 | |
| JPH08213754A (ja) | 積層配線基板の構造と製作 | |
| CN104509206A (zh) | 有机电致发光元件 | |
| JP3856657B2 (ja) | 回路構造 | |
| TW202032916A (zh) | 包括低電感通孔總成之多層濾波器 | |
| JP5008076B2 (ja) | 光デバイスの製造方法 | |
| Li et al. | Multinozzle 3D printing of multilayer and thin flexible electronics | |
| JP5156048B2 (ja) | 導電体充填ビアを用いた内蔵キャパシタ | |
| JP6648832B2 (ja) | 多層基板およびその製造方法 | |
| JP2015197499A (ja) | 光導波路素子およびその製造方法 | |
| KR20150138027A (ko) | 다층 배선 기판 및 그 제조 방법 | |
| JPH11186448A (ja) | 積層セラミック回路基板の製造方法 | |
| JP3343837B2 (ja) | 電気光混載モジュールの製造方法 | |
| JP4641826B2 (ja) | コンデンサ内蔵セラミック配線基板およびその製造方法 | |
| KR20010105354A (ko) | 용적흐름 및 에너지흐름을 위한 3차원배열 도전재료와접속재료의 제조방법 | |
| JP2021158157A (ja) | 電子部品及びその製造方法 | |
| CN113986051B (zh) | 触控装置的制备方法、触控装置及触控屏 | |
| CN111983869B (zh) | 改善变色反应速度的电致变色器件及其制作方法 | |
| WO2019085051A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |