JPH11266155A - 位相補償方法及び位相補償回路 - Google Patents

Abstract

(57)【要約】 【課題】 小数点分周時に周期的に位相誤差が発生しな
いようにして後段にスプリアスが発生しないようにす
る。 【解決手段】 電荷蓄積用スイッチ部７ａをオンとし
て、パルス発生用スイッチ部７ｃを切ることで電荷蓄積
用容量部７ｂに電荷を蓄積する。次に、電荷の蓄積が終
わったところで電荷蓄積用スイッチ部７ａをオフとし、
位相比較器から位相誤差信号が発生するタイミングに合
わせ所望の電荷が蓄積された容量につながったパルス発
生用スイッチ部７ｃのスイッチ７ｘをオンして電荷蓄積
用容量部７ｂに蓄積されていた電荷を位相補償パルスと
して出力し、加算器８により位相誤差信号に注入するこ
とで位相補償を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、分数分周方式の
周波数シンセサイザを使用するときに生じる位相誤差の
補償に関するものである。

【０００２】図８は従来の分数分周方式の周波数シンセ
サイザのブロック図である。図８において、１は２入力
の位相を検出する位相比較器であって、周波数差を検出
するものに代えてもよい。２は上記位相比較器１で得ら
れる位相差を積分して位相誤差１に相当する大きさの直
流を得るためのローパスフィルタ（ＬＰＦ）、３は上記
ＬＰＦ２の出力である直流電流（あるいは電圧）で発振
電流を可変することができる電圧制御発振器（ＶＣ
Ｏ）、４は可変分周器、５はこの可変分周器４の出力で
ある分周数を制御する分周数切換回路である。

【０００３】次に動作について説明する。いま、分周数
切換回路５に入力する分周数（整数部）をＮ、分周数
（小数点部）をｎ、基準周波数をＦＲ、出力周波数をＦ
Ｏ、出力周波数を可変分周器４で分周した周波数をＦＶ
とする。まず、位相比較器１で基準周波数ＦＲと分周の
周波数ＦＶの位相差を検出し、位相情報をＬＰＦ２に出
力する。ＬＰＦ２では位相誤差の信号を積分することで
直流電流に変換する。ＶＣＯ３は入力された電流値にし
たがって周波数ＦＯで発振を行う。ＶＣＯ３で発振した
信号を可変分周器４で分周し、周波数ＦＶの信号を生成
する。この時、分周数の設定を分周数切換回路５で時間
軸上に可変することにより、見かけ上分周数を小数点以
下まで広げている。分周数切換回路５で生成した信号を
再び位相比較器１に帰還することにより、出力周波数Ｆ
Ｏを安定化させている。以上のループが完全にロックし
た場合、出力周波数ＦＯは次式で表すことができる。 ＦＯ＝（Ｎ＋ｎ）×ＦＲ ・・・（１） このとき、小数点以下の分周数ｎは分子、分母がそれぞ
れ整数の分数で表現することができ次式のようになる。 ｎ＝ｍ／Ｍ ・・・（２） ｍ、Ｍは整数 Ｍを固定とし、少数点以下部の設定をｍで行う場合、周
波数分解能は、 （１／Ｍ）×ＦＲ ・・・（３） となりＦＯは（１／Ｍ）×ＦＲの周波数ステップで変化
させることができる。

【０００４】

【発明が解決しようとする課題】従来の分数分周方式の
周波数シンセサイザは以上のように構成されており、見
かけ上周波数を小数で分周しているためＦＶの波形に位
相誤差が生じている。図９に示すようにＮ（整数）＋１
／４分周を実現するための分周比を４周期を１組とし
て、Ｎ，Ｎ，Ｎ，Ｎ＋１と変化している。このためＦＶ
の１〜３周期目まで基準周波数ＦＲに対して位相誤差
ａ，ｂ，ｃを生じる。このことが後段のＶＣＯにスプリ
アスを発生させてしまう要因となり、フィルタ等を用い
て半導体集積回路の外部で抑制する必要性があった。

【０００５】この発明は上記のような問題点を解決する
ためになされたもので小数点分周時に周期的に現れる位
相誤差信号のスプリアスを発生させることなく補償する
ことを目的とする。

【０００６】

【課題を解決するための手段】請求項１では、小数点分
周時に周期的に発生する位相誤差をあらかじめ予測する
ようにし、この予測した位相誤差を打ち消すようなパル
スを注入するようにして、この周期的に現れる位相誤差
信号を補償するようにした。

【０００７】請求項２の発明によれば、分数分周方式の
周波数シンセサイザを使用するときに生じる位相誤差信
号の出力電荷を相殺する電荷を蓄積して、パルスを発生
させる位相補償パルス発生手段と、発生したパルスを位
相誤差信号に加算し位相誤差信号を相殺する加算手段を
備えた。

【０００８】請求項３の発明では、位相補償パルス発生
手段として、位相誤差の値を一周期の分数倍で表わした
ときの分子の計算を行うアキュムレータと、この出力を
パルス発生タイミングに合わせてパルス発生用スイッチ
手段を制御するフリップフロップより構成した。

【０００９】請求項４の発明では、電圧制御発振器の出
力周波数に反比例した電圧を発生させる周波数電圧変換
器と、位相補償パルス発生手段の出力と周波数電圧変換
器の出力とを乗算する乗算手段と、この乗算手段で増幅
されたパルスを上記位相誤差信号に加算し位相誤差信号
を相殺する加算手段とを備えた。

【００１０】請求項５によれば、電圧制御発振器の入力
を増幅するバッファアンプと、上記位相補償パルス発生
手段の出力と、上記バッファアンプの出力とを乗算する
乗算手段と、この乗算手段で増幅されたパルスを上記位
相誤差信号に加算し位相誤差信号を相殺する加算手段と
を備えた。

【００１１】

【発明の実施の形態】実施の形態１．図１はこの発明の
位相補償方法及びその回路の実施の形態１を示す回路図
である。図１中、図８と同じものは同一符号を用いて説
明を省略している。図１において、６は位相補償パルス
制御回路であり、位相補償パルスの大きさとタイミング
を決定する。７は位相補償パルス発生回路であり、電荷
蓄積用スイッチ部７ａと電荷蓄積用容量部７ｂと、パル
ス発生用スイッチ部７ｃとよりなる。８は加算手段とし
ての加算器であり、上記位相補償パルス発生回路７から
出力した位相補償パルスと位相比較器１から出力した位
相誤差信号とを加算して相殺することにより位相補償を
行う。上記位相補償パルス制御回路６と上記位相補償パ
ルス発生回路７とで、位相補償パルス発生手段６７が構
成される。

【００１２】上記電荷蓄積用スイッチ部７ａは一端が電
源Ｅに並列接続された複数のスイッチ７ｍより成り、こ
れ等各スイッチ７ｍは互いに連動するもので、上記位相
補償パルス制御回路６により制御されてオンオフする。
これ等各スイッチ７ｍは上記電荷蓄積用容量部７ｂを構
成するそれぞれのコンデンサ７ｎを介してアース側に接
続されており、オンすることにより、各コンデンサ７ｎ
には電荷がチャージされる。上記各コンデンサ７ｎの一
端側（電源側）はそれぞれ上記パルス発生用スイッチ部
７ｃを構成する複数のスイッチ７ｘを介して加算器８に
接続されるもので、このスイッチ７ｘがオンされること
により、コンデンサ７ｎにチャージされた電荷が放電さ
れることにもとづくパルスが加算器８に供給される。こ
れ等各スイッチ７ｘは位相補償パルス制御回路により選
択的にオンオフ制御される。

【００１３】次に動作について、図２の各部位の波形図
を用いて説明する。なお、この動作は分周数Ｎ＋１／Ｍ
の時を例に取り説明するものである。図１，２におい
て、少数点分周に起因する位相誤差信号は、ＴＯ＝ＴＶ
／Ｍを基準のパルス幅としてＴＯ、２ＴＯ、３ＴＯ・・
・ｎＴＯとなり、位相比較器の出力電流がＩｐｃとする
と位相誤差がＴＯのときの電荷は、Ｉｐｃ×ＴＯとな
る。電荷蓄積用容量部７ｂはＣ、２Ｃ、４Ｃ・・・２
^(L-1)Ｃの容量を用いることによって電源Ｅの電圧をＶ
とするとＣ×Ｖ＝Ｉｐｃ×ＴＯとなるように定数を決め
ることでパルス発生用スイッチ部７ｃのスイッチ７ｘの
組み合わせによりＩｃｐ×ＴＯの整数倍の電荷を発生さ
せることができる。まず、ＦＶがＬの時に電荷蓄積用ス
イッチ部７ａのスイッチ７ｍを閉じ、パルス発生用スイ
ッスチ部７ｃのスイッチ７ｘを開いて、電荷蓄積用容量
部７ｂに電荷を蓄積する。次にＦＶの立ちあがりに電荷
蓄積用スイッチ部７ａのスイッチ７ｍを開いて、位相比
較器１から出力される位相誤差信号を相殺するのに適当
な電荷蓄積用容量（電荷蓄積用容量部７ｂに蓄積）につ
ながるパルス発生用スイッチ部７ｃのスイッチ７ｘを閉
じて、位相補償パルスを発生させる。発生したパルスは
加算手段としての加算器８により位相比較器１の出力信
号に加算されることで、位相補償が行われる。すなわ
ち、Ｃ、２Ｃ、４Ｃ、・・・２^(l-1)Ｃの容量の組み合
わせを用いると、並列接続の合成容量は、それぞれの容
量の和であるので、

【００１４】

【数１】

【００１５】のように（２^l−１）Ｃ以下の全てのＣの
整数倍の容量を作ることができる。そこで、Ｃ、２Ｃ、
４Ｃ、・・・２^(l-1)Ｃの容量につながるパルス発生用
スイッチ７ｃの各スイッチ７ｘを１ビット目、２ビット
目、３ビット目、・・・ｉビット目とし、ＯＮのとき
１、ＯＦＦのとき０とするようなｉビットの２進データ
に対応させると、ｎ×Ｉｐｃ×ＴＯの電荷を発生させる
ためには、ｎを２進数に変換したデータを各スイッチ７
ｘに与えてやればよい。なお、位相補償パルス制御回路
６は、一例として図３に示すようにアキュムレータＡｃ
を内蔵し、位相誤差の値Ｍを分母としたときの分子の計
算を行っており、この情報をフリップフロップＦＦを用
いてパルス発生タイミングに合わせてパルス発生用スイ
ッチ部７ｃに与えることで、位相誤差を相殺するパルス
を発生させることができる。なお、位相誤差については
例えば１／４分周の場合はつぎの通りである。 ０×１／Ｆφ，１／４×１／Ｆφ、２／４×１／Ｆφ，
３／４×１／Ｆφ，０ （４／４×１／Ｆφで可変周期で分周数を＋１するか
ら）のようにあらわれ、アキュムレータはこの分子の０
（４／４），１，２，３を計算し、カウントが０（４／
４）のときに可変分周期の分周数を＋１する働きがあ
る。

【００１６】実施の形態２．本実施の形態２では、上記
電荷蓄積用スイッチ部７ａ，パルス発生用スイッチ部７
ｃに代えて、図４に示すようにＭＯＳトランジスタから
成る電荷蓄積用スイッチ部７ｄとパルス発生用スイッチ
部７ｅとから構成したもので、図１の場合と同様な位相
補償が行える。

【００１７】実施の形態３．本実施の形態３では、上記
電荷蓄積用スイッチ部７ａ，パルス発生用スイッチ部７
ｃに代えて、図５に示すようにバイポーラトランジスタ
から成る電荷蓄積用スイッチ部７ｆとパルス発生用スイ
ッチ部７ｇとから構成したもので、図１の場合と同様な
位相補償が行える。

【００１８】実施の形態４．図６はＶＣＯ３の発振周波
数に応じて位相補償パルスの大きさを変化させる方式の
位相補償回路のブロック図を示す。ＶＣＯ３の出力を周
波数に反比例する周波数電圧変換器１０に入力し、その
出力電圧とパルス発生用スイッチ部７ｃの出力パルスを
乗算手段としての乗算器９に入力することで発振周波数
に反比例した位相補償パルスを発生させる。

【００１９】この実施の形態４に係る方式は位相補償パ
ルスはＶＣＯ３の発振周波数に反比例して微妙に変化す
るため、位相誤差の変化に対して正確に位相補償を行う
ことができる利点がある。

【００２０】実施の形態５．図７は実施の形態４を示
し、これは図６の周波数電圧変換器１０の代わりに、Ｖ
ＣＯ３の入力電圧をバッファアンプ１１で増幅して乗算
器９に入力することで発振周波数に逆比例した位相補償
パルスを発生させるものである。

【００２１】この方式は位相誤差が周波数に反比例する
のに対し、位相補償パルスが逆比例するため、正確には
位相補償をすることができないが、発振周波数に対して
発振周波数の変化の幅が小さいときには位相誤差は近似
的に周波数に逆比例すると考えることができるため有効
である。また、この方式は回路構成が簡単なため小型化
に向くという利点がある。

【００２２】

【発明の効果】請求項１では、小数点分周時に周期的に
発生する位相誤差をあらかじめ予測するようにし、この
予測した位相誤差を打ち消すようなパルスを注入するよ
うにして、この周期的に現れる位相誤差信号を補償する
ようにしたので、後段にスプリアスを発生させることが
なく、良好に位相誤差を補償できる。

【００２３】請求項２の発明によれば、分数分周方式の
周波数シンセサンザを使用するときに生じる位相誤差信
号の出力電荷を相殺する電荷を蓄積してパルスを発生さ
せる位相補償パルス発生手段と、発生したパルスを位相
誤差信号に加算し位相誤差信号を相殺する加算手段を備
えたので簡単な構成で位相誤差を補償できる。

【００２４】請求項３の発明では、位相補償パルス発生
手段として、位相誤差の値を一周期の分数倍で表わした
ときの分子の計算を行うアキュムレータと、この出力を
パルス発生タイミングに合わせてパルス発生用スイッチ
手段を制御するフリップフロップより構成したので、簡
単な構成により位相補償パルス発生手段を実現できる。

【００２５】請求項４の発明では、電圧制御発振器の出
力周波数に反比例した電圧を発生させる周波数電圧変換
器と、位相補償パルス発生手段の出力と周波数電圧変換
器の出力電圧とを乗算する乗算手段と、この乗算手段で
増幅されたパルスを上記位相誤差信号に加算し位相誤差
信号を相殺する加算手段とを備えたので、位相補償パル
スを発振周波数に比例して変化させることができ、正確
な補償ができる。

【００２６】請求項５によれば、電圧制御発振器の入力
を増幅するバッファアンプと、上記位相補償パルス発生
手段の出力と、上記バッファアンプの出力とを乗算する
乗算手段と、この乗算手段で増幅されたパルスを上記位
相誤差信号に加算し位相誤差信号を相殺する加算手段と
を備えたので、発振周波数の変化の幅が小さいときに有
効に位相誤差の補償が可能となる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による分数分周方式
シンセサイザにおける位相補償方法及びその回路を説明
するためのブロック図である。

【図２】 この発明の実施の形態１による分数分周方式
シンセサイザにおける位相補償方法及びその回路を説明
するためのタイミング図である。

【図３】 この発明の実施の形態１に用いる位相補償パ
ルス制御回路の一例を示すブロック図である。

【図４】 この発明の実施の形態２による分数分周方式
シンセサイザにおける位相補償方法及びその回路を説明
するためのブロック図である。

【図５】 この発明の実施の形態３による分数分周方式
位相同期ループにおける位相補償方法及びその回路を説
明するためのブロック図である。

【図６】 この発明の実施の形態４による分数分周方式
シンセサンザにおける位相補償方法及びその回路を説明
するためのブロック図である。

【図７】 この発明の実施の形態５による分数分周方式
シンセサイザにおける位相補償方法及びその回路を説明
するためのブロック図である。

【図８】 従来の分数分周方式シンセサイザのブロック
図である。

【図９】 従来の分数分周方式シンセサイザのタイミン
グ図である。

【符号の説明】

１ 位相比較器、２ ローパスフィルタ、３ 電圧制御
発振器（ＶＣＯ）、４ 可変分周器、５ 分周数切換回
路、６ 位相補償パルス制御回路、７ 位相補償パルス
発生回路、７ａ 電荷蓄積用スイッチ部、７ｂ 電荷蓄
積用容量部、７ｃ パルス発生用スイッチ部、７ｄ 電
荷蓄積用ＭＯＳトランジスタ構成のスイッチ部、７ｅ
パルス発生用ＭＯＳトランジスタ構成のスイッチ部、７
ｆ 電荷蓄積用バイポーラトランジスタ構成のスイッチ
部、７ｇ パルス発生用バイポーラトランジスタ構成の
スイッチ部、８ 加算器、９ 乗算器、１０ 周波数電
圧変換器、１１ バッファアンプ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 周波数シンセサイザでの小数点分周時に
   周期的に発生する位相誤差をあらかじめ予測し、この予
   測した位相誤差を打ち消すようなパルスを注入するよう
   にして、周期的に現れる位相誤差信号を相殺するように
   したことを特徴とする位相補償方法。
2. 【請求項２】 分数分周方式の周波数シンセサイザを使
   用するときに生じる位相誤差信号の出力電荷を相殺する
   電荷を蓄積してパルスを発生させる位相補償パルス発生
   手段と、発生したパルスを位相誤差信号に加算し位相誤
   差信号を相殺する加算手段とを備えたことを特徴とする
   位相補償回路。
3. 【請求項３】 位相補償パルス発生手段は、位相誤差の
   値を一周期の分数倍で表わしたときの分子の計算を行う
   アキュムレータと、この計算結果の出力にもとづくパル
   ス発生のタイミングに合わせてパルス発生用スイッチ手
   段を制御するフリップフロップより成る請求項２に記載
   の位相補償回路。
4. 【請求項４】 分数分周方式の周波数シンセサイザを使
   用するときに生じる位相誤差信号の出力電荷を相殺する
   電荷を蓄積して、パルスを発生させる位相補償パルス発
   生手段と、周波数シンセサイザの出力段に接続される電
   圧制御発振器と、上記電圧制御発振器の出力周波数に反
   比例した電圧を発生させる周波数電圧変換器と、上記位
   相補償パルス発生手段の出力と周波数電圧変換器の出力
   電圧とを乗算する乗算手段と、この乗算手段で増幅され
   たパルスを上記位相誤差信号に加算し位相誤差信号を相
   殺する加算手段とを備えたことを特徴とする位相補償回
   路。
5. 【請求項５】 分数分周方式の周波数シンセサイザを使
   用するときに生じる位相誤差信号の出力電荷を相殺する
   電荷を蓄積して、パルスを発生させる位相補償パルス発
   生手段と、周波数シンセサイザの出力段に接続される電
   圧制御発振器と、上記電圧制御発振器の入力を増幅する
   バッファアンプと、上記位相補償パルス発生手段の出力
   と、上記バッファアンプの出力とを乗算する乗算手段
   と、この乗算手段で増幅されたパルスを上記位相誤差信
   号に加算し位相誤差信号を相殺する加算手段とを備えた
   ことを特徴とする位相補償回路。